JP3827544B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3827544B2 JP3827544B2 JP2001263735A JP2001263735A JP3827544B2 JP 3827544 B2 JP3827544 B2 JP 3827544B2 JP 2001263735 A JP2001263735 A JP 2001263735A JP 2001263735 A JP2001263735 A JP 2001263735A JP 3827544 B2 JP3827544 B2 JP 3827544B2
- Authority
- JP
- Japan
- Prior art keywords
- light shielding
- pattern
- photomask
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/54—Absorbers, e.g. of opaque materials
- G03F1/56—Organic absorbers, e.g. of photo-resists
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の製造工程における露光技術に適用して有効な技術に関するものである。
【0002】
【従来の技術】
本発明者らが検討したフォトマスクは、露光光に対する遮光体として感光性有機膜(フォトレジスト膜)を使用するレジストマスクである。このレジストマスクでは、クロム等のような金属膜のエッチング工程を含まないことから、フォトマスクのコストの低減の効果が期待できる。また、パターン寸法の精度確保の面で有利である。さらに、フォトマスクの製造TATを大幅に短縮できる。
【0003】
なお、感光性有機膜を遮光体とする技術については、例えば特開平5−289307号公報に開示がある。
【0004】
また、例えば特開平11−15133号公報には、周期的に配置されたパターン群の最外周パターンにマスクバイアスをかけたパターン形成方法の一例が開示されている。
【0005】
また、例えば特開平6−19115号公報には、露光時の焦点位置ずれによるレジストの寸法変動が最小となるようなマスクバイアスを加える技術が開示されている。
【0006】
また、例えば特願2000−246506号には、レジストマスクの再生技術について記載されている。
【0007】
【発明が解決しようとする課題】
ところが、上記レジストマスクを用いる露光技術においては、以下の課題があることを本発明者らは見出した。
【0008】
すなわち、クロム等のような金属膜を遮光体とする通常のフォトマスクと、上記レジストマスクとで各々の遮光体の寸法を同一にすると、通常のマスクを用いて転写されたパターンと、レジストマスクを用いて転写されたパターンとの間に寸法差が生じる問題である。
【0009】
レジストマスクでは、遮光体を構成するフォトレジスト膜の遮光性能がクロム等のような金属膜に比較して劣るため、フォトレジスト膜の厚さを金属膜に比べて厚くする必要がある。このため、レジストマスクの縦構造は大きくなり、導波管効果の影響により開口部での光強度が小さくなることが懸念される。すなわち、導波管効果による光強度の低下が避けられない。例えば露光波長λ=248nmのKrFエキシマレーザ光では、本発明者らが開発中のレジストマスクの光学定数n=2,k=0.3の場合には、OD値が3の遮光性能を得るためにはフォトレジスト膜の厚さとして0.45μm程度が必要である。これらの数値を用いてレジストマスクの縦構造の影響を計算したところ、開口部の光強度の低下が確認でき、この場合の光強度の低下による寸法変動量は、レジストマスクの上片側40nm程度であることが本発明者らによって初めて判明した。したがって、遮光体寸法を通常のフォトマスクと同一としてレジストマスクを作成すると、ウエハ上における光強度分布が通常のフォトマスクとレジストマスクとで異なってしまう。多くの場合、通常のフォトマスクを用いてマスク寸法を最適化しているので、レジストマスクにおいてはマスク寸法が最適寸法でなくなってしまう。また、この問題は、レジストマスクから通常のフォトマスクを用いた露光処理に変更する場合または逆にレジストマスクから通常のフォトマスクを用いた露光処理に変更する場合に問題となる。
【0010】
本発明の目的は、半導体集積回路装置のパターン精度を向上させることのできる技術を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
すなわち、本発明は、遮光体がメタル膜からなるフォトマスクと、遮光体が感光性有機膜からなるフォトマスクとの置き換えに際して、前記メタル膜からなる遮光体または前記感光性有機膜からなる遮光体の平面寸法に、露光条件に応じた寸法補正を加える工程、その寸法補正後のフォトマスクを用いてウエハに所定のパターンを縮小投影露光する工程を有するものである。
【0014】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【0015】
1.デバイス面とは、ウエハの主面であってその面にフォトリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面を言う。
【0016】
2.半導体集積回路ウエハ(半導体集積回路基板)またはウエハ(半導体基板)とは、半導体集積回路の製造に用いるシリコン単結晶基板(半導体ウエハ;一般にほぼ平面円形状)、サファイア基板、ガラス基板その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板を言う。
【0017】
3.マスキング層は、一般にレジスト膜を言うが、無機マスクや非感光性の有機物マスク等も含むものとする。
【0018】
4.「遮光領域」、「遮光膜」、「遮光パターン」と言うときは、その領域に照射される露光光のうち、40%未満を透過させる光学特性を有することを示す。一般に数%から30%未満のものが使われる。特に従来のクロムマスクの代替として使用されるバイナリマスク(またはバイナリ遮光パターン)では、その遮光領域の透過率がほぼ0、すなわち、1%未満、望ましくは0.5%未満、更に実際的には0.1%未満である.一方、「透明」、「透明膜」と言うときは、その領域に照射される露光光のうち、60%以上を透過させる光学特性を有することを示す。一般に90%以上のものが使用されるものを言う。
【0019】
5.「フォトレジストパターン」は、感光性の有機膜をフォトリソグラフィの手法により、パターニングした膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるフォトレジスト膜を含む。
【0020】
6.半導体の分野では紫外線は以下のように分類する。波長が400nm程度未満で、50nm程度以上を紫外線、300nm以上を近紫外線、300nm未満、200nm以上を遠紫外線、200nm未満を真空紫外線。なお、本願の主な実施例はKrFエキシマレーザによる遠紫外域を中心に説明したが、200nm未満の真空紫外線、また、100nm未満、50nm以上の紫外線の短波長端領域でも本発明の原理を適用することは同様に可能である。
【0021】
7.マスク遮光材料に関して「メタル」と言うときは、クロム、酸化クロム、その他の金属の同様な化合物を指し、広くは金属元素を含む単体、化合物、複合体等で遮光作用のあるものを含む。
【0022】
8.通常のフォトマスク(メタルマスクまたはクロムマスク):マスク基板上に、メタルからなる遮光パターンと、光透過パターンとでマスクパターンを形成した一般的なマスクのことを言う。以下、単にマスクとも言う。
【0023】
9.レジストマスク:本願でレジストマスクというのは、一般に感光性レジストをベースとした膜を電子線(イオンビーム)や光(真空紫外、遠紫外、近紫外等の紫外線、可視光)等のエネルギービームやフォトリソグラフィーの手法で感光してパターニングするものを言う。遮蔽膜としては真空紫外、遠紫外、近紫外等の紫外線、可視光の全部または一部を遮蔽する。感光性は上記樹脂自体の属性であり(但し、必要があれば光吸収剤や光散乱物質を添加する場合もある)、ハロゲン化銀等の添加組成物が感光性の主体をなすエマルジョンマスク等は原則として、ここで言うレジストマスクに対応しないものとする。すなわち、現像して初めて所望の遮光性を発揮するものではなく、現像前から、又はマスク基板上に塗布等した時点ですでに遮光性を有するものである。ただし、それらを含めて各種の添加物を含むことを許容することは言うまでもない。レジストは一般に有機樹脂を主要な樹脂成分とするものであるが、無機物を添加することを許容する。
【0024】
10.ハーフトーンマスク:位相シフトマスクの一種でシフタと遮光膜を兼用するハーフトーン膜の透過率が1%以上、40%未満(好ましくは20%未満)で、それが無い部分と比較したときの位相シフト量が光りの位相(位相差が相互干渉で弱めあうような値になっているもの(位相が完全に反転しているものに限らず、不完全反転でも良い。少なくとも相互に強めあわなければ良い)を反転させるハーフトーンシフタを有するものである。
【0025】
11.レベンソン型位相シフトマスク:遮光領域で隔てられた隣り合う開口の位相を相互に反転させて、その干渉作用によって鮮明な像を得ようとする位相シフトマスクの一種である。
【0026】
12.半導体集積回路装置というときは、シリコンウエハやサファイア基板等のような半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、TFT(Thin-Film-Transistor )およびSTN(Super-Twisted-Nematic )液晶等のようなガラス等のような他の絶縁基板上に作られるもの等も含むものとする。
【0027】
13.ホールパターン:ウエハ上で露光波長と同程度又はそれ以下の二次元的寸法を有するコンタクトホール、スルーホール等の微細パターン。一般には、マスク上では正方形またはそれに近い長方形あるいは八角形等の形状であるが、ウエハ上では円形に近くなることが多い。
【0028】
14.ラインパターン:ウエハ上で配線等を形成する帯状のパターンをいう。
【0029】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【0030】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【0031】
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【0032】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0033】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【0034】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0035】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0036】
(実施の形態1)
図1は、上記通常のマスク(第1フォトマスク)Mの一例の要部断面図である。マスクMを構成するマスク基板1は、例えば露光光に対して透明な合成石英ガラス板からなり、その主面(第1面)には、遮光パターン(遮光体)2が形成されている。遮光パターン2は、例えばクロム(Cr)、クロム上に酸化クロム(CrO)を堆積してなる積層膜または酸化クロム上にクロムを介して酸化クロムを体積してなる積層膜等、露光光に対して遮光性を有するメタル材料からなる。
【0037】
一方、図2は、上記レジストマスク(第2フォトマスク)RMの一例の要部断面図である。ここでは、図1の通常のマスクMを用いてウエハ上に転写されるパターンと、図2のレジストマスクRMを用いてウエハ上に転写されるパターンとが設計上同一となるものが例示されている。このレジストマスクRMにおいて上記と同様のマスク基板1の主面(第1面)には、遮光パターン(遮光体)3が形成されている。この遮光パターン3は、例えばKrFエキシマレーザ光(波長248nm)、ArFエキシマレーザ光(波長193nm)またはF2レーザ光(波長157nm)等のような露光光に対して遮光性を有する感光性有機膜(フォトレジスト膜;以下、単にレジスト膜という)によって形成されている。このレジスト膜としては、例えばα-メチルスチレンとα−クロロアクリル酸の共重合体、ノボラック樹脂とキノンジアジド、ノボラック樹脂とポリメチルペンテン−1−スルホン、クロロメチル化ポリスチレン等を主成分とするものを用いた。ポリビニルフェノール樹脂等のようなフェノール樹脂やノボラック樹脂にインヒビタおよび酸発生剤を混合した、いわゆる化学増幅型レジスト等を用いることができる。ここで用いるレジスト膜の材料としては、投影露光装置の光源に対し遮光特性をもち、マスク製造工程における、パターン描画装置の光源、例えば電子線あるいは230nm以上の光に感度を有する特性を持っていることが必要であり、前記材料に限定されるものではなく種々変更可能である。また、レジストマスクの遮光パターン3を形成するためのレジスト膜として、ネガ型のレジスト膜を使用することが好ましい場合がある。すなわち、レジストマスクRMでは、マスク基板1の転写パターン領域の外側にレジスト膜を残しておくと異物発生の原因となるので、その外側のレジスト膜を除去しておく必要がある。ここで、ポジ型のレジスト膜を用いると転写パターン領域の外周の大半の部分をも電子線描画しなければならず時間がかかる。これに対して、ネガ型のレジスト膜を用いた場合には、レジスト膜の描画面積を小さくでき、描画時間を短くできるので、レジストマスクRMをQ−TAT(Quick Turn Around Time)で作成できるからである。なお、レジストマスクにつては、本願発明者を含む特願平11−185221号(平成11年6月30日出願)に記載がある。
【0038】
露光処理に際し、上記のような通常のマスクMまたはレジストマスクRMは、その主面(第1面)が縮小投影レンズに向くように縮小投影露光装置(ステッパまたはスキャナ)にセッティングされる。露光光は、通常のマスクMまたはレジストマスの裏面(遮光パターン2,3が形成されていない面;第2面)側から照射され、通常のマスクMまたはレジストマスクRMおよび縮小投影レンズを介してウエハ上のレジスト膜に照射される。この際、通常のマスクMまたはレジストマスクRMのマスクパターンが縮小投影レンズによって縮小されてウエハ上のレジスト膜に結像され、パターンが転写される。
【0039】
ところで、露光光として、例えば波長が0.248μmのKrFエキシマレーザ光を用いた場合、上記の通常のマスクMにおいては、その遮光体パターン2の厚さが、例えば0.1μm程度で充分な遮光性を得ることができる。これに対して、レジストマスクRMにおいては、その遮光体パターン3を形成するレジスト膜の遮光性能が、金属系材料で形成される遮光体パターン2に比べて劣るため、レジストマスクRMの遮光体パターン3の厚さを、例えば0.45μm程度(遮光性が0.1%、OD値が3を得ることが可能な厚さ、なお、光学定数n=2,k=3とする)というように、通常のマスクMの遮光体パターン2よりも厚くする必要性がある。しかし、このような違いは、以下の課題を招くことを本発明者らが初めて見出した。
【0040】
図3は、遮光体パターン3の厚さが、例えば0.46μmの場合において、ウエハ上の光強度分布を計算した例を示している。ここでは、例えば露光波長(以下、λと略す)=0.248μmのKrFエキシマレーザ光、露光装置の縮小率=4、露光装置のレンズ開口数(以下、NAと略す)=0.68、シグマ(Sigma)値(以下、単にσとも記す)=0.75とし、ウエハ上の寸法で0.24μmのライン・アンド・スペース(以下、単にL/Sと略す)のパターンを露光する場合のウエハ上の光強度分布を示している。実線がレジストマスクを用いた場合の光強度分布、破線が通常のマスクを用いた場合の光強度分布を示している。この図3から分かるように、通常のマスクMと、レジストマスクRMとでは、光強度分布が異なり、レジストマスクの方がマスク基板上の開口部の光強度が小さくなっている。すなわち、ウエハ上のポジ型のレジスト膜にパターンを転写する場合、同じ露光量では、レジストマスクの方がライン幅が太くなることが分かる。これは、レジスト膜からなる遮光パターン3の側壁段差が大きいために、その側壁近傍において導波管効果により光強度が低下するためである。
【0041】
レジストマスクの場合にも露光光を調整することでウエハ上に所望のパターンを得ることは可能だが、その場合、解像度やプロセスマージンが劣化してしまう可能性がある。図4は、その例を示している。図4は、通常のマスクおよびレジストマスクのそれぞれに対し、マスク基板上のパターンサイズを変えた時のウエハ上のパターン寸法の計算結果を示している。ここでの露光条件は、例えばλ=0.248μmのKrFエキシマレーザ光、NA=0.68、σ=0.75、露光装置の縮小率=4、ウエハ上のレジスト膜がポジ型のレジスト膜を仮定している。図4において黒丸は、通常のマスクの計算結果(スライスレベル(しきい値;以下、単にIthと略す)=0.296)を示しており、それ以外はレジストマスクの計算結果を示している。レジストマスクに対しては、(1)露光量を通常のマスクと同じに設定した場合(白丸、Ith=0.296)、(2)レジストマスク上の0.3μmのL/Sパターンをウエハ上で0.3μmのL/Sに加工するように露光量を調整した場合(×印、Ith=0.246)、さらに(3)ウエハ上の寸法で片側10nm(マスク基板上の寸法で片側40nm)だけ一律にマスク上の遮光パターン(レジスト膜)の寸法が小さくなるような補正を加え、露光量は通常のマスクと同じにした場合(黒塗りの四角、Ith=0.296)を示している。なお、露光量を調整することは光強度分布のIthを変更することと等価であり、図4ではIthを変更している。
【0042】
この本発明者らが検討して得られた図4によれば、通常のマスクと同じ露光量ではレジストマスクの場合(上記(1))は、ライン寸法が太くなり、通常のマスクの場合に比べて解像性能が劣化してしまうことが分かる。一方、レジストマスクに対して露光量を合わせ込んだ場合(上記(2))でも、マスク寸法が0.18μm以下において、解像性能が通常のマスクの場合に比較して劣化していることが分かる。しかし、レジストマスク上の遮光パターンの寸法をパターン寸法によらず一律に片側10nm程度の寸法補正(メタルによる遮光パターンよりも小さくなる方向の補正)をかけ、露光量を通常のマスクと同じとした場合には、通常のマスクとほぼ同じ解像性能を得ることができる。これは、レジストマスク上の遮光パターンの寸法を補正することにより、光強度分布自体を通常のマスクの場合と同じようにすることができるためである。
【0043】
次に、この遮光パターンの寸法補正量を加えた場合のフォーカス裕度(以下、DOFと略す)および光学像コントラストを計算した結果を図5〜図8に示す。
【0044】
この場合の露光条件も、上記図4で説明したのと同じである。図5〜図7は、それぞれ0.3μmのL/S、0.2μmのL/Sおよび0.16μmのDOFを示している。図5〜図7において、黒塗りの四角形は、上記通常のマスクを用いた場合の測定点、白い三角形は、上記レジストマスク(寸法補正を加えていないもの)を用いた場合の測定点、×印は、上記レジストマスク(上記寸法補正を加えたもの)を用いた場合の測定点をそれぞれ示している。また、図8は、フォーカスとコントラストとの関係を示している。図8において黒塗りの四角形、三角形および丸は上記通常のマスクを用いた測定点、白い四角形、三角形および丸は、上記寸法補正をしていないレジストマスクを用いた測定点、さらに×印は、上記寸法補正をしたレジストマスクを用いた測定点をそれぞれ示している。黒塗りおよび白い四角形は、0.3μmのL/Sを、黒塗りおよび白い三角形は、0.2μmのL/Sを、さらに黒丸および白丸は、0.16μmのL/Sを転写する場合を示している。さらに、測定群Aの×印は0.3μmのL/Sを、測定群Bの×印は0.2μmのL/Sを、さらに測定群Cの×印は0.16μmのL/Sを転写する場合を示している。
【0045】
これらの図5〜図8によれば、例えば0.3μmのL/S、0.2μmのL/Sまたは0.16μmのL/Sのいずれの場合においても、レジストマスク上の遮光パターンの寸法を補正することにより、通常のマスクの場合とほぼ同じDOF、光学像コントラストを得ることができることが分かる。
【0046】
図9は、本実施の形態の基本的な寸法補正の一例を模式的に示している。図9では、上記寸法補正の状態を分かり易くするために、例えば単純なL/Sのパターンをウエハに転写するために用いる通常のマスクとレジストマスクとの遮光パターン2,3(いずれの遮光パターン2,3も上記バイナリ遮光パターンとして機能する場合を例示する)のデータを重ね合わせて示している。通常のマスクをレジストマスクに置き換える場合には、遮光パターン2の外周から一律に補正量Lを差し引く。すなわち、遮光パターン2を細らせて遮光パターン3とする。一方、レジストマスクを通常のマスクに置き換える場合には、遮光パターン3の外周に一律に補正量Lを加える。すなわち、遮光パターン3を太らせて遮光パターン2とする。ただし、図9では説明を簡単にするためレジストマスクに起因する寸法変動を修正するための補正量Lのみを示している。通常のマスクの場合、メタルをエッチングして遮光パターン2を形成する際にエッチングによって寸法シフトが生るので、その寸法シフトを考慮した分の補正量を加える必要がある。したがって、レジストマスクを通常のマスクに置き換える場合、実際には、図9の遮光パターン2の外周にさらに一律にエッチング対策用の補正量を加える必要がある。なお、通常のマスクをレジストマスクに置き換える場合には、エッチング処理が無く、上記のアンダーカットの問題がないので、その対策のための補正量を追加する必要はない。
【0047】
また、上記の図4〜図9では、遮光パターンの寸法の補正をパターンサイズによらず一律で片側10nm程度としたが、この補正寸法は、露光波長、遮光パターン(レジスト膜)の光学定数(n、k)、遮光パターン(レジスト膜)の厚さd、パターン形状およびパターン寸法等のような露光条件に依存する。また、L/S等のような単純なパターンで比較的寸法の大きいところはパターン寸法や形状によらず一律の補正で良いが、一般には補正量はn、k、dおよびパターンサイズ(D)、パターン形状(M)、さらに露光装置の照明条件(NA、σ)等に依存し、補正量(L)=f(n,k,d,D,M,NA,σ,…)と書ける。解像性能やプロセスマージンの観点から最適化されるのは光強度分布であて、マスク寸法ではない。同じ光強度分布を得るために通常のマスクを用いた場合とレジストマスクを用いた場合とでは、遮光パターンに寸法差があり、その差の補正を行うことにより、通常のマスクとレジストマスクとの間の置き換え(通常のマスクをレジストマスクに置き換える場合と、その逆にレジストマスクから通常のマスクに置き換える場合とがある)が可能となる。ここまでの説明では、通常のマスクとレジストマスクとを比較してきたが、ハーフトーンマスクやレベンソンマスク等のような通常の位相シフトマスクと、遮光パターンをレジスト膜で構成する位相シフトマスクとの比較でも同様である。
【0048】
次に、図10は、上記通常のマスクとレジストマスクとをデータの取り扱いの点から比較した場合を示している。
【0049】
まず、論理回路データからレイアウトデータを作成する(工程100,101)。続いて、このレイアウトデータに対して必要ならばOPC(Optical Proximity Correction)等のような補正を加える(工程102a,102b)。さらに続いて、このデータはマスク描画用データに変換される(工程103a,103b)。これらの仮定で、レジストマスクに対しては、これまで述べてきたように、レジスト膜からなる遮光パターンの寸法補正が加わり、通常のマスクの場合には、上記メタルからなる遮光体パターンを形成するためのエッチング時の寸法補正が加わる(工程102a,102b)。そのため、通常のマスク用のデータと、レジストマスク用のデータとでは異なる。ここでは、通常のマスクとの比較を述べたが、上記ハーフトーンマスクの場合には、メタルエッチング時の寸法シフトの代わりに、例えばモリブデンシリサイド(MoSi2)やフッ化クロム(CrF)等からなるハーフトーン膜のエッチング時の寸法補正が加わる。一方、レジストマスクの場合には、エッチング工程が無いためエッチング時の寸法シフト補正は不要である。次いで、マスクの製作は、マスクメーカに依頼することが多く、その場合には、マスク描画用データはマスクメーカに送られる(工程104)。また、マスク製作をデバイス製造メーカ(半導体集積回路装置の製造業者)内で行う場合もある。このようにマスクメーカまたはデバイス製造メーカによって通常のマスクおよびレジストマスクを製造する(工程105a,105b)。続いて、作成された通常のマスクとレジストマスクとを用いてウエハに対して露光処理を施すことでウエハ上のレジスト膜にパターンを転写する(工程106)。作成された通常のマスクと、レジストマスクとでは、同じデバイスパターンを転写するものであっても各々の遮光パターンの寸法が異なる。しかし、露光により得られる光強度分布は、通常のマスクを用いた場合とレジストマスクを用いた場合とでほぼ同じであり、ウエハ上に転写されるレジストパターンの寸法もほぼ同じとなる。その後、ウエハに転写されたレジストパターンをエッチングマスクとして、下地膜をエッチングして所望のパターンを得る。あるいは、ウエハに転写されたレジストパターンをイオン注入用のマスクとしてウエハに所定の不純物を導入する(工程107)。ここでは、通常のマスクとレジストマスクとを比較したが、ハーフトーンマスクまたはレベンソンマスク等のような位相シフトマスクでも同様である。
【0050】
次に、図11は、半導体集積回路装置(以下、LSI(Large Scale Integrated circuit)と略す)の論理検証、すなわち、マスクデバッグ時の通常のマスクとレジストマスクとの使い分けの一例を示している。ここでも、通常のマスクを例示するが、ハーフトーンマスクやレベンソンマスク等のような位相シフトマスクでも同様である。
【0051】
まず、上記と同様に論理回路データからレイアウトデータを作成した後、このデータに基づいてマスク描画データを作成する(工程200)。続いて、そのマスク描画データにしたがってレジストマスクを作製し(工程201)、そのレジストマスクを用いてデバック用の試作品(LSI)を実際に製造する(工程202)。その後、そのデバック用の試作品の論理・レイアウトを検証する(工程203)。その検証により不合格であれば、論理・レイアウトを修正(工程204)し、その修正データにしたがって再びレジストマスクを作製する。再び作製されたレジストマスクを用いて上記と同様の工程202,203を行う。そして、工程203の検証により合格であれば、デバックを完了する(工程205)。なお、合格でなければ上記工程を繰り返し行う。
【0052】
次いで、デバックが完了した後、合格したレジストマスクのマスク描画データを用いて通常のマスクを作製する(工程206)。この際、レジストマスクと通常のマスクとの置き換えには、上記寸法補正を行う。ここでは、レジストマスクのレジスト膜からなる遮光パターンの寸法を大きくする(太らせる)ような補正を行って、通常のマスクのメタルからなる遮光パターンのデータを作成する。その後、この通常のマスクを用いた露光処理によってLSIを大量生産する(工程207)。
【0053】
このように、通常、LSIの開発初期においては、その論理回路の検証を行わなければならず、論理に不具合があれば論理修正、マスク修正を行う。このため、論理検証が完了するまでは少量の試作を繰り返すことなる。したがって、この開発期では、レジストマスクを適用することにより、低コストおよびQ−TAT(Quick Turn Around Time)を実現することが可能となる。
【0054】
上記のようにレジストマスクによりデバッグが完了した後は、生産工程に移行するが、生産量が多い場合には、露光照射耐性の点で有利な通常のマスクに変換して生産展開をする方が有利な場合が多い。このとき、レジストマスクと通常のマスクとの置き換えには、上記寸法補正が必要であり、逆に、この補正を行うことにより、レジストマスクを用いた露光処理で得られる光強度分布と同等な光強度分布を通常のマスクを用いた露光処理でも得ることができ、通常のマスクを用いて量産展開が可能となる。
【0055】
また、他の例としては、これまで通常のマスクを用いて開発した従来製品の一部または全部をIP(Intellectual Property)として別の製品に組み込む場合がある。開発する製品がシステムLSI等のような少量生産品ならばレジストマスクを適用する場合が考えられ、この場合、通常のマスクからレジストマスクに変換する場合には、上記のような寸法補正(寸法を小さくする補正)を加える。このような寸法補正を加えることにより、従来製品を別の製品に組み込むことが短時間で可能となる。
【0056】
また、同一の半導体集積回路装置において、所定の層(例えば活性領域、ゲート電極等のようにパターンがほぼ確定している層;第1の層)は、通常のマスクを用いてパターンを転写し、他の層(例えば配線層等のようにパターンが確定しておらず変更や修正等が生じやすい層(特にカスタム製品);第2の層)は、レジストマスクを用いてパターンを転写する場合においても、そのレジストマスクのレジスト膜からなる遮光パターン3については、これに対応するメタルからなる遮光パターン2(通常、他の層のパターンを転写する際に本来使用されるメタル膜からなる遮光パターン2)のデータに対して上記寸法補正(寸法を小さくする補正)がなされる。
【0057】
なお、通常のマスクとレジストマスクとの使い分けについては、例えば特願2000−308320号(平成12年10月6日出願)および特願2000−246466号(平成12年8月15日出願)に記載がある。
【0058】
(実施の形態2)
図12は、本発明の一実施の形態のマスクの平面図、図13は図12のマスクを所定の製造装置に装着した時のX1−X1線の断面図、図14は図12の領域MEの要部拡大平面図、図15は図14のX2−X2線の断面図、図16は図12の領域REの要部拡大平面図、図17は図12のX3−X3線の断面図である。なお、図14および図16には遮光パターン2,3の相対的な寸法の違いを示すために座標を記す。
【0059】
本実施の形態2のレジストマスクRM2は、例えば実寸の1〜10倍の寸法の集積回路パターンの原画を縮小投影光学系等を通してウエハに結像して転写するためのレチクルである。ここには、半導体チップ(以下、単にチップという)の周辺が遮光部となる場合のマスクであって、ウエハ上でポジ型のレジスト膜を用いラインパターンを形成する場合のマスクが例示されている。
【0060】
このレジストマスクRM2のマスク基板1は、例えば平面四角形に形成された厚さ6mm程度の透明な合成石英ガラス板等からなり、その主面(第1面)中央には、平面長方形状の光透過開口領域が形成され、マスク基板1の主面が露出されている。この光透過開口領域は、上記転写パターン領域を形成している。この転写パターン領域においてマスク基板1の主面上には、ウエハ上に集積回路パターンを転写するための遮光パターン2,3(いずれの遮光パターン2,3も上記バイナリ遮光パターンとして機能する場合を例示する)が配置されている。すなわち、本実施の形態においては、領域MEの遮光パターン2は通常のマスクと同様にメタルで構成されているが、領域REの遮光パターン3はレジスト膜で形成されている。したがって、レジストマスクRM2の全体の遮光パターン2,3の中から領域RE部分の遮光パターン3のみを選択的に除去し、領域REに新たな遮光パターン3を形成し直すことができるので、部分的にマスクパターンが変更された新たなレジストマスクを比較的簡単に、しかも短時間のうちに製造することが可能となっている。なお、ここには、遮光パターン2,3が、ウエハ上においてラインパターンとして転写される場合が例示されている。
【0061】
ここで、このような本実施の形態2においては、同一のマスク基板1上の領域MEのメタルからなる遮光パターン2の一群と、領域REのレジスト膜からなる遮光パターン3の一群とは、ウエハ上において同一パターン(同一寸法で同一形状のパターン)を転写するパターンであるが、前記実施の形態1で説明したのと同じ趣旨から、遮光パターン2,3の平面寸法が異なっている。すなわち、図14〜図17に示すように、レジスト膜からなる遮光パターン3の平面寸法は、本来使用されるメタル膜からなる遮光パターンの平面寸法に対して所定寸法分外周から一律に小さくなるような補正が加えられている結果、メタルからなる遮光パターン2の平面寸法よりも小さくなっている。なお、このようにレジスト膜からなる遮光パターン3を部分的に有するレジストマスクを前記通常のマスクに置き換える場合については前記実施の形態1と同様なので説明を省略する。
【0062】
このマスク基板1の主面において転写パターン領域の外周は遮光パターン2aによって覆われている。遮光パターン2aは、上記転写パターン領域を取り囲むように平面枠状に形成されており、例えば上記遮光パターン2と同じメタルで、同じパターン加工工程において形成されている。遮光パターン2,2aの材料は、前記実施の形態1で説明したものからなるが、これに限定されるものではなく種々変更可能であり、例えばタングステン、モリブデン、タンタルまたはチタン等のような高融点金属、窒化タングステン等のような窒化物、タングステンシリサイド(WSix)やモリブデンシリサイド(MoSix)等のような高融点金属シリサイド(化合物)、あるいはこれらの積層膜を用いても良い。本実施の形態のレジストマスクRM2の場合は、レジスト膜で形成される遮光パターン3を除去した後、そのマスク基板1を洗浄し再度使用する場合があるので、遮光パターン2,2aには耐剥離性や耐摩耗性に富む材料が好ましい。タングステン等の高融点金属は、耐酸化性および耐摩耗性に富み、耐剥離性に富むので、遮光パターン2,2aの材料として好ましい。
【0063】
遮光パターン2a上において略八角形の枠内領域は、上記ペリクルカバー領域を示している。すなわち、ここには、レジストマスクRM2のマスク基板1の主面(第1面)側に、ペリクルPEがペリクル貼り付けフレームPEFを介して接合されている場合が例示されている。ペリクルPEは、透明な保護膜を持つ構成体であり、レジストマスクRM2に異物が付着すること等を避けるためにマスク基板1の主面あるいは主面および裏面から一定の距離を隔てて設けられている。この一定の距離は、保護膜表面上の付着異物と異物のウエハへの転写性を考慮して設計されている。このペリクル張り付けフレームPEFの基部は、レジストマスクRM2の遮光パターン2aに直接接触した状態で接合固定されている。これにより、ペリクル張り付けフレームPEFの剥離を防止できる。また、ペリクル張り付けフレームPEFの取り付け位置にレジスト膜が形成されていると、ペリクルPEの取り付け取り外しの際に、レジスト膜が剥離し異物発生の原因となる。ペリクル張り付けフレームPEFを遮光パターン2aに直接接触させた状態で接合することにより、そのような異物発生を防止できる。なお、遮光パターン2aの一部は除去されており、例えばアライメントマーク等のような各種のマークパターン4が形成されている。また、図12のレジストマスクRM2の四隅近傍に示された太枠の領域5Aは、露光装置や検査装置の装着部5が接触する領域を示している。
【0064】
このレジストマスクRM2を用い、縮小投影露光装置によって図18および図19に示すウエハ6上にパターンを転写した。図18はウエハ6の要部平面図、図19は図18のX4−X4線の断面図を示している。被投影基板となるウエハ6の半導体基板(以下、単に基板という)6Sは、例えばシリコン単結晶からなり、その主面上には、例えばMIS・FET(Metal Insulator Semiconductor Field Effect Transistor)等のような集積回路素子が形成されている。さらに、基板6Sの主面には、上記集積回路素子を覆うように、絶縁膜7aが堆積されている。絶縁膜7a上の全面には導体膜8aが堆積されている。さらに、その導体膜8a上には、例えばKrF等に感光性を持つ通常のポジ型のレジスト膜9aが、例えば400nm程度の膜厚で堆積されている。
【0065】
縮小投影露光装置の露光光は、例えばKrFエキシマレーザ光を用いた。投影レンズの開口数NAは、例えば0.68、光源のコヒーレンシ(上記シグマ値)σは、例えば0.75を用いた。縮小投影露光装置とレジストマスクRM2とのアライメントは、レジストマスクRM2の上記マークパターン4を検出することで行った。ここでのアライメントには、例えば波長633nmのヘリウム−ネオン(He−Ne)レーザ光等のような露光波長よりも長波長の光を用いた。このように露光波長に対して長波長の光をアライメント光として用いた場合でも、マークパターン4を透過した光のコントラストが充分にとれるので、レジストマスクRM2と露光装置との相対的な位置合わせを、容易に、しかも高い精度で行うことができた。
【0066】
その後、通常の露光方法によってレジストマスRM2上の集積回路パターンをウエハ6の主面上に縮小投影した。そして、通常の熱処理、現像工程を経て、図20および図21に示すレジストパターン9a1を形成した。図20はウエハ6の要部平面図、図21は図20のX5−X5線の断面図である。なお、領域WREはレジスト膜からなる遮光パターン3が転写された領域を示している。それ以外はメタルからなる遮光パターン2が転写された領域となっている。
【0067】
その後、そのレジストパターン9a1をエッチングマスクとして、導体膜8aに対してエッチング処理を施すことにより、図22および図23に示すように導体膜パターン8a1を形成した。図22はウエハ6の要部平面図、図23は図22のX6−X6線の断面図である。この結果、上記通常のマスクを用いた露光時とほぼ同じパターン転写特性が得られた。また、領域WREとそれ以外の領域とで導体膜パターン8a1の縦横寸法および隣接間隔(またはピッチ)は互いに等しくなっている。
【0068】
次に、本実施の形態2のレジストマスクRM2を用いて、半導体集積回路装置のパターンを部分的に修正または変更する場合に対処する方法について説明する。半導体集積回路装置の開発期や製造時においては、集積回路パターンの一部に修正や変更等が生じる場合がある。そのような場合、通常のマスクでは、新たなマスク基板を用意して、その上にメタル膜を堆積し、そのメタル膜をパターン加工することになるため、その修正や変更の作業は手間や時間のかかる面倒な作業となる。しかも、仮に製造されたマスクのパターンに不良が存在していた場合、不良の程度にもよるが一般的にそのマスクを使用することはできないので、そのマスクを破棄せざるを得ないし、新たなマスク基板を用意して最初からマスクを製造し直さなければならないため、無駄の多い不経済な作業となる場合がある。
【0069】
これに対して本実施の形態2のレジストマスクRM2を用いる場合には、次のように対処できる。まず、図12のレジストマスクRM2のレジスト膜からなる遮光パターン3を、図24および図25に示すように除去する。図24は、遮光パターン3を除去した後のレジストマスクRM2の平面図、図25は図24のX7−X7線の断面図を示している。レジストマスクRM2には、メタルからなる遮光パターン2,2aは残されているが、領域REの遮光パターン3は除去されている。
【0070】
このレジスト膜からなる遮光パターン3は、例えばn−メチル−2−ピロリドン有機溶剤によって剥離した。この他、加熱したアミン系有機溶剤またはアセトンにより遮光パターン3を剥離しても良い。テトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液、オゾン硫酸または過酸化水素水と濃硫酸との混合液により除去することも可能である。TMAH水溶液を用いる場合には、その濃度を5%程度にするとメタル(遮光パターン2,2a)を侵すことなくレジスト膜(遮光パターン3)を剥離することができたので好ましい。また、レジスト膜(遮光パターン3)を除去する別の方法として酸素プラズマアッシング法を用いることも可能である。この方法は、特に、レジストマスクRM2上のレジスト膜(遮光パターン3)に対してハードニング処理を施している場合に有効である。ハードニング処理を施しているレジスト膜(遮光パターン3)は硬化しており、上記化学的な除去方法では充分に除去できない場合が生じるからである。また、遮光パターン3をピーリングによって機械的に剥離しても良い。すなわち、レジストマスクRM2の遮光パターン3の形成面に粘着テープを張り付けた後、その粘着テープを剥がすことにより、遮光パターン3を剥離する。
【0071】
レジスト膜(遮光パターン3)の除去工程後、洗浄処理を施すことにより、レジストマスクRM2の表面の異物を除去する。ここでの洗浄では、例えばオゾン硫酸洗浄およびブラシ洗浄処理の組合せを用いたが、異物除去能力が高く、メタル(遮光パターン2,2a)を侵さない方法であれば、この方法に限定されず種々変更可能である。その後、図24および図25のマスク基板1の主面上に、例えばKrFエキシマレーザ、ArFエキシマレーザまたはF2レーザ光等のような露光光を吸収する性質を持つ感電子線レジスト膜(例えばノボラック形レジスト膜)をスピンコート法等によって塗布した後、通常のマスクの製造工程における所望パターンの形成方法と同じ電子線描画方法を用いて、図26および図27に示すように、領域REに、図12の領域REに示した遮光パターン3の一群とは異なる形状の所望の遮光パターン3の一群をレジスト膜によって形成し、新たなレジストマスクRM3を作成した。図26は新たなレジストマスクRM3の平面図、図27は図26のX8−X8線の断面図である。このような電子線描画処理に際して、レジスト膜からなる新たな遮光パターン3のデータを、メタルからなる遮光パターンのパターンデータに基づいて作成する場合には、前記実施の形態1で説明した寸法補正が必要である。すなわち、上記と同様に、本来形成されるメタルからなる遮光パターンの平面寸法よりも、レジスト膜からなる遮光パターンの平面寸法を小さくする。これにより、ウエハ上に所望の寸法のレジストパターンを転写することができる。
【0072】
図28および図29は、図26および図27のレジストマスクRM3のパターンを縮小投影露光することでウエハ上に形成された導体膜パターン8a1を示している。図28はウエハ6の要部平面図、図29は図28のX7−X7線の断面図を示している。このようにウエハ6の主面上の領域WREに、図22および図23で示したのとは異なる形状の導体膜パターン8a1の一群を形成することができる。
【0073】
このように、本実施の形態2のレジストマスクRM2,3の場合には、一部の遮光パターン3をレジスト膜で形成したことにより、部分的(領域RE)なパターンに修正や変更が生じた場合、半導体集積回路装置の製造工程で一般的に行われているフォトリソグラフィと同じ要領で、遮光パターン3を除去し、遮光パターン3を形成し直せば良いので、その修正や変更を、簡単に、しかも極めて短時間のうちに行うことが可能となる。すなわち、マスクの製造期間を大幅に短縮することが可能となる。したがって、このマスクを半導体集積回路装置の開発や製造に用いることにより、半導体集積回路装置の開発や製造の時間を大幅に短縮させることが可能となる。なお、このような一部の遮光パターンがレジスト膜からなるマスクを用いた半導体集積回路装置の製造技術については、例えば本願発明者を含む特願2000−206728号および特願2000−206729号(共に平成12年7月7日出願)に記載がある。
【0074】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0075】
例えば前記実施の形態においては、半導体集積回路基板として半導体単体からなる半導体基板を用いた場合について説明したが、これに限定されるものではなく、例えば絶縁層上に薄い半導体層を設けてなるSOI(Silicon On Insulator)基板、半導体基板上にエピタキシャル層を設けてなるエピタキシャル基板を用いても良い。
【0076】
また、前記実施の形態においては、主として露光光がKrFの場合について説明したが、これに限定されるものではなく、例えば露光光にi線(波長365nm)を用いた場合にも適用できる。この場合もレジスト膜からなる遮光パターンを厚くする方向にあるので、前記実施の形態と同様の手段を適用でき、その結果、同様の効果を得ることができる。また、露光光に、例えばArF(波長193nm)またはF2(波長157nm)等のような短波長の光を用いる場合にも前記実施の形態1,2の技術を適用できる。この場合は、前記実施の形態1,2の技術を適用することで、前記実施の形態1,2と同様の効果を得ることができる他に、i線やKrFを使用する場合に比べて、レジスト膜からなる遮光パターンを薄くできるので、マスク基板上により微細なパターンを形成することができ、ウエハ上により微細なパターンを形成することができる。また、マスクの加工を容易にすることができる。
【0077】
また、前記実施の形態においては、主としてバイナリマスクを用いた場合について説明したが、これに限定されるものではなく、例えば位相シフトマスク、特にハーフトーンマスク(レジスト膜をハーフトーン膜としたものおよび無機材料をハーフトーン膜としたものを含む)に前記実施の形態1,2の技術を適用することもできる。このハーフトーンスクを用いる場合は、前記実施の形態1,2で得られた効果の他に、ハーフトーン膜として機能するレジスト膜を薄くすることができるので、マスク基板上により微細なパターンを形成することができ、ウエハ上により微細なパターンを形成することができる。また、マスクの加工を容易にすることができる。
【0078】
また、前記実施の形態においては、ラインパターンの転写および加工について説明したが、これに限定されるものではなく、例えば上記したホールパターンの転写および加工についても適用できる。
【0079】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体集積回路装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えば超電導装置、マイクロマシーン、磁気ヘッド、電子デバイスまたは液晶パネル等の製造に適用して有効である。
【0080】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0081】
すなわち、遮光体がメタル膜からなるフォトマスクと、遮光体が感光性有機膜からなるフォトマスクとの置き換えに際して、前記メタル膜からなる遮光体または前記感光性有機膜からなる遮光体の平面寸法に、露光条件に応じた寸法補正を加える工程、その補正後のフォトマスクを用いてウエハに所定のパターンを縮小投影露光する工程を有することにより、ウエハ上に転写される半導体集積回路装置のパターンの精度を向上させることが可能となる。
【図面の簡単な説明】
【図1】通常のフォトマスクの一例の要部断面図である。
【図2】レジストマスクの一例の要部断面図である。
【図3】レジストマスクの遮光体パターンの厚さが、例えば0.46μmの場合において、ウエハ上の光強度分布を計算した例のグラフ図である。
【図4】通常のフォトマスクおよびレジストマスクのそれぞれに対し、マスク基板上のパターンサイズを変えた時のウエハ上のパターン寸法の計算結果を示すグラフ図である。
【図5】通常のフォトマスクとレジストマスクとのフォーカス裕度の比較を示すグラフ図である。
【図6】通常のフォトマスクとレジストマスクとのフォーカス裕度の比較を示すグラフ図である。
【図7】通常のフォトマスクとレジストマスクとのフォーカス裕度の比較を示すグラフ図である。
【図8】通常のフォトマスクとレジストマスクとのコントラストの比較を示すグラフ図である。
【図9】本発明の一実施の形態である半導体集積回路装置の製造方法で用いるフォトマスクの基本的な寸法補正の一例を模式的に示した説明図である。
【図10】本発明の一実施の形態である半導体集積回路装置の製造方法における通常のフォトマスクとレジストマスクとをデータの取り扱いの点から比較した場合を示した説明図である。
【図11】本発明の一実施の形態である半導体集積回路装置の製造方法における半導体集積回路装置の論理検証時の通常のフォトマスクとレジストマスクとの使い分けの一例の説明図である。
【図12】本発明の一実施の形態である半導体集積回路装置の製造方法で用いるフォトマスクの平面図である。
【図13】図12のフォトマスクを所定の製造装置に装着した時のX1−X1線の断面図である。
【図14】図12の領域MEの要部拡大平面図である。
【図15】図12および図14のX2−X2線の断面図である。
【図16】図12の領域REの要部拡大平面図である。
【図17】図12および図16のX3−X3線の断面図である。
【図18】本発明の他の実施の形態である半導体集積回路装置の製造工程中のウエハの要部平面図である。
【図19】図18のX4−X4線の断面図である。
【図20】図18および図19に続く製造工程中のウエハの要部平面図である。
【図21】図20のX5−X5線の断面図である。
【図22】図20および図21に続く製造工程中のウエハの要部平面図である。
【図23】図22のX6−X6線の断面図である。
【図24】レジスト膜からなる遮光パターンを除去した後のレジストマスクの平面図である。
【図25】図24のX7−X7線の断面図である。
【図26】新たに作成されたレジストマスクの平面図である。
【図27】図26のX8−X8線の断面図である。
【図28】図26および図27のレジストマスクを用いてウエハに転写されたパターンを示すウエハの要部平面図である。
【図29】図28のX7−X7線の断面図である。
【符号の説明】
1 マスク基板
2 遮光パターン(遮光体)
3 遮光パターン(遮光体)
4 マークパターン
5 装着部
6 ウエハ
6S 半導体基板
7a 絶縁膜
8a 導体膜
8a1 導体膜パターン
9a フォトレジスト膜
9a1 フォトレジストパターン
M 通常のフォトマスク(第1フォトマスク)
RM レジストマスク(第2フォトマスク)
RM2,RM3 レジストマスク
PE ペリクル
PEF ペリクルフレーム
Claims (15)
- 以下の工程を有することを特徴とする半導体集積回路装置の製造方法;
(a)遮光体がメタル膜からなる第1フォトマスクと、遮光体が感光性有機膜からなる第2フォトマスクとの置き換えに際して、前記メタル膜からなる遮光体または前記感光性有機膜からなる遮光体の寸法に、露光条件に応じた寸法の補正を加える工程、
(b)前記補正後の第1フォトマスクまたは第2フォトマスクを用いて縮小投影露光処理を施すことによりウエハにパターンを転写する工程。 - 請求項1記載の半導体集積回路装置の製造方法において、
前記第1フォトマスクを、前記第2フォトマスクに置き換える場合には、前記第2フォトマスクの感光性有機膜からなる遮光体のパターン寸法を、前記第1フォトマスクのメタル膜からなる遮光体のパターン寸法よりも小さくする補正を行うことを特徴とする半導体集積回路装置の製造方法。 - 請求項1記載の半導体集積回路装置の製造方法において、
前記第2フォトマスクを、前記第1フォトマスクに置き換える場合には、前記第1フォトマスクのメタル膜からなる遮光体のパターン寸法を、前記第2フォトマスクの感光性有機膜からなる遮光体のパターン寸法よりも大きくする補正を行うことを特徴とする半導体集積回路装置の製造方法。 - 請求項1記載の半導体集積回路装置の製造方法において、
前記縮小投影露光処理に用いる露光光が、波長248nmのKrFエキシマレーザ光であることを特徴とする半導体集積回路装置の製造方法。 - 半導体集積回路装置の製造工程における露光処理に際し、感光性有機膜からなる遮光体を有するフォトマスクと、メタル膜からなるフォトマスクとを、前記半導体集積回路装置の生産量に応じて使い分けて縮小投影露光処理に用いる工程を有し、
前記メタル膜からなる遮光体を有するフォトマスクと、前記感光性有機膜からなる遮光体を有するフォトマスクとの置き換えに際して、前記メタル膜からなる遮光体または前記感光性有機膜からなる遮光体の寸法に、露光条件に応じた寸法の補正を加えることを特徴とする半導体装置の製造方法。 - 請求項5記載の半導体集積回路装置の製造方法において、前記生産量が相対的に多い第1工程においては、前記メタル膜からなる遮光体を有するフォトマスクを用いて縮小投影露光処理を行い、前記生産量が前記第1工程よりも少ない第2工程では、前記感光性有機膜からなる遮光体を有するフォトマスクを用いて縮小投影露光処理を行うことを特徴とする半導体集積回路装置の製造方法。
- 請求項5記載の半導体集積回路装置の製造方法において、
前記縮小投影露光処理に用いる露光光が、波長248nmのKrFエキシマレーザ光であることを特徴とする半導体集積回路装置の製造方法。 - (a)感光性有機膜からなる遮光体を有するフォトマスクを製造する工程、
(b)前記感光性有機膜からなる遮光体を有するフォトマスクを用いた縮小投影露光処理によってウエハに所定のパターンを転写する工程、
(c)前記ウエハにおける所定のパターンの良否を判定する工程、
(d)前記(c)工程において不合格の場合は、合格するまで前記(a)〜(c)の工程を繰り返す工程、
(e)前記(c)工程において合格した場合は、前記感光性有機膜からなる遮光体を有するフォトマスクに置き換えて、メタル膜からなる遮光体を有するフォトマスクを用い、ウエハに所定のパターンを縮小投影露光処理によって転写する工程を有し、
前記感光性有機膜からなる遮光体を有するフォトマスクを、前記メタル膜からなる遮光体を有するフォトマスクに置き換える際に、前記メタル膜からなる遮光体のパターン寸法を、前記感光性有機膜からなる遮光体のパターン寸法よりも大きくする補正を行うことを特徴とする半導体集積回路装置の製造方法。 - 請求項8記載の半導体集積回路装置の製造方法において、前記(a)〜(d)は、マスクデバック工程であり、前記(e)工程は、半導体集積回路装置の量産工程であることを特徴とする半導体集積回路装置の製造方法。
- 請求項8記載の半導体集積回路装置の製造方法において、前記縮小投影露光処理に用いる露光光が、波長248nmのKrFエキシマレーザ光であることを特徴とする半導体集積回路装置の製造方法。
- (a)半導体基板の第1の層は、メタル膜からなる遮光体を有するフォトマスクを用いた縮小投影露光処理によってパターンを転写する工程、
(b)前記半導体基板の第2の層は、感光性有機膜からなる遮光体を有するフォトマスクを用いた縮小投影露光処理によってパターンを転写する工程を有し、
前記感光性有機膜からなる遮光体のパターン寸法は、第2の層のパターンを転写する際に本来形成されるメタル膜からなる遮光体のパターン寸法よりも小さくなるような補正がなされていることを特徴とする半導体集積回路装置の製造方法。 - 請求項11記載の半導体集積回路装置の製造方法において、
前記縮小投影露光処理に用いる露光光が、波長248nmのKrFエキシマレーザ光であることを特徴とする半導体集積回路装置の製造方法。 - 同一のマスク基板上にメタル膜からなる遮光体と感光性有機膜からなる遮光体とを有するフォトマスクを用いた縮小投影露光処理によってウエハに所定のパターンを転写する工程を有し、
前記感光性有機膜からなる遮光体のパターン寸法は、本来形成されるメタル膜からなる遮光体のパターン寸法よりも小さくなるような補正がなされていることを特徴とする半導体集積回路装置の製造方法。 - 請求項13記載の半導体集積回路装置の製造方法において、
前記メタル膜からなる遮光体は確定しているパターンを転写するためのパターンであり、前記感光性有機膜からなる遮光体は変更や修正の伴う不確定なパターンを転写するためのパターンであることを特徴とする半導体集積回路装置の製造方法。 - 請求項13記載の半導体集積回路装置の製造方法において、
前記縮小投影露光処理に用いる露光光が、波長248nmのKrFエキシマレーザ光であることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001263735A JP3827544B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体集積回路装置の製造方法 |
US10/195,399 US6656646B2 (en) | 2001-08-31 | 2002-07-16 | Fabrication method of semiconductor integrated circuit device |
TW091117022A TWI286795B (en) | 2001-08-31 | 2002-07-30 | Manufacturing method for semiconductor integrated circuit device |
KR1020020051789A KR100913859B1 (ko) | 2001-08-31 | 2002-08-30 | 반도체 집적 회로 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001263735A JP3827544B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003077797A JP2003077797A (ja) | 2003-03-14 |
JP3827544B2 true JP3827544B2 (ja) | 2006-09-27 |
Family
ID=19090445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001263735A Expired - Fee Related JP3827544B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体集積回路装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6656646B2 (ja) |
JP (1) | JP3827544B2 (ja) |
KR (1) | KR100913859B1 (ja) |
TW (1) | TWI286795B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW498435B (en) * | 2000-08-15 | 2002-08-11 | Hitachi Ltd | Method of producing semiconductor integrated circuit device and method of producing multi-chip module |
JP4152647B2 (ja) * | 2002-03-06 | 2008-09-17 | 富士通株式会社 | 近接効果補正方法及びプログラム |
JP3703799B2 (ja) * | 2002-12-13 | 2005-10-05 | 沖電気工業株式会社 | 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法 |
US8252487B2 (en) * | 2003-12-17 | 2012-08-28 | Asml Netherlands B.V. | Device manufacturing method and mask for use therein |
JP4528558B2 (ja) * | 2004-05-28 | 2010-08-18 | 株式会社東芝 | パターンのデータ作成方法、及びパターン検証手法 |
US20070077011A1 (en) * | 2005-09-30 | 2007-04-05 | Emcore Corporation | Simple fiducial marking for quality verification of high density circuit board connectors |
US7614800B2 (en) * | 2005-09-30 | 2009-11-10 | Emcore Corporation | Fiducial markings for quality verification of high density circuit board connectors |
JP4345821B2 (ja) * | 2007-01-22 | 2009-10-14 | エルピーダメモリ株式会社 | 露光用マスク及びパターン形成方法 |
US7939222B2 (en) * | 2007-03-16 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for improving printing accuracy of a contact layout |
US20090191468A1 (en) * | 2008-01-29 | 2009-07-30 | International Business Machines Corporation | Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features |
US20090250760A1 (en) * | 2008-04-02 | 2009-10-08 | International Business Machines Corporation | Methods of forming high-k/metal gates for nfets and pfets |
US7975246B2 (en) * | 2008-08-14 | 2011-07-05 | International Business Machines Corporation | MEEF reduction by elongation of square shapes |
CN102809895B (zh) * | 2012-07-23 | 2017-10-10 | 上海华虹宏力半导体制造有限公司 | 光刻版图、光刻胶图形及测量光刻胶图形曝光误差的方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5630129A (en) | 1979-08-21 | 1981-03-26 | Agency Of Ind Science & Technol | Manufacture of photomask |
US4684971A (en) | 1981-03-13 | 1987-08-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Ion implanted CMOS devices |
JPS5922050A (ja) | 1982-07-28 | 1984-02-04 | Victor Co Of Japan Ltd | ホトマスク |
JP2566048B2 (ja) | 1990-04-19 | 1996-12-25 | シャープ株式会社 | 光露光用マスク及びその製造方法 |
DE69131658T2 (de) | 1990-06-25 | 2000-04-27 | Matsushita Electronics Corp., Kadoma | Licht- oder strahlungsempfindliche Zusammensetzung |
JP3120474B2 (ja) | 1991-06-10 | 2000-12-25 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
JPH05289307A (ja) | 1992-04-13 | 1993-11-05 | Matsushita Electric Ind Co Ltd | レチクルおよびレチクル製造方法 |
JPH0619115A (ja) | 1992-06-30 | 1994-01-28 | Nec Corp | 投影露光装置用マスク |
KR970006927B1 (ko) | 1992-11-10 | 1997-04-30 | 다이 니뽄 인사쯔 가부시키가이샤 | 위상시프트 포토마스크 및 그 제조방법 |
US5376483A (en) | 1993-10-07 | 1994-12-27 | Micron Semiconductor, Inc. | Method of making masks for phase shifting lithography |
KR0170686B1 (ko) | 1995-09-13 | 1999-03-20 | 김광호 | 하프톤 위상반전마스크의 제조방법 |
JPH10209039A (ja) * | 1997-01-27 | 1998-08-07 | Nikon Corp | 投影露光方法及び投影露光装置 |
JPH1115133A (ja) | 1997-06-26 | 1999-01-22 | Hitachi Ltd | パタン形成方法 |
US5948572A (en) | 1997-11-26 | 1999-09-07 | United Microelectronics Corp. | Mixed mode photomask for nikon stepper |
JPH11204404A (ja) * | 1998-01-13 | 1999-07-30 | Matsushita Electron Corp | 露光方法及び露光装置 |
US5989760A (en) | 1998-03-18 | 1999-11-23 | Motorola, Inc. | Method of processing a substrate utilizing specific chuck |
US6192290B1 (en) * | 1998-05-21 | 2001-02-20 | Lucent Technologies Inc. | System and method of manufacturing semicustom integrated circuits using reticle primitives from a library and interconnect reticles |
JP3061790B1 (ja) * | 1999-02-10 | 2000-07-10 | 株式会社半導体先端テクノロジーズ | マスク製造方法及びパタ―ン形成方法 |
TW497165B (en) | 1999-06-30 | 2002-08-01 | Hitachi Ltd | Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor |
US6346427B1 (en) * | 1999-08-18 | 2002-02-12 | Utmc Microelectronic Systems Inc. | Parameter adjustment in a MOS integrated circuit |
JP2001235850A (ja) * | 2000-02-24 | 2001-08-31 | Sony Corp | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 |
JP3760086B2 (ja) | 2000-07-07 | 2006-03-29 | 株式会社ルネサステクノロジ | フォトマスクの製造方法 |
TW541605B (en) | 2000-07-07 | 2003-07-11 | Hitachi Ltd | Fabrication method of semiconductor integrated circuit device |
US6426168B1 (en) * | 2000-08-15 | 2002-07-30 | International Business Machines Corporation | Method of inspecting photo masks |
JP3768786B2 (ja) | 2000-08-15 | 2006-04-19 | 株式会社ルネサステクノロジ | ホトマスクの製造方法、ホトマスクブランクスの製造方法およびホトマスクの再生方法 |
TW498435B (en) * | 2000-08-15 | 2002-08-11 | Hitachi Ltd | Method of producing semiconductor integrated circuit device and method of producing multi-chip module |
JP2002118049A (ja) | 2000-10-06 | 2002-04-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2001
- 2001-08-31 JP JP2001263735A patent/JP3827544B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-16 US US10/195,399 patent/US6656646B2/en not_active Expired - Lifetime
- 2002-07-30 TW TW091117022A patent/TWI286795B/zh not_active IP Right Cessation
- 2002-08-30 KR KR1020020051789A patent/KR100913859B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2003077797A (ja) | 2003-03-14 |
KR20030019229A (ko) | 2003-03-06 |
KR100913859B1 (ko) | 2009-08-26 |
TWI286795B (en) | 2007-09-11 |
US20030044721A1 (en) | 2003-03-06 |
US6656646B2 (en) | 2003-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218089B1 (en) | Photolithographic method | |
JP2004226717A (ja) | マスクの製造方法および半導体集積回路装置の製造方法 | |
JP3827544B2 (ja) | 半導体集積回路装置の製造方法 | |
US6596444B2 (en) | Photomask and method for correcting feature size errors on the same | |
US6821689B2 (en) | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature | |
JP2006527398A (ja) | レチクルを設計し、半導体素子をレチクルで作製する方法 | |
US9213233B2 (en) | Photolithography scattering bar structure and method | |
US12087579B2 (en) | Method for forming semiconductor device | |
US7033947B2 (en) | Dual trench alternating phase shift mask fabrication | |
US7070887B2 (en) | Photolithographic mask | |
US20030039892A1 (en) | Method of optical proximity correction | |
JPH10274839A (ja) | 修正用マスク及びハーフトーン位相シフトマスクの修正方法 | |
US20080057410A1 (en) | Method of repairing a photolithographic mask | |
US6910203B2 (en) | Photomask and method for qualifying the same with a prototype specification | |
US7361434B2 (en) | Phase shift mask | |
US6306549B1 (en) | Method for manufacturing EAPSM-type masks used to produce integrated circuits | |
JP2005086119A (ja) | 微細パターンの形成方法 | |
JP2004020760A (ja) | フォトマスク及びその製造方法 | |
US7425393B2 (en) | Phase shift photomask and method for improving printability of a structure on a wafer | |
US6576376B1 (en) | Tri-tone mask process for dense and isolated patterns | |
JP3047823B2 (ja) | 露光マスク及びパターン形成方法 | |
JP4655532B2 (ja) | 露光用マスクの製造方法 | |
KR20100034621A (ko) | 보조 패턴을 구비하는 포토마스크 및 그 제조방법 | |
KR20110010441A (ko) | 이중 노광 방법을 이용한 광 근접효과 제거방법 | |
JP2000214572A (ja) | フォトマスク及びそれを備えた露光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20030718 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |