JP2002184669A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 半導体集積回路装置の製造時間を短縮する。
また、製造コストを低減する。 【解決手段】 マスクＲＭ１の複数のチップ領域のうち
欠陥のあるチップ領域ＣＡをマスキングブレードＭＢで
覆い遮光した状態で、ウエハ１０Ｗに対して露光処理を
行う。また、露光光に対して遮光性を有する有機膜から
なる遮光パターンが複数のチップ領域に配置されたフォ
トマスクを用いて、欠陥が半導体ウエハ上には転写され
ないようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造置技術に関し、特に、半導体集積回路装置の製
造工程において、フォトマスク（以下、単にマスクとい
う）を用いた露光処理により、半導体ウエハ（以下、単
にウエハと言う）に所定のパターンを転写するフォトリ
ソグラフィ（以下、単にリソグラフィという）技術に適
用して有効な技術に関するものである。

【０００２】

【従来の技術】半導体集積回路装置の製造においては、
微細パターンをウエハに転写する方法として、リソグラ
フィ技術が用いられている。リソグラフィ技術では、主
に投影露光装置が用いられ、投影露光装置に装着したマ
スクのパターンをウエハに転写することでデバイスパタ
ーンを形成する。

【０００３】この投影露光法で用いられるマスクは、露
光光に対して透明なマスク基板上に、クロム等のような
金属膜からなる遮光パターンを設ける構造を有してい
る。その製造工程は、例えば次のようなものがある。

【０００４】まず、透明なマスク基板上に遮光膜となる
クロム等からなる金属膜を堆積し、その上に電子線に感
光するレジスト膜を塗布する。続いて、電子線描画装置
等により電子線を上記レジスト膜の所定の箇所に照射
し、これを現像してレジストパターンを形成する。その
後、そのレジストパターンをエッチングマスクとして下
層の金属膜をエッチングすることにより金属膜からなる
遮光パターンを形成する。最後に残った電子線感光のレ
ジスト膜を除去した後、マスク上のパターンの検査工程
を経て、マスクを製造する。

【０００５】しかし、この構成のマスクでは、製造工程
数が多く、コストが高くなる問題や遮光パターンを等方
性エッチングで加工することから加工寸法精度の低下の
問題がある。この問題を考慮した技術として、例えば特
開平５−２８９３０７号公報には、所定のレジスト膜が
ＡｒＦエキシマレーザに対して透過率を０％にできるこ
とを利用して、マスク基板上の遮光パターンをレジスト
膜で構成する技術が開示されている。

【０００６】

【発明が解決しようとする課題】ところが、上記レジス
ト膜を遮光パターンとするマスク技術においては、以下
の課題があることを本発明者は見出した。

【０００７】すなわち、第１は、マスクを効率的に短期
間で製造することについて充分な考慮がなされていない
という問題である。例えばＡＳＩＣ（Application Spec
ificIC）等のようなカスタム製品においては、高い機能
が要求される程、製品開発に要する工数や期間がかかる
ことになるが、その反面、現存する製品の陳腐化も速
く、製品寿命が短いため、製品の開発、製造期間の短縮
が望まれている。したがって、このような製品の製造に
用いるマスクを如何にして短時間に効率的に製造するか
が重要な課題となる。

【０００８】第２は、マスクのコストをさらに下げるこ
とについて充分な考慮がなされていないという問題であ
る。近年、半導体集積回路装置においては、マスクのコ
ストが益々増加する傾向にある。これは、例えば次の理
由からである。すなわち、マスク製造装置の分野は、マ
ーケット規模が小さいため、採算に乗らないという状況
にあって、マスク上にパターンを形成するための描画装
置やそのパターンを検査する検査装置の開発費用やラン
ニングコストが、マスクに形成されるパターンの微細
化、高集積化に伴い膨大なものとなり、そのための費用
等を回収するにはマスクのコストを増加せざるを得ない
という理由からである。また、半導体集積回路装置の性
能の向上に伴い１つの半導体集積回路装置を製造するの
に必要なマスクの総数が増える傾向にあることからも、
マスクのコストを如何にして低減するかが重要な課題と
なる。

【０００９】また、本発明者らは、本発明に基づいて、
マスクを用いた半導体集積回路装置の製造技術の観点か
ら公知例を調査した結果、例えば特開平３−１００６５
５号公報には、レーザビーム光を整形するための透過光
部や遮光部が設けられた２枚のアパーチャブレードでア
パーチャを構成し、その２枚のアパーチャブレードを重
ねて用いることで、マスク上の欠陥を修正する技術が開
示されている。また、例えば特開平７−１４２３０９号
公報には、ウエハのエッジ近傍に生じる一部が欠けた状
態の製品パターン像を、レチクルブラインドによって制
御して、２重露光する技術が開示されている。

【００１０】本発明の目的は、半導体集積回路装置の製
造時間を短縮することのできる技術を提供することにあ
る。

【００１１】また、本発明の目的は、半導体集積回路装
置のコストを低減することのできる技術を提供すること
にある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００１４】すなわち、本発明は、フォトマスクの複数
のチップ領域のうちの欠陥を含むチップ領域を遮光体で
隠した状態で、前記フォトマスクにおける複数のチップ
領域のパターンを半導体ウエハの内部領域に転写するも
のである。

【００１５】また、本発明は、露光光に対して遮光性を
有する有機膜からなる遮光パターンが複数のチップ領域
に配置されたフォトマスクを用いて、第１の半導体ウエ
ハにパターンを転写した後、その第１の半導体ウエハ上
に転写されたパターンを検査する工程、前記フォトマス
クを用いて第２の半導体ウエハにパターンを転写する際
に、前記検査結果を活用し、前記フォトマスクに欠陥が
存在していたとしても、その欠陥が第２の半導体ウエハ
上には転写されないように露光を行う工程とを有するも
のである。

【００１６】

【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。

【００１７】１．マスク（光学マスク）：マスク基板上
に光を遮光するパターンや光の位相を変化させるパター
ンを形成したものである。実寸の数倍のパターンが形成
されたレチクルも含む。マスクの第１主面とは、上記光
を遮蔽するパターンや光の位相を変化させるパターンが
形成されたパターン面であり、マスクの第２主面とは第
１主面の反対側の面（すなわち、裏面）のことを言う。

【００１８】２．通常のマスク：上記マスクの一種であ
って、マスク基板上に、メタルからなる遮光パターン
と、光透過パターンとでマスクパターンを形成した一般
的なマスクのことを言う。

【００１９】３．レジストマスク：上記マスクの一種で
あって、マスク基板上に、有機膜からなる遮光体（遮光
膜、遮光パターン、遮光領域）を有するマスクを言う。

【００２０】４．マスク（上記通常のマスクおよびレジ
ストマスク）のパターン面を以下の領域に分類する。転
写されるべき集積回路パターンが配置される領域を「集
積回路パターン領域」といい、その外周の領域を「周辺
領域」と言う。この集積回路パターン領域には、複数の
チップ領域が配置される。

【００２１】５．「遮光体」、「遮光領域」、「遮光
膜」、「遮光パターン」と言うときは、その領域に照射
される露光光のうち、４０％未満を透過させる光学特性
を有することを示す。一般に数％から３０％未満のもの
が使われる。一方、「透明」、「透明膜」、「光透過領
域」、「光透過パターン」と言うときは、その領域に照
射される露光光のうち、６０％以上を透過させる光学特
性を有することを示す。一般に９０％以上のものが使用
される。

【００２２】６．ウエハ：集積回路の製造に用いるシリ
コン単結晶基板（一般にほぼ平面円形状）、サファイア
基板、ガラス基板、その他の絶縁、反絶縁または半導体
基板等並びにそれらの複合的基板を言う。また、本願に
おいて半導体集積回路装置というときは、シリコンウエ
ハやサファイア基板等の半導体または絶縁体基板上に作
られるものだけでなく、特に、そうでない旨明示された
場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳ
ＴＮ（Super-Twisted-Nematic）液晶等のようなガラス
等の他の絶縁基板上に作られるもの等も含むものとす
る。

【００２３】７．デバイス面：ウエハの主面であって、
その面にリソグラフィにより、複数のチップ領域に対応
するデバイスパターンが形成される面を言う。

【００２４】８．転写パターン：マスクによってウエハ
上に転写されたパターンであって、具体的にはフォトレ
ジストパターンおよびフォトレジストパターンをマスク
として実際に形成されたウエハ上のパターンを言う。

【００２５】９．レジストパターン：感光性樹脂膜をフ
ォトリソグラフィの手法により、パターニングした膜パ
ターンを言う。なお、このパターンには当該部分に関し
て全く開口のない単なるレジスト膜を含む。

【００２６】１０．通常照明：非変形照明のことで、光
強度分布が比較的均一な照明を言う。

【００２７】１１．変形照明：中央部の照度を下げた照
明であって、斜方照明、輪帯照明、４重極照明、５重極
照明等の多重極照明またはそれと等価な瞳フィルタによ
る超解像技術を含む。

【００２８】１２．スキャンニング露光：細いスリット
状の露光帯を、ウエハとマスクに対して、スリットの長
手方向と直交する方向に（斜めに移動させてもよい）相
対的に連続移動（走査）させることによって、マスク上
の回路パターンをウエハ上の所望の部分に転写する露光
方法。この露光方法を行う装置をスキャナという。

【００２９】１３．ステップ・アンド・スキャン露光：
上記スキャンニング露光とステッピング露光を組み合わ
せてウエハ上の露光すべき部分の全体を露光する方法で
あり、上記スキャンニング露光の下位概念に当たる。

【００３０】１４．ステップ・アンド・リピート露光：
マスク上の回路パターンの投影像に対してウエハを繰り
返しステップすることで、マスク上の回路パターンをウ
エハ上の所望の部分に転写する露光方法。この露光方法
を行う装置をステッパという。

【００３１】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００３２】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００３３】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００３４】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００３５】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。

【００３６】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするために遮光部
（遮光膜、遮光パターン、遮光領域等）およびレジスト
膜にハッチングを付す場合もある。

【００３７】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。

【００３８】(実施の形態１）図１は、本実施の形態の
半導体集積回路装置の主な製造工程フローを示してい
る。マスクの製造工程１００では、これから製造しよう
としている半導体集積回路装置を形成するための各種パ
ターンをウエハ上に転写するためのマスクを製造する。

【００３９】続く、マスクの検査工程１０１では、マス
クの製造工程１００で製造されたマスクのパターンの良
否を検査する。本実施の形態では、マスクのパターンを
ウエハ上のフォトレジスト（以下、単にレジストとい
う）膜に転写（露光）する工程１０１ａと、ウエハ上に
転写されたレジストパターンを検査する工程１０１ｂと
を有している。すなわち、本実施の形態では、マスクの
パターンの良否を、マスク検査装置で検査するのではな
く、ウエハ上に転写されたレジストパターンを検査する
ことで判定する。

【００４０】すなわち、実際のウエハ上に転写されたレ
ジストパターンを検査の対象としていることにより、パ
ターンの実質的な検査ができるので、マスク検査装置で
検査する場合よりも検査の信頼性を向上させることがで
きる。特に、位相シフトパターンを有するマスクでは、
マスク上のパターンとウエハ上に形成されるパターンと
が異なる場合があるためマスクのパターンの良否判定が
難しいが、本実施の形態では実際のウエハ上のパターン
を検査するので、その良否判定を容易にすることができ
る。したがって、半導体集積回路装置の歩留りおよび信
頼性を向上させることができる。また、マスクの検査の
信頼性を向上させることができるので、マスクの検査の
し直し等を低減できる。このため、マスクの製造時間を
短縮でき、半導体集積回路装置の開発および製造期間を
短縮することができる。さらに、高価なマスク検査装置
を不要とすることができ、検査のし直しにかかる費用を
低減または削減できるので、マスクのコストを低減で
き、半導体集積回路装置のコストを低減することが可能
となる。なお、ウエハ上に転写されたパターンを検査す
ることで、マスクのパターンの良否を検査する技術につ
いては、本願発明者らによる特願平２０００−３１６９
６５号（平成１２年１０月１７日出願）に記載がある。

【００４１】続くウエハ上のレジスト膜へのパターン転
写工程１０２では、上記マスクの検査工程で得られた検
査結果を加味しつつ、ウエハ上のレジスト膜に対してマ
スクを用いた露光処理を施すことにより、そのレジスト
膜にマスクのパターンを転写する。本実施の形態では、
マスクが欠陥を有していたとしても、その欠陥がウエハ
上には転写されないように、ウエハ上にパターンを転写
するものである。この際に用いる露光装置としては、上
記ステッパを用いることもできるし、上記スキャナを用
いることもできる。また、上記通常照明を用いることも
できるし、変形照明を用いることもできる。

【００４２】続くウエハ上のパターンまたは領域の形成
工程１０３では、上記露光処理によってウエハ上に形成
されたレジストパターンを、例えばエッチングマスクま
たは不純物導入用マスクとして用いることにより、ウエ
ハ上にパターンまたは領域を形成する。このパターンに
は、例えば配線または電極等のようなラインパターンや
コンタクトホールまたはスルーホール等のようなホール
パターン等がある。また、上記領域には、ウエルまたは
半導体領域等のようなものがある。

【００４３】次に、本実施の形態で用いるマスクの一例
を図２〜図１７によって説明する。本実施の形態で用い
るマスクは、例えば実寸の１〜１０倍程度の寸法の集積
回路パターンの原画を、縮小投影光学系等を通してウエ
ハに転写するためのレチクルである。ここでは、ウエハ
上にラインパターンを転写する場合に用いるマスクを例
示するが、本発明の技術思想は、これに限定されるもの
ではなく種々適用可能であり、例えば上記ホールパター
ン等を転写する場合に用いるマスクにも適用可能であ
る。また、ここでは、マスクに４個のチップ領域が配置
されている場合が例示されている。各マスクにおいて各
チップ領域は、互いに同一のパターンが配置されてい
る。ただし、１枚のマスクに形成されるチップ領域の数
は、これに限定されるものではなく種々変更可能であ
り、例えば後述のように２個または３個でも良い。

【００４４】図２および図３は、上記通常のマスクＮＭ
１，ＮＭ２の一例を示している。図２および図３（ａ）
はマスクＮＭ１，ＮＭ２の全体平面図、（ｂ）は（ａ）
のＡ１−Ａ１線およびＡ２−Ａ２線の断面図を示してい
る。

【００４５】マスクＮＭ１，ＮＭ２は、そのチップ領域
ＣＡにおける光透過領域および遮光領域が互いに反転す
るものが例示されている。また、ここでは、マスクＮＭ
１を用いることで転写されるパターンと、マスクＮＭ２
を用いることで転写されるパターンとで同一となる場合
が例示されているが、マスクＮＭ１を用いる場合は、ウ
エハ上でネガ型のレジスト膜を用い、マスクＮＭ２を用
いる場合は、ウエハ上でポジ型のレジスト膜を用いる。

【００４６】このマスクＮＭ１，ＮＭ２を構成するマス
ク基板１は、例えば平面四角形状に形成された厚さ６ｍ
ｍ程度の透明な合成石英ガラス基板等からなる。マスク
ＮＭ１，ＮＭ２のマスク基板１の第１主面は、その大半
が、例えばクロム（Ｃｒ）またはクロムと酸化クロム
（ＣｒＯ_x）との積層膜等のようなメタル膜からなる遮
光膜２ａによって覆われている。ただし、マスクＮＭ１
の上記チップ領域ＣＡにおいては、その遮光膜２ａの一
部が除去されて複数の光透過パターン３ａが配置されて
いる。この光透過パターン３ａは、上記ラインパターン
としてウエハ上に転写されるパターンである。一方、マ
スクＮＭ２の上記チップ領域ＣＡにおいては、遮光膜２
ａが除去されてチップ領域形状の光透過領域３ｂが配置
されている。そして、その光透過領域３ｂ内には、例え
ば上記遮光膜２ａと同一材料からなる複数の遮光パター
ン２ｂが配置されている。この遮光パターン２ｂは、上
記ラインパターンとしてウエハ上に転写されるパターン
である。このようなマスクＮＭ１，ＮＭ２の周辺領域に
おいては、遮光膜２ａの一部が除去されて光透過パター
ン３ｃ，３ｄが形成されている。この光透過パターン３
ｃ，３ｄは、マスクＮＭ１，ＮＭ２とウエハまたは露光
装置との位置合わせに用いるパターンである。

【００４７】図４は、上記レジストマスクの一例である
マスクＲＭ１を示している。図４（ａ）はマスクＲＭ１
の全体平面図、（ｂ）は（ａ）のＡ３−Ａ３線の断面
図、（ｃ）は（ｂ）の変形例であって（ａ）のＡ３−Ａ
３線の断面図を示している。

【００４８】マスクＲＭ１を用いる場合は、ウエハ上で
ネガ型のレジスト膜を用いる。このマスクＲＭ１の第１
主面の中央には、有機膜からなる遮光膜４ａが、４個の
チップ領域ＣＡを包含するように平面四角形状にパター
ン形成されている。そして、その遮光膜４ａの一部が除
去されて複数の光透過パターン３ａが形成されている。
この遮光膜４ａは、例えばｇ線（波長４３６ｎｍ）、ｉ
線（波長３６５ｎｍ）、ＫｒＦエキシマレーザ光（波長
２４８ｎｍ）、ＡｒＦエキシマレーザ光（波長１９３ｎ
ｍ）またはＦ₂レーザ光（波長１５７ｎｍ）等のような
露光光を吸収する性質を有しており、メタルからなる遮
光体とほぼ同様の遮光機能を有している。

【００４９】図４（ｂ）には、その遮光膜４ａが感光性
樹脂膜（レジスト膜）の単体膜で構成されている場合が
例示されている。この感光性樹脂膜の材料としては、例
えばα-メチルスチレンとα−クロロアクリル酸の共重
合体、ノボラック樹脂とキノンジアジド、ノボラック樹
脂とポリメチルペンテン−1−スルホン、クロロメチル
化ポリスチレン等を主成分とするものを用いた。ポリビ
ニルフェノール樹脂等のようなフェノール樹脂やノボラ
ック樹脂にインヒビタおよび酸発生剤を混合した、いわ
ゆる化学増幅型レジスト等を用いることができる。ここ
で用いる遮光用のレジスト膜の材料としては、投影露光
装置の光源に対し遮光特性を持ち、マスク製造プロセス
におけるパターン描画装置の光源、例えば電子線あるい
は２３０ｎｍ以上の光に感度を有する特性を持っていれ
ば良く、前記材料に限定されるものではなく種々変更可
能である。ポリフェノール系、ノボラック系樹脂を約１
００ｎｍの膜厚に形成した場合は、例えば１５０ｎｍ〜
２３０ｎｍ程度の波長で透過率がほぼ０であり、例えば
ＡｒＦエキシマレーザ光（波長１９３ｎｍ）、Ｆ²レー
ザ光（波長１５７ｎｍ）等に十分なマスク効果を有す
る。ここでは、波長２００ｎｍ以下の真空紫外光を対象
にしたが、これに限定されない。ＫｒＦエキシマレーザ
光（波長２４８ｎｍ）やｉ線（波長３６５ｎｍ）等のよ
うに波長が２００ｎｍよりも長い波長の露光光を用いる
こともできる。その場合は、他の感光性樹脂膜材料を用
いるか、露光光に対して吸光性を有する吸収材や遮光性
を有する遮光材を感光性樹脂膜に添加することが必要で
ある。これにより、遮光膜４ａが感光性樹脂膜の単体膜
であっても、例えばｇ線、ｉ線またはＫｒＦエキシマレ
ーザ光等のような波長が２００ｎｍ以上の露光光に対し
て十分な減光性または遮光性を持たせることができる。

【００５０】また、図４（ｃ）には、上記遮光膜４ａ
が、例えば吸光性有機膜上に感光性樹脂膜を堆積した積
層膜で構成されている場合が例示されている。吸光性有
機膜は、例えばポリイミド樹脂等のような反射防止膜か
らなり、上記波長が２００ｎｍ以上の露光光に対して吸
光性、減光性または遮光性を有する材料からなる。これ
により、上記波長が２００ｎｍ以上の露光光に対しても
十分な減光性または遮光性を持たせることできる。

【００５１】このレジストマスクの場合、集積回路パタ
ーン領域（チップ領域ＣＡ）でのエッチングプロセスを
無くすことができる。また、有機膜からなる遮光体をマ
スク基板１に損傷を与えることなく簡単に除去でき、ま
た、集積回路パターンを転写するための新たなマスクパ
ターンを短時間のうちに容易に形成することができる。
これらにより、マスクのＱＴＡＴ（Quick Turn Around
Time）を実現できる。また、マスクの製造コストを低減
できる。さらに、集積回路パターン領域において遮光体
のパターン加工時にエッチングを行わないので、エッチ
ングによるパターン寸法誤差を無くすことができる分、
転写パターンの寸法精度を向上させることができる。ま
た、集積回路パターン領域においてエッチングを行わな
いので、欠陥の発生率も大幅に低減できる。したがっ
て、信頼性の高いマスクを提供することができる。な
お、有機膜によって遮光パターンを形成する技術につい
ては、本願発明者らによる特願平１１−１８５２２１号
（平成１１年６月３０日出願）に記載がある。また、遮
光膜を吸光性有機膜と感光性有機膜との積層膜とする技
術については、本願発明者らによる特願２０００−３２
８１５９号および特願２０００−３２８１６０号（両出
願ともに平成１２年１０月２７日出願）に記載がある。

【００５２】このマスクＲＭ１の遮光膜４ａを除去した
場合の状態を図５に示す。図５（ａ）はマスク基板１の
平面図、（ｂ）は（ａ）のＡ３−Ａ３線の断面図を示し
ている。この場合、マスク基板１の第１主面の中央に、
４個のチップ領域を包含するような平面四角形状の光透
過領域３ｅが配置されている。その光透過領域３ｅの周
囲は、遮光膜２ａで取り囲まれている。このマスクＲＭ
１の遮光膜２ａの材料は、上記クロム等に限定されるも
のではなく、例えばタングステン、モリブデン、タンタ
ルまたはチタン等のような高融点金属、窒化タングステ
ン等のような窒化物、タングステンシリサイド（ＷＳｉ
_x）やモリブデンシリサイド（ＭｏＳｉ_x）等のような高
融点金属シリサイド（化合物）、あるいはこれらの積層
膜を用いても良い。レジストマスクの場合は、有機膜か
らなる遮光膜４ａを除去した後、そのマスク基板１を洗
浄し再度使用する場合（再生）があるので、耐酸化性お
よび耐摩耗性に富み、耐剥離性に富むタングステン等の
ような高融点金属は、遮光膜２ａの材料として好まし
い。

【００５３】また、図４のマスクＲＭ１にペリクル５を
装着した場合を図６に示す。図６（ａ）は、マスクＲＭ
１の全体平面図、（ｂ）は（ａ）のＡ３−Ａ３線の断面
図であってマスクＲＭ１を露光装置に装着している際の
状態を示している。

【００５４】ペリクル５は、透明な保護膜５ａを持つ構
成体であり、ペリクルフレーム５ｂを介してマスク基板
１の第１主面側に接合されている。ペリクル５の保護膜
５ａは、平面的に４個のチップ領域ＣＡを覆うように配
置され、また、断面的にマスク基板１の第１主面あるい
は第１、２主面から一定の距離を隔てて設けられている
ている。この一定の距離は、保護膜５ａの表面上に付着
した異物がウエハに転写されないように設計されてい
る。この保護膜５ａには、外部の異物がレジストマスク
ＲＭ１に付着するのを防止する機能の他、有機膜からな
る遮光体に起因する異物が、露光時にウエハ等に付着す
るのを防止する機能を有している。

【００５５】上記ペリクルフレーム５ｂの基部は、メタ
ルからなる遮光膜２ａに直接接触させた状態で接合され
ている。ペリクルフレーム５ｂを有機膜からなる遮光膜
４ａ上で直接接触させた状態で接合させると、メタルに
比べて機械的強度が低い有機膜（遮光膜４ａ）が剥離す
る結果、ペリクル５も剥離してしまう場合がある。ま
た、レジストマスクＲＭ１の使用後にペリクル５を取り
外す際、有機膜からなる遮光膜４ａが剥離したり削れた
りすることで異物が発生する場合がある。ペリクルフレ
ーム５ｂの基部をメタルからなる遮光膜２ａに直接接触
させた状態で接合することにより、それらの問題を防止
できる。また、上記異物発生の問題を回避する観点か
ら、露光装置にレジストマスクＲＭ１を装着した際、露
光装置のマスク装着部６は、マスクＲＭ１のメタルから
なる遮光膜２ａ（図６（ａ）の破線で示す領域６Ａ）に
接触されるようになっている。なお、ここでは、マスク
装着部６におけるマスクの保持方式として、例えば真空
吸引方式が示されている。

【００５６】図７は、上記レジストマスクの他の一例で
あるマスクＲＭ２を示している。図７（ａ）はマスクＲ
Ｍ２の全体平面図、（ｂ）は（ａ）のＡ４−Ａ４線の断
面図、（ｃ）は（ｂ）の変形例であって（ａ）のＡ４−
Ａ４線の断面図を示している。

【００５７】このマスクＲＭ２は、上記マスクＲＭ１の
チップ領域における光透過領域および遮光領域の配置を
反転させたものを例示している。上記マスクＲＭ１を用
いることで転写されるパターンと、マスクＲＭ２を用い
ることで転写されるパターンとで同一となる場合が例示
されている。ただし、マスクＲＭ２を用いる場合は、ウ
エハ上でポジ型のレジスト膜を用いる。

【００５８】マスクＲＭ２では、そのマスク基板１の第
１主面の中央において上記チップ領域ＣＡの遮光膜２ａ
が除去されてチップ領域形状の４個の光透過領域３ｂが
配置されている。そして、その各々の光透過領域３ｂ内
には、有機膜からなる複数の遮光パターン４ｂが配置さ
れている。この遮光パターン４ｂは、上記ラインパター
ンとしてウエハ上に転写されるパターンである。この遮
光パターン４ｂの構造（材料を含む）は、例えば上記遮
光膜４ａと同じである。図７（ｂ）には、遮光パターン
４ｂが、例えば感光性樹脂膜の単体膜で構成された場合
が示されている。また、図７（ｃ）には、遮光パターン
４ｂが、上記吸光性有機膜４ｂ２上に上記感光性樹脂膜
４ｂ１を堆積することで構成された場合が示されてい
る。

【００５９】このマスクＲＭ２の遮光パターン４ｂを除
去した場合の状態を図８に示す。図８（ａ）はマスク基
板１の平面図、（ｂ）は（ａ）のＡ４−Ａ４線の断面図
を示している。この場合、マスク基板１の第１主面の中
央に、４個の平面四角形状の光透過領域３ｂが配置され
ている。各光透過領域３ｂは、チップ領域に相当してい
る。その各光透過領域３ｂの周囲は、メタルからなる遮
光膜２ａで取り囲まれている。このマスクＲＭ２の遮光
膜２ａの材料は、上記マスクＲＭ１の遮光膜２ａと同じ
である。また、図７のマスクＲＭ２にペリクル５を装着
した場合を図９に示す。図９（ａ）は、マスクＲＭ２の
全体平面図、（ｂ）は（ａ）のＡ４−Ａ４線の断面図で
あってマスクＲＭ２を露光装置に装着している際の状態
を示している。これについては、前記図６で説明したマ
スクＲＭ１と同じなので説明を省略する。このようなマ
スクＲＭ２でもマスクＲＭ１と同様の効果を得ることが
できる。

【００６０】図１０は、上記レジストマスクの他の一例
であるマスクＲＭ３を示している。図１０（ａ）はマス
クＲＭ３の全体平面図、（ｂ）は（ａ）のＡ５−Ａ５線
の断面図を示している。

【００６１】このマスクＲＭ３は、部分レジストマスク
を例示している。マスクＲＭ３を用いる場合は、ウエハ
上でポジ型のレジスト膜を用いる。マスクＲＭ３におけ
るマスク基板１の第１主面の中央には、上記図７のマス
クＲＭ２と同様に、４個の光透過領域３ｂが配置されて
いる。各光透過領域３ｂには、メタルからなる遮光パタ
ーン２ｂと、有機膜からなる遮光パターン４ｂとの両方
が配置されている。この遮光パターン２ｂ，４ｂが、上
記ラインパターンとしてウエハ上に転写されるパターン
である。この遮光パターン２ｂの構造（材料を含む）
は、上記マスクＲＭ１，ＲＭ２の遮光膜２ａと同じであ
る。また、遮光パターン４ｂの構造（材料を含む）は、
上記マスクＲＭ２と同じである。マスクＲＭ３の周辺領
域の遮光膜２ａのパターンニングに際しては、ポジ型の
レジスト膜を用いる。これにより、マスクＲＭ３の遮光
膜２ａのパターンを電子線等により描画する際に、描画
面積を小さくできるので、パターン描画時間を短縮でき
る。なお、光透過領域３ｂの近傍に設けられた光透過パ
ターン３ｆは、マスクＲＭ３にパターンを電子線描画装
置等を用いて形成する際に、マスクＲＭ３の位置を直接
検出するためのパターンである。これにより、電子線描
画装置によるパターン描画位置精度を向上させることが
可能となる。

【００６２】このマスクＲＭ３の遮光パターン４ｂを除
去した場合の状態を図１１に示す。図１１（ａ）はマス
ク基板１の平面図、（ｂ）は（ａ）のＡ５−Ａ５線の断
面図を示している。この場合、各光透過領域３ｂには、
メタルからなる遮光パターン２ｂが残されている。各光
透過領域３ｂの周囲は、メタルからなる遮光膜２ａで取
り囲まれている。このマスクＲＭ３の遮光膜２ａおよび
遮光パターン２ｂの材料は、上記マスクＲＭ１の遮光膜
２ａと同じである。また、図１０のマスクＲＭ３にペリ
クル５を装着した場合を図１２に示す。図１２（ａ）
は、マスクＲＭ３の全体平面図、（ｂ）は（ａ）のＡ５
−Ａ５線の断面図であってマスクＲＭ３を露光装置に装
着している際の状態を示している。これについては、前
記図６で説明したマスクＲＭ１と同じなので説明を省略
する。

【００６３】このようなマスクＲＭ３では、前記マスク
ＲＭ１で得られた効果の他に、以下の効果を得ることが
できる。集積回路パターンを転写するための遮光パター
ンの一部のみを有機膜で構成したことにより、遮光パタ
ーンの全てを有機膜で構成する場合に比べて有機膜から
なる遮光パターン４ｂの描画時間を大幅に短縮できるの
で、マスクの製造時間および再生時間を大幅に短縮でき
る。したがって、半導体集積回路装置の開発時間および
製造時間を短縮できる。なお、部分レジストマスク技術
については、本願発明者らによる特願平２０００−２０
６７２８号および特願２０００−２０６７２９号（共に
平成１２年７月７日出願）に記載がある。

【００６４】図１３は、上記レジストマスクの他の一例
であるマスクＲＭ４を示している。図１３（ａ）はマス
クＲＭ４の全体平面図、（ｂ）は（ａ）のＡ６−Ａ６線
の断面図を示している。このマスクＲＭ４は、部分レジ
ストマスクを例示している。このマスクＲＭ４では、光
透過領域３ｂの周囲を縁取るように遮光パターン２ｃが
設けられ、その外周からマスク基板１の外周まで遮光膜
が除去されて光透過領域３ｇとなっている。この場合、
アライメント用の光透過パターン３ｃ，３ｄ，３ｆに代
えて、それらの機能を有する遮光パターン２ｄ，２ｅ，
２ｆが配置されている。マスクＲＭ４の周辺領域の遮光
パターン２ｃ〜２ｆのパターンニングに際しては、ネガ
型のレジスト膜を用いる。これにより、マスクＲＭ４の
遮光パターン２ｃ〜２ｆを電子線等により描画する際
に、描画面積を小さくできるので、パターン描画時間を
短縮できる。それ以外は、図１０のマスクＲＭ３と同じ
である。マスクＲＭ４の周辺領域構造は、前記マスクＮ
Ｍ１，ＮＭ２，ＲＭ１，ＲＭ２に適用できる。また、マ
スクＲＭ１の集積回路パターン領域の構造をレジストマ
スクＲＭ３，ＲＭ４に適用することもできる。

【００６５】このマスクＲＭ４の遮光パターン４ｂを除
去した場合の状態を図１４に示す。図１４（ａ）はマス
ク基板１の平面図、（ｂ）は（ａ）のＡ６−Ａ６線の断
面図を示している。この場合、マスク基板１上には、メ
タルからなる遮光パターン２ｂ，２ｃ，２ｄ，２ｅ，２
ｆが残されている。このマスクＲＭ４の遮光パターン２
ｂ，２ｃ，２ｄ，２ｅ，２ｆの材料は、上記マスクＲＭ
１の遮光膜２ａと同じである。また、図１３のマスクＲ
Ｍ３にペリクル５を装着した場合を図１５に示す。図１
５（ａ）は、マスクＲＭ４の全体平面図、（ｂ）は
（ａ）のＡ６−Ａ６線の断面図であってマスクＲＭ４を
露光装置に装着している際の状態を示している。ペリク
ル５のペリクルフレーム５ｂの基部および露光装置のマ
スク装着部６は、マスク基板１に直接接触している。こ
の理由は、前記図６のマスクＲＭ１で説明したのと同じ
である。それ以外は、前記図６で説明したマスクＲＭ１
と同じなので説明を省略する。このようなマスクＲＭ４
でも、前記マスクＲＭ１〜ＲＭ３で得られたのと同様の
効果を得ることができる。

【００６６】上記の例では、チップ領域ＣＡがいずれも
４個の場合を示したが、本実施の形態は、これに限定さ
れるものではなく種々変更可能である。図１６および図
１７は、そのチップ領域ＣＡのレイアウトの変形例を示
している。マスクＭは、通常のマスクおよびレジストマ
スクの双方を含むものである。図１６のマスクＭはチッ
プ領域ＣＡが２個の場合、図１７のマスクＭはチップ領
域ＣＡが３個の場合をそれぞれ示している。具体的な構
造は、前記マスクＮＭ１，ＮＭ２，ＲＭ１〜ＲＭ４で説
明したのと同じである。また、マスク上の遮光体を全て
上記有機膜で構成することもできる。

【００６７】次に、このようなマスクの製造方法の一例
を図１８〜図２３により説明する。図１８は、レジスト
マスクの製造方法におけるフロー図の一例を示してい
る。図１９は、レジストマスクの基本的な製造工程にお
けるマスク基板の要部断面図である。なお、通常のマス
クの製造方法については、一般的な製造方法と同じなの
で説明を省略する。

【００６８】まず、図１９（ａ）に示すように、上記マ
スク基板１を準備する（工程１００Ａ１）。続いて、図
１９（ｂ）に示すように、マスク基板１の第１主面上に
有機膜４を塗布する。この有機膜４の材料は、上記遮光
膜４ａと同じものであり、前記したように、例えば感光
性樹脂の単体膜または吸光性有機膜上に感光性樹脂膜を
堆積した積層膜からなる（工程１００Ａ２）。その後、
その有機膜４に対して電子線描画装置等によって所望の
パターンを転写する（工程１００Ａ３）。その後、有機
膜４に対して現像処理を施すことにより、図１９（ｃ）
に示すように、有機膜４からなる遮光膜４ａまたは遮光
パターン４ｂをパターニングする（工程１００Ａ４）。

【００６９】また、このレジストマスクの製造方法の変
形例を図１８および図２０〜図２３により説明する。こ
こでは、例えば図４のマスクＲＭ１の製造方法を中心に
説明する。図２０〜図２３の（ａ）はメタルを有するレ
ジストマスクの製造工程中における平面図、（ｂ）は
（ａ）のＡ７−Ａ７線の断面図を示している。

【００７０】まず、図２０に示すように、上記マスク基
板１を準備する（工程１００Ａ１）。続いて、図２１に
示すように、マスク基板１の第１主面上に、メタル膜２
をスパッタリング法等によって堆積する。このメタル膜
２の材料は、前記遮光膜２ａと同じである（工程１００
Ｂ１）。その後、メタル膜２上に、レジスト脂膜７ａを
塗布した後（工程１００Ｂ２）、そのレジスト膜７ａに
対して電子線描画装置等を用いて所望のパターンを描画
する（工程１００Ｂ３）。

【００７１】次いで、レジスト膜７ａに対して現像処理
を施すことによりレジスト膜７ａのパターンを形成した
後（工程１００Ｂ４）、これをエッチングマスクとして
下層のメタル膜２をエッチング法によってパターニング
することにより、図２２に示すように、メタルからなる
遮光膜２ａをパターニングする。この段階のマスク基板
１は、前記図５で示したのと同じである。なお、図１０
および図１３で説明したマスクＲＭ３，ＲＭ４の場合
は、この段階でチップ領域ＣＡ内のメタルからなる遮光
パターン２ｂも同時にパターニングする（工程１００Ｂ
５）。

【００７２】次いで、図２３に示すように、マスク基板
１の第１主面上に有機膜４を塗布する。この有機膜４の
材料は、上記遮光膜４ａと同じものであり、前記したよ
うに、例えば感光性樹脂の単体膜または吸光性有機膜上
に感光性樹脂膜を堆積した積層膜からなる。続いて、有
機膜４上に、帯電防止用の水溶性導電有機膜８を塗布す
る。水溶性導電有機膜８としては、例えばエスペーサ
（昭和電工KK製）やアクアセーブ（三菱レーヨン社製）
等を用いた（工程１００Ａ２）。その後、水溶性導電有
機膜８とアース（接地電位）９とを電気的に接続した状
態で、パターン描画のための電子線描画処理を行った。
これにより、微細なパターンを高い精度で描画すること
ができた（工程１００Ａ３）。その後、有機膜４に対し
て現像処理を施すことにより、図４（図７，図１０，図
１３）に示したように、有機膜４からなる遮光膜４ａ
（または遮光パターン４ｂ）をパターニングする（工程
１００Ａ４）。上記水溶性導電有機膜８は、有機膜４の
現像処理時に除去した。

【００７３】有機膜４やレジスト膜７ａのパターン描画
は、電子線描画に限らず、例えば２３０nm以上の紫外線
によるパターン描画等も適用できる。また、このような
有機膜４からなる遮光膜２ａや遮光パターン２ｂを形成
した後、露光光照射に対する耐性を向上させべく、熱処
理を付加したり、紫外光を強力に照射したりする、いわ
ゆるレジスト膜のハードニング処理を行うのも有効であ
る。また、有機膜からなる遮光膜２ａや遮光パターン２
ｂの酸化を防止することを目的として、パターン面を窒
素（Ｎ²）等の不活性ガス雰囲気に保つことも有効であ
る。

【００７４】次に、上記マスク（Ｍ，ＮＭ１，ＮＭ２，
ＲＭ１〜ＲＭ４等で例示したマスク）の検査方法につい
て説明する。前記図１のマスクの検査工程１００を詳細
に示したフロー図を図２４に示す。本実施の形態では、
前記したように、検査対象のマスクのパターンをウエハ
上のレジスト膜に、例えば上記ステッパまたはスキャナ
等のような縮小投影露光装置を用いて転写する（工程１
０１ａ１、工程１０１ａ）。続いて、ウエハ上のレジス
ト膜に対して現像処理を施すことにより、ウエハ上にレ
ジスト膜のパターンを形成する（工程１０１ａ２，工程
１０１ａ）。その後、ウエハ上に転写されたパターンを
パターン欠陥検査装置等を用いて欠陥の有無を検査す
る。ここでは、欠陥検査の方法として、例えば上記チッ
プ領域ＣＡを単位として、同一ウエハ上の異なるチップ
領域のパターン形状を互いに比較する方法を採用した
（工程１０１ｂ）。この検査により、マスクの欠陥情報
を得る。このように、本実施の形態では、欠陥情報を持
った状態で、マスクを完成する。その後、検査の終了し
たマスクの第１主面に前記したようにペリクルを装着し
（工程１０１ｃ）、続く図１のウエハ上のレジスト膜へ
のパターン転写工程１０２に移行する。

【００７５】次に、上記マスク（Ｍ，ＮＭ１，ＮＭ２，
ＲＭ１〜ＲＭ４等で例示したマスク）の検査方法と、そ
の検査結果に基づいた集積回路パターンの露光方法との
具体的な一例を図２５のフロー図により説明する。

【００７６】まず、検査対象のマスクを用いて検査用の
ウエハ上のレジスト膜に通常の露光処理を施した後、現
像処理を施すことにより、検査用のウエハ上にレジスト
パターンを形成する（工程１０１ａ）。なお、ここで言
う通常の露光処理は、多重露光と対比する言葉であっ
て、多重露光でないという意味のものである。

【００７７】続いて、検査用のウエハの異なるチップ領
域のパターンの形状等を欠陥検査装置によって比較する
ことで、転写されたレジストパターンの良否を検査す
る。ここで欠陥無しと判定された場合は、そのマスクを
用いて実際の製品用のウエハのレジスト膜に対して露光
処理を施すことにより、そのレジスト膜に集積回路パタ
ーンを転写する（工程ＥＸＰ１）。一方、欠陥有りと判
定された場合は、後述のマスキングブレードを用いた露
光方法（工程ＥＸＰ２）、多重露光方法、マスクの修正
またはマスクの再生のいずれかを、マスクの製造時間、
信頼性、コストまたはそれらの幾つかを検討して一番良
いものを選択する。ただし、本発明の技術思想は、実際
の集積回路パターンをウエハ上に転写する際に、欠陥を
有するマスクを用いても、その欠陥がウエハ上に実質的
に転写されないようにする技術を優先的に選択すること
により、極力マスクの修正や再生をしないようにする。
これにより、マスクの製造時間を短縮できる。また、マ
スクのコストを低減できる。

【００７８】多重露光方法は、多重露光を行うことで欠
陥が消滅または低減することを利用した技術である。こ
の場合、検査対象のマスクを用いて検査用のウエハのレ
ジスト膜に対して多重露光を行った後（工程１０１
ａ）、現像処理を行い、そのウエハ上に形成されたレジ
ストパターンに対して上記の欠陥検査を行う（工程１０
ｂ）。その検査の結果、欠陥無しと判定された場合は、
そのマスクを用いて実際の製品用のウエハ上のレジスト
膜に対して、上記検査で行った多重露光処理を施すこと
により、そのレジスト膜に集積回路パターンを転写す
る。この場合の検査で行った多重露光処理とは、例えば
検査で２重露光を行った場合は、実際の集積回路パター
ンを転写するための露光処理でも２重露光を、検査で３
重または４重露光を行った場合は、実際の集積回路パタ
ーンを転写するための露光処理でも３重または４重露光
処理を行う、という意味である（工程ＥＸＰ３）。一
方、多重露光処理でも、ウエハ上の欠陥が解消されない
場合は、上記マスキングブレードを用いた露光方法（工
程ＥＸＰ２）、マスクの修正またはマスクの再生のいず
れかを、マスクの製造時間、信頼性、コストまたはそれ
らの幾つかを検討して一番良いものを選択する。ここで
も、マスクの製造時間を短縮し、また、マスクのコスト
を低減する観点等から、実際の集積回路パターンをウエ
ハ上に転写する際に、欠陥を有するマスクを用いても、
その欠陥がウエハ上に実質的に転写されないようにする
技術を優先的に選択することで、極力マスクの修正や再
生をしないようにする。

【００７９】次に、上記マスキングブレードを用いた露
光方法、多重露光方法、マスクの修正およびマスクの再
生について説明する。

【００８０】まず、マスキングブレードを用いた露光方
法について説明する。図２６は、上記検査段階における
露光、現像処理後の検査用のウエハ１０Ｗｔの全体平面
図の一例を示している。また、図２７は、図２６のＡ８
−Ａ８線の断面図を示している。ウエハ１０Ｗｔを構成
する半導体基板１０Ｓは、例えばシリコン単結晶からな
り、そのデバイス面上には、例えば酸化シリコン膜等か
らなる絶縁膜１１ａが堆積されている。絶縁膜１１ａの
上には、例えばメタルや多結晶シリコン等からなる導体
膜１２ａが堆積されている。導体膜１２ａ上には、検査
対象のマスクにより転写されたレジストパターン１３ａ
が形成されている。ここでは、検査対象の１枚のマスク
のみを用いてウエハ１０Ｗｔの主面全面に露光処理を行
った場合が例示されている。また、ここでは、１枚のマ
スクに４個のチップ領域が配置されたマスクを用いた場
合を例示している。なお、ウエハ１０Ｗｔ上の４個のチ
ップ領域ＷＣＡを有する二点鎖線は、１ショットの転写
領域Ｓ１を示している。

【００８１】ここでは、上記欠陥検査により、ウエハ１
０Ｗｔ上に欠陥Ｆ１を検出したことを例示している。こ
の欠陥Ｆ１は、どのショットＳ１でも同じ位置に存在し
ている。したがって、検査対象のマスクの同じ位置に、
その原因があることが分かる。そこで、実際の集積回路
パターンを転写するための露光処理では、その欠陥Ｆ１
の原因があるマスク上のチップ領域をマスキングブレー
ドで遮光した状態で、ウエハ上のレジスト膜に露光処理
を施す。

【００８２】図２８は、その様子を模式的に示してい
る。図２８（ａ）は、その様子を模式的に示す平面図、
（ｂ）は（ａ）のＡ９−Ａ９線の模式的な断面図を示し
ている。ここでは図面を分かり易くするために露光装置
の光学系等は図示していない。また、マスクは、図４等
で説明したマスクＲＭ１を例示したが、これに限定され
るものではなく、上記マスクＮＭ１，ＮＭ２，ＲＭ２〜
ＲＭ４，Ｍでも適用できる。

【００８３】ウエハ１０Ｗの主面上には、レジスト膜１
４ａが塗布されている。上記マスクの検査の結果、マス
クＲＭ１の左下側のチップ領域ＣＡに欠陥の原因が存在
すると判明したので、その領域をマスキングブレードＭ
Ｂで覆い、その領域がウエハ１０Ｗの主面上に転写され
ないように、図２８（ｂ）の矢印で示す露光光Ｌｐを遮
った状態でウエハ１０Ｗの主面上のレジスト膜に露光を
行う。なお、ここでマスキングブレードＭＢが遮光しよ
うとしているのは、ウエハ１０Ｗの主面において、上記
１ショット領域のチップ領域がウエハの外周よりも外側
にはみ出すことのない内部領域、すなわち、完全なチッ
プ領域として転写される領域である。

【００８４】このように、マスクＲＭ１において欠陥が
存在するチップ領域ＣＡを隠した状態で露光することに
より、すなわち、マスクＲＭ１において欠陥の無いチッ
プ領域ＣＡを選択して露光処理を行うことにより、マス
クＲＭ１の欠陥を修正することなく、また、マスクＲＭ
１を再生することなく、欠陥を有するマスクＲＭ１をそ
のまま使用して、実際の集積回路パターンをウエハ上に
転写するための露光処理を行うことができる。これによ
り、欠陥修正や再生の時間を省くことができるので、マ
スクＲＭ１の納期の遅れを解消でき、半導体集積回路装
置のＱＴＡＴを実現することができた。本発明者らの検
討によれば、上記マスキングブレードを用いた露光処理
の場合、ウエハへの露光時間は１．５倍程度に増加する
が、欠陥修正作業を必要としないため、半導体集積回路
装置の製造の停滞を防止することができ、実質的にＱＴ
ＡＴで半導体集積回路装置を製造できた。従って、例え
ばＡＳＩＣ等のように顧客からマスクデータを貰ってか
ら半導体集積回路装置を完成させるまでの時間短縮が課
題となっている製品においては特に有効である。また、
レジストマスクでは、エッチングプロセスが不要なため
マスクをＱＴＡＴで製造できるという優れた特徴がある
が、この方式によれば、マスクの欠陥修正を無くすこと
ができ、その欠陥修正での時間のロスを無くすことがで
きるので、そのレジストマスクの優れた特性を充分に生
かすことができる。また、マスク（通常のマスクおよび
レジストマスク）の欠陥修正装置を不要とすることがで
き、マスクの製造の設備投資を最小限に抑えることがで
きるので、マスクのコストを低減することができる。し
たがって、半導体集積回路装置のコストを低減すること
が可能となる。

【００８５】次に、上記多重露光方法について説明す
る。ここでは、レジストマスクを用いて多重露光する場
合について説明する。図２９（ａ）は、そのマスクＲＭ
５の全体平面図、（ｂ）は図２９（ａ）のＡ１０−Ａ１
０線の断面図を示している。

【００８６】マスクＲＭ５は、そのチップ領域ＣＡが、
前記図１６のタイプのものを示している。マスク基板５
の第１主面の中央には、例えば平面長方形状の２個のチ
ップ領域ＣＡ１，ＣＡ２（ＣＡ）が遮光膜２ａを隔てて
互いの長辺が平行になるように並んで配置されている。
チップ領域ＣＡ１，ＣＡ２には、互いに形状、配置位置
および寸法等が同一のマスクパターンが形成されてい
る。このマスクパターンは、上記所定の集積回路パター
ンを転写するためのパターンであり、光透過領域３ｂ
と、その領域に配置された遮光パターン４ｂとで構成さ
れている。なお、上記所定の集積回路パターンには、実
質的に集積回路を構成するパターンの他、例えば重ね合
わせに用いるマークパターン、重ね合わせ検査に用いる
マークパターンまたは電気的特性を検査する際に用いる
マークパターン等のような実質的に集積回路を構成しな
いパターンも含む。

【００８７】次に、このマスクＲＭ５を用いて２重露光
する場合を例として上記多重露光方法を説明する。図３
０は、上記マスクＲＭ５を用いた露光処理時におけるウ
エハ１０Ｗｔ（１０Ｗ）の全体平面図が例示されてい
る。

【００８８】露光方法としては、例えばステップ・アン
ド・スキャン露光方法を採用した。露光条件は、例えば
次の通りである。すなわち、露光光には、例えば露光波
長２４８ｎｍ程度のＫｒＦエキシマレーザ光を用い、光
学レンズの開口数ＮＡ＝０．６５、照明の形状は円形で
あり、コヒーレンシ（σ：sigma）値＝０．７である。
ただし、露光光は上記したものに限定されるものではな
く種々変更可能であり、例えば波長が１９３ｎｍ程度の
ＡｒＦエキシマレーザを用いても良い。

【００８９】ウエハ１０Ｗｔの主面上には、例えば厚さ
５００ｎｍ程度のポジ型のレジスト膜が堆積されてい
る。２重露光の場合は、１回目の露光量は必要露光量の
１／２とし、２重露光することにより必要露光量が確保
されるようにする。ここでは、その１回目の露光量は、
例えば２５ｍＪ／ｃｍ²とし、２重露光により、例えば
５０ｍＪ／ｃｍ²となるように調整した。マスクＲＭ５
内の最小パターンは、ウエハ１０Ｗｔ上換算で、例えば
１５０ｎｍのライン・アンド・スペースである。

【００９０】まず、上記マスクＲＭ５のチップ領域ＣＡ
１，ＣＡ２を上記スキャンニング露光処理によってウエ
ハ１０Ｗｔの主面上の領域１５Ａに転写する。すなわ
ち、マスクＲＭ５とウエハ１０Ｗｔとを各々の主面を平
行に保ちながら相対的に逆方向（図３０の上下縦方向）
に移動させてウエハ１０Ｗｔの主面上にスリット状の露
光領域を移動させることにより、マスクＲＭ５のチップ
領域ＣＡ１，ＣＡ２内のマスクパターン（集積回路パタ
ーン）を、ウエハ１０Ｗｔの主面上の領域５Ａのチップ
領域ＷＣＡ１，ＷＣＡ２に転写する。続いて、ウエハ１
０Ｗｔを図３０の右方向に水平移動し、領域１５Ｂ，１
５Ｃを、上記と同様に順次露光する。これら領域１５
Ａ，１５Ｂ，１５Ｃでの露光量は、必要量の１／２程度
とする。

【００９１】続いて、例えばチップ領域ＷＣＡ１，ＷＣ
Ａ２の一個分だけウエハ１０Ｗｔを図３０の上方向に移
動させた後、領域１５Ｄを上記と同様に露光する。この
際、本実施の形態においては、領域１５Ｄ内のチップ領
域ＷＣＡ１と、先に転写した領域１５Ｃ内のチップ領域
ＷＣＡ２とが平面的に重なるようにする。すなわち、マ
スクＲＭ５におけるチップ領域ＣＡ２が転写されたチッ
プ領域ＷＣＡ２に、同じマスクＲＭ５におけるチップ領
域ＣＡ１を平面的に重ねて転写する。

【００９２】続いて、ウエハ１０Ｗｔを図３０の左方向
に水平移動し、領域１５Ｅを、上記と同様に順次露光す
る。ここでは、領域１５Ｅ内のチップ領域ＷＣＡ１と、
先に転写した領域１５Ｂ内のチップ領域ＣＡ２とが平面
的に重なるようにする。すなわち、マスクＲＭ５におけ
るチップ領域ＣＡ２が転写されたチップ領域ＷＣＡ２
に、同じマスクＲＭ５におけるチップ領域ＣＡ１を平面
的に重ねて転写する。これら領域１５Ｄ，１５Ｅでの露
光量は、必要量の１／２程度とする。したがって、領域
１５Ａ〜１５Ｅが重なったところでは露光量が必要量と
なる。このような多重露光処理動作をウエハ１０Ｗｔの
主面全面内において繰り返すことにより、ウエハ１０Ｗ
ｔ上に複数のチップ領域を転写する。

【００９３】なお、上記の説明では、最外周の転写領域
１５Ａ，１５Ｂ，１５Ｃのチップ領域ＷＣＡ１が２重露
光されていないが、この部分については、例えばマスク
ＲＭ５のチップ領域ＣＡ１をマスキングブレードにより
遮光し、マスクＲＭ５のチップ領域ＣＡ２が、図３０の
ウエハ１０Ｗｔのチップ領域ＷＣＡ１に平面的に重なる
ようにした状態で露光することにより２重露光を行っ
た。

【００９４】このような２重露光処理により、マスクＲ
Ｍ５に欠陥が存在していたとしても、その欠陥がウエハ
１０Ｗｔ（１０ｗ）に転写されるのを防止することがで
きる。これは、次のような理由からである。例えば２重
露光の場合、上記のように１回の露光量は、ウエハ１０
Ｗｔ（１０Ｗ）上にパターンが転写されるのに必要な露
光量の１／２としている。一方、現在の欠陥発生レベル
では、マスク上の異なるチップ領域の互いの同一箇所
（重ねた時に同一となる箇所）に欠陥が存在する確立が
零（０）に近い。すなわち、マスク上の異なるチップ領
域の欠陥部分同士が互いに同位置に存在することはほと
んど無い。したがって、マスクＲＭ５上の異なるチップ
領域ＣＡ同士が重なるように露光した際に、マスクＲＭ
５上において互いに重なり合うことの生じない欠陥部分
は、上記必要な露光量が得られないため、ウエハ１０Ｗ
ｔ（１０Ｗ）上に転写されない。この欠陥転写防止の原
理は、３重露光や４重露光の場合も同じである。むしろ
重ね合わせ回数を増やす程、１回の露光量が低下するの
で、欠陥転写防止能力を向上させることができる。

【００９５】また、仮に欠陥が転写されたとしても、検
出可能な大きな欠陥のみとすることができる。例えばス
テッパでは、マスクＲＭ５上の０．２μｍ以上の欠陥が
転写されたが、本実施の形態では、マスクＲＭ５上の
０．４μｍ以上のより大きな欠陥が転写される。すなわ
ち、マスクＲＭ５上において０．４μｍ未満の欠陥は、
ウエハ１０Ｗｔ（１０Ｗ）上への露光の際に消滅してし
まうことから無視することができるので、マスクＲＭ５
の欠陥検査および欠陥修正を容易にすることが可能とな
る。

【００９６】上記露光条件での本実施の形態において
は、例えば０．２５μｍのパターンがウエハ１０Ｗｔ
（１０Ｗ）上のチップ領域の全面において０．２５±
０．０２μｍの精度で良好に形成できた。マスクＲＭ５
の欠陥によるパターン間のショート不良等の発生は認め
られなかった。これに対して同一条件で２重露光を行わ
ない技術においては、例えば０．２５μｍのパターンが
ウエハ１０Ｗｔ（１０Ｗ）上のチップ領域の全面で、例
えば０．２５±０．０２５μｍの精度で形成されてい
た。また、パターン間のショート不良がウエハ１０Ｗｔ
（１０Ｗ）上のチップ内の２箇所で発生していることが
判明した。

【００９７】このショート不良部分について調査した結
果を図３１および図３２によって説明する。図３１
（ａ）はマスクＲＭ５の要部平面図を示している。領域
１６Ａには、例えば０．２５μｍの遮光パターン４ｂ
が、例えば０．２５μｍのスペースで配置されている。
この領域１６Ａに、欠陥１８ａ，１８ｂが存在してい
る。欠陥１８ｂは、欠陥１８ａよりも平面寸法が相対的
に大きく、隣接する遮光パターン４ｂ間をつなぐように
配置されている。このような領域１６Ａを、２重露光処
理を行わないでスキャナで露光（すなわち、１回露光）
した結果を図３１（ｂ）に示す。この場合、正常なレジ
ストパターン１９ａの他に、マスクＲＭ５の欠陥１８
ａ，１８ｂに起因するレジスト残り２０ａ，２０ｂが転
写されていた。このうち、レジスト残り２０ｂはパター
ン間のショート不良の原因となっていた。なお、図３１
（ｂ）には、レジストパターン１９ａおよびレジスト残
り２０ｂと、マスクＲＭ５の遮光パターン４ｂおよび欠
陥１８ａ，１８ｂとの相対的な位置関係が分かるよう
に、遮光パターン４ｂおよび欠陥１８ａ，１８ｂも示し
ている。

【００９８】これに対して、上記２重露光方法では、図
３２に示す結果が得られた。図３２（ａ）はマスクＲＭ
５の要部平面図を示している。領域１６Ａ，１６Ｂに
は、互いに同一パターンが配置されており、上記と同様
の遮光パターン４ｂ，４ｂが、例えば０．２５μｍのス
ペースで配置されている。本実施の形態の露光処理で
は、領域１６Ａ，１６Ｂをそれぞれ１／２の露光量で重
ね露光することにより、欠陥部分と欠陥の存在しない部
分とが多重露光されるので、ウエハ上への欠陥の転写が
低減または完全に無くなる。転写結果を図３２（ｂ）に
示す。マスクＲＭ５の領域１６Ａ内の欠陥１８ａに対応
する位置ではレジストパターン１９ａの変形が確認され
なかった。一方、マスクＲＭ５の領域１６Ａ内の欠陥１
８ｂに対応する位置では、レジストパターン１９ａの変
形（レジスト残り２０ｃ）が認められたが、パターン間
のショート不良には至ってないことが分かった。このよ
うなパターン欠陥は検査の結果、必要ならば、ウエハ上
の欠陥を、例えばＦＩＢ（Focused Ion Beam）等のよう
なエネルギービームを用いた修正処理によって修正する
こともできる。この場合、パターン変形量を比較的小さ
くすることができるので、その修正を容易にすることが
可能である。なお、図３２（ｂ）ではレジストパターン
１９ａおよびレジスト残り２０ｃとマスクＲＭ５の遮光
パターン４ｂおよび欠陥１８ａ，１８ｂとの相対的な位
置関係が分かるように、遮光パターン４ｂおよび欠陥１
８ａ，１８ｂを示している。

【００９９】さらに、本発明者らは、上記多重露光の回
数を増やした場合について、マスク上の欠陥の転写パタ
ーンの寸法への影響を調査した。この場合の露光条件
は、例えば次のとおりである。スキャナの露光光源は、
例えば波長２４８ｎｍのＫｒＦエキシマレーザ光を用
い、投影光学レンズ部の開口数ＮＡは、例えば０．６５
である。また、この際に用いたマスクの転写領域の要部
平面図を図３３に示す。図３３（ａ）は、欠陥が存在す
る転写領域（チップ領域）の要部平面図を示し、（ｂ）
は欠陥が存在しないマスクの転写領域（チップ領域）の
要部平面図を示している。図３３（ａ），（ｂ）の転写
領域には、平面長方形状の複数の遮光パターン４ｂがそ
れぞれ配置されている。いずれの転写領域においても遮
光パターン４ｂの幅Ｃ１および隣接間のスペース寸法Ｄ
１は、例えば０．２５μｍ程度である。図３３（ａ）に
は、３種類の欠陥１８ｃ〜１８ｅが例示されている。欠
陥１８ｃは、一辺の寸法が上記スペース寸法Ｄ１よりも
小さい平面正方形状の遮光欠陥である。また、欠陥１８
ｄは、長辺の寸法が上記スペース寸法Ｄ１と等しい平面
長方形状の遮光欠陥である。さらに、欠陥１８ｅは、一
辺の寸法が上記幅Ｃ１よりも小さい寸法の平面正方形状
の透明欠陥である。欠陥の大きさは変数Ｅで示した。露
光処理においては、欠陥が存在する図３３（ａ）のパタ
ーンと、欠陥が存在しない図３３（ｂ）のパターンとを
複数回重ね露光した。そして、遮光パターン４ｂの寸法
Ｃ１〜Ｃ３に対する転写パターンの寸法を評価した。そ
の評価結果を図３４に示す。図３４（ａ）〜（ｃ）は、
それぞれ寸法Ｃ１〜Ｃ３の測定結果を示している。図３
４（ａ）〜（ｃ）において、１重は図３３（ａ）の欠陥
のあるマスクのみで露光した場合、２重は図３３（ａ）
の欠陥のあるマスクと図３３（ｂ）の欠陥の無いマスク
とを重ね露光した場合、３重は上記２重露光にさらに図
３３（ｂ）の欠陥の無いフォトマスクを重ね露光した場
合、４重は上記３重露光にさらに図３３（ｂ）の欠陥の
無いマスクを重ね露光した場合をそれぞれ示している。
いずれの欠陥においても、無欠陥パターンの重ね回数を
増やすほど欠陥の影響が少なくなることが分かる。ま
た、ここではパターンの寸法に着目して評価した場合に
ついて説明したが、パターンの断線、ショート等の評価
をした結果、３重露光以上では、欠陥の大きさによら
ず、断線、ショートの発生を防止できた。また、本実施
の形態の露光方法によれば、寸法の平均化がなされるた
め、パターンの寸法分布精度も向上させることができ
た。ここでは、最大寸法と最小寸法との差を、例えば
０．０３６μｍであった。すなわち、寸法のばらつきを
約半分に低減することができた。したがって、レジスト
マスクの場合、マスクパターン形成のためのエッチング
工程が無い分、パターン寸法精度を向上させることがで
きるという特性があるが、多重露光を用いることで、そ
の特性をさらに向上させることが可能となる。

【０１００】図３５（ａ）〜（ｃ）は、マスクＭ（前記
マスクＮＭ１，ＮＭ２，ＲＭ１〜ＲＭ４等で例示したマ
スク）内のチップ領域ＣＡの数によって選択可能な多重
露光回数を示している。図３５（ａ）のマスクＭでは、
露光に際して２個のチップ領域ＣＡ，ＣＡを重ねること
で２重露光が可能である。図３５（ｂ）のマスクＭで
は、露光に際して３個のチップ領域ＣＡ，ＣＡ，ＣＡを
重ねることで３重露光が可能である。さらに、図３５
（ｃ）のマスクＭでは、２重露光および４重露光が可能
である。２重露光の場合は、チップ領域ＣＡ１，ＣＡ３
を重ね、チップ領域ＣＡ２，ＣＡ４を重ねる方法と、チ
ップ領域ＣＡ１，ＣＡ２を重ね、チップ領域ＣＡ３，Ｃ
Ａ４を重ねる方法とがある。４重露光では、チップ領域
ＣＡ１〜ＣＡ４を互いに重ねることで実現できる。この
ような露光回数は、欠陥の状態（大きさや数等）によっ
て選択する。なお、多重露光技術については、本願発明
者らによる特願２０００−５８３５９号（平成１２年３
月３日出願）および特願２０００−３９７０６号（平成
１２年２月１７日出願）に記載がある。

【０１０１】このように、多重露光による露光方法を採
用することにより、すなわち、マスクに欠陥が存在して
いたとしてもウエハ上に転写されないようにすることに
より、マスクの欠陥を修正することなく、また、マスク
を再生することなく、欠陥を有するマスクをそのまま使
用して、実際の集積回路パターンをウエハ上に転写する
ための露光処理を行うことができる。これにより、欠陥
修正や再生の時間を省くことができるので、マスクの納
期の遅れを解消でき、半導体集積回路装置のＱＴＡＴを
実現することができた。したがって、多重露光方法を採
用した場合も、上記マスキングブレードと同様に、例え
ばＡＳＩＣ等のように顧客からマスクデータを貰ってか
ら半導体集積回路装置を完成させるまでの時間短縮が課
題となっている製品においては特に有効である。また、
この多重露光方法においてレジストマスクを用いた場
合、マスクの欠陥修正を無くすことができ、その欠陥修
正での時間のロスを無くすことができるので、上記レジ
ストマスクの優れた特性を充分に生かすことができる。
また、マスク（通常のマスクおよびレジストマスク）の
欠陥修正装置を不要とすることができ、マスクの製造の
設備投資を最小限に抑えることができるので、マスクの
コストを低減することができる。したがって、半導体集
積回路装置のコストを低減することが可能となる。

【０１０２】次に、上記マスクの修正について説明す
る。図３６は、マスクＲＭ（上記マスクＲＭ１〜ＲＭ５
で例示）の修正時のマスク基板１の要部断面図を示して
いる。図３６（ａ）は、マスクＲＭに欠陥１８ｆ，１８
ｇがある場合を示している。欠陥１８ｆは、有機膜から
なる遮光パターン４ｂが欠けている欠陥、欠陥１８ｇ
は、本来、光透過領域３ｂであるはずの箇所に有機膜か
らなる遮光膜が残されてしまった欠陥をそれぞれ示して
いる。図３６（ｂ）は、欠陥１８ｇにレーザ光または集
束イオンビーム（ＦＩＢ：Focused Ion Beam）等のよう
なエネルギービームを照射することで残り欠陥を除去す
る様子を示している。また、図３６（ｃ）は、反応ガス
中においてレーザ光または集束イオンビーム等のような
エネルギービームを照射することにより、例えばカーボ
ン等のような有機膜やクロム等のような金属膜からなる
遮光膜２１を欠陥１８ｆ部分に選択的に堆積する様子を
示している。

【０１０３】また、上記レジストマスク（上記マスクＲ
Ｍ，ＲＭ１〜ＲＭ５で例示）の場合は、有機膜からなる
遮光膜４ａや遮光パターン４ｂを除去した後、上記レジ
ストマスクの製造処理を施すことで、マスクを再生する
ことができる。上記マスクの欠陥検査の結果、マスク上
に欠陥が存在することが検出され、その時点で、上記マ
スキングブレードまたは多重露光方法を使用するより
も、再生の方が良いと判断された場合には、このマスク
の再生方法を使用することもできる。

【０１０４】次に、上記マスク（ＮＭ１，ＮＭ２，ＲＭ
１〜ＲＭ４等で例示したマスク）を用いてウエハ上のレ
ジスト膜に実際の集積回路パターンを転写する工程につ
いて説明する。ここでは、前記図１のウエハ上のレジス
ト膜へのパターン転写工程１０２を詳細に示したフロー
図を図３７に沿って、図３８〜図４２によりパターン転
写工程を説明する。

【０１０５】まず、マスクを準備する。このマスクは、
前記マスクの検査工程で得られた欠陥情報（欠陥の座標
およびそれを無くすための方法）を有している（工程１
０２ａ）。上記マスキングブレードを用いる場合は、上
記欠陥情報に基づいて露光装置にマスキングブレードを
設定する。また、多重露光を用いる場合は、露光装置の
動作制御プログラムに多重露光するように設定する。露
光装置は、例えば上記ステッパまたはスキャナを用い
る。

【０１０６】続いて、主面にレジスト膜を塗布したウエ
ハを準備し（工程１０２ｂ）、これを露光装置にセット
する。図３８（ａ）は、そのウエハ１０Ｗの要部平面
図、（ｂ）は（ａ）のＡ１１−Ａ１１線の断面図を示し
ている。ウエハ１０Ｗの主面上にはレジスト膜１３が塗
布されている。また、ウエハ１０Ｗの主面には、例えば
ｐチャネル型のＭＩＳ・ＦＥＴ（Metal Insulator Semi
conductor Field EffectTransistor）やｎチャネル型の
ＭＩＳ・ＦＥＴ等のようなＭＩＳ・ＦＥＴ、バイポーラ
トランジスタ、ダイオード、抵抗（拡散抵抗および多結
晶シリコンによる抵抗）またはキャパシタ等のような集
積回路素子が形成されている。

【０１０７】その後、上記マスクを用いて、ウエハ１０
Ｗの主面上のレジスト膜１３に対して露光処理を施す。
マスキングブレードを用いる場合は、そのマスキングブ
レードでマスク上の欠陥が存在する領域を遮光した状態
で露光処理を行う（図２８参照）。多重露光処理では、
マスク検査で欠陥が消滅するとされた回数だけマスクを
重ね合わせて露光処理を行う（工程１０２ｃ）。

【０１０８】次いで、ウエハ主面上のレジスト膜１３に
対して現像処理を施すことで、図３９〜図４１に示すよ
うに、ウエハ１０Ｗ上に集積回路パターン転写用のレジ
ストパターン１３ａを形成する（工程１０２ｄ）。図３
９は、マスキングブレードを用いた場合のウエハ１０Ｗ
の全体平面図、図４０は、多重露光方法を用いた場合の
ウエハ１０Ｗの全体平面図をそれぞれ示している。ま
た、図４１（ａ）は、図３９および図４０のウエハ１０
Ｗの要部拡大平面図、（ｂ）は（ａ）のＡ１２−Ａ１２
線の断面図を示している。

【０１０９】マスキングブレードを用いた場合、前記図
２８で示したように、例えばマスクの２個のチップ領域
ＣＡを遮光するので、１ショットで露光できるチップ領
域ＷＣＡが２個となる。一方、多重露光の場合は、１シ
ョットで露光できるチップ領域ＷＣＡが４個となる。し
たがって、多重露光を選択する方が、マスキングブレー
ドを選択するよりもスループット上有効である。一方、
多重露光では解消できない欠陥がある場合は、マスキン
グブレードを選択する方が、マスク修正や再生を選択す
るよりもスループット上有効である。

【０１１０】その後、レジストパターン１３ａをエッチ
ングマスクとして、下層の導体膜１２ａをエッチングす
ることにより、図４２に示すように、導体膜１２ａから
なる配線をウエハ１０Ｗのチップ領域ＷＣＡに形成す
る。なお、図４２（ａ）はウエハ１０Ｗの要部平面図、
（ｂ）は（ａ）のＡ１３−Ａ１３の断面図を示してい
る。

【０１１１】次に、上記マスク検査および集積回路パタ
ーン形成のための露光処理時に用いた露光装置の一例を
図４３〜図４６によって説明する。なお、図４３〜図４
６においては、露光装置の機能を説明するために必要な
部分のみを示したが、その他の通常の露光装置（スキャ
ナやステッパ）に必要な部分は通常の範囲で同様であ
る。

【０１１２】図４３に示す露光装置２５は、例えば縮小
比４：１の走査型縮小投影露光装置（以下、スキャナと
言う）である。露光装置２５の露光条件は、例えば次の
通りである。すなわち、露光光Ｌｐには、例えば露光波
長２４８ｎｍ程度のＫｒＦエキシマレーザ光を用い、光
学レンズの開口数ＮＡ＝０．６５、照明の形状は円形で
あり、コヒーレンシ（σ：sigma）値＝０．７である。
マスクＭは、前記マスクＮＭ１，ＮＭ２，ＲＭ１〜ＲＭ
５で例示したものである。ただし、露光光Ｌｐは、上記
のものに限定されるものではなく種々変更可能であり、
例えば波長が１９３ｎｍ程度のＡｒＦエキシマレーザを
用いても良い。

【０１１３】露光光源２５ａから発する光は、フライア
イレンズ２５ｂ、アパーチャ２５ｃ、コンデンサレンズ
２５ｄ１、２５ｄ２及びミラー２５ｅを介してマスク
（ここではレチクル）Ｍを照明する。光学条件のうち、
コヒーレンシはアパーチャ２５ｆの開口部の大きさを変
化させることにより調整した。マスクＭ上には異物付着
によるパターン転写不良等を防止するためのペリクル５
が設けられている。マスクＭ上に描かれたマスクパター
ンは、投影レンズ２５ｇを介して試料基板であるウエハ
１０Ｗ（または検査用のウエハ１０Ｗｔ、以下同じ）上
に投影される。なお、マスクＭは、マスク位置制御手段
２５ｈおよびミラー２５ｉ１で制御されたマスクステー
ジ２５ｉ２（前記マスク装着部６を含む）上に載置さ
れ、その中心と投影レンズ２５ｇの光軸とは正確に位置
合わせがなされている。

【０１１４】ウエハ１０Ｗは、試料台２５ｊ上に真空吸
着されている。試料台２５ｊは、投影レンズ２５ｇの光
軸方向、すなわち、試料台２５ｊのウエハ載置面に垂直
な方向（Ｚ方向）に移動可能なＺステージ２５ｋ上に載
置され、さらに試料台２５ｊのウエハ載置面に平行な方
向に移動可能なＸＹステージ２５ｍ上に搭載されてい
る。Ｚステージ２５ｋ及びＸＹステージ２５ｍは、主制
御系２５ｎからの制御命令に応じてそれぞれの駆動手段
２５ｐ，２５ｑによって駆動されるので、所望の露光位
置に移動可能である。その位置はＺステージ２５ｋに固
定されたミラー２５ｒの位置として、レーザ測長機２５
ｓで正確にモニタされている。また、ウエハ１０Ｗの表
面位置は、通常の露光装置が有する焦点位置検出手段で
計測される。計測結果に応じてＺステージ２５ｋを駆動
させることにより、ウエハ１０Ｗの表面は常に投影レン
ズ２５ｇの結像面と一致させることができる。

【０１１５】マスクＭとウエハ１０Ｗとは、縮小比に応
じて同期して駆動され、露光領域がマスクＭ上を走査し
ながらマスクパターンをウエハ１０Ｗ上に縮小転写す
る。このとき、ウエハ１０Ｗの表面位置も上述の手段に
よりウエハ１０Ｗの走査に対して動的に駆動制御され
る。ウエハ１０Ｗ上に形成された回路パターンに対して
マスクＭ上の回路パターンを重ね合わせ露光する場合、
ウエハ１０Ｗ上に形成されたマークパターンの位置をア
ライメント検出光学系２５ｔを用いて検出し、その検出
結果からウエハ１０Ｗを位置決めして重ね合わせ転写す
る。主制御系２５ｎはネットワーク装置２５ｕと電気的
に接続されており、露光装置２５の状態の遠隔監視等が
可能となっている。

【０１１６】図４４は上記露光装置２５のスキャンニン
グ露光動作を模式的に示した図である。マスクＭと、ウ
エハ１０Ｗとは鏡面対称関係になるので、露光処理に際
して、マスクＭの走査（スキャン）方向とウエハ１０Ｗ
の走査（スキャン）方向とは図４４のステージスキャン
の矢印方向に示すように逆向きになる。駆動距離は、縮
小比４：１の場合、マスクＭの移動量の４に対して、ウ
エハ１０Ｗの移動量は1になる。このとき、露光光Ｌｐ
をスリット２５ｆｓを通じてマスクＭに照射することで
スリット状の露光領域（露光帯）を形成し、そのスリッ
ト状の露光領域を、マスクＭ上において、スリット２５
ｆｓの幅方向、すなわち、スリット２５ｆｓの長手方向
に直交または斜めに交差する方向に連続移動（走査）さ
せ、さらに結像光学系（投影レンズ２５ｇ）を介してウ
エハ１０Ｗの主面上に照射する。これにより、マスクＭ
の集積回路パターン領域（チップ領域）内のマスクパタ
ーンをウエハ１０Ｗの複数のチップ領域ＷＣＡの各々に
転写する。なお、個々のチップ領域ＷＣＡは、１個の半
導体チップを形成するための領域である。

【０１１７】アパーチャ２５ｆには、平面長方形状のス
リット２５ｆｓが開口されており、露光光Ｌｐは、その
スリット２５ｆｓを通じてマスクＭに照射される。すな
わち、露光装置２５においては、図４４および図４５に
示すように、投影レンズ２５ｇの有効露光領域２５ｇａ
内に含まれるスリット状の露光領域（図面を見易くする
ため図４５においては斜線のハッチングを付す）ＳＡ１
を実効的な露光領域として用いる。したがって、露光装
置（スキャナ）２５においては、スリット状の露光領域
ＳＡ１を露光するようになっている。特に限定されない
が、そのスリット２５ｆｓの幅は、通常、ウエハ１０Ｗ
上において、例えば４〜７ｍｍ程度である。

【０１１８】比較のためステッパにおける露光の領域を
図４６に示す。ステッパにおいては、投影レンズの有効
露光領域２５ｇａ内に四隅が内接される平面正方形状の
露光領域（図面を見易くするため図４６においては斜線
のハッチングを付す）ＳＡ２を実効的な露光領域として
用いる。ステッパにおいては、マスクＭ内のパターンを
一括露光するようになっている。なお、上記のようにス
テッパを用いても良い。

【０１１９】ただし、上記多重露光を行う場合は、スキ
ャナを用いた方が好ましい。スキャナを用いた場合のパ
ターンの転写状態を図４７に示す。符号の２６は、理想
格子上の設計パターンであり、歪みの無い四角形状のパ
ターンとなっている。符号の２６ａは設計パターン２６
においてスキャン方向（図４７の上下縦方向）に平行な
辺を示し、符号の２６ｂは設計パターン２６においてス
キャン方向に直交する辺を示している。なお、ここで、
スキャン方向は、投影レンズの走査方向であり、ウエハ
等の被露光処理基板はこれと反対の方向に移動するよう
になっている。符号の２７は、実際に転写された転写パ
ターンを示している。符号の２７ａは転写パターン２７
においてスキャン方向に平行な辺を示し、符号の２７ｂ
は転写パターン２７においてスキャン方向に直交する辺
を示している。

【０１２０】スキャナを用いた露光処理においては、ス
キャン方向に直交する方向（図４７の左右横方向）にお
いてレンズ収差に起因する位置ずれが生じるが、スキャ
ン方向においてレンズ収差が同一となるため同じ形状が
保たれる。例えば転写パターン２７においてスキャン方
向に平行な辺２７ａは設計パターン２６においてスキャ
ン方向に平行な辺２６ａに対して位置ずれが見えるが、
そのずれ量はスキャン方向に同一である。また、転写パ
ターン２７においてスキャン方向に直交する辺２７ｂ
は、設計パターン２６においてスキャン方向に直交する
辺２６ｂとほぼ重なっており、位置ずれが見られない。
すなわち、スキャナを用いた露光処理においては、チッ
プ領域ＷＣＡ，ＷＣＡのパターンは、スキャン方向に直
交する方向においてほぼ同じ変形を持つようになり、し
かもスキャン方向においてほぼ同じ形状で形成される。
したがって、チップ領域ＷＣＡ，ＷＣＡをウエハ等の被
露光処理基板上の同一の領域に２重露光しても、高い重
ね合わせ精度で形成することができる。

【０１２１】（実施の形態２）本実施の形態において
は、同一設計のマスクを複数枚製造し、この複数のマス
クを用いて同一のウエハの主面上にパターンを転写し、
そのパターンを検査した結果を用いて半導体集積回路装
置を製造する方法について説明する。

【０１２２】図４８は、複数枚（ここでは３枚を例示）
の同一設計のマスクのパターンを、検査用のウエハ１０
Ｗｔの主面に転写し、現像処理を施した後の状態を示し
ている。この際の露光方法は、前記通常の露光方法でも
多重露光方法でも良い。図４８において、各列Ｐ１〜Ｐ
３のチップ領域ＷＣＡ群は、同一設計の異なるマスクを
用いて転写されたものである。なお、ここでは、前記多
重露光法を用いた場合、各列Ｐ１〜Ｐ３の重ね合わせ露
光回数は同じものとする。検査用のウエハ１０Ｗｔを複
数枚用意し、各ウエハ１０Ｗｔ毎に重ね合わせ露光回数
を変えても良い。

【０１２３】これらの各列Ｐ１〜Ｐ３のチップ領域ＷＣ
Ａ群のレジストパターンの良否を、前記実施の形態１と
同様に、異なるチップ領域ＷＣＡのパターン比較により
検査した。その結果、列Ｐ２のチップ領域ＷＣＡ群の所
定のチップ領域ＷＣＡにおいて欠陥１８ｈを検出し、列
Ｐ３のチップ領域ＷＣＡ群の所定のチップ領域ＷＣＡに
おいて欠陥１８ｉを検出した。

【０１２４】そこで、本実施の形態においては、製品を
製造するためのマスクとして、列Ｐ１のパターン転写で
用いたマスクを採用することとした。これにより、前記
実施の形態１と同様に、マスクの欠陥修正や再生の時間
を省くことができるので、マスクの納期の遅れを解消で
き、半導体集積回路装置のＱＴＡＴを実現することがで
きた。したがって、この場合も、例えばＡＳＩＣ等のよ
うに顧客からマスクデータを貰ってから半導体集積回路
装置を完成させるまでの時間短縮が課題となっている製
品においては特に有効である。また、レジストマスクを
用いた場合、マスクの欠陥修正を無くすことができ、そ
の欠陥修正での時間のロスを無くすことができるので、
上記レジストマスクの優れた特性を充分に生かすことが
できる。また、マスク（通常のマスクおよびレジストマ
スク）の欠陥修正装置を不要とすることができ、マスク
の製造の設備投資を最小限に抑えることができるので、
マスクのコストを低減することができる。したがって、
半導体集積回路装置のコストを低減することが可能とな
る。

【０１２５】（実施の形態３）本実施の形態において
は、上記多重露光方法を用いる場合に、同一ウエハの主
面内において、各領域毎に重ね合わせ露光回数を変えて
露光し、そのパターンを検査した結果を用いて半導体集
積回路装置を製造する方法について説明する。

【０１２６】図４９は、同一のマスクを、検査用のウエ
ハ１０Ｗｔの主面において各列Ｐ１〜Ｐ３毎に重ね合わ
せ露光回数を変えて露光した後、現像処理を施した後の
状態を示している。列Ｐ１では２重露光を、列Ｐ２では
３重露光を、さらに列Ｐ３では４重露光を行った。

【０１２７】これらの各列Ｐ１〜Ｐ３のチップ領域群の
レジストパターンの良否を、前記実施の形態１と同様
に、異なるチップ領域のパターン比較により検査する。
その結果、欠陥が消滅する多重露光を選択し、実際の集
積回路パターンをウエハ上に転写する際の露光処理条件
として採用する。

【０１２８】本実施の形態によれば、前記実施の形態２
で得られた効果の他に、以下の効果を得ることができ
る。例えば検査用のウエハ１０Ｗｔ毎に重ね合わせ露光
回数を変えるとすると、上記の例では３枚の検査用のウ
エハ１０Ｗｔが必要となる。そして、その３枚の検査用
のウエハ１０Ｗｔ毎に、多重露光をし、現像処理をし、
欠陥検査をしなければならない。これに対して、本実施
の形態によれば、１枚の検査用のウエハ１０Ｗｔで複数
種類の多重露光結果を検査できるので、検査時間を大幅
に短縮させることが可能となる。

【０１２９】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【０１３０】例えば前記実施の形態１〜３では、通常の
構造の配線を形成する場合について説明したが、これに
限定されるものではなく、例えば絶縁膜に配線溝や孔を
形成し、その内部に、例えば銅を主成分とする導体膜を
埋め込むことで配線を形成する、いわゆるダマシン配線
構造を形成する場合にも本発明を適用することができ
る。

【０１３１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＡＳＩ
Ｃ等の製造方法に適用した場合について説明したが、そ
れに限定されるものではなく、例えばＤＲＡＭ（Dynami
c Random Access Memory）、ＳＲＡＭ（Static Random
Access Memory）またはフラッシュメモリ（ＥＥＰＲＯ
Ｍ；Electric Erasable Programmable Read Only Memor
y）等のようなメモリ回路を有する半導体集積回路装
置、マイクロプロセッサ等のような論理回路を有する半
導体集積回路装置あるいは上記メモリ回路と論理回路と
を同一半導体基板に設けている混載型の半導体集積回路
装置にも適用できる。

【０１３２】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、フォトマスクの複数のチップ領域
のうちの欠陥を含むチップ領域を遮光体で隠した状態
で、前記フォトマスクにおける複数のチップ領域のパタ
ーンを半導体ウエハの内部領域に転写することにより、
フォトマスクの欠陥修正を無くすことができ、その欠陥
修正にかかる時間を省くことができるので、半導体集積
回路装置の製造時間を短縮することが可能となる。 (2).本発明によれば、フォトマスクの複数のチップ領域
のうちの欠陥を含むチップ領域を遮光体で隠した状態
で、前記フォトマスクにおける複数のチップ領域のパタ
ーンを半導体ウエハの内部領域に転写することにより、
フォトマスクの欠陥修正を無くすことができ、その欠陥
修正のための装置や作業を無くせるので、半導体集積回
路装置のコストを低減することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程の一例を示すフロー図である。

【図２】（ａ）は図１の半導体集積回路装置の製造工程
で用いるフォトマスクの平面図、（ｂ）は（ａ）のＡ１
−Ａ１線の断面図である。

【図３】（ａ）は図１の半導体集積回路装置の製造工程
で用いるフォトマスクの平面図、（ｂ）は（ａ）のＡ２
−Ａ２線の断面図である。

【図４】（ａ）は図１の半導体集積回路装置の製造工程
で用いるフォトマスクの平面図、（ｂ）は（ａ）のＡ３
−Ａ３線の断面図、（ｃ）は（ｂ）の変形例であって
（ａ）のＡ３−Ａ３線の断面図である。

【図５】（ａ）は図４のフォトマスクの有機膜からなる
遮光体を除去した時のマスク基板の平面図、（ｂ）は
（ａ）のＡ３−Ａ３線の断面図である。

【図６】（ａ）は図４のフォトマスクにペリクルを取り
付けた状態を示すフォトマスクの平面図、（ｂ）は
（ａ）のＡ３−Ａ３線の断面図である。

【図７】（ａ）は図１の半導体集積回路装置の製造工程
で用いるフォトマスクの平面図、（ｂ）は（ａ）のＡ４
−Ａ４線の断面図、（ｃ）は（ｂ）の変形例であって
（ａ）のＡ４−Ａ４線の断面図である。

【図８】（ａ）は図７のフォトマスクの有機膜からなる
遮光体を除去した時のマスク基板の平面図、（ｂ）は
（ａ）のＡ４−Ａ４線の断面図である。

【図９】（ａ）は図７のフォトマスクにペリクルを取り
付けた状態を示すフォトマスクの平面図、（ｂ）は
（ａ）のＡ４−Ａ４線の断面図である。

【図１０】（ａ）は図１の半導体集積回路装置の製造工
程で用いるフォトマスクの平面図、（ｂ）は（ａ）のＡ
５−Ａ５線の断面図である。

【図１１】（ａ）は図１０のフォトマスクの有機膜から
なる遮光体を除去した時のマスク基板の平面図、（ｂ）
は（ａ）のＡ５−Ａ５線の断面図である。

【図１２】（ａ）は図１０のフォトマスクにペリクルを
取り付けた状態を示すフォトマスクの平面図、（ｂ）は
（ａ）のＡ５−Ａ５線の断面図である。

【図１３】（ａ）は図１の半導体集積回路装置の製造工
程で用いるフォトマスクの平面図、（ｂ）は（ａ）のＡ
６−Ａ６線の断面図である。

【図１４】（ａ）は図１３のフォトマスクの有機膜から
なる遮光体を除去した時のマスク基板の平面図、（ｂ）
は（ａ）のＡ６−Ａ６線の断面図である。

【図１５】（ａ）は図１３のフォトマスクにペリクルを
取り付けた状態を示すフォトマスクの平面図、（ｂ）は
（ａ）のＡ６−Ａ６線の断面図である

【図１６】図１の半導体集積回路装置の製造工程で用い
るフォトマスクの平面図である。

【図１７】図１の半導体集積回路装置の製造工程で用い
るフォトマスクの平面図である。

【図１８】図１のフォトマスクの製造工程の詳細なフロ
ー図である。

【図１９】（ａ）〜（ｃ）はフォトマスクの製造工程中
における要部断面図である。

【図２０】（ａ）はフォトマスクの製造工程中における
マスク基板の全体平面図、（ｂ）は（ａ）のＡ７−Ａ７
線の断面図である。

【図２１】（ａ）は図２０に続くフォトマスクの製造工
程中におけるマスク基板の全体平面図、（ｂ）は（ａ）
のＡ７−Ａ７線の断面図である。

【図２２】（ａ）は図２１に続くフォトマスクの製造工
程中におけるマスク基板の全体平面図、（ｂ）は（ａ）
のＡ７−Ａ７線の断面図である。

【図２３】（ａ）は図２２に続くフォトマスクの製造工
程中におけるマスク基板の全体平面図、（ｂ）は（ａ）
のＡ７−Ａ７線の断面図である。

【図２４】図１のフォトマスクの検査工程の詳細なフロ
ー図である。

【図２５】図２４のフォトマスクの検査工程の具体的な
フローと、その検査結果を用いた露光工程との説明図で
ある。

【図２６】フォトマスクの検査工程中における検査用の
半導体ウエハの全体平面図である。

【図２７】図２６のＡ８−Ａ８線の断面図である。

【図２８】（ａ）および（ｂ）は、本発明の一実施の形
態である半導体集積回路装置の露光工程中の説明図であ
る。

【図２９】（ａ）は、本発明の一実施の形態である半導
体集積回路装置の露光工程で用いるフォトマスクの平面
図、（ｂ）は（ａ）のＡ１０−Ａ１０線の断面図であ
る。

【図３０】図２９の露光工程における多重露光の説明図
である。

【図３１】（ａ）はフォトマスクのチップ領域の要部平
面図、（ｂ）はスキャナを用いた露光処理に際して
（ａ）のフォトマスクを１回露光した場合のフォトレジ
ストパターンの平面図である。

【図３２】（ａ）はフォトマスクの２箇所のチップ領域
の要部平面図、（ｂ）はスキャナを用い（ａ）の２箇所
のチップ領域を重ねて露光した場合のフォトレジストパ
ターンの平面図である。

【図３３】（ａ）はフォトマスクにおいて欠陥が存在す
るチップ領域の要部平面図、（ｂ）はフォトマスクにお
いて欠陥が存在しないチップ領域の要部平面図である。

【図３４】（ａ）〜（ｃ）はスキャナによる露光処理に
際して、図３３（ａ）のフォトマスクのみを用いた場合
および図３３（ａ），（ｂ）のフォトマスクを２回また
はそれ以上重ねて露光した場合に転写されたパターンの
寸法の評価結果を示すグラフ図である。

【図３５】（ａ）〜（ｃ）は、フォトマスクのチップ領
域の配置によって選択可能な多重露光方法の説明図であ
る。

【図３６】（ａ）〜（ｃ）は、フォトマスクの欠陥を修
正する方法の説明図である。

【図３７】図１の半導体ウエハ上のレジスト膜へのパタ
ーン転写工程を詳細に示したフロー図である。

【図３８】（ａ）は半導体ウエハ上に所定のパターンを
転写する工程時における半導体ウエハの要部平面図、
（ｂ）は（ａ）のＡ１１−Ａ１１線の断面図である。

【図３９】マスキングブレードを用いた露光処理後の半
導体ウエハの全体平面図である。

【図４０】多重露光法を用いた露光処理後の半導体ウエ
ハの全体平面図である。

【図４１】（ａ）は図３９または図４０の要部拡大平面
図、（ｂ）は（ａ）のＡ１２−Ａ１２線の断面図であ
る。

【図４２】（ａ）は図３９〜図４１に続く製造工程中に
おける半導体ウエハの要部平面図、（ｂ）は（ａ）のＡ
１３−Ａ１３線の断面図である。

【図４３】図１のマスクの検査工程および半導体集積回
路装置の製造工程で用いた露光装置の一例の説明図であ
る。

【図４４】図４３の露光装置における露光方法の一例の
説明図である。

【図４５】スキャナの露光領域の説明図である。

【図４６】ステッパの露光領域の説明図である。

【図４７】フォトマスク上の異なる平面位置座標のチッ
プ領域をスキャナを用いて転写した様子を模式的に示す
説明図である。

【図４８】本発明の他の実施の形態である半導体集積回
路装置の製造工程中における検査用の半導体ウエハの全
体平面図である。

【図４９】本発明のさらに他の実施の形態である半導体
集積回路装置の製造工程中における多重露光法を採用す
る場合の検査用の半導体ウエハの全体平面図である。

【符号の説明】

１ マスク基板 ２ メタル膜 ２ａ 遮光膜 ２ｂ 遮光パターン ３ａ 光透過パターン ３ｂ 光透過領域 ３ｃ 光透過パターン ３ｄ 光透過パターン ３ｅ 光透過領域 ３ｆ 光透過パターン ３ｇ 光透過領域 ４ 有機膜 ４ａ 遮光膜 ４ａ１ 吸光性有機膜 ４ａ２ 感光性樹脂膜 ４ｂ 遮光パターン ４ｂ１ 吸光性有機膜 ４ｂ２ 感光性樹脂膜 ５ ペリクル ５ａ 保護膜 ５ｂ ペリクルフレーム ６ マスク装着部 ６Ａ 領域 ７ａ レジスト膜 ８ 水溶性導電有機膜 ９ アース １０Ｗｔ 半導体ウエハ（第１の半導体ウエハ） １０Ｗ 半導体ウエハ（第２の半導体ウエハ） １０Ｓ 半導体基板 １１ａ 絶縁膜 １２ａ 導体膜 １３ レジスト膜 １３ａ レジストパターン １５Ａ，１５Ｂ，１５Ｃ 領域 １６Ａ 領域 １８ａ〜１８ｉ 欠陥 １９ａ レジストパターン ２０ａ，２０ｂ レジスト残り ２１ 遮光膜 ２５ 露光装置 ２５ａ 露光光源 ２５ｂ フライアイレンズ ２５ｃ アパーチャ ２５ｄ１、１ｄ２ コンデンサレンズ ２５ｅ ミラー ２５ｆ アパーチャ ２５ｆｓ スリット ２５ｇ 投影レンズ ２５ｇａ 有効露光領域 ２５ｈ マスク位置制御手段 ２５ｉ１ ミラー ２５ｉ２ マスクステージ ２５ｊ 試料台 ２５ｋ Ｚステージ ２５ｍ ＸＹステージ ２５ｎ 主制御系 ２５ｐ，２５ｑ 駆動手段 ２５ｒ ミラー ２５ｓ レーザ測長機 ２５ｔ アライメント検出光学系 ２５ｕ ネットワーク装置 Ｍ フォトマスク ＮＭ１，ＮＭ２ 通常のフォトマスク ＲＭ，ＲＭ１〜ＲＭ５ フォトマスク ＣＡ，ＣＡ１〜ＣＡ４ チップ領域 ＷＣＡ，ＷＣＡ１，ＷＣＡ２ チップ領域 ＭＢ マスキングブレード

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０３Ｆ 1/08 Ｇ０３Ｆ 7/20 ５２１ 7/20 ５２１ Ｈ０１Ｌ 21/30 ５１４Ｃ ５１４Ｅ Ｆターム(参考） 2H095 BA05 BC02 BC05 BC06 BD23 BD31 5F046 AA12 AA18 AA25 CB05 CB06 DB14

Claims (34)

【特許請求の範囲】
1. 【請求項１】 以下の工程を有することを特徴とする半
   導体集積回路装置の製造方法； （ａ）フォトマスクの複数のチップ領域に露光光に対し
   て遮光性を有する遮光パターンを形成する工程、（ｂ）
   前記複数のチップ領域のうちの欠陥を含むチップ領域を
   遮光体で隠した状態で、前記フォトマスクにおける複数
   のチップ領域のパターンを半導体ウエハの内部領域に転
   写する工程。
2. 【請求項２】 請求項１記載の半導体集積回路装置の製
   造方法において、前記遮光パターンが金属膜からなるこ
   とを特徴とする半導体集積回路装置の製造方法。
3. 【請求項３】 請求項１記載の半導体集積回路装置の製
   造方法において、前記遮光パターンが有機膜からなるこ
   とを特徴とする半導体集積回路装置の製造方法。
4. 【請求項４】 請求項３記載の半導体集積回路装置の製
   造方法において、前記フォトマスクは、前記チップ領域
   の周囲の周辺領域に金属膜からなる遮光パターンを有す
   ることを特徴とする半導体集積回路装置の製造方法。
5. 【請求項５】 請求項３記載の半導体集積回路装置の製
   造方法において、前記遮光パターンを構成する有機膜
   が、第１の有機膜と、感光性を有する第２の有機膜との
   積層膜を含むことを特徴とする半導体集積回路装置の製
   造方法。
6. 【請求項６】 以下の工程を有することを特徴とする半
   導体集積回路装置の製造方法； （ａ）フォトマスクの複数のチップ領域に露光光に対し
   て遮光性を有する有機膜からなる遮光パターンを形成す
   る工程、（ｂ）前記フォトマスクの複数のチップ領域の
   パターンを第１の半導体ウエハに転写した後、その第１
   の半導体ウエハ上に転写されたパターンを検査する工
   程、（ｃ）前記フォトマスクを用いて第２の半導体ウエ
   ハにパターンを転写する際に、前記検査結果を活用し、
   前記フォトマスクに欠陥が存在していたとしても、その
   欠陥が第２の半導体ウエハ上には転写されないように露
   光を行う工程。
7. 【請求項７】 請求項６記載の半導体集積回路装置の製
   造方法において、 前記（ｃ）工程は、前記フォトマスクの複数のチップ領
   域のうちの欠陥を含むチップ領域を遮光体で隠した状態
   で、前記フォトマスクにおける複数のチップ領域のパタ
   ーンを第２の半導体ウエハの内部領域に転写することを
   特徴とする半導体集積回路装置の製造方法。
8. 【請求項８】 請求項６記載の半導体集積回路装置の製
   造方法において、 前記（ｃ）工程は、前記フォトマスクの複数のチップ領
   域を、前記第２の半導体ウエハの同一箇所に重ね合わせ
   て露光することを特徴とする半導体集積回路装置の製造
   方法。
9. 【請求項９】 請求項６記載の半導体集積回路装置の製
   造方法において、 前記（ｃ）工程においては、 前記フォトマスクの複数のチップ領域のうちの欠陥を含
   むチップ領域を遮光体で隠した状態で、前記フォトマス
   クにおける複数のチップ領域のパターンを第２の半導体
   ウエハの内部領域に転写する手段、 または、前記フォトマスクの複数のチップ領域を、前記
   第２の半導体ウエハの同一箇所に重ね合わせて露光する
   手段のいずれかを、前記検査結果に基づいて選択するこ
   とを特徴とする半導体集積回路装置の製造方法。
10. 【請求項１０】 請求項６記載の半導体集積回路装置の
    製造方法において、 前記（ｃ）工程においては、 前記フォトマスクの複数のチップ領域のうちの欠陥を含
    むチップ領域を遮光体で隠した状態で、前記フォトマス
    クにおける複数のチップ領域のパターンを第２の半導体
    ウエハの内部領域に転写する手段、 前記フォトマスクの複数のチップ領域を、前記第２の半
    導体ウエハの同一箇所に重ね合わせて露光する手段、 前記フォトマスクのチップ領域におけるパターンの欠陥
    を修正する手段、 または、前記フォトマスクの前記有機膜からなる遮光パ
    ターンを除去してフォトマスクを再生する手段のいずれ
    かを、前記検査結果に基づいて選択することを特徴とす
    る半導体集積回路装置の製造方法。
11. 【請求項１１】 請求項６記載の半導体集積回路装置の
    製造方法において、前記（ｂ）工程に際しては、前記フ
    ォトマスクの複数のチップ領域を、前記第１の半導体ウ
    エハの同一箇所に重ね合わせて露光することを特徴とす
    る半導体集積回路装置の製造方法。
12. 【請求項１２】 請求項１１記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際しては、重ね
    合わせ露光回数を種々変えて前記検査を行うことを特徴
    とする半導体集積回路装置の製造方法。
13. 【請求項１３】 請求項１２記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際しては、前記
    第１の半導体ウエハの主面内に、重ね合わせ露光回数の
    異なる領域を設け、その領域毎に前記検査を行うことを
    特徴とする半導体集積回路装置の製造方法。
14. 【請求項１４】 請求項１２記載の半導体集積回路装置
    の製造方法において、前記（ｃ）工程においては、前記
    検査の結果、フォトマスク上の欠陥が前記第２の半導体
    ウエハに転写されないと判断された重ね合わせ露光回数
    の露光処理を行うことを特徴とする半導体集積回路装置
    の製造方法。
15. 【請求項１５】 請求項６記載の半導体集積回路装置の
    製造方法において、前記有機膜からなる遮光パターン
    は、第１の有機膜と、感光性を有する第２の有機膜との
    積層膜を含むことを特徴とする半導体集積回路装置の製
    造方法。
16. 【請求項１６】 請求項６記載の半導体集積回路装置の
    製造方法において、前記フォトマスクは、前記チップ領
    域の周囲の周辺領域に金属膜からなる遮光パターンを有
    することを特徴とする半導体集積回路装置の製造方法。
17. 【請求項１７】 以下の工程を有することを特徴とする
    半導体集積回路装置の製造方法； （ａ）マスク基板に配置された複数のチップ領域に露光
    光に対して遮光性を有する有機膜からなる遮光パターン
    が配置されたフォトマスクを用意する工程、（ｂ）前記
    フォトマスクを用いた通常の露光処理により第１の半導
    体ウエハ上に所定のパターンを転写した後、その所定の
    パターンを検査する工程、（ｃ）前記検査の結果、前記
    フォトマスクのパターンに欠陥が存在しないと判定され
    た場合は、そのフォトマスクを用いて通常の露光処理に
    よって第２の半導体ウエハ上に所定のパターンを転写す
    る工程、（ｄ）前記検査の結果、前記フォトマスクのパ
    ターンに欠陥が存在すると判定された場合は、そのフォ
    トマスクを用いて第２の半導体ウエハにパターンを転写
    する際に、前記検査結果を活用し、前記フォトマスクに
    欠陥が存在していたとしても、その欠陥が第２の半導体
    ウエハ上には転写されないように露光を行う工程。
18. 【請求項１８】 請求項１７記載の半導体集積回路装置
    の製造方法において、 前記（ｄ）工程は、前記フォトマスクの複数のチップ領
    域のうちの欠陥を含むチップ領域を遮光体で隠した状態
    で、前記フォトマスクにおける複数のチップ領域のパタ
    ーンを第２の半導体ウエハの内部領域に転写することを
    特徴とする半導体集積回路装置の製造方法。
19. 【請求項１９】 請求項１７記載の半導体集積回路装置
    の製造方法において、前記（ｄ）工程は、前記フォトマ
    スクの複数のチップ領域を、前記第２の半導体ウエハの
    同一箇所に重ね合わせて露光することを特徴とする半導
    体集積回路装置の製造方法。
20. 【請求項２０】 請求項１７記載の半導体集積回路装置
    の製造方法において、 前記（ｄ）工程においては、 前記フォトマスクの複数のチップ領域のうちの欠陥を含
    むチップ領域を遮光体で隠した状態で、前記フォトマス
    クにおける複数のチップ領域のパターンを第２の半導体
    ウエハの内部領域に転写する手段、 または、前記フォトマスクの複数のチップ領域を、前記
    第２の半導体ウエハの同一箇所に重ね合わせて露光する
    手段のいずれかを、前記検査結果に基づいて選択するこ
    とを特徴とする半導体集積回路装置の製造方法。
21. 【請求項２１】 請求項１７記載の半導体集積回路装置
    の製造方法において、 前記（ｄ）工程においては、 前記フォトマスクの複数のチップ領域のうちの欠陥を含
    むチップ領域を遮光体で隠した状態で、前記フォトマス
    クにおける複数のチップ領域のパターンを第２の半導体
    ウエハの内部領域に転写する手段、 前記フォトマスクの複数のチップ領域を、前記第２の半
    導体ウエハの同一箇所に重ね合わせて露光する手段、 前記フォトマスクのチップ領域におけるパターンの欠陥
    を修正する手段、 または、前記フォトマスクの前記有機膜からなる遮光パ
    ターンを除去してフォトマスクを再生する手段のいずれ
    かを、前記検査結果に基づいて選択することを特徴とす
    る半導体集積回路装置の製造方法。
22. 【請求項２２】 請求項１７記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際しては、前記
    フォトマスクの複数のチップ領域を、前記第１の半導体
    ウエハの同一箇所に重ね合わせて露光することを特徴と
    する半導体集積回路装置の製造方法。
23. 【請求項２３】 請求項２２記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際しては、重ね
    合わせ露光回数を種々変えて前記検査を行うことを特徴
    とする半導体集積回路装置の製造方法。
24. 【請求項２４】 請求項２３記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際しては、前記
    第１の半導体ウエハの主面内に、重ね合わせ露光回数の
    異なる領域を設け、その領域毎に前記検査を行うことを
    特徴とする半導体集積回路装置の製造方法。
25. 【請求項２５】 請求項２３記載の半導体集積回路装置
    の製造方法において、前記（ｄ）工程においては、前記
    検査の結果、フォトマスク上の欠陥が前記第２の半導体
    ウエハに転写されないと判断された重ね合わせ露光回数
    の露光処理を行うことを特徴とする半導体集積回路装置
    の製造方法。
26. 【請求項２６】 請求項１７記載の半導体集積回路装置
    の製造方法において、前記有機膜からなる遮光パターン
    は、第１の有機膜と、感光性を有する第２の有機膜との
    積層膜を含むことを特徴とする半導体集積回路装置の製
    造方法。
27. 【請求項２７】 請求項１７記載の半導体集積回路装置
    の製造方法において、前記フォトマスクは、前記チップ
    領域の周囲の周辺領域に金属膜からなる遮光パターンを
    有することを特徴とする半導体集積回路装置の製造方
    法。
28. 【請求項２８】 以下の工程を有することを特徴とする
    半導体集積回路装置の製造方法； （ａ）マスク基板に配置された複数のチップ領域に露光
    光に対して遮光性を有する遮光パターンが配置された同
    一設計の複数枚のフォトマスクを用意する工程、（ｂ）
    前記同一設計の複数枚のフォトマスクを用いた通常の露
    光処理により第１の半導体ウエハの主面内に、その各々
    のフォトマスクのパターンを転写した後、その各々のフ
    ォトマスクによって転写された各々のパターンを検査す
    る工程、（ｃ）前記検査の結果、前記同一設計の複数の
    フォトマスクのうち、欠陥が存在しないと判定されたフ
    ォトマスクを用いて、第２の半導体ウエハにパターンを
    転写する工程。
29. 【請求項２９】 請求項２８記載の半導体集積回路装置
    の製造方法において、前記遮光パターンが金属膜からな
    ることを特徴とする半導体集積回路装置の製造方法。
30. 【請求項３０】 請求項２８記載の半導体集積回路装置
    の製造方法において、前記遮光パターンが有機膜からな
    ることを特徴とする半導体集積回路装置の製造方法。
31. 【請求項３１】 請求項３０記載の半導体集積回路装置
    の製造方法において、前記フォトマスクは、前記チップ
    領域の周囲の周辺領域に金属膜からなる遮光パターンを
    有することを特徴とする半導体集積回路装置の製造方
    法。
32. 【請求項３２】 請求項３０記載の半導体集積回路装置
    の製造方法において、前記遮光パターンが、第１の有機
    膜と、感光性を有する第２の有機膜との積層膜を含むこ
    とを特徴とする半導体集積回路装置の製造方法。
33. 【請求項３３】 請求項２８記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際しては、前記
    同一設計の複数枚のフォトマスクの各々を用いた各々の
    露光処理において、各フォトマスクの複数のチップ領域
    を、前記第１の半導体ウエハの同一箇所に重ね合わせて
    露光することを特徴とする半導体集積回路装置の製造方
    法。
34. 【請求項３４】 請求項３３記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程に際しては、重ね
    合わせ露光回数を種々変えて前記検査を行うことを特徴
    とする半導体集積回路装置の製造方法。