JPH02271538A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02271538A JPH02271538A JP1093579A JP9357989A JPH02271538A JP H02271538 A JPH02271538 A JP H02271538A JP 1093579 A JP1093579 A JP 1093579A JP 9357989 A JP9357989 A JP 9357989A JP H02271538 A JPH02271538 A JP H02271538A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- layer
- melting point
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000002844 melting Methods 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 230000008018 melting Effects 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- 239000003870 refractory metal Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 11
- 238000000206 photolithography Methods 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
- H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特に高融点ゲ
ートセルファラインゲートGaAs電界効果トランジス
タの製造方法において、特に微細ゲートの形成方法及び
オフセットゲートの形成方法に関するものである。
ートセルファラインゲートGaAs電界効果トランジス
タの製造方法において、特に微細ゲートの形成方法及び
オフセットゲートの形成方法に関するものである。
第5図(al〜(dlは従来の半導体装置の製造方法を
説明するための図で、各主要工程における断面側面図を
示すものである0図において、1は半絶縁性GaAs基
板、2は活性層、4は高融点金属、4゛は高融点金属4
からなるゲート電極、5はn1拡散層、6はソース電極
、7はドレイン電極、11はホトレジストである。
説明するための図で、各主要工程における断面側面図を
示すものである0図において、1は半絶縁性GaAs基
板、2は活性層、4は高融点金属、4゛は高融点金属4
からなるゲート電極、5はn1拡散層、6はソース電極
、7はドレイン電極、11はホトレジストである。
次に製造方法について説明する。
まず、第5図(alに示すように、半絶縁性GaAS基
板1上の所望の位置にイオン注入により活性層2を形成
する。
板1上の所望の位置にイオン注入により活性層2を形成
する。
次に第5図(b)に示すように、半絶縁性GaAs基板
l上全面にスパッタや蒸着等の方法で、高融点金属、例
えばタングステンシリサイド(WSix)4を被着させ
、ゲートとなる部分をホトレジスト11によりパターニ
ングする。
l上全面にスパッタや蒸着等の方法で、高融点金属、例
えばタングステンシリサイド(WSix)4を被着させ
、ゲートとなる部分をホトレジスト11によりパターニ
ングする。
次に第5図(C)に示すように、ホトレジスト11をマ
スクにWSix4を反応性イオンエツチングにより加工
する。
スクにWSix4を反応性イオンエツチングにより加工
する。
次に、第5図fd)に示すように、加工したWSix4
+をマスクとしてイオン注入し、アニールにより高濃
度ドーピング層(以下n°層と称す)5を形成し、さら
にドレイン電極6.ソース電極7を形成する。
+をマスクとしてイオン注入し、アニールにより高濃
度ドーピング層(以下n°層と称す)5を形成し、さら
にドレイン電極6.ソース電極7を形成する。
従来の半導体装置の製造方法は以上のように構成されて
いるので、ゲート電極4″を形成するためにはホトレジ
ストによるパターニングをしなければならず、微細ゲー
ト形成技術は写真製版技術のアライメント技術の精度で
決定される。−船釣にこのようなアライメント技術の精
度は±0. 5μm程度であり、このため、しきい値電
圧をある一定の電圧に決め、その値に基づいてゲート長
を予め決定しておいたとしても、設計値どおりのゲート
長を形成することは極めて困難である。特に、ゲート長
が1μm以下では、ゲート長が微妙に設計値からずれる
と、しきい値が大きくマイナスあるいはプラスの方向に
変化してしまい、マイナスの方向にずれた場合にはショ
ートチャネル効果を引き起こしてしまうという問題があ
る。
いるので、ゲート電極4″を形成するためにはホトレジ
ストによるパターニングをしなければならず、微細ゲー
ト形成技術は写真製版技術のアライメント技術の精度で
決定される。−船釣にこのようなアライメント技術の精
度は±0. 5μm程度であり、このため、しきい値電
圧をある一定の電圧に決め、その値に基づいてゲート長
を予め決定しておいたとしても、設計値どおりのゲート
長を形成することは極めて困難である。特に、ゲート長
が1μm以下では、ゲート長が微妙に設計値からずれる
と、しきい値が大きくマイナスあるいはプラスの方向に
変化してしまい、マイナスの方向にずれた場合にはショ
ートチャネル効果を引き起こしてしまうという問題があ
る。
又、WS l x 4’ をマスクにイオン注入するた
めソース電極7下のn3層5とゲート電極4″ は隣接
しており、ソース抵抗は低くなり、電界効果トランジス
タの利得等の性能には有利であるが、一方でドレイン電
極6下のn゛層5ゲート電極4′ も隣接しており、ゲ
ート・ドレイン耐圧が低くなり、高出力アナログICへ
の適用が困難であるなどの問題があった。
めソース電極7下のn3層5とゲート電極4″ は隣接
しており、ソース抵抗は低くなり、電界効果トランジス
タの利得等の性能には有利であるが、一方でドレイン電
極6下のn゛層5ゲート電極4′ も隣接しており、ゲ
ート・ドレイン耐圧が低くなり、高出力アナログICへ
の適用が困難であるなどの問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、写真製版技術を必要とせず、微細な高融点金
属ゲートを形成することができ、さらには、ソース抵抗
を低く保持したまま、ゲート・ドレイン間耐圧を高くで
きる高融点金属セルファラインゲート型の電界効果トラ
ンジスタを形成する半導体装置の製造方法を提供するこ
とを目的とする。
たもので、写真製版技術を必要とせず、微細な高融点金
属ゲートを形成することができ、さらには、ソース抵抗
を低く保持したまま、ゲート・ドレイン間耐圧を高くで
きる高融点金属セルファラインゲート型の電界効果トラ
ンジスタを形成する半導体装置の製造方法を提供するこ
とを目的とする。
この発明に係る第1の半導体装置の製造方法は、活性層
上に絶縁膜を被着して加工した後、高融点金属を半導体
基板全面に被着し、この高融点金属を絶縁膜の側壁に残
るように加工してこの部分をゲート電極とし、絶縁膜と
高融点金属をマスクとしてイオン注入により高濃度ドー
ピング層を形成し、絶縁膜を除去した後、高融点金属を
マスクとしてイオン注入して中間濃度ドーピング層を形
成し、高濃度ドーピング層上にソース電極を形成すると
ともに、中間濃度ドーピング層上にドレイン電極を形成
するようにしたものである。
上に絶縁膜を被着して加工した後、高融点金属を半導体
基板全面に被着し、この高融点金属を絶縁膜の側壁に残
るように加工してこの部分をゲート電極とし、絶縁膜と
高融点金属をマスクとしてイオン注入により高濃度ドー
ピング層を形成し、絶縁膜を除去した後、高融点金属を
マスクとしてイオン注入して中間濃度ドーピング層を形
成し、高濃度ドーピング層上にソース電極を形成すると
ともに、中間濃度ドーピング層上にドレイン電極を形成
するようにしたものである。
また、この発明に係る第2の半導体装置の製造方法は、
前記の第1の製造方法において、高融点金属を絶縁膜の
側壁に残るように加工した後、この第1の絶縁膜と高融
点金属をマスクとしてイオン注入により中間濃度ドーピ
ング層を形成し、第2の絶縁膜を半導体基板全面に被着
して高融点金属の側壁に残るように加工し、第1の絶縁
膜を除去した後、高融点金属とその側壁に残した第2の
絶縁膜をマスクとしてイオン注入により高濃度ドーピン
グ層を形成し、中間濃度ドーピング層形成側にドレイン
電極、その反対側にソース電極を形成するようにしたも
のである。
前記の第1の製造方法において、高融点金属を絶縁膜の
側壁に残るように加工した後、この第1の絶縁膜と高融
点金属をマスクとしてイオン注入により中間濃度ドーピ
ング層を形成し、第2の絶縁膜を半導体基板全面に被着
して高融点金属の側壁に残るように加工し、第1の絶縁
膜を除去した後、高融点金属とその側壁に残した第2の
絶縁膜をマスクとしてイオン注入により高濃度ドーピン
グ層を形成し、中間濃度ドーピング層形成側にドレイン
電極、その反対側にソース電極を形成するようにしたも
のである。
また、この発明に係る第3の半導体装置の製造方法は、
前記第1の製造方法において、高融点金属を絶縁膜の側
壁に残るように加工した後、絶縁膜を除去し、ゲート電
極となる高融点金属をマスクとしてイオン注入により中
間濃度ドーピング層を形成し、その後、第2の絶縁膜を
半導体基板全面に被着してゲート電極の両側壁に非対称
な形状を有するマスクを形成し、そのマスクを利用して
イオン注入により高濃度ドーピング層を形成し、幅の広
い中間濃度ドーピング層形成側にドレイン電極を、その
反対側にソース電極を形成するようにしたものである。
前記第1の製造方法において、高融点金属を絶縁膜の側
壁に残るように加工した後、絶縁膜を除去し、ゲート電
極となる高融点金属をマスクとしてイオン注入により中
間濃度ドーピング層を形成し、その後、第2の絶縁膜を
半導体基板全面に被着してゲート電極の両側壁に非対称
な形状を有するマスクを形成し、そのマスクを利用して
イオン注入により高濃度ドーピング層を形成し、幅の広
い中間濃度ドーピング層形成側にドレイン電極を、その
反対側にソース電極を形成するようにしたものである。
また、この発明に係る第4の半導体装置の製造方法は、
前記第3の製造方法において、第2の絶縁膜を半導体基
板全面に被着した後、該第2の絶縁膜を高融点金属の両
側壁に左右非対称な形状に残すように加工し、この両側
壁に残した第2の絶縁膜と高融点金属をマスクとしてイ
オン注入により高濃度ドーピング層を形成し、その後幅
の広い中間濃度ドーピング層形成側にドレイン電極を、
その反対側にソース電極を形成するようにしたものであ
る。
前記第3の製造方法において、第2の絶縁膜を半導体基
板全面に被着した後、該第2の絶縁膜を高融点金属の両
側壁に左右非対称な形状に残すように加工し、この両側
壁に残した第2の絶縁膜と高融点金属をマスクとしてイ
オン注入により高濃度ドーピング層を形成し、その後幅
の広い中間濃度ドーピング層形成側にドレイン電極を、
その反対側にソース電極を形成するようにしたものであ
る。
この発明の第1の半導体装置の製造方法では、絶縁膜の
側壁に残った高融点金属をゲート電極としたため、写真
製版技術の精度で制限されることなく、微細な高融点金
属ゲートを形成することができる。また、ソース電極下
を注入濃度の高いドーピング層、ドレイン電橋下をソー
ス電橋下よりも注入濃度の少ないドーピング層としたの
で、ゲート・ドレイ・ン耐圧が向上するとともにソース
抵抗が低減できる。
側壁に残った高融点金属をゲート電極としたため、写真
製版技術の精度で制限されることなく、微細な高融点金
属ゲートを形成することができる。また、ソース電極下
を注入濃度の高いドーピング層、ドレイン電橋下をソー
ス電橋下よりも注入濃度の少ないドーピング層としたの
で、ゲート・ドレイ・ン耐圧が向上するとともにソース
抵抗が低減できる。
また、この発明の第2.第3.第4の半導体装置の製造
方法においても、上記第1の製造方法と同様に絶縁膜の
側壁に残った高融点金属をゲート電極としたため、写真
製版技術の精度で制限されることなく、微細な高融点金
属ゲートを形成することができる。また、ゲート電極と
ソース電極下の高濃度ドーピング層の距離を従来どおり
保持するか、あるいは両者間に中間濃度ドーピング層を
介在させて微小の間隔を設け、一方、ゲート電極とドレ
イン電橋下の高濃度ドーピング層との間は中間濃度ドー
ピング層を介在させて距離を長くするようにできるため
、ソース抵抗を低く保ったままゲート・ドレイン耐圧を
向上することが可能となる。
方法においても、上記第1の製造方法と同様に絶縁膜の
側壁に残った高融点金属をゲート電極としたため、写真
製版技術の精度で制限されることなく、微細な高融点金
属ゲートを形成することができる。また、ゲート電極と
ソース電極下の高濃度ドーピング層の距離を従来どおり
保持するか、あるいは両者間に中間濃度ドーピング層を
介在させて微小の間隔を設け、一方、ゲート電極とドレ
イン電橋下の高濃度ドーピング層との間は中間濃度ドー
ピング層を介在させて距離を長くするようにできるため
、ソース抵抗を低く保ったままゲート・ドレイン耐圧を
向上することが可能となる。
以下、この発明の一実施例を図について説明する。
第1図(al〜(幻は請求項1記載の発明による半導体
装置の製造方法の一実施例による各主要工程における断
面側面図を示しており、図において、1は半絶縁性Ga
As基板、2は活性層、3は5108よりなる絶縁膜、
4はタングステンシリサイド等の高融点金属、4°は高
融点金属4からなるゲート電極、5は高濃度ドーピング
層(以下、n。
装置の製造方法の一実施例による各主要工程における断
面側面図を示しており、図において、1は半絶縁性Ga
As基板、2は活性層、3は5108よりなる絶縁膜、
4はタングステンシリサイド等の高融点金属、4°は高
融点金属4からなるゲート電極、5は高濃度ドーピング
層(以下、n。
層と称す)、6はソース電極、7はドレイン電極、8は
中間濃度ドーピング層(以下、n′層と称す)である。
中間濃度ドーピング層(以下、n′層と称す)である。
次に製造方法について説明する。
まず、第1図(a)に示すように、半絶縁性GaAS基
板1にSlイオンを5 QKeV 、 1.5 X 1
0”個/cm”の条件でイオン注入して層厚600人の
活性層2を形成し、3000人程度OslO!膜3を基
板全面に形成し、その後第1図(b)に示すように、C
HF 1とOXガスを用いたRIBにより5ill膜3
をパターニングする。
板1にSlイオンを5 QKeV 、 1.5 X 1
0”個/cm”の条件でイオン注入して層厚600人の
活性層2を形成し、3000人程度OslO!膜3を基
板全面に形成し、その後第1図(b)に示すように、C
HF 1とOXガスを用いたRIBにより5ill膜3
をパターニングする。
次に第1図(C1に示すように、スパッタリングやW
F &とS I H4の混合ガスを用いたCVD法によ
り半絶縁性GaAs基板1全面にタングステンシリサイ
ド(以下WSlxと称す)4を3000人程度被着させ
る。
F &とS I H4の混合ガスを用いたCVD法によ
り半絶縁性GaAs基板1全面にタングステンシリサイ
ド(以下WSlxと称す)4を3000人程度被着させ
る。
さらに第1図(d)に示すように、反応性イオンエツチ
ングによりWSix4をstow膜3の側壁にのみ残る
ようにCF、と02の混合ガスを用いて異方性エツチン
グする。この場合、WSix4の幅、即ちゲート長はそ
の上限が〜0.2μm程度となるようにする。また、こ
のゲート長はWSix4の膜厚により制御可能である。
ングによりWSix4をstow膜3の側壁にのみ残る
ようにCF、と02の混合ガスを用いて異方性エツチン
グする。この場合、WSix4の幅、即ちゲート長はそ
の上限が〜0.2μm程度となるようにする。また、こ
のゲート長はWSix4の膜厚により制御可能である。
次に第1図(e)に示すように、Sin、膜3とWSi
x4°をマスクとしてSiイオンを1×lO1″個/c
m”濃度で注入することにより層!1000人の高濃度
ドーピング層(n″層)5を形成する。
x4°をマスクとしてSiイオンを1×lO1″個/c
m”濃度で注入することにより層!1000人の高濃度
ドーピング層(n″層)5を形成する。
さらに第1図(f)に示すようにさらに、HF:H20
が1:30のフッ酸水溶液を用いてSing膜3を除去
した後、ゲート電極4″をマスクとしてSiイオンを7
X10”個/cll!の濃度に注入することにより層!
800人の中間濃度ドーピング層(n’層)8を形成す
る。この場合、Siイオンはn゛層5領域にもイオン注
入されるが、n゛層5濃度はn′層8の濃度に比べ、十
分大きいので問題とはならない。
が1:30のフッ酸水溶液を用いてSing膜3を除去
した後、ゲート電極4″をマスクとしてSiイオンを7
X10”個/cll!の濃度に注入することにより層!
800人の中間濃度ドーピング層(n’層)8を形成す
る。この場合、Siイオンはn゛層5領域にもイオン注
入されるが、n゛層5濃度はn′層8の濃度に比べ、十
分大きいので問題とはならない。
さらに、第1図(glに示すように、800℃で約45
分アニールをした後、A u G−e /N i /A
uを蒸着リフトオフ法で被着させることによりn゛層
層上上ソース電極6.n゛層層上上ドレイン電極7をそ
れぞれ形成することにより微細ゲートを有する電界効果
トランジスタを形成することができる。
分アニールをした後、A u G−e /N i /A
uを蒸着リフトオフ法で被着させることによりn゛層
層上上ソース電極6.n゛層層上上ドレイン電極7をそ
れぞれ形成することにより微細ゲートを有する電界効果
トランジスタを形成することができる。
このような本製造方法においては、ドレイン電極7例の
注入濃度をソース電極6側よりも低(し、しかもド”レ
イン側の注入層n″層8の層厚をソース側の注入層n゛
層8の層厚よりも薄く形成したので、ソース抵抗を低く
保持したままゲート・ドレイン耐圧を上げることができ
る。また、エツチングにより絶縁膜3の側壁に残った高
融点金属をゲート電極としたため、写真製版技術の精度
で制限されることなり、微細な高融点金属ゲートを形成
することができる。
注入濃度をソース電極6側よりも低(し、しかもド”レ
イン側の注入層n″層8の層厚をソース側の注入層n゛
層8の層厚よりも薄く形成したので、ソース抵抗を低く
保持したままゲート・ドレイン耐圧を上げることができ
る。また、エツチングにより絶縁膜3の側壁に残った高
融点金属をゲート電極としたため、写真製版技術の精度
で制限されることなり、微細な高融点金属ゲートを形成
することができる。
また、第2図(a)〜(13)は請求項2記載の発明の
一実施例による各主要工程における断面側面図を示した
ものである。
一実施例による各主要工程における断面側面図を示した
ものである。
まず、第1図(d)において、SiO□膜3とWSix
4°をマスクにSiイオンを7X10”個/cm”の濃
度に注入することによりn′層8を形成し、さらに半絶
縁性GaAs基板1全面にCVD法によりSi3N4膜
9を被着させることで、第2図(a)に至る。
4°をマスクにSiイオンを7X10”個/cm”の濃
度に注入することによりn′層8を形成し、さらに半絶
縁性GaAs基板1全面にCVD法によりSi3N4膜
9を被着させることで、第2図(a)に至る。
さらに、第2図(b)に示すように、Si、N4膜9を
反応性イオンエツチングによりWS l x 4’の片
側のみに残るように異方性エツチングする。
反応性イオンエツチングによりWS l x 4’の片
側のみに残るように異方性エツチングする。
次に第2図(C)に示すようにHF:HIOが1:30
のフッ酸水溶液を用いてStO,膜3を除去する。この
場合、5lsNn膜9のフン酸水溶液に対するエツチン
グレートはStow膜3に比べ、1/10以下と小さく
、はとんどエツチングされない。
のフッ酸水溶液を用いてStO,膜3を除去する。この
場合、5lsNn膜9のフン酸水溶液に対するエツチン
グレートはStow膜3に比べ、1/10以下と小さく
、はとんどエツチングされない。
さらに第2図(d)に示すように、WSix4° とS
t、N4膜9をマスクとしてSlイオンを1×1013
個/cs”の濃度で注入することによりn0層5を形成
する。
t、N4膜9をマスクとしてSlイオンを1×1013
個/cs”の濃度で注入することによりn0層5を形成
する。
そして、第2図(a)に示すように800℃で約45分
アニールをした後、Si、N、膜9を除去し、AuGe
/Ni/Auを蒸着リフトオフ法で被着させることによ
りn°層8を形成した側のn+層層上上ドレイン電極を
形成するとともにその反対側のn+層層上上ソース電極
6を形成し、電界効果トランジスタを完成する。
アニールをした後、Si、N、膜9を除去し、AuGe
/Ni/Auを蒸着リフトオフ法で被着させることによ
りn°層8を形成した側のn+層層上上ドレイン電極を
形成するとともにその反対側のn+層層上上ソース電極
6を形成し、電界効果トランジスタを完成する。
このような本製造方法においても上記第1の製造方法と
同様に、絶縁膜の側壁に残った高融点金属4°をゲート
電極としたため、ゲート電極が写真製版技術の精度で制
限されることなく、微細な高融点金属ゲートを形成する
ことができる。また、ソース電極6下のn0層5とゲー
ト電極4゛は近接させ、ドレイン電極7下のn“層5と
ゲート電極4°はその間にn“層8を介在させて距離を
長くして形成しているので、ソース抵抗を低減できると
ともに、ゲート・ドレイン耐圧を上げることが可能とな
る。
同様に、絶縁膜の側壁に残った高融点金属4°をゲート
電極としたため、ゲート電極が写真製版技術の精度で制
限されることなく、微細な高融点金属ゲートを形成する
ことができる。また、ソース電極6下のn0層5とゲー
ト電極4゛は近接させ、ドレイン電極7下のn“層5と
ゲート電極4°はその間にn“層8を介在させて距離を
長くして形成しているので、ソース抵抗を低減できると
ともに、ゲート・ドレイン耐圧を上げることが可能とな
る。
また、第3図(a)〜(C1は請求項3記載の半導体装
置の製造方法の一実施例による各主要工程における断面
側面図を示したものである。
置の製造方法の一実施例による各主要工程における断面
側面図を示したものである。
まず、第1図(d)において、HF:HtOが1:30
のフッ酸水溶液を用いてSiO□膜3を除去した後、W
Six4°をマスクにSlイオンを7×101″個/C
■8の濃度で注入してn′層8を形成することにより第
3図(a)に至る。
のフッ酸水溶液を用いてSiO□膜3を除去した後、W
Six4°をマスクにSlイオンを7×101″個/C
■8の濃度で注入してn′層8を形成することにより第
3図(a)に至る。
さらに、第3図中)に示すように、半絶縁性GaA3基
板1全面にstow膜10を2000人程度被着させる
。この場合、WSix4’ の形状が図に示すように左
右非対称なため、WSix4゜側壁に被着するSin、
膜IOの膜厚もWSt。
板1全面にstow膜10を2000人程度被着させる
。この場合、WSix4’ の形状が図に示すように左
右非対称なため、WSix4゜側壁に被着するSin、
膜IOの膜厚もWSt。
4°の垂直な側壁の側で1000人程度1曲率を持った
側壁の側では2000人程度1左右非対称な形状になる
。よってその後の工程でSIO,膜10を被着させたま
ま、SlイオンをlXl013個/cm”の濃度で注入
してn゛層5形成すると、n+層5とWSix4’ の
距離も左右非対称となる。また、この場合n9層5とW
Six4°の距離はSin、膜10の膜厚によって制御
できる。
側壁の側では2000人程度1左右非対称な形状になる
。よってその後の工程でSIO,膜10を被着させたま
ま、SlイオンをlXl013個/cm”の濃度で注入
してn゛層5形成すると、n+層5とWSix4’ の
距離も左右非対称となる。また、この場合n9層5とW
Six4°の距離はSin、膜10の膜厚によって制御
できる。
そしてアニール後、S10.膜10を除去し、A u
G e / N i / A uを蒸着リフトオフ法で
被着させることにより幅の広いn′層8が形成された側
のn°層層上上ドレイン電極7を、また、その反対側の
n3層8上にソース電極6を形成する。
G e / N i / A uを蒸着リフトオフ法で
被着させることにより幅の広いn′層8が形成された側
のn°層層上上ドレイン電極7を、また、その反対側の
n3層8上にソース電極6を形成する。
このような本製造方法においても、上記第1及び第2の
製造方法による効果と同様に、ゲート電極の微細化を図
ることができるとともに、ソース抵抗を低く保持したま
ま、ゲート・ドレイン耐圧の高い電界効果トランジスタ
を得ることができる。
製造方法による効果と同様に、ゲート電極の微細化を図
ることができるとともに、ソース抵抗を低く保持したま
ま、ゲート・ドレイン耐圧の高い電界効果トランジスタ
を得ることができる。
また、さらにはゲート電極4“とソース電極6下のn゛
層5間に、ゲート電極4°とドレイン電極7下のn+層
5との間に設けたn゛層8りも幅の狭いn”層8を介在
させて微小間隔を設けた構造にしたので、ゲート電極と
ソース電極下のn0層との間で生じるリークを防止でき
、さらに高性能な電界効果トランジスタを得ることがで
きる。
層5間に、ゲート電極4°とドレイン電極7下のn+層
5との間に設けたn゛層8りも幅の狭いn”層8を介在
させて微小間隔を設けた構造にしたので、ゲート電極と
ソース電極下のn0層との間で生じるリークを防止でき
、さらに高性能な電界効果トランジスタを得ることがで
きる。
また、第4図(a)〜(0)は請求項4記載の半導体装
置の製造方法の一実施例による各主要工程における断面
側面図を示したものである。
置の製造方法の一実施例による各主要工程における断面
側面図を示したものである。
まず、第3図(a)において、Sin、膜10を半絶縁
性GaAs基板1全面に被着することで第4図(a)に
至る。
性GaAs基板1全面に被着することで第4図(a)に
至る。
さらにCHF5とOtの混合ガスを用いた反応性イオン
エツチングにより5tOt膜1oをWSix4°の両側
に残るように異方性エツチングする。このとき、WSi
x4°の形状が左右非対称なため、WSi、4′の両側
に残るS i Oz膜10°の膜厚も左右非対称となり
、WSix4°の垂直な側壁側で1000人程度1曲率
を持った側壁側では2000人程度0stozllll
O’が形成される。
エツチングにより5tOt膜1oをWSix4°の両側
に残るように異方性エツチングする。このとき、WSi
x4°の形状が左右非対称なため、WSi、4′の両側
に残るS i Oz膜10°の膜厚も左右非対称となり
、WSix4°の垂直な側壁側で1000人程度1曲率
を持った側壁側では2000人程度0stozllll
O’が形成される。
さらに第4図中)に示すようにWSix4°、その両側
壁に形成したSlO□膜10°をマスクとしてStイオ
ンを1×1013個/C■冨の濃度で注入することによ
りn0層5を形成する。この場合、n′層5とWSix
4°との距離は左右非対称に形成される。又、n+層5
とWSix4との距離はSin、膜10”の膜厚により
制御できる。
壁に形成したSlO□膜10°をマスクとしてStイオ
ンを1×1013個/C■冨の濃度で注入することによ
りn0層5を形成する。この場合、n′層5とWSix
4°との距離は左右非対称に形成される。又、n+層5
とWSix4との距離はSin、膜10”の膜厚により
制御できる。
そしてアニール後、5lot膜10゛を除去し、A u
G a / N i / A uを蒸着リフトオフ法
で被着させることにより幅の広いn′層8が形成された
側のn+層層上上ドレイン電8i7を、また、その反対
側のn0層8上にソース電極6を形成する。
G a / N i / A uを蒸着リフトオフ法
で被着させることにより幅の広いn′層8が形成された
側のn+層層上上ドレイン電8i7を、また、その反対
側のn0層8上にソース電極6を形成する。
以上の方法により、上記第1ないし第3の方法と同様に
、ゲート電極の製法に写真製版技術を必要としないので
、ゲート電極の微細化を高精度に図ることができ、また
、ソース抵抗を低くしたままゲート・ドレイン耐圧も向
上でき、さらにはゲート電極4°とソー久電i6下のn
1層5との間に微小間隔を゛設けるようにしたので、両
者間のリークが防止できる極めて高性能な電界効果トラ
ンジスタを得ることができる。
、ゲート電極の製法に写真製版技術を必要としないので
、ゲート電極の微細化を高精度に図ることができ、また
、ソース抵抗を低くしたままゲート・ドレイン耐圧も向
上でき、さらにはゲート電極4°とソー久電i6下のn
1層5との間に微小間隔を゛設けるようにしたので、両
者間のリークが防止できる極めて高性能な電界効果トラ
ンジスタを得ることができる。
なお、上記第1ないし第4の製造方法では、ゲート電極
4゛材料の高融点金属としてはWSiXを用いる場合に
ついて説明したが、これはWSIN、あるいはWNを使
用してもよく、この場合においても同様の効果を奏する
。
4゛材料の高融点金属としてはWSiXを用いる場合に
ついて説明したが、これはWSIN、あるいはWNを使
用してもよく、この場合においても同様の効果を奏する
。
また、上記第2.第3.第4の製造方法の一実施例では
、ゲート電FtA4”の側壁にそれぞれ形成した絶縁膜
を注入工程終了後に除去するようにしたが、これはその
まま残しておいてもよく、この場合においても上記実施
例と同様の効果を奏する。
、ゲート電FtA4”の側壁にそれぞれ形成した絶縁膜
を注入工程終了後に除去するようにしたが、これはその
まま残しておいてもよく、この場合においても上記実施
例と同様の効果を奏する。
以上のように、この発明によれば、半導体基板上に形成
された活性層上に被着して加工した絶縁膜を覆うように
高融点金属を半導体基板全面に被着し、その後、その高
融点金属が絶縁膜の側壁に残るように加工してゲート電
極としたので、ゲート電極形成に、写真製版によるバタ
ーニングを必要とせず、写真製版技術の精度でゲート長
が制限されることがなくなり、微細ゲートを有する電界
効果トランジスタを高精度に安定して形成することが可
能となる。
された活性層上に被着して加工した絶縁膜を覆うように
高融点金属を半導体基板全面に被着し、その後、その高
融点金属が絶縁膜の側壁に残るように加工してゲート電
極としたので、ゲート電極形成に、写真製版によるバタ
ーニングを必要とせず、写真製版技術の精度でゲート長
が制限されることがなくなり、微細ゲートを有する電界
効果トランジスタを高精度に安定して形成することが可
能となる。
また、ソース電極下は注入濃度の高いn+層、ドレイン
電極下はソース電極下よりも注入濃度の低いn′層に形
成するか、またはゲートのオフセット化を図り、ゲート
電極とソース電極下のn1層の距離°は従来どおり保持
し、ゲート電極とドレイン電極下のnI層との距離は両
者の間にn′層を介在させて長くするようにしたので、
ソース抵抗を低減できるとともにゲート・ドレイン耐圧
を向上できる効果がある。また、さらにはゲート電極と
ソース電極下のn1層の間に、ゲート電極とドレイン電
極下のn′層との間に設けたn′層よりも幅の狭いn′
層を介在させて微小間隔を設けた構造では、ゲート電極
とソース電極下のn9層との間で生じるリークを防止で
き、さらに高性能な電界効果トランジスタを得ることが
できる。
電極下はソース電極下よりも注入濃度の低いn′層に形
成するか、またはゲートのオフセット化を図り、ゲート
電極とソース電極下のn1層の距離°は従来どおり保持
し、ゲート電極とドレイン電極下のnI層との距離は両
者の間にn′層を介在させて長くするようにしたので、
ソース抵抗を低減できるとともにゲート・ドレイン耐圧
を向上できる効果がある。また、さらにはゲート電極と
ソース電極下のn1層の間に、ゲート電極とドレイン電
極下のn′層との間に設けたn′層よりも幅の狭いn′
層を介在させて微小間隔を設けた構造では、ゲート電極
とソース電極下のn9層との間で生じるリークを防止で
き、さらに高性能な電界効果トランジスタを得ることが
できる。
第1図はこの発明にかかる第1の半導体装置の製造方法
の一実施例による各主要工程の断面側面図、第2図はこ
の発明にかかる第2の半導体装置の製造方法の一実施例
による各主要工程の断面側面図〈第3図はこの発明にか
かる第3の半導体装置の製造方法の一実施例による各主
要工程の断面側面図、第4図はこの発明にかかる第4の
半導体装置の製造方法の一実施例による各主要工程の断
面側面図、第5図は従来の半導体装置の製造方法を示す
各主要工程の断面側面図である。 1は半絶縁性GaAs基板、2は活性層、3は310!
膜、4はタングステンシリサイド(WSt、)、4°は
WSl、4からなるゲート電極、5はn0層、6はソー
ス電極、7はドレイン電極、8はn′層、9は31.N
4膜、10°は5tO8膜、11はホトレジストである
。 なお図中同一符号は同−又は相当部分を示す。 f贋力?30As lj g:513N4# 5n″j 6:7−yi啄 7:メZりを争 第 図
の一実施例による各主要工程の断面側面図、第2図はこ
の発明にかかる第2の半導体装置の製造方法の一実施例
による各主要工程の断面側面図〈第3図はこの発明にか
かる第3の半導体装置の製造方法の一実施例による各主
要工程の断面側面図、第4図はこの発明にかかる第4の
半導体装置の製造方法の一実施例による各主要工程の断
面側面図、第5図は従来の半導体装置の製造方法を示す
各主要工程の断面側面図である。 1は半絶縁性GaAs基板、2は活性層、3は310!
膜、4はタングステンシリサイド(WSt、)、4°は
WSl、4からなるゲート電極、5はn0層、6はソー
ス電極、7はドレイン電極、8はn′層、9は31.N
4膜、10°は5tO8膜、11はホトレジストである
。 なお図中同一符号は同−又は相当部分を示す。 f贋力?30As lj g:513N4# 5n″j 6:7−yi啄 7:メZりを争 第 図
Claims (4)
- (1)半導体基板上に形成された活性層上に絶縁膜を被
着しパターニングする工程と、 高融点金属を半導体基板全面に被着し、前記絶縁膜の側
壁に残るように加工してゲート電極とする工程と、 前記絶縁膜と高融点金属をマスクとしてイオン注入によ
り高濃度ドーピング層を形成する工程と、前記絶縁膜を
除去し、前記高融点金属をマスクとしてイオン注入によ
り中間濃度ドーピング層を形成する工程と、 前記高濃度ドーピング層上にソース電極を形成するとと
もに、前記中間濃度ドーピング層上にドレイン電極を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 - (2)半導体基板上に形成された活性層上に第1の絶縁
膜を被着しパターニングする工程と、高融点金属を半導
体基板全面に被着し、前記第1の絶縁膜の側壁に残るよ
うに加工してゲート電極とする工程と、 前記第1の絶縁膜と前記高融点金属をマスクとしてイオ
ン注入により中間濃度ドーピング層を形成する工程と、 第2の絶縁膜を半導体基板全面に被着し、該第2の絶縁
膜を前記高融点金属の側壁に残るように加工する工程と
、 前記第1の絶縁膜を除去し、前記高数点金属と前記高融
点金属の側壁に残した第2の絶縁膜をマスクとしてイオ
ン注入により高濃度ドーピング層を形成する工程と、 前記中間濃度ドーピング層形成側の前記高濃度ドーピン
グ層上にドレイン電極を形成するとともに、その反対の
高濃度ドーピング層上にソース電極を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - (3)半導体基板上に形成された活性層上に第1の絶縁
膜を被着しパターニングする工程と、高融点金属を半導
体基板全面に被着し、該第2の絶縁膜を前記第1の絶縁
膜の側壁に残るように加工してゲート電極を形成する工
程と、 前記第1の絶縁膜を除去し、前記高融点金属をマスクと
してイオン注入により中間濃度ドーピング層を形成する
工程と、 前記ゲート電極の側壁に形成される膜厚が左右非対称と
なるように、第2の絶縁膜を半導体基板全面に被着する
工程と、 前記第2の絶縁膜をマスクとしてイオン注入により高濃
度ドーピング層を形成する工程と、幅の広い中間濃度ド
ーピング層が形成された側にドレイン電極を形成すると
ともにその反対側にソース電極を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。 - (4)半導体基板上に形成された活性層上に第1の絶縁
膜を被着しパターニングする工程と、高融点金属を半導
体基板全面に被着し、前記第1の絶縁膜の側壁に残るよ
うに加工してゲート電極を形成する工程と、 前記第1の絶縁膜を除去し、前記高融点金属をマスクと
してイオン注入により中間濃度ドーピング層を形成する
工程と、 第2の絶縁膜を半導体基板全面に被着し、前記高融点金
属の両側に左右非対称な形状に残すよう加工する工程と
、 前記高融点金属及びその両側に残した第2の絶縁膜をマ
スクとしてイオン注入により高濃度ドーピング層を形成
する工程と、 幅の広い中間濃度ドーピング層が形成された側にドレイ
ン電極を形成するとともにその反対側にソース電極を形
成する工程とを有することを特徴とする半導体装置の製
造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1093579A JP2553699B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置の製造方法 |
GB9007215A GB2230899B (en) | 1989-04-12 | 1990-03-30 | A production method of a semiconductor device |
US07/504,837 US5187112A (en) | 1989-04-12 | 1990-04-05 | Method for producing a semiconductor device |
FR9004662A FR2649535B1 (fr) | 1989-04-12 | 1990-04-11 | Procede de fabrication d'une grille en metal refractaire d'un transistor a effet de champ |
US07/953,049 US5250453A (en) | 1989-04-12 | 1992-09-29 | Production method of a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1093579A JP2553699B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02271538A true JPH02271538A (ja) | 1990-11-06 |
JP2553699B2 JP2553699B2 (ja) | 1996-11-13 |
Family
ID=14086183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1093579A Expired - Lifetime JP2553699B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5187112A (ja) |
JP (1) | JP2553699B2 (ja) |
FR (1) | FR2649535B1 (ja) |
GB (1) | GB2230899B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6060734A (en) * | 1997-06-16 | 2000-05-09 | Nec Corporation | MESfield effect transistor |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2786307B2 (ja) * | 1990-04-19 | 1998-08-13 | 三菱電機株式会社 | 電界効果トランジスタ及びその製造方法 |
JPH0475351A (ja) * | 1990-07-17 | 1992-03-10 | Mitsubishi Electric Corp | 化合物半導体装置の製造方法 |
US5773334A (en) * | 1994-09-26 | 1998-06-30 | Toyota Jidosha Kabushiki Kaisha | Method of manufacturing a semiconductor device |
JPH08139103A (ja) * | 1994-11-04 | 1996-05-31 | Toyota Motor Corp | 電界効果トランジスタおよびその製造方法 |
US6362058B1 (en) * | 1999-12-22 | 2002-03-26 | Texas Instruments Incorporated | Method for controlling an implant profile in the channel of a transistor |
US6753217B2 (en) | 2001-11-29 | 2004-06-22 | Thin Film Electronics Asa | Method for making self-registering non-lithographic transistors with ultrashort channel lengths |
US6724028B2 (en) | 2001-12-10 | 2004-04-20 | Hans Gude Gudesen | Matrix-addressable array of integrated transistor/memory structures |
KR100866260B1 (ko) | 2007-05-04 | 2008-10-31 | 재단법인서울대학교산학협력재단 | 비대칭 엘디디 모스펫의 제조방법 |
US20120309182A1 (en) * | 2011-05-31 | 2012-12-06 | Globalfoundries Inc. | Method of Forming Sidewall Spacers Having Different Widths Using a Non-Conformal Deposition Process |
CN103779196B (zh) | 2012-10-19 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN103811321B (zh) * | 2012-11-12 | 2017-04-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US9117926B2 (en) | 2012-11-12 | 2015-08-25 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor devices and methods for manufacturing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6070768A (ja) * | 1983-09-27 | 1985-04-22 | Toshiba Corp | 電界効果トランジスタの製造方法 |
JPS6233476A (ja) * | 1985-08-06 | 1987-02-13 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
JPH01251668A (ja) * | 1988-03-30 | 1989-10-06 | Nec Corp | 電界効果トランジスタの製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4358340A (en) * | 1980-07-14 | 1982-11-09 | Texas Instruments Incorporated | Submicron patterning without using submicron lithographic technique |
JPS59124172A (ja) * | 1982-12-30 | 1984-07-18 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | Fet製造方法 |
JPS6046074A (ja) * | 1983-08-24 | 1985-03-12 | Toshiba Corp | 電界効果トランジスタの製造方法 |
JPS6086866A (ja) * | 1983-10-19 | 1985-05-16 | Matsushita Electronics Corp | 電界効果トランジスタおよびその製造方法 |
JPS60137070A (ja) * | 1983-12-26 | 1985-07-20 | Toshiba Corp | 半導体装置の製造方法 |
US4855246A (en) * | 1984-08-27 | 1989-08-08 | International Business Machines Corporation | Fabrication of a gaas short channel lightly doped drain mesfet |
JPS6182482A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | GaAs電界効果トランジスタの製造方法 |
JPS6286869A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6286870A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2685149B2 (ja) * | 1988-04-11 | 1997-12-03 | 住友電気工業株式会社 | 電界効果トランジスタの製造方法 |
JPH022142A (ja) * | 1988-06-13 | 1990-01-08 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH0253632A (ja) * | 1988-08-12 | 1990-02-22 | Iseki & Co Ltd | エンジンのオイルフィルタ取付装置 |
JPH02253632A (ja) * | 1989-03-27 | 1990-10-12 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタの製造方法 |
-
1989
- 1989-04-12 JP JP1093579A patent/JP2553699B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-30 GB GB9007215A patent/GB2230899B/en not_active Expired - Fee Related
- 1990-04-05 US US07/504,837 patent/US5187112A/en not_active Expired - Lifetime
- 1990-04-11 FR FR9004662A patent/FR2649535B1/fr not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6070768A (ja) * | 1983-09-27 | 1985-04-22 | Toshiba Corp | 電界効果トランジスタの製造方法 |
JPS6233476A (ja) * | 1985-08-06 | 1987-02-13 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
JPH01251668A (ja) * | 1988-03-30 | 1989-10-06 | Nec Corp | 電界効果トランジスタの製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6060734A (en) * | 1997-06-16 | 2000-05-09 | Nec Corporation | MESfield effect transistor |
Also Published As
Publication number | Publication date |
---|---|
GB2230899B (en) | 1993-05-19 |
US5187112A (en) | 1993-02-16 |
JP2553699B2 (ja) | 1996-11-13 |
GB2230899A (en) | 1990-10-31 |
FR2649535B1 (fr) | 1995-11-24 |
GB9007215D0 (en) | 1990-05-30 |
FR2649535A1 (fr) | 1991-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02148738A (ja) | 電界効果トランジスタの製造方法 | |
JPH02271538A (ja) | 半導体装置の製造方法 | |
JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH03151645A (ja) | 化合物半導体装置の製造方法 | |
JPH02271537A (ja) | 半導体装置及びその製造方法 | |
US5250453A (en) | Production method of a semiconductor device | |
JPS6112079A (ja) | 半導体素子の製造方法 | |
JPS5852880A (ja) | 半導体素子の製造方法 | |
JPH04162635A (ja) | 半導体装置の製造方法 | |
JP3032458B2 (ja) | 電界効果トランジスタの製造方法 | |
JPS62115782A (ja) | 半導体装置の製造方法 | |
JPS6276780A (ja) | 半導体装置の製造方法 | |
JPH02271540A (ja) | 電界効果トランジスタの製造方法 | |
JPH02159734A (ja) | 電界効果トランジスタの製造方法 | |
JPH04199517A (ja) | 電界効果トランジスタの製造方法 | |
JPS61176162A (ja) | 電界効果半導体装置とその製造方法 | |
JPH01161873A (ja) | 半導体装置の製造方法 | |
JPS63306674A (ja) | 半導体装置の製造方法 | |
JPH0682688B2 (ja) | 電界効果トランジスタの製造方法 | |
JPH02181440A (ja) | 電界効果トランジスタの製造方法 | |
JPH0247839A (ja) | 電界効果トランジスタの製造方法 | |
JPS6260268A (ja) | 電界効果トランジスタの製造方法 | |
JPH06302621A (ja) | 半導体装置の製造方法 | |
JPS6284566A (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH04188635A (ja) | 半導体装置の製造方法 |