JP5121383B2 - 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 - Google Patents

微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP5121383B2
JP5121383B2 JP2007266078A JP2007266078A JP5121383B2 JP 5121383 B2 JP5121383 B2 JP 5121383B2 JP 2007266078 A JP2007266078 A JP 2007266078A JP 2007266078 A JP2007266078 A JP 2007266078A JP 5121383 B2 JP5121383 B2 JP 5121383B2
Authority
JP
Japan
Prior art keywords
hard mask
pattern
mask layer
forming
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007266078A
Other languages
English (en)
Other versions
JP2008103719A (ja
Inventor
次元 高
漢九 趙
廷林 南
起成 呂
俊洙 朴
芝英 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008103719A publication Critical patent/JP2008103719A/ja
Application granted granted Critical
Publication of JP5121383B2 publication Critical patent/JP5121383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Description

本発明は、ハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法に係り、特に、ダブルパターニング（ｄｏｕｂｌｅ ｐａｔｔｅｒｎｉｎｇ）工程を利用して既存の露光設備の解像限界を超える微細ピッチのハードマスクパターンを形成する方法及びそれを用いた半導体素子の微細パターン形成方法に関する。
高集積化された半導体素子の製造時に、パターン微細化が必須である。狭い面積に多くの素子を集積させるためには、個別素子の大きさを可能な限り小さく形成しなくてはならず、このために所望のパターンそれぞれの幅と前記パターン間の間隔との和であるピッチ（ｐｉｔｃｈ）を小さくしなくてはならない。最近、半導体素子のデザインルール（ｄｅｓｉｇｎ ｒｕｌｅ）が急減するにつれて、半導体素子の実現に必要なパターンを形成するためのフォトリソグラフィ工程において、解像限界によって微細ピッチを有するパターンを形成するには限界がある。特に、基板上に形成される単位素子を電気的に連結させるコンタクトを形成するために絶縁膜にコンタクトホールを形成するとき、狭い面積内に微細ピッチで密集して形成される複数のコンタクトホールを形成するためにフォトリソグラフィ工程を利用する場合、解像限界によって微細ピッチを有する所望のコンタクトホールパターンを形成するには限界がある。
前記のようなフォトリソグラフィ工程での解像限界を克服するために、ダブルパターニング（ｄｏｕｂｌｅ ｐａｔｔｅｒｎｉｎｇ）技術が提案された。通常のダブルパターニング技術では、まずフォトリソグラフィ工程を利用して所定ピッチで反復形成される中心パターンを形成した後、前記中心パターンの両側壁に各々スペーサを形成し、前記スペーサをハードマスクとして利用して被エッチング膜をパターニングする。しかし、このような方法で形成されたスペーサをハードマスクとして利用する場合、前記中心パターンの左、右側に各々形成される１対のスペーサで左、右側スペーサそれぞれの厚さが不均一になる。通常、左、右側のスペーサ厚さを均一にするために、所望の厚さ以上の厚さを有するスペーサを形成する。したがって、これをハードマスクとして使用した後、再び除去するには困難が伴う。また、スペーサ形態に形成されたハードマスクは１つのパターンを中心に前記パターンを包囲する形状を有する。したがって、前記スペーサを利用してラインパターンを実現しようとする場合、前記スペーサを個別ラインパターンに分離するための別途のトリミング工程が要求される。
また、今までは、コンタクトホールの形成のためのレイアウトの設計時に、コンタクトホールの寸法自体で設計することではなく、前記コンタクトホールを限定する周囲パターンの寸法を設計し、前記周囲パターンの設計寸法についての寸法精度を評価することによって、間接的に前記コンタクトホールの寸法精度を評価した。その結果、素子に実現されるコンタクトホールの寸法精度が前記周囲パターンの精度に依存し、前記周囲パターンで寸法誤差が発生すれば、場合によって、実現されるコンタクトホールパターンでは、前記周囲パターンの寸法誤差の２倍の誤差が発生する結果をもたらす。
したがって、所望の寸法精度を有する最終コンタクトホールパターンを実現するために、レイアウト設計による周囲パターン寸法の誤差限界及びＣＤ均一度（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ ｕｎｉｆｏｒｍｉｔｙ）を非常に厳格に制御する必要がある。しかし、デザインルールが３０ｎｍまたはそれ以下である微細パターンを実現しなくてはならない、高集積半導体素子の製造時には、ＣＤ均一度を所望のレベルに制御するには限界があり、これを充足できなければ、製品不良が多発して生産性が低下する原因となる。
本発明の目的は、前記問題点を解決するためのものであって、フォトリソグラフィ工程での解像限界を超える微細ピッチのパターンの実現において、エッチングマスクとして使われうる微細ピッチのハードマスクパターンの形成方法を提供することである。
本発明の他の目的は、フォトリソグラフィ工程での解像限界を超える微細ピッチのパターン形成において、多様なパターンを優秀なＣＤ均一度で形成しうる半導体素子の微細パターン形成方法を提供することである。
前記目的を達成するための本発明によるハードマスクパターンの形成方法では、基板上に第１ハードマスク層を形成する。前記第１ハードマスク層上に第１ピッチで反復形成される複数の第１犠牲パターンを形成する。前記複数の第１犠牲パターンのうち相互隣接した２個の第１犠牲パターン間にリセスが形成された上面を有する第２ハードマスク層を前記第１犠牲パターン及び前記第１ハードマスク層上に形成する。前記第２ハードマスク層上で前記リセス内に第２犠牲パターンを形成する。前記第１犠牲パターンの上面が露出されるように前記第２ハードマスク層の一部を除去する。前記第１犠牲パターン及び第２犠牲パターンを除去する。前記第２ハードマスク層の上部をエッチングマスクとして前記第２ハードマスク層及び第１ハードマスク層をエッチングして前記基板上に前記第１ハードマスク層及び第２ハードマスク層の残留部分からなるハードマスクパターンを形成する。
前記第１ハードマスク層及び第２ハードマスク層は、前記第１犠牲パターン及び前記第２犠牲パターンとは相異なるエッチング特性を有する物質からなる。
前記第１犠牲パターン及び第２犠牲パターンは互いに同じ水平面上に形成しうる。
本発明によるハードマスクパターンの形成方法において、前記複数の第１犠牲パターンを形成した後、前記第２ハードマスク層を形成する前に前記第１犠牲パターンの間で露出される前記第１ハードマスク層をその上面から第１厚さほど除去して前記第１ハードマスク層の上面に低い表面部を形成する段階をさらに含みうる。この場合、前記第２ハードマスク層は、前記第１犠牲パターンと前記低い表面部とを各々前記第１厚さに均一に覆うように形成しうる。
前記第２ハードマスク層の一部を除去するためにウェットまたはドライエッチング方法を利用しうる。
前記他の目的を達成するための本発明の第１態様による半導体素子の微細パターン形成方法では、基板上の被エッチング膜上に第１ハードマスク層を形成する。前記第１ハードマスク層上に第１ピッチで反復形成される複数の第１犠牲パターンを形成する。前記複数の第１犠牲パターンのうち相互隣接した２個の第１犠牲パターン間にリセスの形成された上面を有する第２ハードマスク層を前記第１犠牲パターン及び前記第１ハードマスク層上に形成する。前記第２ハードマスク層上で前記リセス内に第２犠牲パターンを形成する。前記第１犠牲パターンの上面が露出されるように前記第２ハードマスク層の一部を除去する。前記第１犠牲パターン及び第２犠牲パターンを除去する。前記第２ハードマスク層の上部をエッチングマスクとして利用して前記第２ハードマスク層及び第１ハードマスク層をエッチングして前記第１ハードマスク層及び第２ハードマスク層の残留部分からなる複数のハードマスクパターンを形成する。前記複数のハードマスクパターンをエッチングマスクとして利用して前記被エッチング膜をエッチングして前記第１ピッチの１／２のピッチで反復形成される複数の微細パターンを形成する。
本発明の第１態様による半導体素子の微細パターン形成方法において、前記第１ハードマスク層及び前記第２ハードマスク層は酸化膜からなりうる。この場合、前記第１ハードマスク層を形成する前に、前記被エッチング膜上に窒化膜を形成する段階をさらに含みううる。また、前記複数の微細パターンを形成する段階は、前記複数のハードマスクパターンをエッチングマスクとして用いて前記窒化膜をエッチングして前記被エッチング膜上に窒化膜パターンを形成する段階と、前記窒化膜パターンをエッチングマスクとして利用して前記被エッチング膜をエッチングして前記複数の微細パターンを形成する段階と、を含みうる。
また、本発明の第１態様による半導体素子の微細パターン形成方法において、前記被エッチング膜をエッチングした後、前記窒化膜パターンをエッチングマスクとして利用して前記基板をエッチングし、前記基板にトレンチを形成する段階と、前記トレンチ内部を絶縁膜で充填して素子分離領域を形成する段階と、をさらに含みうる。
本発明の第１態様による半導体素子の微細パターン形成方法において、前記複数の微細パターンは所定ピッチで反復配置されるコンタクトホールパターンを構成しうる。前記コンタクトホールパターンを形成するために、前記複数のハードマスクパターンを形成した後、被エッチング膜をエッチングする前に、前記複数のハードマスクパターンのうちの一部と前記被エッチング膜の所定領域を露出させる開口が形成されているマスクパターンとを前記複数のハードマスクパターン及び前記被エッチング膜上に形成する。前記マスクパターンの開口を通じて露出されるハードマスクパターンと前記マスクパターンをエッチングマスクとして利用して、前記開口を通じて露出される被エッチング膜をエッチングしてコンタクトホールを形成する。前記マスクパターンの開口は、前記ハードマスクパターンの延長方向に第１幅ほど前記ハードマスクパターンを露出させるように形成しうる。そして、前記開口の第１幅により前記コンタクトホールの長軸方向の幅が決定されうる。
また、前記他の目的を達成するために、本発明の第２態様による半導体素子の微細パターン形成方法では、基板上の絶縁膜上に第１膜及び第１ハードマスク層を形成する。前記第１ハードマスク層上に第１ピッチで反復形成される複数の第１犠牲パターンを形成する。前記複数の第１犠牲パターンのうち相互隣接した２個の第１犠牲パターン間にリセスの形成された上面を有する第２ハードマスク層を前記第１犠牲パターン及び前記第１ハードマスク層上に形成する。前記第２ハードマスク層上で前記リセス内に第２犠牲パターンを形成する。前記第１犠牲パターンの上面が露出されるように前記第２ハードマスク層の一部を除去して前記第２ハードマスク層の上部に複数の突出部を形成する。前記第１犠牲パターン及び第２犠牲パターンを除去して前記第２ハードマスク層の突出部側壁を露出させる。前記第１ハードマスク層の一部と前記第２ハードマスク層の一部とを露出させる開口が形成されているマスクパターンを前記第１ハードマスク層及び前記第２ハードマスク層上に形成する。前記マスクパターンと前記第２ハードマスク層の突出部をエッチングマスクとして利用して前記第２ハードマスク層及び第１ハードマスク層をエッチングして前記第１ハードマスク層及び第２ハードマスク層の残留部分からなる複数のハードマスクパターンを形成する。前記マスクパターンと前記複数のハードマスクパターンをエッチングマスクとして利用して前記第１膜をエッチングして複数の第１膜パターンを形成する。前記マスクパターンと前記第１膜パターンをエッチングマスクとして利用して前記絶縁膜をエッチングして複数のコンタクトホールを形成する。
前記第２ハードマスク層の上部の突出部は、所定方向に延びるラインパターン形状を有することができる。そして、前記マスクパターンの開口は、前記突出部の延長方向に第１幅ほど前記第２ハードマスクパターンを露出させるように形成されうる。前記開口の第１幅により前記コンタクトホールの長軸方向の幅が決定されうる。
本発明によれば、微細ピッチで反復形成される複数のコンタクトホールを形成するためのハードマスクを形成するに当って、フォトリソグラフィ工程により、先に形成される第１犠牲パターンと、前記第１犠牲パターンによりセルフアラインされる第２犠牲パターンの形成される位置が、最終的に実現しようとするコンタクトホールの位置となるので、コンタクトホールの形成のためのレイアウトの設計時、所望のコンタクトホールの寸法自体でレイアウトを設計しうる。したがって、コンタクトホールのＣＤ均一度が、周囲パターンの設計寸法に対する寸法精度によって不良になることを防止し、半導体素子の製造に必要なレイアウト設計が容易となる。また、本発明によるハードマスクパターンの形成方法では、微細ピッチで反復形成されるハードマスクパターンが同時に形成されるので、前記ハードマスクパターンのうち、相互隣接したパターンが時差をおいて各々異なる工程を通じて形成される場合に比べてハードマスクパターンの全体的なＣＤ均一度を向上させうる。
（発明の効果）
本発明によるハードマスクパターンの形成方法では、ダブルパターニング工程を利用してフォトリソグラフィ工程での解像限界を超える微細ピッチで反復形成される微細パターンを優秀なＣＤ均一度で形成しうる。特に、微細ピッチで反復形成される複数のコンタクトホールを形成するためのハードマスクを形成するに当って、フォトリソグラフィ工程により、先に形成される第１犠牲パターンと、前記第１犠牲パターンによりセルフアラインされる第２犠牲パターンの形成される位置が最終的に実現しようとするコンタクトホールの位置となるので、コンタクトホールの形成のためのレイアウトの設計時、所望のコンタクトホールの寸法自体でレイアウトを設計しうる。したがって、コンタクトホールのＣＤ均一度が周囲パターンの設計寸法に対する寸法精度によって不良になることを防止でき、半導体素子の製造に必要なレイアウト設計が容易になる。また、本発明によるハードマスクパターンの形成方法では、微細ピッチで反復形成されるハードマスクパターンが同時に形成されるので、前記ハードマスクパターンのうち、相互隣接したパターンが時差をおいて各々異なる工程を通じて形成される場合に比べて、ハードマスクパターンの全体的なＣＤ均一度を向上させうる。
以下、本発明の望ましい実施形態について添付図面に基づいて詳細に説明する。
（第１実施形態）
本発明の望ましい第１実施形態による微細ピッチのハードマスクパターンを形成する方法を、図１Ａから図１Ｈに示す工程順序によって説明する。
図１Ａを参照すれば、基板１０上に第１ハードマスク層２０を形成する。そして、通常のフォトリソグラフィ工程を用いて第１ハードマスク層２０上に複数の第１犠牲パターン３０を形成する。
第１犠牲パターン３０は、最終的に形成しようとするハードマスクパターンのピッチＰより２倍大きい第１ピッチ２Ｐを有するように形成される。第１犠牲パターン３０の第１幅Ｗ1は、第１ピッチ２Ｐの１／４の値を有するように設計されうる。第１犠牲パターン３０は、例えば、基板１０上で第１ピッチ２Ｐで所定の方向に反復形成される複数のラインパターンからなりうる。
第１ハードマスク層２０は、被エッチング膜の材料及び所望のパターンの用途によって多様な物質からなりうる。例えば、基板１０に活性領域を定義するためのトレンチを形成しようとする場合、ハードマスク層２０は酸化膜、窒化膜、またはこれらの組合わせからなりうる。または、基板１０上の被エッチング膜（図示せず）が絶縁膜または導電膜である場合、前記被エッチング膜材料によってエッチング選択比を提供しうる物質からなりうる。
第１ハードマスク層２０及び第１犠牲パターン３０は、各々エッチング特性が相異なる物質、すなわち、所定のエッチング条件に対して相異なるエッチング選択比を有する物質からなる。例えば、第１ハードマスク層２０は、熱酸化膜、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）酸化膜、ＵＳＧ膜（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ ｆｉｌｍ）及びＨＤＰ酸化膜（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｏｘｉｄｅ ｆｉｌｍ）からなる群から選択される少なくとも１つの酸化膜からなりうる。または、第１ハードマスク層２０は、窒化膜、例えば、ＳｉＯＮ、ＳｉＮ、ＳｉＢＮ及びＢＮからなる群から選択される少なくとも１つの膜からなることもある。または、ハードマスク層２０は、前記例示された窒化膜のうちから選択される１つの窒化膜と前記例示された酸化膜のうちから選択される１つの酸化膜との積層構造からなることもある。または、第１ハードマスク層２０は、ポリシリコン膜からなることもある。
第１ハードマスク層２０が酸化膜または窒化膜で形成された場合、第１犠牲パターン３０は、ポリシリコン膜からなりうる。または、第１ハードマスク層２０が窒化膜からなる場合、第１犠牲パターン３０は平坦度特性の優秀な酸化膜、例えば、ＳＯＧ膜（ｓｉｌｉｃｏｎｏｎ ｇｌａｓｓ ｆｉｌｍ）またはＦＯＸ膜（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ ｆｉｌｍ）からなりうる。第１犠牲パターン３０の構成材料は、第１ハードマスク層２０の材料及び基板１０に形成された被エッチング膜（図示せず）の材料を考慮して決定しうる。
図１Ｂを参照すれば、複数の第１犠牲パターン３０の間で露出される第１ハードマスク層２０をその上面から第１厚さｄほど除去して第１ハードマスク層３０の低い表面部２０ａを形成する。望ましくは、第１厚さｄは、第１犠牲パターン３０の第１幅Ｗ1と同じ寸法を有するようにする。
第１ハードマスク層２０の上面に低い表面部２０ａを形成するためにドライエッチング工程を行なえる、例えば、図１Ａを参照して説明した第１犠牲パターン３０の形成工程で、第１犠牲パターン３０の形成のためのドライエッチング工程時に第１犠牲パターン３０が形成された後、連続して過度エッチングを行なって低い表面部２０ａを形成させうる。他の方法として、低い表面部２０ａを形成するための別途のドライエッチング工程をも行なえる。
図１Ｃを参照すれば、第１ハードマスク層２０及び第１犠牲パターン３０上に第２ハードマスク層４０を形成する。第２ハードマスク層４０は、複数の第１犠牲パターン３０のうち相互隣接した２個の第１犠牲パターン３０の間で第２幅Ｗ2のリセス４２が形成された上面を有する。第２幅Ｗ2が第１ピッチ２Ｐの１／４の値を有するように第２ハードマスク層４０の厚さを決定しうる。望ましくは、第２ハードマスク層４０のうち、第１犠牲パターン３０の両側壁上に形成される部分の厚さ、すなわち、第３幅Ｗ3が第１ピッチ２Ｐの１／４の値を有するように設計されうる。
第２ハードマスク層４０は、第１犠牲パターン３０の上面及び両側壁と、第１ハードマスク層２０の低い表面部２０ａを各々均一な厚さに覆うように形成しうる。望ましくは、第２ハードマスク層４０は、第１犠牲パターン３０の上面及び両側壁と第１ハードマスク層２０に形成された低い表面部２０ａを各々第１厚さｄと同じ厚さに均一に覆うように形成される。また望ましくは、第２ハードマスク層４０により限定されるリセス４２の第２幅Ｗ2が第１犠牲パターン３０の第１幅Ｗ1と同じ寸法を有するように第２ハードマスク層４０の厚さを決定する。
第２ハードマスク層４０は、第１ハードマスク層２０と類似したエッチング特性を有する物質からなりうる。例えば、第２ハードマスク層４０は、第１ハードマスク層２０の構成物質と同じ物質からなりうる。または、第２ハードマスク層４０は、第１ハードマスク層２０とエッチング特性は類似しているが、相異なる物質からなりうる。例えば、第１ハードマスク層２０及び第２ハードマスク層４０は、各々酸化膜からなりうる。望ましくは、第２ハードマスク層４０は、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）方法によって形成された酸化膜からなる。または、第１犠牲パターン３０がポリシリコン膜または酸化膜で形成された場合、第２ハードマスク層４０は、ＡＬＤ方法によって形成された窒化膜からなりうる。または、第１犠牲パターン３０がポリシリコン膜または窒化膜で形成された場合、第２ハードマスク層４０は、ＡＬＤ方法によって形成された酸化膜で形成されうる。または、第１犠牲パターン３０が酸化膜または窒化膜で形成された場合、第２ハードマスク層４０はＡＬＤ方法によって形成されたポリシリコン膜で形成されうる。
図１Ｄを参照すれば、第２ハードマスク層４０が形成された基板１０上に第２犠牲膜５０を形成する。第２犠牲膜５０は、第１犠牲パターン３０とエッチング特性が同一であるか、類似した物質からなりうる。例えば、第２ハードマスク層４０が酸化膜または窒化膜からなる場合、第２犠牲膜５０は、ポリシリコン膜からなりうる。
第２犠牲膜５０を形成することによって、リセス４２は、第２犠牲膜５０で完全に充填される。第２ハードマスク層４０の厚さ、すなわち、第３幅Ｗ3が第１ピッチ２Ｐの１／４の値を有する場合、第２犠牲層５０のうち、リセス４２内に充填された部分の幅Ｗ4は、第２幅Ｗ2と同一に第１ピッチ２Ｐの１／４の値を有する。
図１Ｅを参照すれば、第２ハードマスク層４０の上面が一部露出されるまで、第２犠牲膜５０の一部を除去してリセス４２内に第２犠牲パターン５０ａを形成する。その結果、得られる複数の第２犠牲パターン５０ａのうち、隣接した２つの第２犠牲パターン５０ａの間には第１犠牲パターン３０を覆っている第２ハードマスク層４０の上面が露出されている。
第２犠牲膜５０の一部を除去するためにウェットエッチング方法を利用しうる。
例えば、第２犠牲パターン５０ａは、第１犠牲パターン３０の延長方向と同じ方向に延びる複数のラインパターンを形成しうる。リセス４２内に残っている第２犠牲パターン５０ａは、第１犠牲パターン３０とほぼ同じ水平面上に位置する。
図１Ｆを参照すれば、第２ハードマスク層４０の一部、すなわち、第２ハードマスク層４０のうち、第１犠牲パターン３０の上面を覆っている部分を除去して第１犠牲パターン３０の上面を露出させる。その結果、基板１０上で第１犠牲パターン３０の上面及び第２犠牲パターン５０ａの上面が同時に露出される。そして、第２ハードマスク層４０の上部には、第１ピッチ２Ｐの１／２の第２ピッチＰで反復形成される突出部が形成される。前記突出部は、第１犠牲パターン３０と類似して、第２ピッチＰで所定方向に反復形成される複数のラインパターンの形状を有することができる。
第２ハードマスク層４０の一部を除去して第１犠牲パターン３０の上面を露出させるためにウェットエッチング方法を利用しうる。例えば、第２ハードマスク層４０が酸化膜からなり、第１犠牲パターン３０及び第２犠牲パターン５０ａがポリシリコンからなる場合、第１犠牲パターン３０及び第２犠牲パターン５０ａに対して比較的高いエッチング選択比で第２ハードマスク層５０のみを選択的に除去するために、フッ素（Ｆ）を含有するエッチング液を使用しうる。例えば、前記エッチング液は、ＤＨＦ（ｄｉｌｕｔｅｄ ＨＦ）、ＮＨ4Ｆ、またはこれらの組合わせからなりうる。特に望ましくは、前記エッチング液は、純水とＨＦとが５０：１の体積比で混合されたＤＨＦからなりうる。
また、第２ハードマスク層４０の一部を除去して、第１犠牲パターン３０の上面を露出させるために、ドライエッチング方法を用いることもできる。例えば、第２ハードマスク層４０が酸化膜からなり、第１犠牲パターン３０及び第２犠牲パターン５０ａがポリシリコンからなる場合、第１犠牲パターン３０及び第２犠牲パターン５０ａに対して比較的高いエッチング選択比で第２ハードマスク層５０のみを選択的に除去するためにフッ素を含有するエッチングガスを利用するドライエッチング工程を行なえる。例えば、前記エッチングガスとしてＣｘＦｙ（ｘ及びｙは、各々１から１０の整数）を使用しうる。または、前記エッチングガスとしてＣｘＦｙ及びＯ2の混合ガス、またはＣｘＦｙ、Ｏ2及びＡｒの混合ガスを使用しうる。前記ＣｘＦｙガスとして、例えば、Ｃ3Ｆ6、Ｃ4Ｆ6、Ｃ4Ｆ8、またはＣ5Ｆ8を使用しうる。
また、第１犠牲パターン３０の上面を露出させるために第２ハードマスク層４０の一部をドライエッチング方法で除去するとき、エッチングチャンバ内で前記例示されたエッチングガスのプラズマを発生させ、前記プラズマ雰囲気でエッチングを行なえる。または、場合によって前記エッチングチャンバ内でプラズマを発生させずに、イオンエネルギーのない状態で前記例示されたエッチングガス雰囲気でエッチングを行なえる。
図１Ｇを参照すれば、第１犠牲パターン３０及び第２犠牲パターン５０ａを完全に除去する。このために、ウェットエッチングまたはドライエッチング方法を利用しうる。
第１犠牲パターン３０及び第２犠牲パターン５０ａが各々ポリシリコンからなる場合、これらをウェットエッチング方法で除去するために、ＮＨ４ＯＨを含むエッチング液を使用しうる。例えば、ＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏが４：１：９５の体積比で混合されたエッチング液を使用しうる。
第１犠牲パターン３０及び第２犠牲パターン５０ａをドライエッチング方法で除去する場合、ＣＦ4を含むエッチングガスを使用する等方性ＣＤＥ（ｃｈｅｍｉｃａｌ ｄｒｙ ｅｔｃｈ）工程を利用しうる。例えば、ＣＦ4及びＯ2の混合ガス、またはＣＦ4、Ｏ2、Ｎ2及びＨＦの混合ガスを使用するＣＤＥ工程を利用しうる。
第１犠牲パターン３０及び第２犠牲パターン５０ａが除去された後、基板１０上には、第１ハードマスク層２０及び第２ハードマスク層４０が残る。そして、第２ハードマスク層４０の上部では、第２ピッチＰで反復形成される突出部の側壁が露出される。
図１Ｈを参照すれば、第２ハードマスク層４０及び第１ハードマスク層２０を順次に異方性ドライエッチング方法によりエッチバックする。すなわち、第２ハードマスク層４０の上部に形成された突出部をエッチングマスクとして利用して第２ハードマスク層４０及び第１ハードマスク層２０を順次に異方性ドライエッチングして第１ハードマスク層２０及び第２ハードマスク層４０の残留部分からなるハードマスクパターン６０を形成する。
ハードマスクパターン６０は、第１ピッチ２Ｐの１／４の第３幅Ｗ3を有しうる。ハードマスクパターン６０は、第１ピッチ２Ｐの１／２の微細なピッチＰで反復形成される構造を有する。
（第２実施形態）
本発明の望ましい第２実施形態による微細ピッチのハードマスクパターンの形成方法を用いて半導体素子の微細パターンを形成する方法の例を、図２Ａから図２Ｆに示す工程順序によって説明する。本例では、本発明による方法により形成されるハードマスクパターンを利用して半導体基板に素子分離領域を形成する過程を説明する。
図２Ａから図２Ｆにおいて、図１Ａから図１Ｈと同じ参照符号は同一部材を表す。
図２Ａを参照すれば、半導体基板１００上にパッド酸化膜１１０を形成する。そして、パッド酸化膜１１０上に窒化膜１２２を形成する。
次いで、図１Ａを参照して説明した第１ハードマスク層２０及び第１犠牲パターン３０の形成方法と同じ方法で窒化膜１２２上に第１ハードマスク層２０及び第１犠牲パターン３０を形成する。
図２Ｂを参照すれば、図１Ｂから図１Ｇを参照して説明したような方法で窒化膜１２２上に第２ハードマスク層４０を形成する。
図２Ｃを参照すれば、図１Ｈを参照して説明したような方法で第２ハードマスク層４０の上部に形成された突出部をエッチングマスクとして利用して第２ハードマスク層４０及び第１ハードマスク層２０を順次に異方性ドライエッチングし、窒化膜１２２上に第１ハードマスク層２０及び第２ハードマスク層４０の残留部分からなるハードマスクパターン６０を形成する。
図２Ｄを参照すれば、ハードマスクパターン６０をエッチングマスクとして使用して窒化膜１２２を異方性ドライエッチングして窒化膜パターン１２２ａを形成する。図２Ｄには、窒化膜パターン１２２ａ上にハードマスクパターン６０が残っていないと図示されている。しかし、場合によって、窒化膜パターン１２２ａが形成された後、窒化膜パターン１２２ａの上面にハードマスクパターン６０が一部残留されることもある。
窒化膜パターン１２２ａは、第１ピッチ２Ｐの１／２の微細なピッチＰで反復形成される構造を有する。
図２Ｅを参照すれば、窒化膜パターン１２２ａをエッチングマスクとしてパッド酸化膜１１０及び半導体基板１００を異方性ドライエッチングして前記基板にトレンチ１６０を形成する。
図２Ｆを参照すれば、トレンチ１６０の内部及び窒化膜パターン１２２ａ上に絶縁物質を蒸着した後、窒化膜パターン１２２ａが露出されるまで、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）工程により平坦化する方法でトレンチ１６０内に絶縁膜１７０を充填して素子分離領域を形成する。
図２Ａから図２Ｆを参照して説明した方法のように本発明による方法により形成されたハードマスクパターン６０及び窒化膜パターン１２２ａを各々エッチングマスクとして利用して、半導体基板１００にトレンチ１６０を形成する方法で素子分離領域を形成することによって、通常のフォトリソグラフィ工程で実現しうるピッチの１／２の微細ピッチで反復的に形成される素子分離用パターンを形成することが可能となり、フォトリソグラフィ工程での解像限界を超える微細ピッチで反復形成される微細な素子分離領域を容易に実現しうる。
（第３実施形態）
次いで、本発明の望ましい第３実施形態によるハードマスクパターンの形成方法を用いて半導体素子の微細パターンを形成する方法の例を説明する。
図３は、本発明による方法によって形成されたハードマスクパターンを利用して実現しようとする複数のコンタクトホールパターン２５０のレイアウトである。
図３で、形成しようとする複数のコンタクトホールパターン２５０が各々第１ピッチＰｈで反復配置されている。
図３のレイアウトによるコンタクトホールパターン２５０を形成するための本発明の第３実施形態を、図４Ａ及び図４Ｂから図７Ａ及び図７Ｂに示す工程順序によって説明する。ここで、図４Ａ、図５Ａ、図６Ａ及び図７Ａは、本発明による微細パターン形成方法による各工程段階で構造物の上面構造を示す平面図であり、図４Ｂ、図５Ｂ、図６Ｂ及び図７Ｂは、各々図４Ａ、図５Ａ、図６Ａ及び図７Ａの断面図である。
図４Ａ及び図４Ｂから図７Ａ及び図７Ｂにおいて、図１Ａから図１Ｈ及び図２Ａから図２Ｆと同じ参照符号は同一部材を表す。
図４Ａ及び図４ＡのＩＶｂ−ＩＶｂ’線の断面図である図４Ｂを参照すれば、半導体基板２００上に層間絶縁膜２１０を形成する。そして、本発明によるハードマスクパターンの形成方法によって層間絶縁膜２１０上にラインアンドスペースパターン形状のハードマスクパターン２２０を形成する。ハードマスクパターン２２０は、図１Ａから図１Ｈを参照して説明したハードマスクパターン６０の形成工程と同じ工程、または図２Ａから図２Ｄを参照して説明したようにハードマスクパターン６０をエッチングマスクとして利用して形成した窒化膜パターン１２２ａの形成工程と同じ工程により形成されうる。
例えば、層間絶縁膜２１０は、酸化膜からなりうる。この場合、ハードマスクパターン６０は、窒化膜からなることが望ましい。
ハードマスクパターン２２０は、図３に示した複数のコンタクトホールパターン２５０のピッチＰhと同じピッチＰsに形成する。ここで、ハードマスクパターン２２０間のスペース２２４の幅Ｗｓは、図１Ｂを参照して説明した方法により形成される第１犠牲パターン３０の幅Ｗ1と、図１Ｅを参照して説明した方法により形成される第２犠牲パターン５０ａの幅Ｗ4により決定されるものである。第１犠牲パターン３０の幅Ｗ1は、第１犠牲パターン３０の形成のためのフォトリソグラフィ工程時に利用されるレイアウト設計によって決定され、第２犠牲パターン５０ａの幅Ｗ4は、第１犠牲パターン３０の幅Ｗ1の寸法均一度に依存するので、ハードマスクパターン２２０間のスペース２２４の幅Ｗsは、第１犠牲パターン３０の幅Ｗ1の寸法均一度とほぼ類似した程度の均一度を有する。第１犠牲パターン３０の幅Ｗ1及び第２犠牲パターン５０ａの幅Ｗ4は、図３に示した最終的に実現しようとするコンタクトホールパターン２５０の短縮方向幅Ｗxの寸法で設計されるので、コンタクトホールパターン２５０の短縮方向幅Ｗx及びピッチＰhは、ハードマスクパターン２２０間のスペース２２４の幅Ｗs及びピッチＰsに対応する値を有する。すなわち、第１犠牲パターン３０の幅Ｗ1により、図３に示した所望のコンタクトホールパターン２５０の短縮方向の幅Ｗxが決定されるものである。
したがって、コンタクトホールパターン２５０の短縮方向幅Ｗx及びピッチＰhは、意図した設計値から誤差がほとんどなく、これらの間に誤差が発生するとしても、その誤差範囲を最小化させうる。
図５Ａ及び図５ＡのＶｂ−Ｖｂ’線の断面図である図５Ｂを参照すれば、ハードマスクパターン２２０が形成された結果物を覆うマスクパターン２３０を形成する。
マスクパターン２３０には、層間絶縁膜２１０のうち、図３のレイアウトによるコンタクトホール形成予定領域Ａを露出させる開口２３０ａが形成されている。開口２３０ａを通じて層間絶縁膜２１０のうち、コンタクトホール形成予定領域及びその上を覆っているハードマスクパターン２２０の一部が露出される。開口２３０ａは、ハードマスクパターン２２０の延長方向に開口２３０ａの短縮方向の幅Ｗmほどハードマスクパターン２２０を露出させる。開口２３０ａの短縮方向の幅Ｗmにより、図３に示した所望のコンタクトホールパターン２５０の長軸方向の幅Ｗyが決定される。
マスクパターン２３０は、通常のフォトレジスト物質からなりうる。または、マスクパターン２３０は、ＳＯＣ膜（ｓｐｉｎ ｏｎ ｃａｒｂｏｎ ｆｉｌｍ）、ＳｉＡＲＣ膜（ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ ｆｉｌｍ）、及びフォトレジスト層が順次に積層された３層構造の積層膜、またはＳＯＣ膜、ＳｉＡＲＣ膜、有機ＡＲＣ膜、及びフォトレジスト層が順次に積層された４層構造の積層膜からなりうる。
図６Ａ及び図６ＡのＶＩｂ−ＶＩｂ’線の断面図である図６Ｂを参照すれば、マスクパターン２３０と、マスクパターン２３０に形成された開口２３０ａを通じて露出されるハードマスクパターン２２０を各々エッチングマスクとして使用して層間絶縁膜２１０を異方性ドライエッチングしてコンタクトホール２１０ｈが形成された層間絶縁膜パターン２１０ａを形成する。層間絶縁膜パターン２１０ａのコンタクトホール２１０ｈを通じて半導体基板２００の上面が露出される。
図７Ａ及び図７ＡのＶＩＩｂ−ＶＩＩｂ’線の断面図である図７Ｂを参照すれば、層間絶縁膜パターン２１０ａ上に残っているハードマスクパターン２２０及びマスクパターン２３０を除去する。
層間絶縁膜パターン２１０ａに形成されたコンタクトホール２１０ｈは、半導体基板２００の活性領域（図示せず）または導電層（図示せず）を露出させるＤＣコンタクトホール（ｄｉｒｅｃｔ ｃｏｎｔａｃｔ ｈｏｌｅ）、ＢＣコンタクトホール（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ ｈｏｌｅ）、またはビア（ｖｉａ）コンタクトホールを構成しうる。
図４Ａ及び図４Ｂから図７Ａ及び図７Ｂを参照して説明した方法のように半導体基板２００上に本発明による方法により形成されたハードマスクパターン２２０をエッチングマスクとして利用して層間絶縁膜２１０にコンタクトホール２１０ｈを形成することによって、通常のフォトリソグラフィ工程で実現しうるピッチの１／２の微細ピッチで反復的に形成されるフィーチャーサイズ（ｆｅａｔｕｒｅ ｓｉｚｅ）以下の微細コンタクトホールを形成しうる。
図８Ａから図８Ｆは、図３のレイアウトによるコンタクトホールパターン２５０を形成するための第４実施形態を説明するために工程順序によって示す断面図である。
図８Ａから図８Ｆにおいて、図１Ａから図１Ｈ、図２Ａから図２Ｆ、そして図４Ａから図７Ａのような参照符号は同一部材を表す。
図８Ａを参照すれば、半導体基板２００上に層間絶縁膜２１０を形成する。そして、層間絶縁膜２１０上に窒化膜１２２を形成する。
次いで、図１Ｂから図１Ｇを参照して説明したような方法で窒化膜１２２上に第１ハードマスク層２０及び第２ハードマスク層４０を形成する。第２ハードマスク層４０の上部には、第２ピッチＰで反復形成される突出部が形成されており、前記突出部は、所定方向に反復形成される複数のラインパターンの形状を有する。
図８Ｂを参照すれば、図５Ａ及び図５Ｂを参照して説明したような方法で第１ハードマスク層２０及び第２ハードマスク層４０上にマスクパターン２３０を形成する。マスクパターン２３０に関する詳細な事項は、図５Ａ及び図５Ｂの説明と同様である。但し、マスクパターン２３０の開口２３０ａを通じて第１ハードマスク層２０及び第２ハードマスク層４０が露出される。開口２３０ａの短縮方向の幅Ｗm（図５Ａ参照）により図３に示した所望のコンタクトホールパターン２５０の長軸方向の幅Ｗyが決定される。
図８Ｃを参照すれば、マスクパターン２３０と第２ハードマスク層４０の上部に形成された突出部を各々エッチングマスクとして利用して、第２ハードマスク層４０及び第１ハードマスク層２０を順に異方性ドライエッチングし、開口２３０ａによりオープンされる領域でのみ窒化膜１２２上に第１ハードマスク層２０及び第２ハードマスク層４０の残留部分からなる複数のハードマスクパターン６０を形成する。ハードマスクパターン６０を通じて窒化膜１２２の上面が露出される。
図８Ｄを参照すれば、マスクパターン２３０及びハードマスクパターン６０をエッチングマスクとして使用して窒化膜１２２を異方性ドライエッチングして窒化膜パターン１２２ａを形成する。図８Ｄには、窒化膜パターン１２２ａ上にハードマスクパターン６０が残っていないと図示されている。しかし、場合によって、窒化膜パターン１２２ａが形成された後、窒化膜パターン１２２ａの上面にハードマスクパターン６０が一部残留することもある。
窒化膜パターン１２２ａは、第１ピッチ２Ｐの１／２の微細なピッチＰで反復形成される構造を有する。そして、窒化膜パターン１２２ａ間のスペース１２２ｓの幅Ｗsにより図３に図示した所望のコンタクトホールパターン２５０の短縮方向の幅Ｗxが決定される。
図８Ｅを参照すれば、マスクパターン２３０と、マスクパターン２３０に形成された開口２３０ａを通じて露出される窒化膜パターン１２２ａとを各々エッチングマスクとして使用して層間絶縁膜２１０を異方性ドライエッチングしてコンタクトホール２１０ｈが形成された層間絶縁膜パターン２１０ａを形成する。層間絶縁膜パターン２１０ａのコンタクトホール２１０ｈを通じて半導体基板２００の上面が露出される。
図８Ｆを参照すれば、層間絶縁膜パターン２１０ａ上に残っている窒化膜パターン１２２ａ、第１ハードマスク層２０、第２ハードマスク層４０、及びマスクパターン２３０を除去する。
図８Ａから図８Ｆを参照して説明したように、本発明による方法により形成されたハードマスクパターン６０をエッチングマスクとして利用して窒化膜パターン１２２ａを形成し、窒化膜パターン１２２ａをエッチングマスクとして利用して層間絶縁膜２１０をエッチングしてコンタクトホール２１０ｈを形成するに当って、層間絶縁膜２１０上の第１ハードマスク層２０、第２ハードマスク層４０上に開口２３０ａが形成されたマスクパターン２３０を形成してコンタクトホール２１０ｈの形成予定領域をオープンさせた後、開口２３０ａによりオープンされた領域でのみハードマスクパターン６０及び窒化膜パターン１２２ａを形成する。したがって、デザインルールが２０ｎｍ以下の超微細コンタクトホールパターンの形成時より微細なサイズを有するハードマスクパターン６０及び窒化膜パターン１２２ａの形成後の後続工程数が減って、ハードマスクパターン６０及び窒化膜パターン１２２ａの形状が、コンタクトホール２１０ｈの形成のためのドライエッチングが行われる前に変形されることを防止し、最終的に所望のコンタクトホールパターン２５０を所望の形状に得るのにさらに有利である。
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって多様な変形及び変更が可能である。
（産業上の利用可能性）
本発明は、ハードマスクパターンの形成方法及び半導体素子の微細パターン形成方法関連の技術分野に好適に適用されうる。
本発明の第１実施形態によるハードマスクパターンの形成方法を示す断面図である。 本発明の第１実施形態によるハードマスクパターンの形成方法を示す断面図である。 本発明の第１実施形態によるハードマスクパターンの形成方法を示す断面図である。 本発明の第１実施形態によるハードマスクパターンの形成方法を示す断面図である。 本発明の実施形態によるハードマスクパターンの形成方法を示す断面図である。 本発明の第１実施形態によるハードマスクパターンの形成方法を示す断面図である。 本発明の第１実施形態によるハードマスクパターンの形成方法を示す断面図である。 本発明の第１実施形態によるハードマスクパターンの形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法によって実現可能なコンタクトホールパターンのレイアウトである。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターン形成方法を示す断面図である。
符号の説明
１０：基板、２０：第１ハードマスク層、２０ａ：低い表面部、３０：第１犠牲パターン、４０：第２ハードマスク層、４２：リセス、５０：第２犠牲膜、５０ａ：第２犠牲パターン、６０：ハードマスクパターン、１００：半導体基板、１１０：パッド酸化膜、１２２：窒化膜、１２２ａ：窒化膜パターン、１６０：トレンチ、１７０：絶縁膜、２００：半導体基板、２１０：層間絶縁膜、２１０ａ：層間絶縁膜パターン、２１０ｈ：コンタクトホール、２２０：ハードマスクパターン、２２４：スペース、２３０：マスクパターン、２３０ａ：開口、２５０：コンタクトホールパターン

Claims (60)

  1. 基板上に第１ハードマスク層を形成する段階と、
    前記第１ハードマスク層上に第１ピッチで反復形成される複数の第１犠牲パターンを形成する段階と、
    前記複数の第１犠牲パターンのうち、相互隣接した２個の第１犠牲パターン間にリセスの形成された上面を有する第２ハードマスク層を前記第１犠牲パターン及び前記第１ハードマスク層上に形成する段階と、
    前記第２ハードマスク層上で前記リセス内に第２犠牲パターンを形成する段階と、
    前記第１犠牲パターンの上面が露出されるように前記第２ハードマスク層の一部を除去する段階と、
    前記第１犠牲パターン及び第２犠牲パターンを除去する段階と、
    前記第２ハードマスク層の上部をエッチングマスクとして前記第２ハードマスク層及び第１ハードマスク層をエッチングして前記基板上に前記第１ハードマスク層及び第２ハードマスク層の残留部分からなるハードマスクパターンを形成する段階と、を含むことを特徴とするハードマスクパターンの形成方法。
  2. 前記第１ハードマスク層及び第２ハードマスク層は、前記第１犠牲パターン及び前記第２犠牲パターンとは相異なるエッチング特性を有する物質からなることを特徴とする請求項１に記載のハードマスクパターンの形成方法。
  3. 前記第１ハードマスク層は、酸化膜、窒化膜、またはこれらの組合わせからなることを特徴とする請求項２に記載のハードマスクパターンの形成方法。
  4. 前記第２ハードマスク層は、酸化膜、窒化膜、またはポリシリコン膜からなることを特徴とする請求項２に記載のハードマスクパターンの形成方法。
  5. 前記第１犠牲パターン及び第２犠牲パターンは、各々酸化膜、窒化膜、またはポリシリコン膜からなることを特徴とする請求項２に記載のハードマスクパターンの形成方法。
  6. 前記第１ハードマスク層及び第２ハードマスク層は、各々酸化膜または窒化膜からなり、
    前記第１犠牲パターン及び第２犠牲パターンは、各々ポリシリコン膜からなることを特徴とする請求項２に記載のハードマスクパターンの形成方法。
  7. 前記ハードマスクパターンは、前記第１ピッチの１／２のピッチで反復形成される複数のパターンからなることを特徴とする請求項１に記載のハードマスクパターンの形成方法。
  8. 前記第１犠牲パターン及び第２犠牲パターンは、互いに同じ水平面上に形成されることを特徴とする請求項１に記載のハードマスクパターンの形成方法。
  9. 前記複数の第１犠牲パターンを形成した後、前記第２ハードマスク層を形成する前に前記第１犠牲パターンの間で露出される前記第１ハードマスク層をその上面から第１厚さほど除去して前記第１ハードマスク層の上面に低い表面部を形成する段階と、をさらに含み、
    前記第２ハードマスク層は、前記第１犠牲パターンと前記低い表面部とを各々前記第１厚さに均一に覆うように形成されることを特徴とする請求項１に記載のハードマスクパターンの形成方法。
  10. 前記第２ハードマスク層の一部を除去するためにウェットエッチング方法を用いることを特徴とする請求項１に記載のハードマスクパターンの形成方法。
  11. 前記第２ハードマスク層の一部を除去するためにドライエッチング方法を利用することを特徴とする請求項１に記載のハードマスクパターンの形成方法。
  12. 前記第１犠牲パターン及び第２犠牲パターンを除去するためにウェットエッチング方法を利用することを特徴とする請求項１に記載のハードマスクパターンの形成方法。
  13. 前記第１犠牲パターン及び第２犠牲パターンは、ポリシリコンからなり、
    前記第１犠牲パターン及び第２犠牲パターンを除去するためにＮＨ4ＯＨを含むエッチング液を使用することを特徴とする請求項１２に記載のハードマスクパターンの形成方法。
  14. 前記エッチング液は、ＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏの混合物からなることを特徴とする請求項１３に記載のハードマスクパターンの形成方法。
  15. 前記第１犠牲パターン及び第２犠牲パターンは、ポリシリコンからなり、
    前記第１犠牲パターン及び第２犠牲パターンを除去するためにＣＦ4を含むエッチングガスを使用する等方性ＣＤＥ（ｃｈｅｍｉｃａｌ ｄｒｙ ｅｔｃｈ）工程を利用することを特徴とする請求項１に記載のハードマスクパターンの形成方法。
  16. 前記エッチングガスは、ＣＦ4及びＯ2の混合ガスからなることを特徴とする請求項１５に記載のハードマスクパターンの形成方法。
  17. 前記エッチングガスは、ＣＦ4、Ｏ2、Ｎ2及びＨＦの混合ガスからなることを特徴とする請求項１５に記載のハードマスクパターンの形成方法。
  18. 基板上の被エッチング膜上に第１ハードマスク層を形成する段階と、
    前記第１ハードマスク層上に第１ピッチで反復形成される複数の第１犠牲パターンを形成する段階と、
    前記複数の第１犠牲パターンのうち、相互隣接した２個の第１犠牲パターン間にリセスの形成された上面を有する第２ハードマスク層を前記第１犠牲パターン及び前記第１ハードマスク層上に形成する段階と、
    前記第２ハードマスク層上で前記リセス内に第２犠牲パターンを形成する段階と、
    前記第１犠牲パターンの上面が露出されるように前記第２ハードマスク層の一部を除去する段階と、
    前記第１犠牲パターン及び第２犠牲パターンを除去する段階と、
    前記第２ハードマスク層の上部をエッチングマスクとして利用して前記第２ハードマスク層及び第１ハードマスク層をエッチングして前記第１ハードマスク層及び第２ハードマスク層の残留部分からなる複数のハードマスクパターンを形成する段階と、
    前記複数のハードマスクパターンをエッチングマスクとして利用して前記被エッチング膜をエッチングして前記第１ピッチの１／２のピッチで反復形成される複数の微細パターンを形成する段階と、を含むことを特徴とする半導体素子の微細パターン形成方法。
  19. 前記第１ハードマスク層及び第２ハードマスク層は、前記第１犠牲パターン及び前記第２犠牲パターンとは相異なるエッチング特性を有する物質からなることを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  20. 前記第１ハードマスク層は、酸化膜、窒化膜、またはこれらの組合わせからなることを特徴とする請求項１９に記載の半導体素子の微細パターン形成方法。
  21. 前記第２ハードマスク層は、酸化膜、窒化膜、またはポリシリコン膜からなることを特徴とする請求項１９に記載の半導体素子の微細パターン形成方法。
  22. 前記第１犠牲パターン及び第２犠牲パターンは、各々酸化膜、窒化膜、またはポリシリコン膜からなることを特徴とする請求項１９に記載の半導体素子の微細パターン形成方法。
  23. 前記第１ハードマスク層及び第２ハードマスク層は、各々酸化膜または窒化膜からなり、
    前記第１犠牲パターン及び第２犠牲パターンは、各々ポリシリコン膜からなることを特徴とする請求項１９に記載の半導体素子の微細パターン形成方法。
  24. 前記第１犠牲パターン及び第２犠牲パターンは、互いに同じ水平面上に形成されることを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  25. 前記複数の第１犠牲パターンを形成した後、前記第２ハードマスク層を形成する前に前記第１犠牲パターンの間で露出される前記第１ハードマスク層をその上面から第１厚さほど除去して前記第１ハードマスク層の上面に低い表面部を形成する段階をさらに含み、
    前記第２ハードマスク層は、前記第１犠牲パターンと前記低い表面部とを各々前記第１厚さに均一に覆うように形成されることを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  26. 前記第２ハードマスク層の一部を除去するためにウェットエッチング方法を用いることを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  27. 前記第２ハードマスク層の一部を除去するためにドライエッチング方法を利用することを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  28. 前記第１犠牲パターン及び第２犠牲パターンを除去するためにウェットエッチング方法を利用することを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  29. 前記第１犠牲パターン及び第２犠牲パターンは、ポリシリコンからなり、
    前記第１犠牲パターン及び第２犠牲パターンを除去するためにＮＨ4ＯＨを含むエッチング液を使用することを特徴とする請求項２８に記載の半導体素子の微細パターン形成方法。
  30. 前記エッチング液は、ＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏの混合物からなることを特徴とする請求項２９に記載の半導体素子の微細パターン形成方法。
  31. 前記第１犠牲パターン及び第２犠牲パターンは、ポリシリコンからなり、
    前記第１犠牲パターン及び第２犠牲パターンを除去するためにＣＦ4を含むエッチングガスを使用する等方性ＣＤＥ工程を利用することを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  32. 前記エッチングガスは、ＣＦ4及びＯ2の混合ガスからなることを特徴とする請求項３１に記載の半導体素子の微細パターン形成方法。
  33. 前記エッチングガスは、ＣＦ4、Ｏ2、Ｎ2及びＨＦの混合ガスからなることを特徴とする請求項３１に記載の半導体素子の微細パターン形成方法。
  34. 前記第１ハードマスク層及び前記第２ハードマスク層は、酸化膜からなり、
    前記第１ハードマスク層を形成する前に、前記被エッチング膜上に窒化膜を形成する段階をさらに含むことを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  35. 前記複数の微細パターンを形成する段階は、
    前記複数のハードマスクパターンをエッチングマスクとして用いて前記窒化膜をエッチングして前記被エッチング膜上に窒化膜パターンを形成する段階と、
    前記窒化膜パターンをエッチングマスクとして利用して前記被エッチング膜をエッチングして前記複数の微細パターンを形成する段階と、を含むことを特徴とする請求項３４に記載の半導体素子の微細パターン形成方法。
  36. 前記被エッチング膜をエッチングした後、前記窒化膜パターンをエッチングマスクとして利用して前記基板をエッチングして前記基板にトレンチを形成する段階と、
    前記トレンチ内部を絶縁膜で充填して素子分離領域を形成する段階と、をさらに含むことを特徴とする請求項３５に記載の半導体素子の微細パターン形成方法。
  37. 前記複数の微細パターンは、所定ピッチで反復配置されるコンタクトホールパターンであることを特徴とする請求項１８に記載の半導体素子の微細パターン形成方法。
  38. 前記複数のハードマスクパターンを形成した後、被エッチング膜をエッチングする前に、前記複数のハードマスクパターンのうち一部と前記被エッチング膜の所定領域を露出させる開口が形成されているマスクパターンを前記複数のハードマスクパターン及び前記被エッチング膜上に形成する段階と、
    前記マスクパターンの開口を通じて露出されるハードマスクパターンと前記マスクパターンをエッチングマスクとして利用して前記開口を通じ露出される被エッチング膜をエッチングしてコンタクトホールを形成する段階と、を含むことを特徴とする請求項３７に記載の半導体素子の微細パターン形成方法。
  39. 前記マスクパターンの開口は、前記ハードマスクパターンの延長方向に第１幅ほど前記ハードマスクパターンを露出させるように形成され、
    前記開口の第１幅により前記コンタクトホールの長軸方向の幅が決定されることを特徴とする請求項３８に記載の半導体素子の微細パターン形成方法。
  40. 前記マスクパターンは、フォトレジスト物質からなることを特徴とする請求項３８に記載の半導体素子の微細パターン形成方法。
  41. 前記マスクパターンは、ＳＯＣ膜（ｓｐｉｎ ｏｎ ｃａｒｂｏｎ ｆｉｌｍ）、ＡＲＣ膜（ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ ｆｉｌｍ）、及びフォトレジスト層が順次に積層された膜からなることを特徴とする請求項３８に記載の半導体素子の微細パターン形成方法。
  42. 前記ＡＲＣ膜は、Ｓｉ、有機物、またはこれらの組合わせからなることを特徴とする請求項４１に記載の半導体素子の微細パターン形成方法。
  43. 基板上の絶縁膜上に第１膜及び第１ハードマスク層を形成する段階と、
    前記第１ハードマスク層上に第１ピッチで反復形成される複数の第１犠牲パターンを形成する段階と、
    前記複数の第１犠牲パターンのうち相互隣接した２個の第１犠牲パターン間にリセスの形成された上面を有する第２ハードマスク層を前記第１犠牲パターン及び前記第１ハードマスク層上に形成する段階と、
    前記第２ハードマスク層上で前記リセス内に第２犠牲パターンを形成する段階と、
    前記第１犠牲パターンの上面が露出されるように前記第２ハードマスク層の一部を除去して前記第２ハードマスク層の上部に複数の突出部を形成する段階と、
    前記第１犠牲パターン及び第２犠牲パターンを除去して前記第２ハードマスク層の突出部側壁を露出させる段階と、
    前記第１ハードマスク層の一部と前記第２ハードマスク層の一部とを露出させる開口が形成されているマスクパターンを前記第１ハードマスク層及び前記第２ハードマスク層上に形成する段階と、
    前記マスクパターンと前記第２ハードマスク層との突出部をエッチングマスクとして利用して前記第２ハードマスク層及び第１ハードマスク層をエッチングして前記第１ハードマスク層及び第２ハードマスク層の残留部分からなる複数のハードマスクパターンを形成する段階と、
    前記マスクパターンと前記複数のハードマスクパターンとをエッチングマスクとして利用して前記第１膜をエッチングして複数の第１膜パターンを形成する段階と、
    前記マスクパターンと前記第１膜パターンとをエッチングマスクとして利用して前記絶縁膜をエッチングして複数のコンタクトホールを形成する段階と、を含むことを特徴とする半導体素子の微細パターン形成方法。
  44. 前記第２ハードマスク層上の突出部は、所定方向に延びるラインパターン形状を有し、
    前記マスクパターンの開口は、前記突出部の延長方向に第１幅ほど前記第２ハードマスク層を露出させるように形成され、
    前記開口の第１幅により前記コンタクトホールの長軸方向の幅が決定されることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  45. 前記マスクパターンは、フォトレジスト物質からなることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  46. 前記マスクパターンは、ＳＯＣ膜、ＡＲＣ膜、及びフォトレジスト層が順次に積層された膜からなることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  47. 前記ＡＲＣ膜は、Ｓｉ、有機物、またはこれらの組合わせからなることを特徴とする請求項４６に記載の半導体素子の微細パターン形成方法。
  48. 前記第１膜は窒化膜であり、
    前記第１ハードマスク層及び第２ハードマスク層は、各々酸化膜であることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  49. 前記第１ハードマスク層及び第２ハードマスク層は、前記第１犠牲パターン及び前記第２犠牲パターンとは相異なるエッチング特性を有する物質からなることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  50. 前記第１犠牲パターン及び第２犠牲パターンは、ポリシリコン膜からなることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  51. 前記第１犠牲パターン及び第２犠牲パターンは、互いに同じ水平面上に形成されることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  52. 前記複数の第１犠牲パターンを形成した後、前記第２ハードマスク層を形成する前に前記第１犠牲パターンの間で露出される前記第１ハードマスク層をその上面から第１厚さほど除去して前記第１ハードマスク層の上面に低い表面部を形成する段階をさらに含み、
    前記第２ハードマスク層は、前記第１犠牲パターンと前記低い表面部とを各々前記第１厚さに均一に覆うように形成されることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  53. 前記第２ハードマスク層の一部を除去するためにウェットエッチング方法を用いることを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  54. 前記第２ハードマスク層の一部を除去するためにドライエッチング方法を利用することを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  55. 前記第１犠牲パターン及び第２犠牲パターンを除去するためにウェットエッチング方法を利用することを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  56. 前記第１犠牲パターン及び第２犠牲パターンは、ポリシリコンからなり、
    前記第１犠牲パターン及び第２犠牲パターンを除去するためにＮＨ4ＯＨを含むエッチング液を使用することを特徴とする請求項５５に記載の半導体素子の微細パターン形成方法。
  57. 前記エッチング液は、ＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏの混合物からなることを特徴とする請求項５６に記載の半導体素子の微細パターン形成方法。
  58. 前記第１犠牲パターン及び第２犠牲パターンは、ポリシリコンからなり、
    前記第１犠牲パターン及び第２犠牲パターンを除去するためにＣＦ4を含むエッチングガスを使用する等方性ＣＤＥ工程を利用することを特徴とする請求項４３に記載の半導体素子の微細パターン形成方法。
  59. 前記エッチングガスは、ＣＦ4及びＯ2の混合ガスからなることを特徴とする請求項５８に記載の半導体素子の微細パターン形成方法。
  60. 前記エッチングガスは、ＣＦ4、Ｏ2、Ｎ2及びＨＦの混合ガスからなることを特徴とする請求項５８に記載の半導体素子の微細パターン形成方法。
JP2007266078A 2006-10-17 2007-10-12 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 Active JP5121383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0101029 2006-10-17
KR1020060101029A KR100752674B1 (ko) 2006-10-17 2006-10-17 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
JP2008103719A JP2008103719A (ja) 2008-05-01
JP5121383B2 true JP5121383B2 (ja) 2013-01-16

Family

ID=38615566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007266078A Active JP5121383B2 (ja) 2006-10-17 2007-10-12 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法

Country Status (4)

Country Link
US (3) US7732341B2 (ja)
JP (1) JP5121383B2 (ja)
KR (1) KR100752674B1 (ja)
TW (1) TWI426344B (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
KR100822592B1 (ko) * 2007-03-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100834266B1 (ko) * 2007-04-25 2008-05-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20080099994A (ko) * 2007-05-11 2008-11-14 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
US7846849B2 (en) * 2007-06-01 2010-12-07 Applied Materials, Inc. Frequency tripling using spacer mask having interposed regions
US7807578B2 (en) * 2007-06-01 2010-10-05 Applied Materials, Inc. Frequency doubling using spacer mask
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100858877B1 (ko) * 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100851922B1 (ko) 2007-08-31 2008-08-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101004691B1 (ko) * 2007-09-12 2011-01-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100909764B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100946080B1 (ko) * 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
JP5536985B2 (ja) 2008-04-14 2014-07-02 株式会社東芝 半導体装置製造方法およびパターン寸法設定プログラム
KR100971411B1 (ko) 2008-05-21 2010-07-21 주식회사 하이닉스반도체 반도체 장치의 수직 채널 트랜지스터 형성 방법
JP2009289974A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置の製造方法
KR100953054B1 (ko) 2008-08-01 2010-04-14 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP4638550B2 (ja) 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US8080443B2 (en) 2008-10-27 2011-12-20 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
KR101518333B1 (ko) * 2008-12-15 2015-05-11 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
US8114765B2 (en) 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
US8084347B2 (en) 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
KR101511159B1 (ko) * 2008-12-31 2015-04-10 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR20100098843A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
JP4901898B2 (ja) 2009-03-30 2012-03-21 株式会社東芝 半導体装置の製造方法
US8026172B2 (en) * 2009-06-29 2011-09-27 Sandisk 3D Llc Method of forming contact hole arrays using a hybrid spacer technique
JP5586618B2 (ja) 2009-10-07 2014-09-10 三井化学株式会社 ペリクルおよびそのマスク接着剤
KR101087835B1 (ko) * 2009-11-26 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101105431B1 (ko) * 2010-03-29 2012-01-17 주식회사 하이닉스반도체 미세 패턴 제조 방법
JP5427104B2 (ja) 2010-05-11 2014-02-26 パナソニック株式会社 パターン形成方法
KR101536393B1 (ko) 2010-07-09 2015-07-13 미쓰이 가가쿠 가부시키가이샤 펠리클 및 그것에 이용하는 마스크 접착제
US8586478B2 (en) * 2011-03-28 2013-11-19 Renesas Electronics Corporation Method of making a semiconductor device
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
KR20130015145A (ko) * 2011-08-02 2013-02-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
TWI473205B (zh) * 2011-11-24 2015-02-11 Powerchip Technology Corp 接觸窗開口的形成方法
US9102121B2 (en) 2012-05-03 2015-08-11 Micron Technology, Inc. Substrates and methods of forming a pattern on a substrate
US8997026B1 (en) 2012-05-11 2015-03-31 Cadence Design Systems, Inc. System and method for self alignment of pad mask
CN103426809B (zh) * 2012-05-18 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种基于自对准双图案的半导体制造方法
US8796812B2 (en) 2012-07-30 2014-08-05 International Business Machines Corporation Self-aligned trench over fin
US9054156B2 (en) 2012-07-30 2015-06-09 International Business Machines Corporation Non-lithographic hole pattern formation
CN103594336B (zh) * 2012-08-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
KR102105067B1 (ko) 2013-03-15 2020-04-27 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP6384040B2 (ja) * 2013-11-11 2018-09-05 大日本印刷株式会社 パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
TWI531032B (zh) * 2013-11-21 2016-04-21 力晶科技股份有限公司 記憶體線路結構以及其半導體線路製程
KR102107227B1 (ko) * 2013-12-02 2020-05-07 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
US9136106B2 (en) * 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
JP6692754B2 (ja) * 2014-01-13 2020-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 空間的原子層堆積法による、自己整合ダブルパターニング
CN104900495B (zh) * 2014-03-04 2018-03-30 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法及鳍式场效应晶体管的制作方法
US9257298B2 (en) * 2014-03-28 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for in situ maintenance of a thin hardmask during an etch process
CN103943468A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
CN103943469A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
KR102192350B1 (ko) 2014-08-05 2020-12-18 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조방법
KR102327667B1 (ko) * 2015-01-14 2021-11-17 삼성전자주식회사 반도체 소자의 제조 방법
TWI555082B (zh) * 2015-05-15 2016-10-21 力晶科技股份有限公司 圖案化方法
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
US9997615B2 (en) * 2015-11-30 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure with epitaxial growth structure
US10483109B2 (en) * 2016-04-12 2019-11-19 Tokyo Electron Limited Self-aligned spacer formation
JP6213610B2 (ja) * 2016-04-27 2017-10-18 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP6328703B2 (ja) * 2016-08-15 2018-05-23 東京エレクトロン株式会社 半導体装置の製造方法
CN108091553B (zh) * 2016-11-23 2020-10-09 中芯国际集成电路制造(北京)有限公司 掩模图形的形成方法
US10312103B2 (en) 2017-02-28 2019-06-04 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
US10103022B2 (en) 2017-03-20 2018-10-16 International Business Machines Corporation Alternating hardmasks for tight-pitch line formation
WO2019018204A1 (en) * 2017-07-15 2019-01-24 Micromaterials Llc MASK DIAGRAM FOR EXTENDED EDGE WINDOW ERROR WINDOW PATTERN (EPE) FLOW PATTERN FLOW
US10283362B2 (en) * 2017-08-17 2019-05-07 Nanya Technology Corporation Method of forming fine line patterns of semiconductor devices
US10147611B1 (en) * 2017-08-28 2018-12-04 Nanya Technology Corporation Method for preparing semiconductor structures
KR102403619B1 (ko) * 2017-09-18 2022-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6512254B2 (ja) * 2017-09-20 2019-05-15 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
CN109755107B (zh) * 2017-11-07 2020-09-29 联华电子股份有限公司 自对准双重图案方法
US10211061B1 (en) * 2017-11-30 2019-02-19 Nanya Technology Corporation Method for manufacturing a semiconductor structure
US11127594B2 (en) * 2017-12-19 2021-09-21 Tokyo Electron Limited Manufacturing methods for mandrel pull from spacers for multi-color patterning
KR102460716B1 (ko) * 2017-12-26 2022-10-31 삼성전자주식회사 집적회로 소자의 제조 방법
CN111919170B (zh) 2018-03-30 2023-12-26 三井化学株式会社 掩模粘接剂及具备其的防护膜组件
KR102572514B1 (ko) 2018-04-17 2023-08-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102608900B1 (ko) * 2018-07-30 2023-12-07 삼성전자주식회사 반도체 소자 제조 방법
JP2019054235A (ja) * 2018-08-09 2019-04-04 大日本印刷株式会社 パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
US10985025B2 (en) * 2018-10-29 2021-04-20 International Business Machines Corporation Fin cut profile using fin base liner
US10892188B2 (en) 2019-06-13 2021-01-12 Semiconductor Components Industries, Llc Self-aligned trench MOSFET contacts having widths less than minimum lithography limits
CN115642079A (zh) * 2021-07-19 2023-01-24 长鑫存储技术有限公司 图案的形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180821A (ja) * 1984-09-27 1986-04-24 Nec Corp パタ−ン反転方法
KR0137543B1 (ko) 1994-12-27 1998-06-01 김주용 반도체 소자의 게이트전극 형성방법
KR100206597B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
KR20010003465A (ko) 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
KR100327341B1 (ko) * 1999-10-27 2002-03-06 윤종용 폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치
JP2002280388A (ja) 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
KR20030002145A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
US6638441B2 (en) 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US7122296B2 (en) * 2002-03-05 2006-10-17 Brewer Science Inc. Lithography pattern shrink process and articles
US7125645B2 (en) * 2002-04-10 2006-10-24 United Microelectronics Corp. Composite photoresist for pattern transferring
KR100518606B1 (ko) * 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP4619839B2 (ja) 2005-03-16 2011-01-26 株式会社東芝 パターン形成方法
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
KR100790998B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법

Also Published As

Publication number Publication date
US20080090419A1 (en) 2008-04-17
US8278221B2 (en) 2012-10-02
US8003543B2 (en) 2011-08-23
TW200819910A (en) 2008-05-01
US20110269294A1 (en) 2011-11-03
US7732341B2 (en) 2010-06-08
KR100752674B1 (ko) 2007-08-29
TWI426344B (zh) 2014-02-11
US20100197139A1 (en) 2010-08-05
JP2008103719A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
JP5121383B2 (ja) 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法
JP5052814B2 (ja) 微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US9966267B2 (en) Semiconductor device having vertical channels and method of manufacturing the same
TWI423388B (zh) 利用雙重圖樣化製造方法形成細緻圖案之方法
JP5492381B2 (ja) ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
KR100640639B1 (ko) 미세콘택을 포함하는 반도체소자 및 그 제조방법
JP5303133B2 (ja) 半導体素子の微細パターンの形成方法
KR101170284B1 (ko) 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물
KR101348280B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US8741734B2 (en) Semiconductor device and method of fabricating the same
KR100289661B1 (ko) 반도체 소자의 제조방법
US11710635B2 (en) Method of manufacturing a semiconductor device
CN110783181A (zh) 制造半导体器件的方法
KR20030002155A (ko) 반도체 소자의 플러그 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5121383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250