KR101518333B1 - 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법 - Google Patents

더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR101518333B1
KR101518333B1 KR1020080127264A KR20080127264A KR101518333B1 KR 101518333 B1 KR101518333 B1 KR 101518333B1 KR 1020080127264 A KR1020080127264 A KR 1020080127264A KR 20080127264 A KR20080127264 A KR 20080127264A KR 101518333 B1 KR101518333 B1 KR 101518333B1
Authority
KR
South Korea
Prior art keywords
mask
hard mask
layer
pattern
forming
Prior art date
Application number
KR1020080127264A
Other languages
English (en)
Other versions
KR20100068789A (ko
Inventor
김용일
홍형선
마코토 요시다
김봉수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080127264A priority Critical patent/KR101518333B1/ko
Priority to US12/485,970 priority patent/US7977204B2/en
Publication of KR20100068789A publication Critical patent/KR20100068789A/ko
Application granted granted Critical
Publication of KR101518333B1 publication Critical patent/KR101518333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

더블 패터닝 공정에 의해 반도체 소자의 패턴을 형성하는 방법에 관하여 개시한다. 제1 하드마스크층 위에 복수의 제1 마스크 패턴을 형성하고, 제1 마스크 패턴의 양 측벽을 각각 덮는 복수의 버퍼층을 형성한다. 복수의 제1 마스크 패턴 사이 마다 1 개 씩 위치되고 버퍼층을 사이에 두고 제1 마스크 패턴과 이웃하는 복수의 제2 마스크 패턴을 형성한다. 복수의 제1 마스크 패턴 및 복수의 제2 마스크 패턴과, 복수의 버퍼층 중에서 선택되는 어느 하나를 식각 마스크로 이용하여 제1 하드마스크층을 식각하여 제1 하드마스크 패턴을 형성한다. 제1 하드마스크 패턴을 식각 마스크로 하여 기판을 식각하여 트렌치를 형성한다. 트렌치 내에 제1 하드마스크 패턴과 다른 재료로 이루어지는 소자분리막을 형성한다.
더블 패터닝, 폴리실리콘, 활성 영역, 소자분리막, 질화막

Description

더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법{Method of forming patterns of semiconductor device using double patterning process}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 더블 패터닝 (double patterning) 공정을 이용하는 반도체 소자의 패턴 형성 방법에 관한 것이다.
고도로 스케일링된 고집적 반도체 소자를 제조하는 데 있어서, 포토리소그래피 공정의 해상 한계를 초월하는 미세 폭 및 미세 피치를 가지는 미세 패턴들을 형성하기 위한 새로운 패턴 형성 기술이 필요하다. 특히, 미세 폭을 가지는 활성 영역을 정의하기 위한 미세 폭의 소자분리막을 형성하는 데 있어서 소자분리막을 구성하는 절연 물질의 갭필(gap fill) 특성을 향상시키면서 다양한 형상으로 배치되는 미세 패턴들을 효과적으로 형성할 수 있는 기술이 필요하다.
본 발명의 목적은 포토리소그래피 공정에서의 해상 한계를 초월하는 미세 폭 및 미세 피치를 가지는 패턴들로 이루어지는 활성 영역을 정의하는 데 있어서, 소자분리막의 갭필 특성을 향상시키면서 다양한 형상으로 배치되는 미세 패턴들을 효과적으로 형성할 수 있는 반도체 소자의 패턴 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 패턴 형성 방법에서는 기판상에 제1 하드마스크층을 형성한다. 상기 제1 하드마스크층 위에 복수의 제1 마스크 패턴을 형성한다. 상기 제1 마스크 패턴의 양 측벽을 각각 덮는 복수의 버퍼층을 형성한다. 상기 복수의 제1 마스크 패턴중 상호 인접한 2 개의 제1 마스크 패턴 사이 마다 1 개 씩 위치되고 상기 버퍼층을 사이에 두고 상기 제1 마스크 패턴과 이웃하고 있는 복수의 제2 마스크 패턴을 형성한다. 상기 복수의 제1 마스크 패턴 및 상기 복수의 제2 마스크 패턴과, 상기 복수의 버퍼층 중에서 선택되는 어느 하나를 식각 마스크로 이용하여 상기 제1 하드마스크층을 식각하여 상기 기판을 노출시키는 제1 하드마스크 패턴을 형성한다. 상기 제1 하드마스크 패턴을 식각 마스크로 하여 상기 노출된 기판을 식각하여 상기 기판에 트렌치를 형성한다. 상기 트렌치 내에 상기 제1 하드마스크 패턴의 구성 재료와는 다른 재료로 이루어지는 절연막으로 이루어지는 소자분리막을 형성한다.
본 발명에 따른 반도체 소자의 패턴 형성 방법에서, 상기 복수의 제1 마스크 패턴 및 복수의 제2 마스크 패턴은 상기 제1 하드마스크층과 동일한 물질로 이루어질 수 있다.
또한, 본 발명에 따른 반도체 소자의 패턴 형성 방법에서, 상기 제1 하드마스크 패턴을 형성하는 단계에서, 상기 제1 하드마스크층을 식각하기 위하여 상기 복수의 제1 마스크 패턴 및 상기 복수의 제2 마스크 패턴을 식각 마스크로 이용할 수 있다. 또는, 상기 제1 하드마스크 패턴을 형성하는 단계에서, 상기 제1 하드마스크층을 식각하기 위하여 상기 복수의 버퍼층을 식각 마스크로 이용할 수 있다.
본 발명에 따른 반도체 소자의 패턴 형성 방법에서, 상기 복수의 제2 마스크 패턴을 형성한 후, 상기 제1 하드마스크 패턴을 형성하기 전에, 상기 복수의 제1 마스크 패턴 및 상기 복수의 제2 마스크 패턴 각각으로부터 선택된 부분을 제거하여 상기 복수의 제1 마스크 패턴 및 상기 복수의 제2 마스크 패턴중 상기 선택된 부분을 제외한 나머지 부분으로 이루어지는 복수의 트리밍된 제1 마스크 패턴 및 복수의 트리밍된 제2 마스크 패턴을 형성하는 단계를 더 포함할 수 있다. 그리고, 상기 제1 하드마스크 패턴을 형성하는 단계에서, 상기 제1 하드마스크층을 식각하기 위하여 상기 복수의 트리밍된 제1 마스크 패턴 및 복수의 트리밍된 제2 마스크 패턴을 식각 마스크로 이용할 수 있다.
또한, 본 발명에 따른 반도체 소자의 패턴 형성 방법에서, 상기 복수의 제2 마스크 패턴을 형성한 후, 상기 제1 하드마스크 패턴을 형성하기 전에, 상기 복수의 버퍼층 각각으로부터 선택된 부분을 제거하여 상기 복수의 버퍼층중 상기 선택된 부분을 제외한 나머지 부분으로 이루어지는 복수의 트리밍된 버퍼층을 형성하는 단계를 더 포함할 수 있다. 그리고, 상기 제1 하드마스크 패턴을 형성하는 단계에서, 상기 제1 하드마스크층을 식각하기 위하여 상기 복수의 트리밍된 버퍼층을 식각 마스크로 이용할 수 있다.
본 발명에 따른 반도체 소자의 패턴 형성 방법에서, 기판상에 제1 하드마스크층을 형성한 후, 상기 복수의 제1 마스크 패턴을 형성하기 전에, 상기 제1 하드마스크층 위에 상기 제1 하드마스크층과는 다른 재료로 이루어지는 제2 하드마스크층을 형성할 수 있다. 그리고, 상기 제2 하드마스크층 위에 상기 복수의 제1 마스크 패턴을 형성한 후, 상기 복수의 제1 하드마스크 패턴 각각의 사이에서 상기 제2 하드마스크층의 상면에 낮은 표면부를 형성할 수 있다. 상기 복수의 버퍼층을 형성하는 단계에서, 상기 버퍼층은 상기 복수의 제1 마스크 패턴중에서 선택되는 서로 이웃하는 2 개의 제1 마스크 패턴에서 서로 마주보는 각각의 측벽들과 이들 사이에서 노출되어 있는 상기 제2 하드마스크층의 상기 낮은 표면부를 동시에 덮도록 형성될 수 있다.
본 발명에 의하면, 트렌치 형성시 식각 마스크로 사용되는 제1 하드마스크 패턴과 트렌치 내에 형성되는 소자분리막을 서로 다른 재료로 형성함으로써, 소자분리막이 형성된 후 상기 제1 하드마스크 패턴을 제거하는 동안, 소자분리막이 손상되지 않고 양호한 형상을 유지할 수 있다. 특히, 고집적 반도체 소자 제조를 위하여 트렌치를 채우는 갭필 절연막으로서 질화막을 사용할 때, 상기 제1 하드마스크 패턴은 폴리실리콘으로 형성함으로써, 상기 제1 하드마스크 패턴을 제거할 때 소자분리막이 손상받는 것을 방지할 수 있다. 또한, 더블 패터닝 기술을 이용하여 활성 영역을 정의하기 위한 소자분리막 형성 공정에서 트렌치 형성을 위한 식각 마스크들을 상호 우수한 식각 선택비를 제공하는 2 종류의 막으로만 구성하는 것이 가능하여, 공정을 단순화할 수 있다.
본 발명에 의하면, 포토리소그래피 공정에서의 해상 한계를 초월하는 미세 폭 및 미세 피치를 가지는 패턴들로 이루어지는 활성 영역을 정의하는 데 있어서, 소자분리막의 갭필 특성을 향상시키면서 다양한 형상으로 배치되는 미세 패턴들을 효과적으로 형성할 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면들에서, 층들 및 영역들 각각의 두께 및 폭은 명세서의 명확성을 위해 과장된 것이다. 첨부 도면에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 도면에서의 다양한 요소와 영역은 개략적으로 도시된 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명에 따른 반도체 소자의 패턴 형성 방법에 의해 구현할 수 있는 복수의 활성 영역(110)을 예시한 레이아웃이다.
도 1을 참조하면, 복수의 활성 영역(110)이 소자분리막(120)에 의해 정의되 어 있다. 상기 복수의 활성 영역(110)은 각각 상호 직교하는 단축(X1) 및 장축(Y1)을 가지는 아일랜드형 패턴으로 이루어진다. 상기 단축(X1) 및 장축(Y1)은 도 1에 예시된 바와 같이 각각 도 1의 x축 방향 및 y축 방향과 다른 방향으로 연장될 수도 있고, 동일한 방향으로 연장될 수도 있다.
도 2a 내지 도 2q는 본 발명의 제1 실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 2a 내지 도 2q를 참조하여 기판(200)에 도 1에 예시한 활성 영역(110)을 정의하기 위한 예시적인 공정을 설명한다. 도 2a 내지 도 2q에는 도 1의 II - II'선 단면에 대응하는 부분의 단면 형상이 나타나 있다.
도 2a를 참조하면, 기판(200) 위에 패드 산화막(202)을 형성한다. 그리고, 상기 패드 산화막(202) 위에 제1 하드마스크층(210)을 형성한다.
상기 기판(200)은 실리콘 기판과 같은 통상의 반도체 기판으로 이루어질 수 있다.
상기 제1 하드마스크층(210)은 활성영역을 정의하기 위하여 상기 기판(200)을 식각할 때 식각 마스크로 사용하기 위한 것이다. 상기 기판(200)이 실리콘 기판인 경우 상기 제1 하드마스크층(210)은 폴리실리콘층으로 이루어질 수 있다. 상기 제1 하드마스크층(210)은 약 300 ∼ 1000 Å의 두께로 형성될 수 있다.
도 2b를 참조하면, 상기 제1 하드마스크층(210) 위에 제2 하드마스크층(220) 및 제1 마스크층(230)을 차례로 형성한다.
상기 제1 하드마스크층(210)이 폴리실리콘층으로 이루어진 경우, 상기 제2 하드마스크층(220)은 실리콘 산화막으로 이루어질 수 있다. 예를 들면, 상기 제2 하드마스크층(220)은 약 300 ∼ 600 Å의 두께를 가지는 MTO막 (medium temperature oxide film)으로 이루어질 수 있다.
상기 제1 마스크층(230)은 폴리실리콘층으로 이루어질 수 있다.
도 2c를 참조하면, 상기 제1 마스크층(230)을 포토리소그래피 공정에 의해 패터닝하는 데 필요한 막들을 형성한다. 도 2c에는 상기 제1 마스크층(230) 위에 제3 하드마스크층(232), 반사방지막(234) 및 포토레지스트 패턴(236)을 차례로 형성한 경우를 예시하였다.
예를 들면, 상기 제3 하드마스크층(232)은 ACL (amorphous carbon layer)로 이루어질 수 있다. 상기 반사방지막(234)은 SiON으로 이루어질 수 있다. 상기 포토레지스트 패턴(236)은 최종적으로 형성하고자 하는 미세 패턴의 피치(pitch) 보다 더 큰 피치를 가지도록 형성될 수 있다.
도 2d를 참조하면, 상기 포토레지스트 패턴(236)을 식각마스크로 이용하여 상기 반사방지막(234) 및 제3 하드마스크층(232)을 차례로 식각하여 반사방지막 패턴(234A) 및 제3 하드마스크 패턴(232A)을 형성한다. 그 후, 상기 제3 하드마스크 패턴(232A)을 식각 마스크로 이용하여 상기 제1 마스크층(230)을 식각하여 복수의 제1 마스크 패턴(230A)을 형성한다.
이 때, 상기 제1 마스크층(230)의 식각에 의해 복수의 제1 마스크 패턴(230A)이 얻어진 후 연속적으로 과도 식각을 행하여 상기 복수의 제1 마스크 패턴(230A) 사이에서 노출되는 상기 제2 하드마스크층(220)을 그 상면으로부터 제1 두께(d) 만큼 제거하여 상기 제2 하드마스크층(220)의 낮은 표면부(220R)를 형성할 수 있다.
상기 복수의 제1 마스크 패턴(230A)은 도 1의 활성 영역(110)의 장축(Y1) 방향으로 연장되도록 형성된 라인 패턴으로 이루어진다. 상기 복수의 제1 마스크 패턴(230A)은 상기 기판(200)상에서 제1 피치(P)로 반복 형성될 수 있다.
상기 제1 마스크 패턴(230A)의 x축 방향에서의 폭(PW1)은 도 1에 도시한 활성 영역(110)의 x축 방향의 폭(AW)과 동일할 수 있다.
상기 제3 하드마스크 패턴(232A)이 형성된 후, 상기 포토레지스트 패턴(236)은 그 일부가 소모될 수 있다.
도 2e를 참조하면, 상기 제3 하드마스크 패턴(232A)과 그 상부에 남아있는 불필요한 막들을 제거하여 상기 제1 마스크 패턴(230A)의 상면을 노출시킨다.
상기 제3 하드마스크 패턴(232A)과 그 상부에 남아있는 불필요한 막들을 제거하기 위하여 애싱(ashing) 및 스트립(strip) 공정을 이용할 수 있다.
도 2f를 참조하면, 상기 복수의 제1 마스크 패턴(230A)의 노출 표면과, 상기 제2 하드마스크층(220)의 낮은 표면부(220R)를 균일한 두께로 덮는 버퍼층(240)을 형성한다.
상기 복수의 제1 마스크 패턴(230A)중 상호 인접한 2개의 제1 마스크 패턴(230A) 사이에서 상기 버퍼층(240)의 상면 위에는 리세스(recess)(242)가 형성된다.
상기 버퍼층(240)에 의해, 후속 공정에서 식각 마스크로 사용될 복수의 제1 마스크 패턴(230A)과 후속 공정에서 상기 리세스(242) 내에 형성될 제2 마스크 패턴(도 2h의 "250A" 참조)의 폭 및 높이가 균일하게 될 수 있다.
상기 버퍼층(240)은 상기 제1 마스크 패턴(130)의 상면 및 측벽과, 상기 제2 하드마스크층(220)의 낮은 표면부(220R)를 각각 균일한 두께로 덮도록 형성될 수 있다. 예를 들면, 상기 버퍼층(240)은 상기 제1 마스크 패턴(230A)과 상기 제2 하드마스크층(220)의 낮은 표면부(220R)를 각각 상기 제1 두께(d)와 동일한 두께로 균일하게 덮도록 형성될 수 있다. 또한, 상기 복수의 제1 마스크 패턴(230A)중 상호 인접한 2개의 제1 마스크 패턴(230A) 사이에서 상기 버퍼층(240)의 상면 위의 리세스(242)의 x축 방향에서의 폭(RW)은 도 1에 도시한 활성 영역(110)의 x축 방향의 폭(AW)과 동일할 수 있다.
상기 버퍼층(240)은 상기 제2 하드마스크층(220)과 유사한 식각 특성을 가지는 물질로 이루어질 수 있다. 예를 들면, 상기 버퍼층(240)은 상기 제2 하드마스크층(220) 구성 물질과 동일한 물질로 이루어질 수 있다. 또는, 상기 버퍼층(240)은 상기 제2 하드마스크층(220)과 식각 특성은 유사하나 상호 다른 물질로 이루어질 수도 있다. 예를 들면, 상기 제2 하드 마스크층(220) 및 버퍼층(240)은 각각 산화막으로 이루어질 수 있다. 상기 버퍼층(240)은 ALD (atomic layer deposition) 방법에 의하여 형성된 산화막 또는 질화막으로 이루어질 수 있다.
도 2g를 참조하면, 상기 버퍼층(240)이 형성된 기판(200) 위에 제2 마스크층(250)을 형성한다. 상기 제2 마스크층(250)은 상기 제1 마스크층(230)과 동일한 물질로 이루어질 수 있다. 예를 들면, 상기 제2 마스크층(250)은 폴리실리콘층으로 이루어질 수 있다.
상기 제2 마스크층(250)을 형성함으로써 상기 리세스(242)는 상기 제2 마스크층(250)으로 완전히 채워지게 된다.
도 2h를 참조하면, 상기 제2 마스크층(250)의 일부를 제거하여 상기 리세스(242) 내에 각각 위치되는 복수의 제2 마스크 패턴(250A)을 형성한다. 그 결과, 복수의 제2 마스크 패턴(250A) 사이에서 상기 제1 마스크 패턴(230A)을 덮고 있는 버퍼층(140)이 노출된다.
상기 제2 마스크층(250)의 일부를 제거할 때, 결과적으로 얻어지는 복수의 제2 마스크 패턴(250A)의 상면이 상기 제1 마스크 패턴(230A)의 상면과 동일한 레벨로 되도록 상기 제2 마스크층(250)의 식각량을 조절할 수 있다. 예를 들면, 상기 제2 마스크층(250)의 일부를 제거하기 위하여 습식 식각 방법을 이용할 수 있다.
상기 복수의 제2 마스크 패턴(250A)은 상기 복수의 제1 마스크 패턴(230A)의 연장 방향과 동일한 방향, 예를 들면 도 1의 활성 영역(110)의 장축(Y1) 방향으로 연장되는 복수의 라인 패턴으로 이루어질 수 있다. 상기 복수의 제2 마스크 패턴(250A)의 x축 방향에서의 폭(PW2)은 도 1에 도시한 활성 영역(110)의 x축 방향의 폭(AW)과 동일할 수 있다. 상기 리세스(242) 내에 남아 있는 제2 마스크 패턴(250A)은 상기 제1 마스크 패턴(230A)과 대략 동일한 수평면상에 위치될 수 있다.
도 2i를 참조하면, 상기 버퍼층(240)의 노출된 부분, 즉 상기 버퍼층(240)중 상기 제1 마스크 패턴(230A)의 상면을 덮고 있는 부분들을 제거하여 상기 복수의 제1 마스크 패턴(230A) 각각의 상면을 노출시킨다.
그 결과, 기판(200)상에서 복수의 제1 마스크 패턴(230A) 각각의 상면 및 복수의 제2 마스크 패턴(250A) 각각의 상면이 동시에 노출될 수 있다.
도 2i의 공정은 경우에 따라 생략 가능하다.
상기 버퍼층(240)중 상기 제1 마스크 패턴(230A)의 상면을 덮고 있는 부분들을 제거하기 위하여 건식 식각 공정을 이용할 수 있다. 상기 버퍼층(240)이 산화막으로 이루어진 경우, 건식 식각을 위한 식각 가스로서 CxFy (x 및 y는 각각 1 내지 10의 정수), 또는 CxFy, O2 및 Ar의 혼합 가스를 사용할 수 있다. 상기 CxFy 가스로서 예를 들면 C4F6 또는 C4F8을 사용할 수 있다. 또는, 상기 버퍼층(240)중 상기 제1 마스크 패턴(230A)의 상면을 덮고 있는 부분들을 제거하기 위하여 습식 식각 공정을 이용할 수 있다. 예를 들면, 상기 버퍼층(240)이 산화막으로 이루어진 경우, 상기 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)에 대하여 비교적 높은 식각 선택비로 상기 버퍼층(240) 만을 선택적으로 습식 식각하기 위하여 불소(F)를 함유하는 식각액, 예를 들면 DHF (diluted HF), NH4F, 또는 이들의 조합으로 이루어지는 식각액을 사용할 수 있다.
도 2j를 참조하면, 복수의 제1 마스크 패턴(230A) 및 복수의 제2 마스크 패턴(250A)으로부터 도 1에 도시한 활성 영역(110)의 평면 형상과 동일한 평면 형상을 가지는 복수의 패턴으로 분리시키는 트리밍(trimming) 공정을 위하여 필요한 트리밍 마스크층들을 형성한다. 도 2j에는 상기 트리밍 마스크층을 형성하기 위하여, 상기 복수의 제1 마스크 패턴(230A) 및 복수의 제2 마스크 패턴(250A)과 버퍼층(240)을 덮도록 이들의 위에 제4 하드마스크층(262), 반사방지막(264) 및 포토레지스트 패턴(266)을 차례로 형성한 경우를 예시하였다.
예를 들면, 상기 제4 하드마스크층(262)은 ACL로 이루어질 수 있다. 상기 반사방지막(264)은 SiON으로 이루어질 수 있다.
상기 포토레지스트 패턴(266)에는 복수의 개구(266H)가 형성되어 있다. 상기 개구(266H)의 x축 방향의 폭(HW)은 상기 제1 마스크 패턴(230A)의 x축 방향의 폭(PW1)과 같거나 더 클 수 있다. 또는, 상기 개구(266H)의 x축 방향의 폭(HW)은 상기 제2 마스크 패턴(250A)의 x축 방향의 폭(PW2)과 같거나 더 클 수 있다.
도 2k를 참조하면, 상기 포토레지스트 패턴(266)을 식각마스크로 이용하여 상기 반사방지막(264) 및 제4 하드마스크층(262)을 차례로 식각하여 반사방지막 패턴(264A) 및 제4 하드마스크 패턴(262A)을 형성한다. 그 결과, 상기 제4 하드마스크 패턴(262A)에는 복수의 개구(262H)가 형성된다. 상기 제4 하드마스크 패턴(262A)에 형성된 복수의 개구(262H)를 통해 상기 복수의 제1 마스크 패턴(230A) 각각의 일부 영역들과, 복수의 제2 마스크 패턴(250A) 각각의 일부 영역들이 노출된다. 상기 복수의 개구(262H)의 폭에 따라, 상기 복수의 개구(262H)를 통해 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A) 주위에 있는 버퍼층(240)의 일부도 함께 노출될 수 있다.
상기 제4 하드마스크 패턴(262A)이 형성된 후, 상기 포토레지스트 패턴(266)은 그 일부가 소모될 수 있다.
그 후, 상기 제4 하드마스크 패턴(262A) 및 상기 버퍼층(240)을 식각 마스크로 이용하여, 상기 복수의 제1 마스크 패턴(230A) 및 복수의 제2 마스크 패턴(250A)중 상기 복수의 개구(262H)를 통해 노출된 부분들을 식각한다. 그 결과, 도 1의 활성 영역(110)의 형상과 유사하게 복수의 아일랜드 형상을 가지는 복수의 트리밍된 제1 마스크 패턴(230B)과 복수의 트리밍된 제2 마스크 패턴(250B)이 얻어진다. 그리고, 상기 복수의 개구(262H)를 통해 상기 제2 하드마스크층(220)이 노출될 수 있다.
도 2l을 참조하면, 상기 제4 하드마스크 패턴(262A)과 그 상부에 남아 있는 불필요한 막들을 제거하여 복수의 트리밍된 제1 마스크 패턴(230B) 및 복수의 트리밍된 제2 마스크 패턴(250B) 각각의 상면을 노출시킨다.
상기 제4 하드마스크 패턴(262A)과 그 상부에 남아 있는 막들을 제거하기 위하여 애싱 및 스트립 공정을 이용할 수 있다.
도 2m을 참조하면, 복수의 트리밍된 제1 마스크 패턴(230B) 및 복수의 트리밍된 제2 마스크 패턴(250B)을 식각 마스크로 하여 상기 버퍼층(240)을 이방성 식각하여, 상기 복수의 트리밍된 제1 마스크 패턴(230B) 및 복수의 트리밍된 제2 마스크 패턴(250B) 사이에서 상기 제2 하드마스크층(220)의 상면을 노출시킨다. 이어서, 상기 노출된 제2 하드마스크층(220)을 이방성 건식 식각하여 상기 제1 하드마스크층(210)을 노출시키는 제2 하드마스크 패턴(220A)을 형성한다.
상기 제2 하드마스크층(220) 및 버퍼층(240)이 각각 산화막으로 이루어진 경우, 상기 버퍼층(240) 및 제2 하드마스크층(220)을 식각하는 데 있어서, 폴리실리 콘으로 이루어지는 트리밍된 제1 마스크 패턴(230B) 및 트리밍된 제2 마스크 패턴(250B)에 대하여 높은 식각 선택비로 식각하기 위하여, CxFy (x는 1 ∼ 6의 정수, y는 3 ∼ 8의 정수) 및 O2의 혼합 가스를 식각 가스로 이용하는 건식 식각 공정을 행할 수 있다. 예를 들면 C3F8, C4F6, C4F8 및 C5F8 중에서 선택되는 어느 하나의 가스와 O2 가스를 1:1의 부피비로 혼합한 식각 가스를 사용할 수 있다. 필요에 따라, 상기 식각 가스에 Ar을 추가하여 공급할 수도 있다. 또한, 상기 건식 식각 공정은 상기 식각 가스로부터 얻어지는 플라즈마 분위기하에서 행해질 수 있다.
또한, 상기 제2 하드마스크층(220) 및 버퍼층(240)이 각각 질화막으로 이루어진 경우, 상기 버퍼층(240) 및 제2 하드마스크층(220)을 식각하는 데 있어서, 폴리실리콘으로 이루어지는 트리밍된 제1 마스크 패턴(230B) 및 트리밍된 제2 마스크 패턴(250B)에 대하여 높은 식각 선택비로 식각하기 위하여, CHxFy (x 및 y는 각각 1 ∼ 3의 정수, x+y=4)로 표시되는 가스, 예를 들면 CH2F2, CH3F, 또는 이들의 조합으로 이루어지는 식각 가스를 사용하여 건식 식각 공정을 행할 수 있다. 필요에 따라 상기 식각 가스에 O2 가스를 추가하여 공급할 수도 있다. 또한, 상기 건식 식각 공정은 상기 식각 가스로부터 얻어지는 플라즈마 분위기하에서 행해질 수 있다.
도 2n을 참조하면, 상기 제2 하드마스크 패턴(220A) 및 버퍼층(240)을 식각 마스크로 이용하여 상기 제1 하드마스크층(210)을 이방성 건식 식각하여 복수의 제1 하드마스크 패턴(210A)을 형성한다.
상기 트리밍된 제1 마스크 패턴(230B) 및 트리밍된 제2 마스크 패턴(250B)이 상기 제1 하드마스크층(210)과 동일한 물질로 이루어진 경우, 상기 제1 하드마스크층(210)이 식각되는 동안 상기 제2 하드마스크 패턴(220A) 및 버퍼층(240)을 덮고 있던 트리밍된 제1 마스크 패턴(230B) 및 트리밍된 제2 마스크 패턴(250B)도 함께 제거될 수 있다.
상기 제1 하드마스크층(210)을 식각하기 위하여, 예를 들면 HBr 및 O2의 혼합 가스를 식각 가스로 사용하는 건식 식각 공정을 이용할 수 있다. 예를 들면, 상기 건식 식각 공정시 HBr 및 O2 가스를 HBr:O2의 유량비가 약 10:1 ∼ 30:1이 되도록 공급할 수 있다. 또한, 상기 식각 가스 외에 He 가스를 부가적으로 더 공급할 수도 있다. 여기서, HBr 가스는 약 100 ∼ 300 sccm의 양으로 공급될 수 있고, O2 가스는 약 5 ∼ 30 sccm의 양으로 공급될 수 있고, He 가스는 약 50 ∼ 200 sccm의 양으로 공급될 수 있다. 경우에 따라, 상기 HBr 가스 대신 Cl2 가스를 사용하거나 HBr 및 Cl2의 혼합 가스를 사용할 수도 있다. 상기 제1 하드마스크층(210)의 식각 공정은 상기 식각 가스로부터 얻어지는 플라즈마 분위기하에서 행해질 수 있다.
도 2o를 참조하면, 상기 패드산화막(202)을 식각하여 복수의 제1 하드마스크 패턴(210A) 사이로 기판(200)의 상면을 노출시킨 후, 상기 복수의 제1 하드마스크 패턴(210A)을 식각 마스크로 이용하여 상기 노출된 기판(200)을 식각하여, 상기 기판(200)에 트렌치(280)를 형성한다.
상기 기판(200)의 상면에서 볼 때, 상기 트렌치(280)는 도 1에서의 소자분리막(120)의 평면 형상과 동일한 형상을 가질 수 있다. 상기 트렌치(280)는 비교적 좁은 폭을 가지는 제1 트렌치 부분(280A)과 비교적 넓은 폭을 가지는 제2 트렌치 부분(280B)을 포함할 수 있다. 상기 제1 트렌치 부분(280A)의 x축 방향의 폭(TW1)은 도 1에서 복수의 활성 영역(110)들 사이의 거리가 비교적 작은 영역에서 서로 이웃하는 2 개의 활성 영역(110) 사이의 x축 방향의 거리(AD1)에 대응되고, 상기 제2 트렌치 부분(280B)의 x축 방향의 폭(TW2)은 도 1에서 복수의 활성 영역(110)들 사이의 거리가 비교적 큰 영역에서 서로 이웃하는 2 개의 활성 영역(110) 사이의 x축 방향의 거리(AD2)에 대응된다.
도 2o에는 상기 트렌치(280)가 형성된 결과물에서 상기 복수의 제1 하드마스크 패턴(210A)의 상면 위에 제2 하드마스크 패턴(220A) 및 버퍼층(240)이 남아 있지 않은 것으로 도시되어 있다. 그러나, 경우에 따라 상기 트렌치(280)가 형성된 후 상기 복수의 제1 하드마스크 패턴(210A)의 상면 위에 제2 하드마스크 패턴(220A) 또는 버퍼층(240)의 잔류물이 남아있을 수도 있다.
도 2p를 참조하면, 상기 트렌치(280) 내부 및 상기 복수의 제1 하드마스크 패턴(210A) 위에 절연 물질을 증착한 후, 상기 복수의 제1 하드마스크 패턴(210A)이 노출될 때 까지 CMP (chemical mechanical polishing) 공정에 의해 결과물을 평탄화하여, 상기 트렌치(280) 내에 소자분리막(282)을 형성한다. 상기 소자분리막(282)은 도 1의 소자분리막(120)에 대응할 수 있다.
상기 소자분리막(282)은 상기 복수의 제1 하드마스크 패턴(210A)을 구성하는 재료와는 다른 재료로 이루어지는 절연 물질로 형성할 수 있다. 예를 들면, 상기 소자분리막(282)은 상기 트렌치(280)의 내벽에서 상기 기판(200)에 접하는 산화막 라이너와, 상기 산화막 라이너 위에서 상기 트렌치(280)를 완전히 채우는 질화막으로 이루어지는 갭필(gap fill) 절연막을 포함할 수 있다. 또는, 상기 소자분리막(282)은 상기 트렌치(280)의 내벽에서 상기 기판(200)에 접하는 산화막 라이너와, 상기 산화막 라이너 위에 형성된 질화막 라이너와, 상기 질화막 라이너 위에서 상기 트렌치(280)를 완전히 채우는 TOSZ (hydropolysilizane계 무기 SOG막, 상품명)로 이루어지는 갭필 절연막을 포함할 수 있다.
도 2q를 참조하면, 상기 소자분리막(282)이 형성된 결과물로부터 상기 복수의 제1 하드마스크 패턴(210A)을 제거한다.
상기 소자분리막(282)에 의해 기판(200)에 활성 영역(110)이 정의된다.
본 발명의 제1 실시예에 따른 반도체 소자의 패턴 형성 방법에서, 트렌치(280) 형성시 식각 마스크로 사용되는 복수의 제1 하드마스크 패턴(210A)과 소자분리막(282)을 서로 다른 재료로 형성함으로써, 상기 소자분리막(282)이 형성된 후 상기 복수의 제1 하드마스크 패턴(210A)을 제거하는 동안, 상기 소자분리막(282)이 손상되지 않고 양호한 형상을 유지할 수 있다. 특히, 상기 트렌치(280)가 고집적 반도체 소자에 필요한 매우 미세한 사이즈를 가질 때, 상기 트렌치(280)를 채우기 위한 갭필 절연막으로서 질화막을 사용하는 것이 요구되고 있다. 이를 위하여, 상기 갭필 절연막은 질화막으로 형성하고, 상기 복수의 제1 하드마스크 패턴(210A)은 폴리실리콘층으로 형성함으로써, 상기 복수의 제1 하드마스크 패턴(210A)을 제거할 때 상기 소자분리막(282)이 손상받는 것을 방지할 수 있다.
또한, 소자분리막(282) 형성시 요구되는 CMP 공정에서 CMP 스토퍼(stopper)로 이용되는 복수의 제1 하드마스크 패턴(210A)을 폴리실리콘층으로 형성함으로써, 더블 패터닝 기술을 이용하여 활성 영역을 정의하기 위한 소자분리막(282) 형성 공정에서 트렌치 형성을 위한 식각 마스크들을 상호 우수한 식각 선택비를 제공하는 폴리실리콘층 및 산화막 만으로 구성하는 것이 가능하여, 공정을 단순화할 수 있다.
도 3a 내지 도 3h는 본 발명의 제2 실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 3a 내지 도 3h를 참조하여 기판(200)에 활성 영역(110A) (도 3h 참조) 을 정의하기 위한 예시적인 공정을 설명한다. 도 3a 내지 도 3h를 참조하여 설명하는 본 발명의 제2 실시예에서, 도 2a 내지 도 2q에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
도 3a 내지 도 3h를 참조하여 설명하는 제2 실시예는 상기 제1 하드마스크층(210)의 패터닝을 위한 식각 마스크로서 상기 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)을 이용하지 않고 버퍼층(240)을 이용한다는 점에서 제1 실시예와 다르다.
도 3a를 참조하면, 도 2a 내지 도 2i를 참조하여 설명한 바와 같은 방법으로, 복수의 버퍼층(240)을 사이에 두고 각각 상면이 노출되어 있는 복수의 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)을 형성한다.
그 후, 도 2j를 참조하여 설명한 바와 유사하게, 상기 복수의 제1 마스크 패턴(230A) 및 복수의 제2 마스크 패턴(250A)과, 복수의 버퍼층(240) 위에 트리밍 마스크층들을 형성한다. 단, 본 예에서는 제1 실시예에서와는 달리, 상기 트리밍 마스크층들에 의해 상기 버퍼층(240)을 도 1에 도시한 활성 영역(110)의 평면 형상과 동일한 평면 형상을 가지는 복수의 패턴으로 분리시킨다.
도 3a에는 상기 트리밍 마스크층들로서, 상기 복수의 제1 마스크 패턴(230A) 및 복수의 제2 마스크 패턴(250A)과 버퍼층(240)을 덮도록 이들의 위에 형성되는 제4 하드마스크층(362), 반사방지막(364) 및 포토레지스트 패턴(366)을 차례로 형성한 경우를 예시하였다. 상기 제4 하드마스크층(362), 반사방지막(364) 및 포토레지스트 패턴(366)은 도 2j를 참조하여 설명한 제4 하드마스크층(262), 반사방지막(264) 및 포토레지스트 패턴(266)과 동일한 구성을 가질 수 있다. 단, 상기 포토레지스트 패턴(366)에는 복수의 개구(366H)가 형성되어 있으며, 기판(200)상에서 상기 복수의 개구(366H)의 위치는 도 2j에서의 복수의 개구(266H)의 위치와 다르다.
도 3b를 참조하면, 도 2k를 참조하여 설명한 바와 유사하게, 상기 포토레지스트 패턴(366)을 식각마스크로 이용하여 상기 반사방지막(364) 및 제4 하드마스크층(362)을 차례로 식각하여 반사방지막 패턴(364A) 및 제4 하드마스크 패턴(362A)을 형성한다. 그 결과, 상기 제4 하드마스크 패턴(362A)에는 복수의 개구(362H)가 형성된다. 상기 제4 하드마스크 패턴(362A)에 형성된 복수의 개구(362H)를 통해 상기 버퍼층(240)의 일부 영역들이 노출된다. 상기 복수의 개구(362H)의 폭에 따라, 상기 복수의 개구(362H)를 통해 상기 버퍼층(240)의 노출된 부분 주위에 있는 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)의 일부도 함께 노출될 수 있다.
상기 제4 하드마스크 패턴(362A)이 형성된 후, 상기 포토레지스트 패턴(366)은 그 일부가 소모될 수 있다.
그 후, 상기 제4 하드마스크 패턴(262A), 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)을 식각 마스크로 이용하여, 상기 버퍼층(240)중 상기 복수의 개구(362H)를 통해 노출된 부분들을 식각하고, 이어서 상기 버퍼층(240)의 식각에 의해 노출되는 제2 하드마스크층(220)을 식각한다. 그 결과, 기판(200)에는 복수의 트리밍된 버퍼층(240C) 및 트리밍된 제2 하드마스크층(220C)이 형성되고, 상기 복수의 개구(362H)를 통해 상기 제1 하드마스크층(210)이 노출된다.
도 3c를 참조하면, 상기 제4 하드마스크 패턴(362A)과 그 상부에 남아 있는 불필요한 막들을 제거하여 트리밍된 버퍼층(240C)의 상면과, 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A) 각각의 상면을 노출시킨다.
도 3d를 참조하면, 상기 트리밍된 버퍼층(240C)을 식각 마스크로 이용하여 상기 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)을 식각하여 제거한다.
상기 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)이 각각 폴리실리콘으로 이루어지고 상기 트리밍된 버퍼층(240C) 및 트리밍된 제2 하드마스크층(220C)이 각각 산화막으로 이루어진 경우, 상기 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)을 제거하기 위하여 예를 들면 습식 또는 건식 식각 방법을 이용할 수 있다. 상기 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)을 습식 식각 방법으로 제거하기 위하여, NH4OH를 포함하는 식각액을 사용할 수 있다. 예를 들면, NH4OH, H2O2 및 H2O가 4:1:95의 부피비로 혼합된 식각액을 사용할 수 있다. 또는, 상기 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)을 건식 식각 방법으로 제거하는 경우, CF4를 포함하는 식각 가스를 사용하는 등방성 CDE (chemical dry etch) 공정을 이용할 수 있다. 예를 들면, CF4 및 O2의 혼합 가스, 또는 CF4, O2, N2 및 HF의 혼합 가스를 사용하는 CDE 공정을 이용할 수 있다.
상기 제1 마스크 패턴(230A) 및 제2 마스크 패턴(250A)을 제거한 후, 도 3d에서 볼 수 있는 바와 같이, 상기 트리밍된 버퍼층(240C)에서 복수의 수직 연장부(240V) 및 복수의 수평 연장부(240H)가 각각 외부로 노출된다.
도 3e를 참조하면, 상기 복수의 수직 연장부(240V) 사이에 있는 수평 연장부(240H) 및 트리밍된 제2 하드마스크층(220C)을 제거하기 위하여, 이방성 건식 식각 방법에 의해 상기 트리밍된 버퍼층(240C)의 수평 연장부(240H) 및 트리밍된 제2 하드마스크층(220C)을 에치백하여 상기 복수의 수직 연장부(240V) 사이에서 상기 제1 하드마스크층(210)의 상면을 노출시킨다.
상기 트리밍된 버퍼층(240C)의 수평 연장부(240H) 및 트리밍된 제2 하드마스크층(220C)이 식각되면서 상기 트리밍된 버퍼층(240C)의 복수의 수직 연장부(240V)도 그 상면으로부터 소정 두께 만큼 소모되며, 상기 제1 하드마스크층(210) 위에는 상기 트리밍된 버퍼층(240C)의 수직 연장부(240V)의 잔류 부분과 그 아래에 있는 트리밍된 제2 하드마스크층(220C) 부분을 포함하는 복수의 마스크 패턴(240C, 220C)이 남게 된다.
도 3f를 참조하면, 상기 복수의 마스크 패턴(240C, 220C)을 식각 마스크로 이용하여 상기 제1 하드마스크층(210)을 이방성 건식 식각하여 복수의 제1 하드마스크 패턴(210C)을 형성한다.
도 3g를 참조하면, 상기 패드산화막(202)을 식각하여 복수의 제1 하드마스크 패턴(210C) 사이로 기판(200)의 상면을 노출시킨 후, 상기 복수의 마스크 패턴(240C, 220C)을 식각 마스크로 이용하여 상기 노출된 기판(200)을 식각하여, 상기 기판(200)에 트렌치(380)를 형성한다. 상기 트렌치(380)는 비교적 좁은 폭을 가지는 제1 트렌치 부분(380A)과 비교적 넓은 폭을 가지는 제2 트렌치 부분(380B)을 포함할 수 있다.
도 3h를 참조하면, 도 2p 및 도 2q를 참조하여 설명한 바와 같은 방법으로, 상기 트렌치(380) 내부 및 상기 복수의 제1 하드마스크 패턴(210C) 위에 절연 물질을 증착한 후, 상기 복수의 제1 하드마스크 패턴(210C)이 노출될 때 까지 CMP 공정에 의해 결과물을 평탄화하여, 상기 트렌치(380) 내에 소자분리막(382)을 형성한 후, 복수의 제1 하드마스크 패턴(210C)을 제거한다.
상기 소자분리막(382)에 의해 기판(200)에 활성 영역(110A)이 정의된다.
본 발명의 제2 실시예에 따른 반도체 소자의 패턴 형성 방법에서, 트렌치(380) 형성시 식각 마스크로 이용되는 복수의 제1 하드마스크 패턴(210C)과 소자분리막(382)을 서로 다른 재료로 형성함으로써, 상기 소자분리막(382)이 형성된 후 상기 복수의 제1 하드마스크 패턴(210C)을 제거하는 동안, 상기 소자분리막(382)이 손상되지 않고 양호한 형상을 유지할 수 있다. 특히, 상기 트렌치(380)를 채우기 위한 갭필 절연막은 질화막으로 형성하고, 상기 복수의 제1 하드마스크 패턴(210C)은 폴리실리콘층으로 형성함으로써, 상기 복수의 제1 하드마스크 패턴(210C)을 제거할 때 상기 소자분리막(382)이 손상받는 것을 방지할 수 있다.
또한, 상기 소자분리막(382) 형성시 요구되는 CMP 공정에서 CMP 스토퍼로 이용되는 복수의 제1 하드마스크 패턴(210C)을 폴리실리콘층으로 형성함으로써, 더블 패터닝 기술을 이용하여 활성 영역을 정의하기 위한 소자분리막(382) 형성 공정에서 트렌치 형성을 위한 식각 마스크들을 상호 우수한 식각 선택비를 제공하는 폴리실리콘층 및 산화막 만으로 구성하는 것이 가능하여, 공정을 단순화할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1은 본 발명에 따른 반도체 소자의 패턴 형성 방법에 의해 구현할 수 있는 복수의 활성 영역을 예시한 레이아웃이다.
도 2a 내지 도 2q는 본 발명의 제1 실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들로서, 도 1의 II - II'선 단면에 대응하는 부분의 단면도들이다.
도 3a 내지 도 3h는 본 발명의 제2 실시예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 활성 영역, 120: 소자분리막, 200: 기판, 202: 패드 산화막, 210: 제1 하드마스크층, 220: 제2 하드마스크층, 220R: 낮은 표면부, 230: 제1 마스크층, 230A: 제1 마스크 패턴, 230B: 트리밍된 제1 마스크 패턴, 232: 제3 하드마스크층, 234: 반사방지막, 236: 포토레지스트 패턴, 240: 버퍼층, 242: 리세스, 250: 제2 마스크층, 250A: 제2 마스크 패턴, 250B: 트리밍된 제2 마스크 패턴, 262: 제4 하드마스크층, 262H: 개구, 264: 반사방지막, 266: 포토레지스트 패턴, 266H: 개구, 280: 트렌치, 280A: 제1 트렌치 부분, 280B: 제2 트렌치 부분, 282: 소자분리막.

Claims (10)

  1. 기판상에 제1 하드마스크층을 형성하는 단계와,
    상기 제1 하드마스크층 위에 복수의 제1 마스크 패턴을 형성하는 단계와,
    상기 제1 마스크 패턴의 양 측벽을 각각 덮는 복수의 버퍼층을 형성하는 단계와,
    상기 복수의 제1 마스크 패턴중 상호 인접한 2 개의 제1 마스크 패턴 사이 마다 1 개 씩 위치되고 상기 버퍼층을 사이에 두고 상기 제1 마스크 패턴과 이웃하고 있는 복수의 제2 마스크 패턴을 형성하는 단계와,
    상기 복수의 제1 마스크 패턴 및 상기 복수의 제2 마스크 패턴 각각으로부터 선택된 부분을 제거하여 상기 복수의 제1 마스크 패턴 및 상기 복수의 제2 마스크 패턴중 상기 선택된 부분을 제외한 나머지 부분으로 이루어지는 복수의 트리밍된 제1 마스크 패턴 및 복수의 트리밍된 제2 마스크 패턴을 형성하는 단계와,
    상기 복수의 트리밍된 제1 마스크 패턴 및 복수의 트리밍된 제2 마스크 패턴을 식각 마스크로 이용하여 상기 제1 하드마스크층을 식각하여 상기 기판을 노출시키는 제1 하드마스크 패턴을 형성하는 단계와,
    상기 제1 하드마스크 패턴을 식각 마스크로 하여 상기 노출된 기판을 식각하여 상기 기판에 트렌치를 형성하는 단계와,
    상기 트렌치 내에 상기 제1 하드마스크 패턴의 구성 재료와는 다른 재료로 이루어지는 절연막으로 이루어지는 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 복수의 제1 마스크 패턴 및 복수의 제2 마스크 패턴은 상기 제1 하드마스크층과 동일한 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 제1 하드마스크 패턴은 폴리실리콘으로 이루어지고, 상기 소자분리막은 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판상에 제1 하드마스크층을 형성하는 단계와,
    상기 제1 하드마스크층 위에 복수의 제1 마스크 패턴을 형성하는 단계와,
    상기 제1 마스크 패턴의 양 측벽을 각각 덮는 복수의 버퍼층을 형성하는 단계와,
    상기 복수의 제1 마스크 패턴중 상호 인접한 2 개의 제1 마스크 패턴 사이 마다 1 개 씩 위치되고 상기 버퍼층을 사이에 두고 상기 제1 마스크 패턴과 이웃하고 있는 복수의 제2 마스크 패턴을 형성하는 단계와,
    상기 복수의 버퍼층 각각으로부터 선택된 부분을 제거하여 상기 복수의 버퍼층중 상기 선택된 부분을 제외한 나머지 부분으로 이루어지는 복수의 트리밍된 버퍼층을 형성하는 단계와,
    상기 복수의 트리밍된 버퍼층을 식각 마스크로 이용하여 상기 제1 하드마스크층을 식각하여 상기 기판을 노출시키는 제1 하드마스크 패턴을 형성하는 단계와,
    상기 제1 하드마스크 패턴을 식각 마스크로 하여 상기 노출된 기판을 식각하여 상기 기판에 트렌치를 형성하는 단계와,
    상기 트렌치 내에 상기 제1 하드마스크 패턴의 구성 재료와는 다른 재료로 이루어지는 절연막으로 이루어지는 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  8. 기판상에 제1 하드마스크층을 형성하는 단계와,
    상기 제1 하드마스크층 위에 상기 제1 하드마스크층과는 다른 재료로 이루어지는 제2 하드마스크층을 형성하는 단계와,
    상기 제2 하드마스크층 위에 복수의 제1 마스크 패턴을 형성하는 단계와,
    상기 복수의 제1 마스크 패턴 각각의 사이에서 상기 제2 하드마스크층의 상면에 낮은 표면부를 형성하는 단계와,
    상기 제1 마스크 패턴의 양 측벽을 각각 덮는 복수의 버퍼층을 형성하는 단계와,
    상기 복수의 제1 마스크 패턴중 상호 인접한 2 개의 제1 마스크 패턴 사이 마다 1 개 씩 위치되고 상기 버퍼층을 사이에 두고 상기 제1 마스크 패턴과 이웃하고 있는 복수의 제2 마스크 패턴을 형성하는 단계와,
    상기 복수의 제1 마스크 패턴 및 상기 복수의 제2 마스크 패턴과, 상기 복수의 버퍼층 중에서 선택되는 어느 하나를 식각 마스크로 이용하여 상기 낮은 표면부가 형성된 상기 제2 하드마스크층 및 상기 제1 하드마스크층을 식각하여 상기 기판을 노출시키는 제1 하드마스크 패턴을 형성하는 단계와,
    상기 제1 하드마스크 패턴을 식각 마스크로 하여 상기 노출된 기판을 식각하여 상기 기판에 트렌치를 형성하는 단계와,
    상기 트렌치 내에 상기 제1 하드마스크 패턴의 구성 재료와는 다른 재료로 이루어지는 절연막으로 이루어지는 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  9. 제8항에 있어서,
    상기 제2 하드마스크층 및 상기 복수의 버퍼층은 각각 산화막으로 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  10. 제8항에 있어서,
    상기 복수의 버퍼층을 형성하는 단계에서, 상기 버퍼층은 상기 복수의 제1 마스크 패턴중에서 선택되는 서로 이웃하는 2 개의 제1 마스크 패턴에서 서로 마주보는 각각의 측벽들과 이들 사이에서 노출되어 있는 상기 제2 하드마스크층의 상기 낮은 표면부를 동시에 덮도록 형성되는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
KR1020080127264A 2008-12-15 2008-12-15 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법 KR101518333B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080127264A KR101518333B1 (ko) 2008-12-15 2008-12-15 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
US12/485,970 US7977204B2 (en) 2008-12-15 2009-06-17 Method of forming a fine pattern of a semiconductor device using a double patterning technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127264A KR101518333B1 (ko) 2008-12-15 2008-12-15 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20100068789A KR20100068789A (ko) 2010-06-24
KR101518333B1 true KR101518333B1 (ko) 2015-05-11

Family

ID=42241030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127264A KR101518333B1 (ko) 2008-12-15 2008-12-15 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법

Country Status (2)

Country Link
US (1) US7977204B2 (ko)
KR (1) KR101518333B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054159B2 (en) * 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a feature of a semiconductor device
US10020448B2 (en) 2013-09-19 2018-07-10 Joled Inc. Method for manufacturing organic light-emitting device and method of manufacturing display unit
KR102104058B1 (ko) 2013-09-27 2020-04-23 삼성전자 주식회사 반도체 소자 및 그 제조 방법
TWI555082B (zh) * 2015-05-15 2016-10-21 力晶科技股份有限公司 圖案化方法
CN107958868B (zh) * 2016-10-17 2020-10-20 联华电子股份有限公司 隔离结构的制造方法
KR102301850B1 (ko) * 2016-11-24 2021-09-14 삼성전자주식회사 액티브 패턴 구조물 및 액티브 패턴 구조물을 포함하는 반도체 소자
KR102608900B1 (ko) 2018-07-30 2023-12-07 삼성전자주식회사 반도체 소자 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US20080124931A1 (en) 2006-03-06 2008-05-29 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194285B1 (en) * 1999-10-04 2001-02-27 Taiwan Semiconductor Manufacturing Company Formation of shallow trench isolation (STI)
KR100714305B1 (ko) 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100912959B1 (ko) 2006-11-09 2009-08-20 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
KR100825801B1 (ko) 2007-02-13 2008-04-29 삼성전자주식회사 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080124931A1 (en) 2006-03-06 2008-05-29 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
KR20100068789A (ko) 2010-06-24
US7977204B2 (en) 2011-07-12
US20100151655A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
KR100790999B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR101518333B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법
TWI426344B (zh) 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR101170284B1 (ko) 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물
KR101576335B1 (ko) 집적 회로 패터닝 방법
JP5068156B2 (ja) 半導体素子の微細パターン形成方法
US20160322461A1 (en) Method for Producing Fin Structures of a Semiconductor Device in a Substrate
KR100829606B1 (ko) 미세 패턴의 형성 방법
US20100167548A1 (en) Method for forming fine pattern using quadruple patterning in semiconductor device
KR101543330B1 (ko) 반도체 소자의 제조 방법
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
KR20180069699A (ko) 반도체 장치 및 그 제조방법
US8178417B2 (en) Method of forming shallow trench isolation structures for integrated circuits
CN110970345A (zh) 半导体结构及制备方法
KR20100098843A (ko) 패턴 형성 방법
KR101348280B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
JP2008218999A (ja) 半導体装置の製造方法
CN111211090B (zh) 沟槽制作方法及半导体隔离结构制作方法
JP5527964B2 (ja) 半導体装置の製造方法及び半導体装置
KR100772709B1 (ko) 반도체 소자의 소자분리막 제조방법
US6905943B2 (en) Forming a trench to define one or more isolation regions in a semiconductor structure
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
CN107958868B (zh) 隔离结构的制造方法
US20090130841A1 (en) Method for forming contact in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 5