JP2017098546A - 反転階調パターニングの方法 - Google Patents

反転階調パターニングの方法 Download PDF

Info

Publication number
JP2017098546A
JP2017098546A JP2016220903A JP2016220903A JP2017098546A JP 2017098546 A JP2017098546 A JP 2017098546A JP 2016220903 A JP2016220903 A JP 2016220903A JP 2016220903 A JP2016220903 A JP 2016220903A JP 2017098546 A JP2017098546 A JP 2017098546A
Authority
JP
Japan
Prior art keywords
layer
less
pattern
features
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016220903A
Other languages
English (en)
Other versions
JP6336009B2 (ja
Inventor
ニャーズ クスナトディノフ
Khusnatdinov Niyaz
ニャーズ クスナトディノフ
エル ドウェイン ラブレイク
L Labrake Dwayne
エル ドウェイン ラブレイク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2017098546A publication Critical patent/JP2017098546A/ja
Application granted granted Critical
Publication of JP6336009B2 publication Critical patent/JP6336009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00611—Processes for the planarisation of structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0121—Processes for the planarization of structures involving addition of material followed by removal of parts of said material, i.e. subtractive planarization
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0118—Processes for the planarization of structures
    • B81C2201/0126—Processes for the planarization of structures not provided for in B81C2201/0119 - B81C2201/0125
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ナノインプリントリソグラフィにおいて、非均一なサイズのフィーチャを有するパターンの階調を反転する方法を提供する。【解決手段】方法は、非平面保護コーティングと最小加工寸法ばらつきを最小化するためのエッチングスキームを有するパターン層の上に、高コンフォーマルハードマスク層を堆積することを含む。【選択図】図１１

Description

関連出願の相互参照
本出願は、２０１５年１１月１３日に出願された米国特許仮出願第６２／２５４，８９１号に対して、米国特許法第１１９条（ｅ）に基づいて優先権の利益を主張し、本明細書に参照により組み込まれている。
本発明は、反転階調パターニングの方法に関する。
ナノ加工は、１００ナノメートル以下のオーダのフィーチャを有する非常に小さな構造の加工を含む。ナノ加工が大きな影響を及ぼした１つの用途は、集積回路のプロセスにある。半導体プロセス業界は、基板上に形成された単位面積当たりの回路を増加させながら、より大きな生産歩留まりのために努力し続けている。したがって、ナノ加工がますます重要になる。ナノ加工は、形成された構造の最小フィーチャ寸法の継続的な縮小を可能にしながら、より大きなプロセス制御を提供する。
今日使用されている典型的なナノ加工技術は、一般にナノインプリントリソグラフィと呼ばれる。ナノインプリントリソグラフィは、例えば、ＣＭＯＳロジック、マイクロプロセッサ、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、ＤＲＡＭメモリなどの集積デバイス、または、ＭＲＡＭ、３Ｄクロスポイントメモリ、Ｒｅ−ＲＡＭ、Ｆｅ−ＲＡＭ、ＳＴＴ−ＲＡＭなどの他の記憶デバイスなどの層を製造することを含む様々な用途において有用である。典型的なナノインプリントリソグラフィプロセスは、本明細書に参照により組み込まれている米国特許第８，３４９，２４１号、米国特許第８，０６６，９３０号、および米国特許第６，９３６，１９４号などの多数の刊行物に詳細に記載されている。
前述の米国特許の各々に開示されたナノインプリントリソグラフィ技術は、成形可能（重合可能）な層にレリーフパターンを形成することと、そのレリーフパターンに対応するパターンを下地基板に転写することとを含む。基板は、パターニングプロセスを円滑にする所望の位置決めを得るように移動ステージに結合されうる。パターニングプロセスは、基板から離間したテンプレートと、テンプレートと基板との間に供給された成形可能な液体とを使用する。成形可能な液体は、成形可能な液体に接触するテンプレートの表面の形状に一致するパターンを有する剛性層を形成するように固化する。固化後、テンプレートは、テンプレートと基板とが離間するように剛性層から剥離される。次いで、基板および固化層は、固化層のパターンに対応するレリーフ像を基板に転写するための追加プロセスに付される。
追加のナノインプリントリソグラフィ技術は、前に固化されたパターン層の上に平坦化層を形成することと、それに次いで、基板、固化されたパターン層および平坦化層を、固化層パターンの逆または反転に対応するレリーフ像を基板に転写するための追加プロセスに付することとを含む。このようなプロセスは、ナノインプリントリソグラフィにおいて、並びに集積デバイス製造で使用される他のリソグラフィプロセスにおいて、ますます重要になっている。しかしながら、十分なエッチング選択性を保ちながら平坦化層の十分な平坦化を達成することの困難性は、特に２０ｎｍ以下の最小加工寸法を有するパターンフィーチャが求められるときに、そのようなプロセスの有効性を制限していた。
本願発明は、不均一なサイズのフィーチャを有する元のレリーフパターンを含む、元のレリーフパターンの逆または反転となるレリーフパターンを作成する方法を提供する。本発明の一態様では、当該方法は、元のパターン層の上に低温堆積によって（例えば原子層堆積（ＡＬＤ）によって）コンフォーマルハードマスク層を堆積させた後、コンフォーマル層の上に非平坦保護層を適用することを含む。本発明の様々な態様では、非平坦性の程度は、９５％、または９０％、または８０％、または７０％、または６０％未満でありえ、場合によっては５０％、または４０％、または３０％の平坦性でありうる。本発明の更なる態様では、保護層、コンフォーマル層およびパターン層のエッチングレートは、反転されたフィーチャの最小加工寸法（ＣＤ）の均一性を高める（即ち、ＣＤばらつきを最小化する）ために選択されうる。ある態様では、それぞれのエッチングプロセス条件下において、保護層は、コンフォーマル層についてエッチングレート選択性ξ１＞５を有し、コンフォーマル層は、保護層についてエッチング選択性ξ２＞１を有し、およびパターン層は、コンフォーマル層についてエッチング選択性ξ３＞５を有する。ある態様では、コンフォーマル層は、酸化シリコンＳｉＯ２、または酸化アルミニウムＡｌ２Ｏ３であり、非平坦保護層は、スピンオングラス（ＳＯＧ）である。
本発明の特徴および利点を詳細に理解することができるように、添付の図面に示された実施形態を参照することにより、本発明の実施形態のより詳細な説明を得ることができる。しかしながら、添付の図面は、本発明の典型的な実施形態を示すだけである。したがって、本発明は、他の同様な有効な実施形態を認めることができるため、その権利範囲を限定するものとみなされるべきではない。
図１は、基板から離間したテンプレートとモールドとを有するナノインプリントリソグラフィシステムの簡略側面図を示す。 図２は、固化パターン層が上に形成された、図１に示された基板の簡略図を示す。 、 、 、 図３〜６は、反転階調プロセスの簡略断面図を示す。 、 、 、 図７Ａ〜７Ｄは、図３〜６のプロセスから生じる最小加工寸法ばらつきの簡略断面図を示す。 、 、 、 図８Ａ〜８Ｄは、本発明の実施形態に係る反転階調プロセスの簡略断面図を示す。 、 、 図９Ａ〜９Ｃは、異なるタイプのリソグラフィプロセスの簡略断面図を示す。 、 、 図１０Ａ〜１０Ｃは、本発明の実施形態に係るプロセスの簡略断面図を示す。 図１１は、本発明の実施形態に係る反転階調プロセスのフローを示す。
図面、特に図１を参照すると、そこには、基板１２上にレリーフパターンを形成するために使用されるナノインプリントリソグラフィシステム１０が示されている。基板１２は、基板チャック１４に結合されうる。図示のように、基板チャック１４は真空チャックである。しかしながら、基板チャック１４は、限定されるものではないが、真空、ピン型、溝型、静電、電磁気などを含む任意のチャックとしてもよい。典型的なチャックは、本明細書に参照により組み込まれている米国特許第６，８７３，０８７号に記載されている。
基板１２および基板チャック１４は、ステージ１６によって更に支持されうる。ステージ１６は、ｘ、ｙおよびｚ軸に沿って並進および／または回転運動を提供しうる。ステージ１６、基板１２および基板チャック１４は、ベース（不図示）上に位置決めされうる。
基板１２から離間しているのはテンプレート１８である。テンプレート１８は、第１面と第２面とを有する本体を含み、一方の面は、そこから基板１２に向かって延びたメサ２０を有する。メサ２０は、その上にパターン面２２を有しうる。さらに、メサ２０は、モールド２０と呼ぶことがある。あるいは、テンプレート１８は、メサ２０なしで形成されてもよい。
テンプレート１８および／またはモールド２０は、限定されるものではないが、溶融シリカ、石英、シリコン、有機ポリマ、シロキサンポリマ、ホウケイ酸ガラス、フルオロカーボンポリマ、金属、硬化サファイアなどを含む材料から形成されうる。図示のように、パターン面２２は、複数の離間したリセス（凹部）２４および／または突起（凸部）２６によって規定されたフィーチャを含むが、本発明の実施形態は、そのような構成に限定されない（例えば平面）。パターン面２２は、基板１２上に形成されるべきパターンの基礎を形成する任意の元パターンを規定しうる。
テンプレート１８は、チャック２８に結合されうる。チャック２８は、限定されるものではないが、真空、ピン型、溝型、静電、電磁気、および／または同様のチャックタイプとして構成されうる。さらに、チャック２８は、チャック２８とインプリントヘッド３０とテンプレート１８とが少なくともｚ軸方向に移動可能になるようにブリッジ３６に移動可能に結合されたインプリントヘッド３０に結合されうる。
ナノインプリントリソグラフィシステム１０は、流体吐出システム３２を更に含みうる。流体吐出システム３２は、基板１２上に成形可能材料３４（例えば、重合可能材料）を堆積させるために用いられうる。成形可能材料３４は、液滴吐出（ドロップディスペンス）、スピンコーティング、浸漬コーティング（ディップコーティング）、化学気相成長法（ＣＶＤ）、物理的気相成長法（ＰＶＤ）、薄膜堆積、厚膜堆積などの技術を用いて、基板１２上に配置されうる。成形可能材料３４は、設計上の考慮事項に応じてモールド２２と基板１２との間に所望の体積が画定される前および／または後に、基板１２上に配置されうる。例えば、成形可能材料３４は、本明細書に参照により組み込まれている米国特許第７，１５７，０３６号および米国特許第８，０７６，３８６号に記載されているように、モノマー混合物を含みうる。
図１および図２を参照すると、ナノインプリントリソグラフィシステム１０は、経路４２に沿ってエネルギ４０を導くエネルギ源３８を更に含みうる。インプリントヘッド３０およびステージ１６は、テンプレート１８および基板１２を経路４２で重ね合わせて位置決めするように構成されうる。カメラ５８は、同様に、経路４２で重ね合わせて位置決めされうる。ナノリソグラフィシステム１０は、ステージ１６、インプリントヘッド３０、流体吐出システム３２、エネルギ源３８および／またはカメラに連通している処理部５４（プロセッサ）によって統制され、メモリ５６に記憶されたコンピュータ可読プログラム上で動作しうる。
インプリントヘッド３０、ステージ１６、またはその両方は、モールド２０と基板１２との間の距離を、成形可能材料によって充填されたそれらの間に所望の体積を画定するように変化させる。例えば、インプリントヘッド３０は、モールド２０が成形可能材料３４に接触するようにテンプレート１８に力を加えうる。当該所望の体積が成形可能材料３４で充填された後、エネルギ源３８は、成形可能材料３４を凝固させ、および／または基板１２の面４４およびパターン面２２の形状を交差結合（クロスリンク）させ、基板１２上にパターン層４６を画定する、例えば紫外線などのエネルギ４０を発出する。パターン層４６は、残膜４８と、突起部５０（凸部）およびリセス部５２（凹部）として示された複数のフィーチャとを含みうる。凸部５０は厚さｔ１を有し、残膜は厚さｔ２を有する。
上述したシステムおよびプロセスは、本明細書に参照により組み込まれている米国特許第６，９３２，９３４号、米国特許７，０７７，９９２号、米国特許第７，１７９，３９６号および米国特許第７，３９６，４７５号において参照されたインプリントリソグラフィプロセスおよびシステムにおいて更に採用されうる。
追加のナノインプリントリソグラフィ技術は、特に、形成されたパターン層の元のレリーフパターンの逆または反転パターンに対応するレリーフ像を基板に転写するため、形成されたパターン層の上への平坦化層の形成を含む。そのような逆または反転パターンを基板にもたらすプロセスは、「反転階調（反転トーン）」プロセスとして知られ、または呼ばれている。反転階調プロセスは、ナノインプリントリソグラフィ、同様の他のリソグラフィプロセスにおいてますます重要になってきている。しかしながら、下地パターン層に対して十分なエッチング選択性を保ちながら十分な平坦化を達成することの困難性は、特に、下地パターンのフィーチャが２０ｎｍ以下の最小加工寸法（またはＣＤ）有するときに、平坦化層を必要とする反転階調プロセスの有効性を制限していた。
効果的な平坦化材料を選択すること、およびそのような材料を用いて平坦層を達成することの困難性は、元のレリーフパターンが不均一なサイズのフィーチャ、即ち、小さなおよび大きなフィーチャの両方を含むパターンを含む場合に特に深刻である。平坦化材料の特性、その厚さ、およびその層を堆積するために使用される技術に依存して、フィーチャサイズに応じて平坦化効果の特徴付けに用いられる固有空間パラメータｓｐがある。例えば、３００ｎｍスピンオンカーボン（ＳＯＣ）材料がスピンオン技術によって堆積された場合、固有空間パラメータｓｐは１ミクロン以下である。本明細書で使用される場合、「小さな」フィーチャは、少なくとも１つの面内方向に１μｍ未満の横方向サイズｓ（即ち、ｓ＜１μｍ）を有するフィーチャを示し、一方、「大きな」フィーチャは、少なくとも１μｍの面内寸法の両方の横方向サイズｓ１およびｓ２（即ち、ｓ１，ｓ２≧１μｍ）を有するフィーチャを示す。更に明細書で使用される場合、フィーチャという用語は、パターンから突出または延伸したフィーチャと、パターン内の凹部またはオープン領域とを含む。例えば、２０ｎｍ／２０ｎｍライン／スペース周期パターンは、等間隔の小さなフィーチャのセットを表し、一方、１５μｍ×１５μｍの正方形のオープン領域（即ち、内部に他のフィーチャがない）、または１０μｍ×６０μｍの矩形のオープン領域が、大きなフィーチャと考えられる。不均一なサイズのフィーチャのパターンの例は、５μｍ間隔またはオープン領域（大きなフィーチャ）で離隔した５０ｎｍ／５０ｎｍライン／スペース（小さなフィーチャ）の２つのグループまたは領域を有するパターンを含む。図３は、そのようなシナリオに関連する典型的な困難性を示す。パターン層２０２（ノンスケール）は、基板２０４上に形成され、小さなフィーチャ１０１，１０２，１０３，１０４，１０５，１０６および１０７を含む。フィーチャ１０１，１０２，１０３および１０４は、オープン領域１０８によってフィーチャ１０５，１０６および１０７から分離され、オープン領域１０９はフィーチャを越えて同様に広がる。ここで、オープン領域１０８および１０９は、特にフィーチャ１０４，１０５および１０７が小さなフィーチャと大きなフィーチャとの間の移行区域に位置するとみなすことができるように、フィーチャ１０１，１０２，１０３，１０４，１０５，１０６および１０７についての大きなフィーチャとしてそれぞれ考えることができる。層２００は、パターン層２０２の上に平坦化層として形成される。しかしながら、本明細書で更に記載される実用的な限定のため、層２００は完全な平坦ではなく、代わりに、層２００の平坦化効率が１００％未満であるようにオープン領域１０８および１０９の上に形成された窪みを含む。本明細書で更に用いられるように、用語「平坦化効率」は式（１）で定義される。
ここで、ＨＦＨは元のフィーチャ（または段差）の高さであり、Ｈ１は当該フィーチャ（または段差）の上の平坦化材料の厚さであり、Ｈ２は、当該フィーチャの底での（例えば、段差に近いオープン底領域における）平坦化材料の厚さである。したがって、層の平坦化効率は、完全な１００％の平坦層の理想状態からのばらつきの尺度である。
平坦化ばらつきは、大部分が自然発生現象である。即ち、（典型的には、例えばスピンコーティングによる）平坦化材料の適用において、当該材料は、全ての大きなオープン領域または境界の効果が最小である面の上では、同じコーティングの厚さに解決されるであろう。同じように、当該材料は、オープン領域または表面をコーティングする材料と比較してわずかな全体的な上昇であるにもかかわらず、境界効果も同様に最小である完全なフィーチャ高さを有する大きなフィーチャにわたって、同じ相対的な厚さに解決されるであろう。完全なフィーチャ高さを有する狭い間隔の小さなフィーチャは、その場所におけるパターンの特定のデューティサイクルに応じて、有効な厚さを有する大きいフルハイトのフィーチャと同様の効果をもたらす。厚さばらつきの現象は、図３に簡略化して示され、層２００の厚さばらつきは、オープン領域１０８および１０９と、狭い間隔の小さなフィーチャ１０１，１０２，１０３，１０４および１０５，１０６，１０７の上とで見られる。
特に、平坦化ばらつきは、小さなフィーチャから大きなフィーチャに、または大きなフィーチャから小さなフィーチャにパターンが移行する移行区域において不都合な効果をもたらす。図３において、そのような移行区域は、フィーチャ１０４と１０８との間、フィーチャ１０８と１０５との間、およびフィーチャ１０７と１０９との間に位置する。別の例として、そのような移行区域は、ミクロンサイズのオープン領域によって分離されたナノメートルスケールのフィーチャのクラスタが存在する場合に生じうる。そのような移行区域は、パターンの残部に対して異なる平坦化プロファイルを有する傾向がある。更なるプロセスにおいて、これは、より均一なサイズの領域内のフィーチャと比較して、可変の最小加工寸法（ＣＤ）を有する移行区域におけるフィーチャをもたらすことができる。図４〜５を参照すると、フィーチャ１０１，１０２，１０３および１０６の頂部を露出させるように層２００がエッチバックされると、移行区域での平坦性プロファイルにおけるばらつきの結果として、フィーチャ１０４，１０５および１０７が、フィーチャ１０１，１０２，１０３および１０６に対してより露出される（図４、５参照）。そして、露出されたフィーチャの次のエッチング除去において（図６参照）、結果トレンチ１１４，１１５および１１７（フィーチャ１０４，１０５および１０７に対応）は、結果トレンチ１１１，１１２，１１３および１１６（フィーチャ１０１，１０２，１０３および１０６に対応）よりわずかに大きいＣＤを有し、この同様の望ましくないＣＤばらつきは、基板へのパターンの更なるエッチングにおいて持続されるであろう。この現象は、パターン化されたフィーチャの側壁が完全に垂直でないという事実に起因する（即ち、パターン化されたフィーチャの側壁が９０度未満の傾斜を有する）。これは、図７Ａ〜７Ｄを参照してより明確に見ることができる。図７Ａは、フィーチャ２１０の基部がその頂部２１０より広くなるように高さｈ０および側壁傾斜θ（９０°未満）を有してパターン層２０２から延びるフィーチャ２１０を含むパターン層２０２を有する基板２０４を示す。ハードマスク２００は、フィーチャ２１０の頂部２１２を露出させるようにエッチバックされている。図７Ｂは、基板２０４を露出するように、フィーチャおよび下地残膜（ｒｌｔ）をスルーエッチングした結果を示す。基板をエッチングしたときの結果フィーチャのＣＤは、フィーチャ２０１のその頂部２１２での幅に対応するＣＤ０になるであろう。しかしながら、図７Ｃに示すように、フィーチャ２１０が高さｈ１（ｈ１＜ｈ０）に縮小されるようにハードマスク２００が最初に更にエッチバックされると、フィーチャ２１０のスルーエッチングは、図７Ｄに示すように、より広いＣＤ１（ＣＤ１＞ＣＤ０）をもたらす。図３〜６を参照すると、同様の現象は、層２００の平坦性プロファイルばらつきが移行フィーチャ１０４，１０５および１０７のより大きなエッチバックをもたらす移行区域において起こり、非移行領域における結果フィーチャ１１１，１１２，１１３および１１６と比較して結果フィーチャ１１４，１１５，１１７の後のより広いＣＤをもたらす。
平坦化ばらつきに加えて、インプリント反転階調プロセスにおける追加の困難性は、平坦化層がハードマスクとして機能するように、硬化されたインプリントレジストに対して平坦化層の適切なエッチング選択性を達成することである。インプリントレジストは、典型的には有機材料で形成される。高いエッチング選択性は、典型的には、ハードマスクの組成がレジストの組成と異なることを必要とする。例えば、スピンオングラス（ＳＯＧ）などのシリコン含有材料は、一般に使用される平坦化材料であり、理論的には、例えば酸素プラズマエッチングに更にさらされる有機インプリントレジストのための有効なハードマスクになるために必要なエッチング選択性を有することができる。残念なことに、スピンオンガラスは、必要とされる高いエッチング選択性の特性を有する酸化シリコン材料への完全な転移のためには、高温（３００−４００℃以下）で焼成される必要がある。しかし、この転移温度は、インプリントレジストの転移温度（８０℃以下）、即ち、インプリントレジストが溶融して流れ始める温度をはるかに上回っている。したがって、ＳＯＧは、レジストの特徴を損なうことのないエッチングマスクとしては有用でない。逆に、ＳＯＧが十分に高い温度で焼成されない場合、酸化シリコン材料への転移は起こらない。したがって、レジストの特徴は存続するが、材料は、インプリント反転階調プロセスに有用な十分に良いエッチング選択性を有さないであろう。
本願発明は、単一の平坦化層を、第１コンフォーマルハードマスク層と、第１コンフォーマルハードマスク層の上の第２保護層とで置き換えることにより、これらのおよび他の問題に対処する。第１コンフォーマルハードマスク層は、好ましくは、（１）下地パターンレジスト層の高いコンフォーマルコーティングを、（２）高い厚さ均一性で、（３）第１コンフォーマルハードマスクがレジストより遅くエッチングされるように、第１エッチング化学反応においてレジストについて高いエッチング選択性を有しながら、同様に（４）第１コンフォーマルハードマスクが第２保護層より遅くエッチングされるように、第２エッチングレシピにおいて第２保護層に対して高いエッチング選択性を有しながら達成する。ある実施形態では、第１コンフォーマルハードマスク層は、低温（〜５０℃）での原子層堆積（ＡＬＤ）技術によって堆積された酸化シリコンＳｉＯ２である。そのような技術は、５０℃以下の低温ｔで、即ち、レジスト転移温度以下で、パターンレジストの上に、高いコンフォーマルで均一な厚さのＳｉＯ２層を堆積することができる。酸化アルミニウムＡｌ２Ｏ３などの他の酸化物を、室温ＡＬＤプロセスを用いて堆積することもできる。そのようなＡＬＤ技術は、１〜２つの単層内での均一な厚さで、高いコンフォーマルコーティングを達成する。また、ＳｉＯ２やＡｌ２Ｏ３などの酸化物は、特に酸素ベースのプラズマエッチングにおいて、インプリントおよび光学の両方のレジストに対して非常に高いエッチング選択性を有する。用語「エッチングレート選択性」および「エッチング選択性」は、本明細書では交換可能に用いられる。
第２保護層は、好ましくは、（１）保護層が第１コンフォーマル層より遅くエッチングされるように、選択されたエッチング化学反応を用いて、少なくとも５のエッチング選択性ξ１（ξ１≧５）で、第１高コンフォーマル層について高いエッチング選択性を達成し、（２）平坦化効率のいくつかのレベル（例えば、少なくとも１５％または２０％または２５％、または３５％または５０％）を達成するが、完全な１００％の平坦化効率は要求されない（例えば、平坦化効率は９５％または９０％または８０％または７０％または６０％未満とすることができ、場合によっては５０％または４０％または３０％未満であってもよい）。換言すると、平坦化効率は、完全な平坦層を要求するプロセスと比較して緩和される。ある実施形態では、保護層は、スピンオンカーボン層（ＳＯＣ）とすることができる。ＳＯＣは、上層の酸化物に対して高いエッチング選択性を有し、ＳＯＣは上層の酸化物より遅くエッチングされる。例えば、ＳＯＣは、酸素ベースのプラズマエッチングにおいて、酸化シリコンＳｉＯ２に対するエッチング選択性ξ１≧５を有する。他の例では、保護層は、本明細書に参照により組み込まれている米国特許８，５５７，３５１号に記載されたような接着層とすることができる。他の例では、保護層は，Brewer Science, Inc.（Rolla, MO）からのLevel（登録商標） M10材で形成することができる。
図８Ａ〜８Ｄを参照すると、本発明に係る反転階調プロセスが更に示されている。図８Ａでは、パターン層４０２は、基板４０４の上に形成され、残膜３１０から延伸したフィーチャ３０１，３０２，３０３，３０４，３０５，３０６および３０７を含む。図３でのパターンと同様に、フィーチャ３０１，３０２，３０３および３０４は、オープン領域３０８によってフィーチャ３０５，３０６および３０７から分離され、オープン領域３０９はフィーチャ３０７を超えて同様に広がる。コンフォーマルハードマスク層４０６は、均一の厚さｔＨＭで、パターン層４０２の上に重ねられる。保護層４０８は、ハードマスク層４０６の上に重ねられる。特に、保護層４０８は、図３の状態と同様に、フィーチャ３０４，３０５および３０７に関連付けられた移行区域での平坦性ばらつきを含む。図８Ｂを参照すると、保護層は、フィーチャ３０１，３０２，３０３，３０４，３０５，３０６および３０７の頂部にわたって広がるコンフォーマルハードマスク層の頂部４１０を少なくとも露出させるように保護層をエッチバックし（図８Ｂ）、保護層４０８の部分４１２および４１４をそれぞれオープン領域３０８および３０９の上に残す。ハードマスク４０６の厚さ均一性および保護層４０８に対するハードマスク４０６の高いエッチング選択性のため、パターンフィーチャ３０１，３０２，３０３，３０４，３０５，３０６および３０７にわたって広がるハードマスク４０６のその部分の上面は、移行区域のこれらのパターンフィーチャ、即ち、パターンフィーチャ３０４，３０６および３０７を含むパターン全体にわたって均一に開口され且つ露出される。下地ハードマスク層の高い均一性は、完全に平坦でない平坦化層に関連する欠陥の懸念を効果的に克服する。ある意味で、保護層の厚さばらつきは、ハードマスクの上面部分によって「矯正」される。高いエッチング選択性のため、保護層は、パターン全体にわたって一様にハードマスクフィーチャの頂部を開口するようにわずかにオーバーエッチングされうる。残りの保護層の部分４１２および４１４は、次のエッチング工程において下地ハードマスクを保護することを主な目的として、非平坦のままにすることができる。図８Ｃを参照すると、ハードマスク層４０６は、パターンレジストフィーチャ３０１，３０２，３０３，３０４，３０５，３０６および３０７の頂部を露出するためにエッチバックされる。ハードマスクの高い均一な厚さは、ハードマスクのエッチングが同じ高さでパターンにわたって開始され且つ終了されるため、結果反転階調パターンフィーチャの高い均一なＣＤをもたらす。フィーチャの側壁傾斜は、図８Ｄで更に示されるように、移行区域と非移行区域とにおけるフィーチャエッチングの間でばらつきがないことからＣＤに影響を与えず、それどころか、全てのフィーチャが一貫性のある均一なＣＤを有する。図８Ｄでは、パターンフィーチャおよび下地の残膜は、（保護層の部分４１２および４１４を残すように）エッチング除去されており、高い均一なＣＤを有する対応トレンチ（３１１，３１２，３１３，３１４，３１５，３１６および３１７）をもたらす。更に、特定のエッチングレシピにおいてコンフォーマルハードマスクにレジストフィーチャを形成するために用いられるレジストのエッチング選択性は、ξ３と表すことができる。例えば、典型的なインプリントレジストは、酸素ベースのプラズマエッチングにおいて、酸化シリコンＳｉＯ２に対するエッチング選択性ξ３≧５を有する。得られた同サイズのフィーチャのＣＤ均一性ＣＤＵ１は、元のレジストフィーチャのＣＤ均一性ＣＤＵ０、保護層の厚さ均一性ＰＬＵ、およびインプリントパターンの場合には、フィーチャの下のレジストの残膜の厚さ均一性ＲＬＴＵからの寄与を有し、以下の式によって表わされる。
ここで、係数Ａは、元のレジストフィーチャの側壁傾斜に依存する。エッチング選択性ξ１およびξ３の両方を最大にした場合、結果フィーチャのＣＤ均一性ＣＤＵ１に対する保護層の厚さ均一性ＰＬＵおよび残膜の厚さ均一性ＲＬＴＵ（インプリントパターンの場合）の寄与は最小化する。例えば、ξ１＝１およびξ３＝１０の場合、（ＣＤＵ１）２に対するＰＬＵおよびＲＬＴＵの寄与は、材料間のエッチング選択性がないとき、即ちξ１＝１、ξ３＝１のときでのエッチング工程と比較して１００倍小さくなるであろう。したがって、より小さいサイズの反転階調フィーチャは、高い均一なＣＤを有するであろう。なお、残膜の無いパターン化されたレジストの場合には、式（２）におけるＲＬＴＵの項は省略される。したがって、図８Ｄにおいて、構造体が基板４０４への更なるエッチングにさらされるとき、それぞれの元のパターンフィーチャが移行区域に配置されたか否かに関わらず、高い均一なＣＤを有する元のパターンの逆転（反転階調）が生じる。
図９Ａ〜９Ｃは、本願発明に係る反転階調プロセスにおける保護層の重要性を更に示している。図９Ａは、図８Ａに示すハードマスク層４０６と同様に、パターン層６０２の上に堆積されたコンフォーマルハードマスク層６０６を示すが、保護層４０８は追加されていない。図９Ｂは、フィーチャ５０１，５０２，５０３，５０４，５０５，５０６および５０７の頂部を露出させるハードマスク層６０６のエッチバックを示すが、これらのフィーチャの頂部に沿ったそのようなハードマスク層のエッチバックは、オープンフィーチャ５０８および５０９においてもハードマスク層を除去する。したがって、これらのフィーチャ５０８および５０９は、図９Ｃに示すように、更なる反転階調プロセス工程において失われる。即ち、オープンフィーチャ５０８および５０９でエッチバックされたマスク層６０６では、フィーチャ５０８および５０９がもはや保護されず、その後のパターン層６０２のエッチングにおいて、基板６０４にオープンフィーチャ５０８および５０９の逆転（反転階調）パターンが生成されないであろう。換言すると、パターン階調は、完全には逆転または反転しない。
図１０Ａ〜１０Ｃを参照すると、保護層材料に対するハードマスクの所与のエッチング選択性を含む、所与のパラメータの下での保護層の最小の平坦化効率が決定されうる。図１０Ａは、フィーチャ７１０が上に形成されたパターン層７０２を有し、例えばコンフォーマルなパターン層７０２に対して均一な層厚ｈＨＭでＳｉＯ２原子層堆積（ＡＬＤ）を行うことにより、パターン層７０２の上にハードマスク層７０６が形成された基板７０４を示す。フィーチャ７１０は、ＦＨとして示されるハードマスク層の高さ段差を決定するフィーチャを提供する。保護層７０８は、例えばスピンオンプロセスにより、ハードマスク層７０６の上に適用される。フィーチャ７１０領域の頂部上の保護層７０８の厚さはｈtopとして示され、段差の底部、即ちフィーチャ７１０に隣接する保護層の厚さはｈbottomとして示される。保護層７０８に設けられた対応高さ段差はΔとして示される。式（３）に係る平坦化効率ＰＥは、以下のように表される。
図１０Ｂを参照すると、保護層７０８は、フィーチャ７１０の頂部を覆うハードマスク層７０６の部分を露出するようにエッチバックされ、段差の底部での保護層７０８の厚さが厚さｈprotectに減少する。次いで、図１０Ｃを参照すると、ハードマスク７０６は、パターン層７０２のフィーチャ７１０が現れるようにエッチング除去され、保護層７０８がｈfinalに減少する。保護層材料に対するハードマスク材料の所与のエッチング選択性ξ２、およびエッチング除去されるハードマスク層７０６の所与の厚さｈＨＭＥにおいて、保護層７０８は、厚さｈＨＭＥ/ξ２でエッチング除去されるであろう。一般に、ハードマスクは、実際のハードマスク厚ｈＨＭより厚いまたは薄い厚さｈＨＭＥを除去するであろうエッチング条件に付されうる。ハードマスクのエッチング中における保護層７０８の厚さの変化は、式（４）である。

フィーチャ７１０の頂部が最初に露出したときにハードマスクエッチングを停止した場合には、式（５）となる。
従って、所与のエッチング選択性ξ２において、特定の場所で下地ハードマスクを保護するための保護層７０８の最小必要厚は、フィーチャ７１０が最初に露出したとき、即ちｈＨＭＥ＝ｈＨＭのときに、該特定の場所における保護層の最後の厚さｈfinalがおおよそ零になるような厚さである。これは、式（６）で表されうる。
ここで、最小の保護層厚は、ｈprotect_min_localで示される。
保護層７０８の有効な最小必要厚は、Δｈprotect_globalとして示される、基板（例えばウェハ）の全体にわたるグローバル厚さばらつき、および、ΔＦＨglobalで示される、パターン層の全体にわたるグローバルフィーチャ高さばらつきの、２つの追加のばらつきに更に依存する。これらのばらつきを考慮すると、ｈprotect_max_globalで示される、基板またはウェハの全体にわたる保護層の必要最大グローバル厚は、式（７）で表されうる。
ここから、保護層についての最小平坦化効率またはＰＥminは、式（８）および式（９）で表されうる。
換言すると、所与の保護層についての最小平坦化効率ＰＥは、エッチング選択性ξ２、フィーチャ高さＦＨ、ハードマスク厚ｈＨＭ、およびグローバル保護層厚さばらつきΔｈprotect_global、グローバルフィーチャ高さばらつきΔＦＨglobalに依存する。エッチング除去されるべき所与のハードマスク厚ｈＨＭＥにおいて、保護層についての最小平坦化効率は、以下の式によって表されうる。
ここで、ハードマスクの最小エッチング厚ｈＨＭは、ハードマスクのエッチングに必要とされる厚さｈＨＭＥによって置き換えられる。
図１１を参照すると、プロセス８００は、本発明の態様を包含するワークフロープロセスを示す。ステップ８１０では、パターンレジスト層が基板（又は他の下地層）の上に形成される。これは、限定されるものではないが、光学およびインプリントリソグラフィ技術を含む既知のリソグラフィ技術を介して達成されうる。ステップ８２０では、コンフォーマルハードマスク層が、室温で、即ちレジスト転移温度より低い温度で、パターンレジスト層の上に堆積される。コンフォーマルハードマスク層は、高コンフォーマルとなり、好ましくは厚さばらつきが５ｎｍ未満の高均一な厚さを有するべきである。また、コンフォーマルハードマスク層は、レジストに対する高いエッチング選択性を有するべきである。例えば、低温原子層堆積（ＡＬＤ）技術によって堆積された酸化シリコンＳｉＯ２または酸化アルミニウムＡｌ２Ｏ３は、そのような要求を達成しうる。最も小さなフィーチャについて最も高いＣＤ均一性を達成するため、コンフォーマル層の厚さを、パターン層のフィーチャの最小ピッチサイズの半分より大きい厚さ（即ち、厚さｔ＞最小フィーチャピッチｐの０．５）に設定することが更に好ましい。ステップ８３０では、保護層は、限定されるものではないがスピンオンプロセスを含む既知の技術によってコンフォーマルハードマスク層の上に形成される。保護層は、コンフォーマルハードマスク層が保護層より遅くエッチングされる第１選択エッチング化学反応において、コンフォーマルハードマスク層に対して高いエッチング選択性、例えばエッチング選択性ξ１≧５を有するべきである。例えば、ＳｉＯ２のハードマスク層の上のスピンオンカーボン（ＳＯＣ）の保護層は、酸素ベースのエッチングプロセスにおいて必要なエッチング選択性を有する。また、保護層およびコンフォーマルハードマスク層の対（ペア）は、保護層がコンフォーマルハードマスク層より遅くエッチングされる第２選択エッチング化学反応において、保護層が同様にコンフォーマルハードマスク層に対するエッチング選択性、例えばエッチング選択性ξ２＞１を有するように選択されるべきである。同じＳＯＣ保護層およびＳｉＯ２ハードマスク層の例では、ＳｉＯ２は、ＣＦ４／ＣＨＦ３混合物を用いたプラズマエッチングにおいてＳＯＣに関する必要なエッチング選択性を有する。また、保護層は、前述のように、保護層の完全な平坦化（１００％）は必要とされないが、必要な最小平坦化効率ＰＥmin（式（９）参照）を達成するように適用されなければならない。例えば、ＳＯＣ保護層は、パターン層のフィーチャ高さＨＦの半分の保護層の厚さでのばらつきに対応するＰＥ＝５０％で、スピンオンプロセスによって形成されうる。
いったん保護層が適用されると、エッチングステップ８４０，８５０，８６０および８７０が、基板のパターン層の逆パターン（反転階調）を生成するために行われる。ステップ８４０では、基板の全体（ウェハ全体）にわたってハードマスクの頂部が均一に開口されるまで、保護層がエッチバックされる。保護層のわずかなオーバーエッチングは、全てのハードマスクフィーチャを開口するために必要であれば許容される。前述のように、酸化シリコンＳｉＯ２ハードマスク層の頂部上のＳＯＣ保護層に関し、酸素ベースのエッチングプロセスのために必要な高いエッチング選択性ξ１≧５が存在する。ステップ８５０では、レジストフィーチャの頂部が開口されるまでハードマスクフィーチャの頂部がエッチング除去される。ここで、わずかなオーバーエッチングは、基板の全体（ウェハ全体）にわたって全てのパターンレジスト層フィーチャが必要なレベル（高さ）に開口されるまで要求されうる。ある場合には、フィーチャは、完全なレジストフィーチャ高さの０．７以下のレベル（高さ）に開口されうる。ハードマスク層に対する保護層の高いエッチング選択性ξ２もまた、フィーチャ間またはフィーチャクラスタ間に広がるオープン空間でのハードマスクのエッチング除去を保護層が遮断するために必要である。ここで、保護層は、ハードマスクより遅くエッチングされる。前述のように、ＳｉＯ２ハードマスク層およびＳＯＣ保護層に関し、フッ素ベースの化学物、例えばＣ４Ｆ８，ＣＦ４，ＣＨＦ３又はそれらの混合物を用いたプラズマエッチングのために必要なエッチング選択性が存在する。次いで、ステップ８６０では、レジストを垂直方向にエッチング除去して、高い制御の下で、ハードマスク開口断面によって定義されるフィーチャの最小加工寸法（ＣＤ）を維持するように、パターンレジストが、高い異方性エッチングプロセスを用いてエッチングされる。レジストに対するハードマスクの高いエッチング選択性ξ３、例えばξ３≧５が要求される。この場合、ハードマスクは、レジストより遅くエッチングされる。例えば、有機インプリントレジストとハードマスクとしての酸化シリコンＳｉＯ２とを用いるとき、必要なエッチング選択性は、例えば、酸素、酸素／アルゴン、および／または酸素／ヘリウムガス混合物を用いたプラズマエッチングにおいて達成される。最後に、ステップ８７０では、元のパターンの反転階調（逆パターン）を基板に転写するために、高い均一性のフィーチャＣＤで基板（または他の下地層）がエッチングされる。ここでのエッチング要件は、例えばＳｉＯ２といったハードマスク材料、例えばＳｉといった基板、または例えば他のＳＯＣ層といった他の下地材料に依存する。
実施例
以下の実施例において、シリコンウェハ基板が、インプリントリソグラフィ技術によってパターニングされ、結果パターン層は、異なるグローバルフィーチャ高さばらつきΔＦＨglobalを有する。次いで、パターン層が、ＳｉＯ２コンフォーマルハードマスク層でコーティングされ、ＳｉＯ２は、ＡＬＤ技術によって様々な厚さｈＨＭでパターン層上に堆積される。次いで、スピンオンカーボン（ＳＯＣ）保護層が、３００ｎｍの平均厚さにスピンオンプロセスによってハードマスク層の上に堆積され、保護層は、様々なグローバル厚さばらつきΔｈprotect_globalを有する。エッチング選択性ξ２も同様にばらつく。
実施例１． 第１の例では、エッチング除去されるハードマスク層の厚さｈＨＭＥ＝２０ｎｍ、エッチング選択性ξ２＝５、同じタイプのフィーチャの上の保護層の厚さのグローバルばらつきΔｈprotect_global＝３ｎｍ、およびフィーチャ高さのグローバルばらつきΔＦＨglobal＝２ｎｍ、およびフィーチャ高さＦＨ＝４０ｎｍとする。ここから、上述の式（１０）は式（１１）となる。
従って、上記のパラメータでは、保護層についての２２．５％の最小平坦化効率は、パターン階調を安全に且つ完全に反転させるために十分である。以下の表１は、上記の所与のパラメータであるが、異なるエッチングレートについてのＰＥmin値を示す。
表１．残りのパラメータを一定とした式（１０）による所与のエッチング選択性ξ２と必要最小平坦化効率との関係
示したように、エッチングレート選択性が例えばξ２＝１０と非常に高ければ、最小平坦化効率は、例えばＰＥmin＝１７．５％と割と低くなりうる。逆に、（まだ完全な平坦になっていないが）平坦化効率が例えばＰＥmin＝６３．５％と割と高ければ、エッチングレート選択性は、例えばξ２＝１と割と低くなりうる。
実施例２． この例では、変数は、保護層の厚さのグローバルばらつきをΔｈprotect_global＝１０ｎｍに増加させたことを除いて、実施例１と同じままである。ここから、上述の式（１０）は式（１２）となる。
ここで、上記のパラメータが与えられ且つエッチング選択性ξ２＝５が選択された場合、４０％の最小平坦化効率は、保護層について、パターン階調を安全に且つ完全に反転させるために十分である。しかしながら、１０ｎｍの理想的でないスピンオン保護層の厚さばらつきは、平坦化効率についてのより厳しい要求を引き起こしていることが分かる。ξ２＝５については、最小平坦化効率が、Δｈprotect_global＝３ｎｍでの２２．５％（実施例１）から、この例におけるΔｈprotect_global＝１０ｎｍでの４０％に増加する。以下の表２は、上記の所与のパラメータであるが、異なる関連したエッチングレート選択性についてのＰＥmin値を示す。
表２．残りのパラメータを一定とした、所与のエッチング選択性ξ２と必要最小平坦化効率との実施例２の関係
実施例３． この例では、変数は、ハードマスクの厚さをｈＨＭＥ＝３０ｎｍに増加させたことを除いて、実施例１と同じままである。ここから、上述の式（１０）は式（１３）となる。
ここで、上記のパラメータが与えられ且つエッチング選択性ξ２＝５が選択された場合、２７．５％の最小平坦化効率は、保護層について、パターン階調を安全かつ完全に反転させるために十分である。増加させたハードマスクの厚さ（即ち、増加させたハードマスクのエッチング深さ）が、最小平坦化効率についてのより厳しい要求を引き起こしていることは明らかである。ξ２＝５については、最小平坦化効率が、ｈＨＭＥ＝２０ｎｍでの２２．５％（実施例１）から、この例におけるｈＨＭＥ＝３０ｎｍでの２７．５％に増加する。以下の表３は、上記の所与のパラメータであるが、異なる関連したエッチングレート選択性についてのＰＥmin値を示す。
表３．残りのパラメータを一定とした、所与のエッチング選択性ξ２と必要最小平坦化効率との実施例３の関係
実施例４． この例では、変数は、実施例２のように保護層の厚さのグローバルばらつきをΔｈprotect_global＝１０ｎｍに増加させたこと、および実施例３のようにハードマスク厚をｈＨＭＥ＝３０ｎｍに増加させたことを除いて、実施例１と同じままである。ここから、上述の式（１０）は式（１４）となる。
ここで、式（１０）で使用された４つのパラメータが選択され且つエッチング選択性ξ２＝５が選択された場合、４５％の最小平坦化効率は、パターン階調を安全かつ完全に反転させるために十分である。ここで、増加させたハードマスクの厚さ（または、増加させたハードマスクのエッチング深さ）、およびスピンオン膜の均一性における同時劣化が、最小平坦化効率についてのより厳しい要求を引き起こしていることは明らかである。ξ２＝５については、最小平坦化効率が４５％に増加する。表４は、上記の所与のパラメータであるが、異なる関連したエッチングレート選択性についてのＰＥmin値を示す。ここで、非常に低いエッチング選択性、例えばξ２＝５については、容認できる解決策ではない。
表４．残りのパラメータを一定とした、所与のエッチング選択性ξ2と必要最小平坦化効率との実施例４の関係
実施例５． この例において、変数は、フィーチャ高さをＦＨ＝６０ｎｍに増加させたことを除いて、実施例２と同じままである。ここから、上述の式（１０）は式（１５）となる。
実施例５は、実施例２のパラメータに加えて、４０ｎｍから６０ｎｍに増加したフィーチャ高さを使用する。エッチング選択性ξ２＝５については、２６．７％の最小平坦化効率は、パターン階調を安全にかつ完全に反転させるために十分である。表５は、異なるエッチングレート選択性の範囲についてのＰＥmin値を示す。増加したフィーチャ高さが、（表２に比べて）最小平坦化効率についての要求を緩和させることは明らかである。例えば、ξ２＝５について、平坦化効率の要件は、実施例２における４０％から２６．５％に低下する。
表５．残りのパラメータを一定とした、所与のエッチング選択性ξ２と必要最小平坦化効率との実施例５の関係
実施例６． この例において、形成されたパターン層は、１：１デューティサイクルの３０ｎｍライン／スペースパターンである最小のフィーチャから構成され、フィーチャ間の大きなオープン領域は３０ミクロンと大きい。全てのフィーチャについてのフィーチャ高さＦＨは５７ｎｍであった。テンプレート上のフィーチャ高さばらつき（つまり、結果パターン層）は、ΔＦＨglobal＝２ｎｍであった。ハードマスク層は、ＡＬＤ技術によって堆積されたＳｉＯ２層であった。ハードマスク厚は、ｈＨＭ＝２０ｎｍであった。３００ｎｍの平均厚を有するスピンオンカーボン（ＳＯＣ）保護層は、スピンオンプロセスによって堆積された。ウェハ全体に沿ったグローバル厚さばらつきは、Δｈprotect_global＝５ｎｍであった。平坦化層は、計測された最大の高さ段差Δ＝２８ｎｍを有した。したがって、式（３）により計測された平坦化効率ＰＥは、式（１６）であった。
ＳｉＯ２に対するＳＯＣのエッチング選択性は、ＳＯＣをエッチバックするための酸素プラズマレシピ（即ち、エッチングステップ１）を用いてξ１＝２０であった。ＣＦ４／ＣＨＦ３混合プラズマレシピは、エッチング選択性ξ２＝４（即ち、エッチングステップ２）で、酸化シリコンハードマスクをエッチバックするために用いられた。上記の式（１０）から、上記のパラメータで階調反転を成功するために必要な最小ＰＥは、式（１７）として表される。
最小平坦化効率ＰＥmin＝２１％よりかなり大きい計測された平坦化効率ＰＥmeasured＝４９％が、反転階調プロセスに要求される。
スピンオンコーティング（４９％）によって得られた観察された平坦化効率は、小さなフィーチャ（３０ｎｍライン／スペース）と大きなフィーチャ（３０ミクロンオープン領域）とを含むパターン全体をうまく反転させるのに十分であった。
様々な態様の更なる変形および代替実施形態は、この明細書を考慮すれば当業者に明らかであろう。よって、この明細書は、例示的なものに過ぎないと解釈されるべきである。本明細書に示され且つ記述された形態は、実施形態の例として解釈されるべきであることを理解されたい。本明細書に図示および説明したものについて要素および材料を代替されてもよく、部品およびプロセスを逆にしてもよく、特定の特徴を独立して利用してもよく、この明細書の利益を受けた後に当業者に明らかになるであろう。

Claims (20)

  1. パターン層を基板上に形成する工程であって、前記パターン層が、非均一なサイズのフィーチャを有するリリーフパターンを画定する工程と、
    前記パターン層のフィーチャ上に、低温堆積によってコンフォーマルハードマスク層を堆積する工程と、
    前記コンフォーマル層の上に非平坦保護層を適用する工程であって、前記保護層が、９５％より小さい平坦効率ＰＥ（ＰＥ９５％）を有し、前記保護層が、第１エッチング条件の下で少なくとも５の前記コンフォーマル層に対するエッチング選択性ξ１（ξ１≧５）を有し、前記コンフォーマル層が、第２エッチング条件の下で１より大きい前記保護層に対するエッチング選択性ξ２（ξ２＞１）を有し、前記パターン層が、第３エッチング条件の下で少なくとも５の前記コンフォーマル層に対するエッチング選択性ξ３（ξ３≧５）を有する工程と、
    前記パターン突起フィーチャの頂部の上に広がる前記コンフォーマル層の上面を露出するように、前記保護コーティングを前記第１エッチング条件の下で選択エッチングする工程と、
    その下の前記パターンフィーチャを露出するように、露出された前記コンフォーマル層を前記第２エッチング条件の下で選択エッチングする工程と、
    前記基板を露出して前記リリーフパターンの逆であるパターンを形成するように、露出された前記パターンフィーチャを前記第３エッチング条件の下で選択エッチングする工程と、
    を含むことを特徴とする方法。
  2. 前記低温堆積は、原子層堆積（ＡＬＤ）であることを特徴とする請求項１に記載の方法。
  3. 前記非平坦保護コーティングは、少なくとも５０％の平坦効率（ＰＥ）を有する（５０％≦ＰＥ＜９５％）ことを特徴とする請求項１に記載の方法。
  4. 前記エッチング選択性ξ２は、少なくとも２（ξ２）であり、前記非平坦保護コーティングは、少なくとも３５％の平坦効率（ＰＥ）を有する（３５％≦ＰＥ＜９５％）ことを特徴とする請求項１に記載の方法。
  5. 前記エッチング選択性ξ２は、少なくとも５（ξ２≧５）であり、前記非平坦保護コーティングは、少なくとも２０％の平坦効率（ＰＥ）を有する（２０％≦ＰＥ＜９５％）ことを特徴とする請求項１に記載の方法。
  6. 前記エッチング選択性ξ２は、少なくとも１０（ξ２≧１０）であり、前記非平坦保護コーティングは、少なくとも１５％の平坦効率（ＰＥ）を有する（１５％≦ＰＥ＜９５％）ことを特徴とする請求項１に記載の方法。
  7. 前記エッチング選択性ξ２は、少なくとも２０（ξ２≧２０）であり、前記非平坦保護コーティングは、少なくとも１０％の平坦効率（ＰＥ）を有する（１０％≦ＰＥ＜９５％）ことを特徴とする請求項１に記載の方法。
  8. 前記平坦効率は、９０％より小さく、または８０％より小さく、または７０％より小さく、または６０％より小さいことを特徴とする請求項１に記載の方法。
  9. 前記平坦効率は、９０％より小さく、または８０％より小さく、または７０％より小さく、または６０％より小さく、または５０％より小さいことを特徴とする請求項４に記載の方法。
  10. 前記平坦効率は、９０％より小さく、または８０％より小さく、または７０％より小さく、または６０％より小さく、または５０％より小さく、または４０％より小さいことを特徴とする請求項５に記載の方法。
  11. 前記平坦効率は、９０％より小さく、または８０％より小さく、または７０％より小さく、または６０％より小さく、または５０％より小さく、または４０％より小さく、または３０％より小さいことを特徴とする請求項６に記載の方法。
  12. 前記エッチング選択性ξ１およびξ３は、最小化された最小加工寸法ばらつきを有する反転階調フィーチャを得るように最大化されることを特徴とする請求項１に記載の方法。
  13. 前記コンフォーマル層は、最も近い前記フィーチャ間のスペースｓの半分より大きい厚さｈＨＭを有する（ｈＨＭ≧ｓ／２）ことを特徴とする請求項１に記載の方法。
  14. 前記パターン層は、インプリントリソグラフィプロセスによって形成されることを特徴とする請求項１に記載の方法。
  15. 前記コンフォーマルハードマスク層は、ＳｉＯ２またはＡｌ２Ｏ３であることを特徴とする請求項１に記載の方法。
  16. 前記非平面保護層は、スピンオンカーボン（ＳＯＣ）であることを特徴とする請求項１に記載の方法。
  17. 前記パターンは、ミクロンサイズのオープン領域によって分離されたナノメートルスケールのフィーチャのクラスタを含むことを特徴とする請求項１に記載の方法。
  18. 前記基板に前記反転階調パターンを転写するように、露出された前記基板を選択エッチングする工程を更に含むことを特徴とする請求項１に記載の方法。
  19. 物品を製造する方法であって、
    請求項１に記載の方法によって基板上にパターンを形成する工程と、
    形成された前記パターンを前記基板に転写する工程と、
    前記物品を製造するために前記基板を加工する工程と、
    を含むことを特徴とする方法。
  20. 前記物品は、半導体デバイスであることを特徴とする請求項１９に記載の方法。
JP2016220903A 2015-11-13 2016-11-11 反転階調パターニングの方法 Active JP6336009B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562254891P 2015-11-13 2015-11-13
US62/254,891 2015-11-13
US15/336,909 2016-10-28
US15/336,909 US10211051B2 (en) 2015-11-13 2016-10-28 Method of reverse tone patterning

Publications (2)

Publication Number Publication Date
JP2017098546A true JP2017098546A (ja) 2017-06-01
JP6336009B2 JP6336009B2 (ja) 2018-06-06

Family

ID=58691352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016220903A Active JP6336009B2 (ja) 2015-11-13 2016-11-11 反転階調パターニングの方法

Country Status (6)

Country Link
US (1) US10211051B2 (ja)
JP (1) JP6336009B2 (ja)
KR (1) KR102098438B1 (ja)
CN (1) CN106707686B (ja)
SG (1) SG10201609407PA (ja)
TW (1) TWI707381B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161690A (ja) * 2019-03-27 2020-10-01 東京エレクトロン株式会社 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
JP6817168B2 (ja) 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
US10643858B2 (en) 2017-10-11 2020-05-05 Samsung Electronics Co., Ltd. Method of etching substrate
US10606171B2 (en) 2018-02-14 2020-03-31 Canon Kabushiki Kaisha Superstrate and a method of using the same
US10304744B1 (en) 2018-05-15 2019-05-28 International Business Machines Corporation Inverse tone direct print EUV lithography enabled by selective material deposition
TWI677271B (zh) * 2018-08-31 2019-11-11 欣興電子股份有限公司 線路基板及其製作方法
CN109407461B (zh) * 2018-10-26 2022-04-12 京东方科技集团股份有限公司 光掩模及其制作方法和制作显示器件的方法
US10867854B2 (en) * 2019-01-08 2020-12-15 Tokyo Electron Limited Double plug method for tone inversion patterning
US11501969B2 (en) 2019-01-22 2022-11-15 International Business Machines Corporation Direct extreme ultraviolet lithography on hard mask with reverse tone
US10971362B2 (en) 2019-02-27 2021-04-06 International Business Machines Corporation Extreme ultraviolet patterning process with resist hardening
KR102249260B1 (ko) 2019-10-10 2021-05-10 경희대학교 산학협력단 신규 유산균 및 이의 용도
WO2022047586A1 (en) * 2020-09-02 2022-03-10 Vuereal Inc. Flip chip microdevice structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043420A (ja) * 2003-07-22 2005-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP2007287951A (ja) * 2006-04-18 2007-11-01 Canon Inc 基板の加工方法、パターン領域を有する部材の製造方法
JP2008103719A (ja) * 2006-10-17 2008-05-01 Samsung Electronics Co Ltd 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法
JP2008304923A (ja) * 2007-06-07 2008-12-18 Samsung Electronics Co Ltd 自己整列のダブルパターニングを採用する微細パターン形成方法
JP2009163203A (ja) * 2007-12-28 2009-07-23 Hynix Semiconductor Inc 半導体素子のパターン形成方法
JP2013235885A (ja) * 2012-05-07 2013-11-21 Dainippon Printing Co Ltd ナノインプリントリソグラフィ用テンプレートの製造方法
WO2015103232A1 (en) * 2013-12-30 2015-07-09 Canon Nanotechnologies, Inc. Methods for uniform imprint pattern transfer of sub-20 nm features

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194287B1 (en) 1999-04-02 2001-02-27 Taiwan Semiconductor Manufacturing Company Shallow trench isolation (STI) method with reproducible alignment registration
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6391792B1 (en) 2000-05-18 2002-05-21 Taiwan Semiconductor Manufacturing Co., Ltd Multi-step chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layer
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6936194B2 (en) 2002-09-05 2005-08-30 Molecular Imprints, Inc. Functional patterning material for imprint lithography processes
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US20040065252A1 (en) 2002-10-04 2004-04-08 Sreenivasan Sidlgata V. Method of forming a layer on a substrate to facilitate fabrication of metrology standards
US7179396B2 (en) 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7396475B2 (en) 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US20050227017A1 (en) * 2003-10-31 2005-10-13 Yoshihide Senzaki Low temperature deposition of silicon nitride
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7205244B2 (en) 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7241395B2 (en) * 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US8557351B2 (en) 2005-07-22 2013-10-15 Molecular Imprints, Inc. Method for adhering materials together
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7259102B2 (en) * 2005-09-30 2007-08-21 Molecular Imprints, Inc. Etching technique to planarize a multi-layer structure
CN1959958B (zh) * 2005-10-31 2010-05-05 中芯国际集成电路制造(上海)有限公司 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构
KR100829606B1 (ko) * 2006-09-07 2008-05-14 삼성전자주식회사 미세 패턴의 형성 방법
US20080095988A1 (en) * 2006-10-18 2008-04-24 3M Innovative Properties Company Methods of patterning a deposit metal on a polymeric substrate
US7642101B2 (en) 2006-12-05 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having in-chip critical dimension and focus patterns
US20090166317A1 (en) * 2007-12-26 2009-07-02 Canon Kabushiki Kaisha Method of processing substrate by imprinting
US8361371B2 (en) 2008-02-08 2013-01-29 Molecular Imprints, Inc. Extrusion reduction in imprint lithography
CN101510510A (zh) * 2008-02-15 2009-08-19 东京毅力科创株式会社 图案形成方法、半导体装置的制造方法以及制造装置
JP5106487B2 (ja) * 2008-07-31 2012-12-26 キヤノン株式会社 面発光レーザの製造方法及び面発光レーザアレイの製造方法、該製造方法による面発光レーザアレイを備えている光学機器
CN101645435B (zh) * 2008-08-04 2011-07-27 和舰科技(苏州)有限公司 探测垫结构及其制造方法
US7972959B2 (en) 2008-12-01 2011-07-05 Applied Materials, Inc. Self aligned double patterning flow with non-sacrificial features
US8377631B2 (en) 2009-10-06 2013-02-19 International Business Machines Corporation Planarization over topography with molecular glass materials
KR101096263B1 (ko) * 2009-12-29 2011-12-22 주식회사 하이닉스반도체 스페이서 패터닝 기술을 이용한 반도체 소자의 형성방법
US8105942B2 (en) * 2010-04-20 2012-01-31 Globalfoundries Inc. CMP-first damascene process scheme
KR101423171B1 (ko) * 2010-12-30 2014-07-25 제일모직 주식회사 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 상기 패턴을 포함하는 반도체 집적회로 디바이스
KR20130034778A (ko) * 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
US8790867B2 (en) * 2011-11-03 2014-07-29 Rohm And Haas Electronic Materials Llc Methods of forming photolithographic patterns by negative tone development
JP2013210542A (ja) * 2012-03-30 2013-10-10 Fujifilm Corp カラーフィルタの製造方法、並びにこれを用いて製造されるカラーフィルタ、固体撮像素子、及び液晶表示装置
CN103854965B (zh) * 2012-11-30 2017-03-01 中国科学院微电子研究所 平坦化处理方法
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
CN104157564B (zh) * 2013-05-15 2016-12-28 中芯国际集成电路制造(上海)有限公司 改善刻蚀后关键尺寸均匀性的方法
CN104282613B (zh) * 2013-07-02 2017-08-25 中芯国际集成电路制造(上海)有限公司 半导体制造方法
US9263297B2 (en) * 2014-01-28 2016-02-16 Tokyo Electron Limited Method for self-aligned double patterning without atomic layer deposition
US9229326B2 (en) * 2014-03-14 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043420A (ja) * 2003-07-22 2005-02-17 Toshiba Corp パターン形成方法及び半導体装置の製造方法
JP2007287951A (ja) * 2006-04-18 2007-11-01 Canon Inc 基板の加工方法、パターン領域を有する部材の製造方法
JP2008103719A (ja) * 2006-10-17 2008-05-01 Samsung Electronics Co Ltd 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法
JP2008304923A (ja) * 2007-06-07 2008-12-18 Samsung Electronics Co Ltd 自己整列のダブルパターニングを採用する微細パターン形成方法
JP2009163203A (ja) * 2007-12-28 2009-07-23 Hynix Semiconductor Inc 半導体素子のパターン形成方法
JP2013235885A (ja) * 2012-05-07 2013-11-21 Dainippon Printing Co Ltd ナノインプリントリソグラフィ用テンプレートの製造方法
WO2015103232A1 (en) * 2013-12-30 2015-07-09 Canon Nanotechnologies, Inc. Methods for uniform imprint pattern transfer of sub-20 nm features

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161690A (ja) * 2019-03-27 2020-10-01 東京エレクトロン株式会社 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
JP7291515B2 (ja) 2019-03-27 2023-06-15 東京エレクトロン株式会社 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置

Also Published As

Publication number Publication date
JP6336009B2 (ja) 2018-06-06
CN106707686A (zh) 2017-05-24
SG10201609407PA (en) 2017-06-29
TW201727706A (zh) 2017-08-01
TWI707381B (zh) 2020-10-11
US10211051B2 (en) 2019-02-19
CN106707686B (zh) 2021-01-12
US20170140921A1 (en) 2017-05-18
KR102098438B1 (ko) 2020-05-29
KR20170056457A (ko) 2017-05-23

Similar Documents

Publication Publication Date Title
JP6336009B2 (ja) 反転階調パターニングの方法
JP6701286B2 (ja) 平坦化プロセスおよび装置
JP5144127B2 (ja) ナノインプリント用のモールドの製造方法
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
TWI388417B (zh) 於模板形成過程中之關鍵尺寸控制技術
JP6028384B2 (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
JP6596136B2 (ja) 遮光材料を用いたナノインプリントテンプレートと製造方法
JP6496320B2 (ja) サブ２０ｎｍの図案の均一なインプリントパターン転写方法
JP7222606B2 (ja) エッチングマスク構造を形成するための方法
JP2018064091A (ja) インプリント材料の拡がりを制御する方法
JP2010503993A (ja) リフトオフ・パターニング向けの向上したエッチング技法
EP3062334B1 (en) Method for patterning an underlying layer
JP4861044B2 (ja) 基板の加工方法、パターン領域を有する部材の製造方法
TW201640221A (zh) 形成用於半導體元件之目標圖案的方法
CN111627808B (zh) 半导体结构及其形成方法
Patel et al. Line-frequency doubling of directed self-assembly patterns for single-digit bit pattern media lithography
JP6213610B2 (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
O'Connell An Etching Study for Self-Aligned Double Patterning
JP2023171283A (ja) 平坦化プロセス、装置、及び物品製造方法
KR20220034874A (ko) 스핀-온 및 cvd 증착된 유기 막의 평탄화를 위한 방법
JP2018022908A (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
Henry et al. Formation of Nanoscale Structures by Inductively Coupled Plasma Etching.

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180501

R151 Written notification of patent or utility model registration

Ref document number: 6336009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151