JP6496320B2 - サブ２０ｎｍの図案の均一なインプリントパターン転写方法 - Google Patents

サブ２０ｎｍの図案の均一なインプリントパターン転写方法 Download PDF

Info

Publication number
JP6496320B2
JP6496320B2 JP2016542899A JP2016542899A JP6496320B2 JP 6496320 B2 JP6496320 B2 JP 6496320B2 JP 2016542899 A JP2016542899 A JP 2016542899A JP 2016542899 A JP2016542899 A JP 2016542899A JP 6496320 B2 JP6496320 B2 JP 6496320B2
Authority
JP
Japan
Prior art keywords
substrate
layer
etching
patterned layer
selective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016542899A
Other languages
English (en)
Other versions
JP2017504201A (ja
Inventor
イェ，ジェンマオ
ラブレイク，ドウェイン・エル
Original Assignee
キャノン・ナノテクノロジーズ・インコーポレーテッド
キヤノン ナノテクノロジーズ，インコーポレーテッド
キヤノン ナノテクノロジーズ，インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キャノン・ナノテクノロジーズ・インコーポレーテッド, キヤノン ナノテクノロジーズ，インコーポレーテッド, キヤノン ナノテクノロジーズ，インコーポレーテッド filed Critical キャノン・ナノテクノロジーズ・インコーポレーテッド
Publication of JP2017504201A publication Critical patent/JP2017504201A/ja
Application granted granted Critical
Publication of JP6496320B2 publication Critical patent/JP6496320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

関連出願との相互参照
本出願は、３５Ｕ．Ｓ．Ｃ．§１１９（ｅ）（１）に基づき、参照によりその全体が本明細書に援用される２０１３年１２月３０日出願の米国特許仮出願第６１／９２１，６４７号（特許文献１）の利益を主張する。
ナノ加工とは、約１００ナノメートル以下の図案の極小構造の加工を言う。ナノ加工がかなり大きく影響を与えてきた１つの用途には、集積回路の加工がある。半導体加工産業は、基板上に形成する単位面積当たりの回路が増加する中、より高い生産収率を得ようと絶えず努力しており、従ってナノ加工はますます重要になってきている。形成される構造体を最小の図案寸法に縮小し続けながらも、ナノ加工はより高度な工程管理を提供する。ナノ加工を採用している他の開発分野には、太陽電池、バイオテクノロジー、光技術、機械システム等が挙げられる。
例として近年使用されているナノ加工技術は一般的にインプリントリソグラフィと呼ばれている。インプリントリソグラフィ加工の例としては、米国特許第８，３４９，２４１号（特許文献２）、米国特許公開第２００４／００６５２５２号（特許文献３）、及び米国特許第６，９３６，１９４号（特許文献４）などの多数の公報で詳述されており、これら全ては参照によりその全体が本明細書に援用されている。
前述の米国特許公報及び特許の各々に開示されているインプリントリソグラフィ技術には、成形可能な（重合性）層に凸版パターンを形成し、凸版パターンに一致するパターンを下にある基板に転写する技術が挙げられる。基板は、パターニングプロセスが容易になる望ましい配置を得るために移動ステージに連結してもよい。パターニング加工は、基板と離間したテンプレート、及びテンプレートと基板との間に挿入する成形可能な液体を使用する。成形可能な液体は固化し、その成形可能な液体に接触するテンプレートの表面形状に一致するパターンを有する剛性層になる。固化後、テンプレートを剛体層から分離し、それによりテンプレートと基板が離れる。その後、基板及び固化層を、固化層のパターンに一致する基板に凸版の図柄を転写する追加工程に供する。
米国特許仮出願第６１／９２１，６４７号 米国特許第８，３４９，２４１号 米国特許公開第２００４／００６５２５２号 米国特許第６，９３６，１９４号 米国特許第６，８７３，０８７号 米国特許第７，１５７，０３６号 米国特許公開第２００５／０１８７３３９号 米国特許第６，９３２，９３４号 米国特許第７，０７７，９９２号 米国特許第７，１７９，３９６号 米国特許第７，３９６，４７５号 米国特許第７，２４１，３９５号 米国特許第７，１８６，６５６号
本発明の特長及び利点が詳しく理解できるように、添付図面に示した実施形態を参照して本発明の実施形態をより具体的に説明することも可能である。なお、添付図面は本発明の典型的な実施形態を説明しているだけであり、よってその範囲の限界と考えるべきではなく、本発明は他の同等に効果的な実施形態を認めることも可能である。
例示的なインプリントリソグラフィシステムの簡単な側面図である。 パターニングされた層及びその上にあるナノ構造体を有する図１の基板の簡単な側面図である。 本発明の実施形態に従って基板をパターニングする方法である。 本発明の別の実施形態に従って基板をパターニングする方法である。 本発明のまた別の実施形態に従って基板をパターニングする方法である。 本発明の更なる実施形態に従って基板をパターニングする方法である。
図面、特に図１を参照すると、基板１２上に凸版パターンを形成するために使用するリソグラフシステム１０がそこに図示されている。基板１２は基板チャック１４に連結してもよい。図示されているように、基板チャック１４は真空チャックである。しかし基板チャック１４は、限定するものではないが真空タイプ、ピンタイプ、溝タイプ、静電タイプ、電磁タイプ等の任意のチャックでよい。チャックの例は、参照により本明細書に援用される米国特許第６，８７３，０８７号（特許文献５）に記載されている。
基板１２及び基板チャック１４は更に台座１６に支持されてもよい。台座１６によりｘ、ｙ及びｚ軸に沿った並進運動及び／又は回転運動を付与することも可能である。台座１６、基板１２及び基板チャック１４は基台上に配置してもよい（図示せず）。
テンプレート１８は基板１２から離間している。テンプレート１８は第１サイド及び第２サイドを有する構造体を備えてもよく、その一方は、テンプレート１８から基板１２に向かって伸長するメサ２０を有する。メサ２０はその上にパターニング面２２を有する。更にメサ２０は鋳型２０と称してもよい。あるいは、テンプレート１８はメサ２０を備えずに形成することも可能である。
テンプレート１８及び／又は鋳型２０は、溶融シリカ、石英、シリコン、有機ポリマー、シロキサンポリマー、ホウケイ酸ガラス、フルオロカーボンポリマー、金属、硬化サファイア等の材料から形成することも可能であるがこれらに限定されるものではない。図のように、パターニング面２２は、複数の離間した凹部２４及び／又は凸部２６が特長的な図案を有するが、本発明の実施形態はこのような構造（例えば平面）に限定される訳ではない。パターニング面２２によって任意の元のパターンが決定し、これが基板１２上に形成されるパターンの原版を形成する。
テンプレート１８はチャック２８に連結してもよい。チャック２８は、限定するものではないが真空タイプ、ピンタイプ、溝タイプ、静電タイプ、電磁タイプ及び／又は他の類似のチャックタイプとして構成してもよい。チャックの例は更に、参照により本明細書に援用される米国特許第６，８７３，０８７号（特許文献５）に記載されている。更にチャック２８はインプリントヘッド３０に連結してもよく、これによりチャック２８及び／又はインプリントヘッド３０はテンプレート１８の動作が容易になるように構成できる。
システム１０は更に流体分注システム３２を備えてもよい。流体分注システム３２を使用して基板１２上に成形可能材料３４（例えば、重合性材料）を沈着させてもよい。成形性材料３４は、滴下分注、スピンコーティング、浸漬コーティング、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、薄膜蒸着、厚膜蒸着等の技術を用いて基板１２上に付着させる。設計上の配慮から、鋳型２２と基板１２との間の所望の容積を決定する前に、及び／又はその後に成形性材料３４は基板１２上に配置してもよい。成形性材料３４は、バイオ領域、太陽電池産業、電池産業、及び／又は機能性ナノ粒子を必要とする他の産業で利用する機能性ナノ粒子でもよい。例えば成形性材料３４は、参照により本明細書に援用される米国特許第７，１５７，０３６号（特許文献６）及び米国特許公開第２００５／０１８７３３９号（特許文献７）に記載されているモノマー混合物を含む場合もある。あるいは、成形可能な材料３４には、バイオマテリアル（例えばＰＥＧ）、太陽電池材料（例えば、Ｎ型、Ｐ型材料）等が挙げられるがこれらに限定されるものではない。
図１及び２によれば、システム１０は更に、経路４２に沿って直接的エネルギー４０と連結したエネルギー源３８を備えてもよい。テンプレート１８と基板１２とが経路４２に合わせて重なり合った配置になるようにインプリントヘッド３０及び台座１６を構成してもよい。システム１０は、ステージ１６、インプリントヘッド３０、流体分注システム３２及び／又はエネルギー源３８と連絡するプロセッサ５４によって調節し、メモリ５６に記憶されたコンピュータ可読プログラム上で操作してもよい。
インプリントヘッド３０もしくは台座１６のいずれか、又はその両方は鋳型２０と基板１２との間の距離を変え、成形性材料３４が充填されるその間の望ましい容積を決定する。例えば、鋳型２０が成形性材料３４に接触するようにインプリントヘッド３０はテンプレート１８に力を加えることも可能である。所望の容積に成形性材料３４を充填した後、エネルギー源３８はエネルギー４０、例えば紫外線を生成し、基板１２の表面４４及びパターニング面２２の形状に従って成形性材料３４は固化及び／又は架橋し、基板１２上にパターニング化層４６が決定される。パターニング化層４６は残留層４８ならびに凸部５０及び凹部５２で示された複数の図案を有し、凸部５０の厚さはｔ1であり、残留層の厚さはｔ2である。
上述のシステム及びプロセスは更に、参照により全体が本明細書に援用されている米国特許第６，９３２，９３４号（特許文献８）、米国特許第７，０７７，９９２号（特許文献９）、米国特許第７，１７９，３９６号（特許文献１０）及び米国特許第７，３９６，４７５号（特許文献１１）に引用されたインプリントリソグラフィプロセス及びシステムに使用してもよい。
前述のとおり、インプリントリソグラフィプロセスは１００ｎｍ以下もの小さい図案をパターニングすることが可能であり、更に、サブ２０ナノメートル（すなわち２０ｎｍ未満）近い高適合性の図案をパターニングすることも可能であることが分かっている。このようなサブ２０ｎｍ図案をインプリントできる性能は多くの用途に重要な意味を持つ。例えば、インプリントリソグラフィは磁気セル（又はビット）により基盤媒体をパターニングするハードディスクドライブ（ＨＤＤ）産業に応用することが可能であり、他の方法で得るよりも高い面密度が得られる。近年、高容量ＨＤディスクは１平方インチ当たり最大０．５Ｔｂｓｉ（１テラビット（１兆ビット））の記憶容量を有するが、１Ｔｂｓｉ以上の望ましい記憶密度でパターニング化媒体を得るには、パターン図案寸法は少なくとも１８ｎｍ以下、好ましくは約１０ｎｍ、更には約５ｎｍ程も微少でなくてはならない。同様に半導体産業は、例えばＮＡＮＤフラッシュメモリーに使用するための平行線又は格子のインプリントなど、このような微少図案（サブ２０ｎｍ）パターニングを必要とする。しかし、図案寸法が小さくなるにつれ、インプリントリソグラフィに課せられた縦横比制限を考慮してインプリント図案の高さも低減する必要がある（すなわち最小の図案は、最大約３：１の縦横比で確実にインプリントすることが可能であり、また、特定の用途、例えば＜２０ｎｍの図案寸法での多くの用途では、縦横比は１．５：１までも低くする必要がある）。このことは、基板に正確なパターン転写を行うために必要なエッチングのプロセスウインドウが減少することを大幅に制限する。例えば、５ｎｍ幅の図案をパターニングするには、インプリント図案の高さは通常約１０〜１５ｎｍであり、５ｎｍ以下の高さのものは残留層と共に処理される。パターン転写における第１工程は残留層の除去である。５ｎｍの残留層のエッチングプロセスの後、高さが１０〜１５ｎｍの図案は通常全体的に腐食するか、又は３〜８ｎｍに減少する。このような高さは小さすぎて商業用途に相応なプロセス管理及び収率で均等なパターンを確実に転写することは不可能であることから、わずか３〜８ｎｍの残留レジスト図案の高さだけで基板にパターンを確実に転写し続けることは極めて困難である。
例えば、参照により全体が援用されている米国特許第７，２４１，３９５号（特許文献１２）及び第７，１８６，６５６号（特許文献１３）に記載されているような代替的な反転トーンパターニングインプリント法は、大きめの図案寸法、例えば２０ｎｍ以上での図案腐食の影響を軽減することが可能である。このような方法は通常、シリコン非含有有機ポリマーレジストの第１パターニング化層上にシリコン含有ポリマーレジスト（例えば２０％Ｓｉ／８０％ポリマー）の第２コンフォーマル層を形成する工程を採用している。ポリマーレジストを含む第２シリコンは例えば、図案のない（すなわち空白）テンプレートを使用し、スピンコート法又はインプリント法により形成可能である。ブランケットエッチングを行い、コンフォーマル層をエッチバック処理し、パターニング化層の凸部を露出させる。第２のプラズマエッチングを利用してシリコン含有ポリマーレジストを酸化させる一方で、シリコン非含有ポリマーレジストの第１パターニング化層は除去する。このプロセスにより、反転（又は逆）のパターンが形成され、その後このパターンは更なるエッチングにより基板に転写することが可能である。しかし、非常に小さい図案の高さでは、このような方法におけるエッチング選択性は最大でも３：１〜４：１であり、サブ２０ｎｍの図案範囲での高適合性パターン転写を提供するには不十分である。１００％シリコン酸化の場合でさえシリコン含有レジスト中の有機材料はエッチングプロセス中で腐食し続けることから、この選択性はより低くなる。例えば、望ましい記憶密度が１Ｔｂｓｉであるパターニング化媒体を確実に得るため、エッチング選択性は７：１〜８：１が理想的である。また、特定のレジスト材料を組み合わせたところ、シリコン非含有ポリマーレジストの第１のパターニング化層、及びシリコン含有ポリマーレジストの第２のコンフォーマル層の混合が観察された。このような混合により図案は変質し、図案の忠実性は大幅に喪失する可能性がある。
サブ２０ｎｍのパターン転写では、本発明は、基板へのパターンエッチング中の選択性を促進する特別なハードマスク材料を包含する手法を提供する。すなわち、インプリントプロセス後の使用に選択する材料は、ハードマスクとしてポリマーレジストを含むシリコンを使用するプロセスと比較して、インプリントレジストエッチングプロセス及び基板パターン転写エッチングプロセスでのエッチング選択性を大幅に高める。例えば、クロム（Ｃｒ）、ケイ素（Ｓｉ）、Ａｌ2Ｏ3及びＳｉＯ2などの材料は、有機物をエッチングするために使用するプラズマ化学において非常に緩徐に腐食し、十分な低温でインプリントしたパターニング化層上に付着させることが可能である。沈着法は多層材料の積層（すなわち、基板／パターニング化レジスト層／沈着材料層）に固有の形態を付与し、これによりエッチングプロセスウインドウ（例えばオーバーエッチング等に備えて必要）が順次決定し、エッチング選択性がかなり向上する。例えば、パターニング化有機レジスト層と金属、半金属又は非有機酸化物（例えばＣｒ、Ｓｉ、Ａｌ2Ｏ3及びＳｉＯ2）との５０：１以上のエッチング選択性が達成され、パターンを基板に転写するエッチングプロセス中にパターン図案の高さが大幅に維持され、高適合性でサブ２０ｎｍのパターン転写が可能になる。本明細書で更に説明している本発明の特定の態様では、金属、半金属又は非有機酸化物（例えばＣｒ、Ｓｉ、Ａｌ2Ｏ3又はＳｉＯ2）は、隙間充填（例えばＦ‐ＣＶＤ）、コンフォーマル（例えば原子層蒸着）、小角度スパッタ蒸着、及び多様なＣＶＤプロセスなど様々な技術に従って沈着可能になる。
図３Ａ〜３Ｇは本発明の例示的な方法を示している。図３Ａ〜３Ｃは基板１２上に形成したパターニング化層１４６を図示しており、上記パターニング化層１４６は穴隙１５２及びその周囲にある隆起した領域（すなわち凸部）１５０を有する。柱部トーン（ｐｉｌｌａｒ‐ｔｏｎｅ）インプリントリソグラフィテンプレート（図示せず）を使用し、図１〜２について上述した方法に従って基板１２上に沈着した重合性材料からパターニング化層１４６を形成する。ここではテンプレートとなる柱部により、一致する寸法及び形状を持つパターニング化層１４６の穴隙１５２がもたらされる。図３Ｄ〜３Ｇに示すように、パターニング化層１４６を基板１２上に形成したら即時に、基板を更なる加工に供する。
初めに、パターニング化層１４６をスカム除去エッチングに供し、エッチング穴隙１５２の底部の残留層部分を除去し、それにより図３Ｄに示すように基板１２は各穴隙１５２で露出する。パターニング化層から残留層を除去する方法には、プラズマをベースとする（例えば酸素プラズマ）プロセスや真空紫外線（ＶＵＶ）エッチングプロセスが挙げられるがこれらに限定されるものではない。このようなプロセスは、固化した重合性材料への指向性（すなわち垂直優先）エッチングが可能であり、それにより穴隙の側面領域に対しては、残留層は最小限の修正で除去される。その後、パターニング化層を隙間充填沈着プロセスに供し、図３Ｅに示すように穴隙１５２の底部で露出した基板１２上に沈着層１６２を形成するように、選択した材料（例えばＣｒ、Ｓｉ、Ａｌ2Ｏ3又はＳｉＯ2）をパターニング化層１４６上に沈着させる。隙間充填沈着プロセスの例としては、ＳｉＯ2の低温ＦＣＶＤ沈着が挙げられるが、これに限定されるものではない。
同様に、隙間充填沈着により、選択した材料は凸部１５０上に部分的に沈着し、このような凸部上に沈着層１６０を形成する。プラズマエッチングプロセスを利用し、沈着層１６０を除去して凸部１５０を露出させる一方で、沈着層１６２を穴隙の底部に残すことが可能である（図３Ｆ参照）。次いで、図３Ｇに示すように酸素又はフルオロカーボンをベースとするエッチングプロセスにより凸部１５０を除去し、沈着層１６２は残す。その後、ハードマスクパターンとして沈着層１６２を利用して基板１２をエッチングし、元のパターニング化穴隙１５２に一致する部分の基板１２に柱部（図示せず）が形成される。
本発明の方法の別の例を図４Ａ〜４Ｅに示す。上記のように、穴隙１５２を有するパターニング化層１４６を基板１２上に形成し（図４Ａ）、その後同様に更なる加工に供する（図４Ｂ〜４Ｅ）。初めに、パターニング化層１４６をコンフォーマル沈着プロセスに供し、選択した材料（Ｃｒ、Ｓｉ又はＳｉＯ2）をパターニング化層１４６に沈着させ、それにより図４Ｂに示すようにパターニング化層１４６の全体に沈着層２６０が形成される。コンフォーマル沈着プロセスの例としてはＳｉＯ2又はＡｌ2Ｏ3の低温原子層蒸着が挙げられるが、これに限定されるものではない。
パターニング化層１４６への層２６０のコンフォーマル沈着後、図４Ｃに示すように、層２６０上に追加として平坦化層２６２を形成する。平坦化層２６２は、上述の様なインプリントリソグラフィプロセスにより、又はスピンオンもしくはディッピング平坦化プロセスなど当技術分野で公知の他の技術により形成できる。次いで平坦化層２６２をエッチバック処理し、図４Ｄに示すように沈着層２６０を露出させる。その後、沈着層２６０の一部をエッチバック処理し、図４Ｅに示すように、凸部１５０は露出する一方で、沈着層２６０の一部２６４はパターニング化層１４６の穴隙２５０内に残る。次いで凸部１５０を除去し、図４Ｆに示すように、残留しているパターニング化層１４６の穴隙１５２と一致している沈着層２６０の一部２６４は残る。上記一部分２６４は、基板１２をエッチングするためのハードマスクパターンとして機能し、基板１２の柱部（図示せず）を形成する。その後、このように形成された柱部の最上部から、残留している一部分２６４及びパターニング化層１４６を除去する。
また、本発明の方法の更なる例を図５Ａ〜５Ｆに示す。図５Ａ〜５Ｃは基板１２上に形成されたパターニング化層２４６を図示しており、この例では、パターニング化層２４６は、周囲の凹領域２５２から伸長した柱部２５０を有する。穴隙トーン（ｈｏｌｅ‐ｔｏｎｅ）インプリントリソグラフィテンプレート（図示せず）を使用し、図１〜２について上述した方法に従って基板１２上に沈着した重合性材料からパターニング化層２４６を形成する。ここではテンプレートとなる穴隙により、一致する寸法及び形状を持つパターニング化層２４６の柱部２５０が形成される。図５Ｄ〜５Ｆに示すように、パターニング化層２４６を基板１２上に形成したら即時に、基板を更なる加工に供する。初めに、パターニング化層２４６の上で、選択した材料（例えばＣｒ、Ｓｉ又はＳｉＯ2）の小角度蒸着を行い、それにより、図５Ｄに示すように、凸部２５０にキャッピングする沈着層３６０が形成される。特に材料沈着の角度は、材料が凹部２５２内で蓄積しないように制御する。小角蒸着プロセスの例としては小角スパッタリングが挙げられるが、これに限定されるものではない。その後、パターニング化層１４６をスカム除去エッチング（例えばＯ2ＲＩＥ）に供し、残留層部分（凹部２５２）を除去し、それにより図５Ｅに示すように基板１２は柱部２５０の周囲の領域で露出する。その後、柱部のパターンを基板１２にエッチングするため、次のエッチング工程を行った。
本発明の方法の別の例を図６Ａ〜６Ｅに示す。上述のようにパターニング化層１４６は基板１２上に形成された穴隙１５２と共に形成し（図６Ａ）、この例ではその後、選択した材料（例えばＣｒ、Ｓｉ又はＳｉＯ2）をパターニング化層１４６にＰＥＶＣＤ沈着させ、それによりパターニング化層１４６全体に拡がる沈着層４６０が形成される（図６Ｂ）。沈着層４６０は完全に穴隙１５２を充填し、隆起した（上昇した）領域１５０上に拡がる程の厚さがある。ＰＥＶＣＤプロセスの例としては、原子層蒸着及びＦＣＶＤが挙げられるが、これらに限定されるものではない。あるいは、沈着層はスピンオンプロセス（例えばＳＯＧ）により付着させることが可能である。その後、沈着層４６０をエッチバック処理し、穴隙１５２を露出させ、それにより図６Ｃに示すように沈着層４６０の一部４６２はパターニング化層１４６の穴隙１５２内に残る。次いで凸部１５０を、プラズマエッチング装置内で、例えば酸素又はヘリウムをベースとするプロセスによりエッチングし、図６Ｄに示すように、パターニング化層１４６の穴隙１５２に一致する沈着層４６０の一部４６２は残る。上記一部分４６２は、基板１２をエッチングするためのハードマスクパターンとして機能し、元のパターニング化穴隙１５２に一致する基板１２の柱部（図示せず）を形成する。その後、このように形成された柱部の最上部から、残留している一部分４６２及びパターニング化層１４６を除去する。
更なる実施形態では、ハードマスクはエッチング液を含む２種を超える材料から成り、その種類の間で高いエッチング選択性を達成することが可能である。二重マスク層プロセスは、特定の膜蒸着技術の結果として膜表面の粗さにより発生するパターン転写の問題を解消できる。
多様な態様の更なる修正及び代替的実施形態は、本明細書の観点から当業者に明らかになるであろう。従って本明細書は説明目的のみであると解釈すべきである。本明細書に示され、記述された形態は、実施形態の例として捉えるものであると理解されたい。要素や材料は、本明細書において説明し、記載したものと代替してもよく、部品及びプロセスは置き換えてもよく、特定の図案は個別に利用してもよく、これら全ては本明細書の利益を獲得した後に当業者に明らかとなる。変更は、以下の特許請求の範囲に記載されている精神及び範囲から逸脱することなく本明細書に記載された要素において実施可能である。

Claims (16)

  1. ２０ｎｍ未満のパターンを高い適合性を伴って基板へ転写するためのインプリントリソグラフィ法であって、以下の工程：
    有機重合化材料のパターニング化層を前記基板上にインプリントする工程であって、前記パターニング化層は残留層、ならびにパターニング化層の図案を決定する１つ以上の凸部及び凹部を有し、前記凸部は、残留層から高さ２０ｎｍ未満で伸長していることを条件とする工程；
    前記パターニング化層の少なくとも前記凸部及び凹部にエッチング選択性材料を沈着させる工程であって、前記エッチング選択性材料は、有機重合化材料に対して５０：１以上のエッチング選択性を有する金属、半金属又は非有機酸化物を含んでいることを条件とする工程；
    前記沈着したエッチング選択性材料にエッチバック処理を行い、前記凸部を露出させる工程；
    前記凸部にエッチバック処理を行い、前記基板を露出させる工程；ならびに
    前記基板をエッチングし、前記基板のパターニング化層の反転パターンを形成する工程
    を含むことを特徴とする方法。
  2. ２０ｎｍ未満の高適合性パターン転写するためのインプリントリソグラフィ法であって、以下の工程：
    有機重合化材料のパターニング化層を基板上にインプリントする工程であって、前記パターニング化層は残留層、ならびにパターニング化層の図案を決定する１つ以上の凸部及び凹部を有し、前記凸部は、残留層から高さ２０ｎｍ未満で伸長していることを条件とする工程；
    前記凹部の底部の前記残留層にエッチング処理をしてこれを除去する工程；
    前記パターニング化層の少なくとも前記凸部及び凹部にエッチング選択性材料を沈着させる工程であって、前記エッチング選択性材料は、有機重合化材料に対して５０：１以上のエッチング選択性を有する金属、半金属又は非有機酸化物を含んでいることを条件とする工程；
    前記沈着したエッチング選択性材料にエッチバック処理を行い、前記凸部を露出させる工程；
    前記凸部にエッチバック処理を行い、前記基板を露出させる工程；ならびに
    前記基板をエッチングし、前記基板のパターニング化層の反転パターンを形成する工程
    を含むことを特徴とする方法。
  3. 前記エッチング選択性材料はＳｉＯ 2 、Ｃｒ、Ａｌ 2 Ｏ 3 又はＳｉから成る群より選択されることを特徴とする請求項１又は２に記載の方法。
  4. 前記エッチング選択性材料の沈着工程は隙間充填沈着プロセスを更に含むことを特徴とする請求項１ないし３のいずれか１項に記載の方法。
  5. 前記エッチング選択性材料の沈着工程は前記パターニング化層上に前記エッチング選択性材料のコンフォーマル層を形成する工程を更に含むことを特徴とする請求項１ないし３のいずれか１項に記載の方法。
  6. 前記凹部は前記エッチング選択性材料で完全に充填する工程を更に含むことを特長とする請求項５に記載の方法。
  7. 前記エッチング選択性材料を沈着させる工程はスピンオンプロセスを更に含むことを特徴とする請求項６に記載の方法。
  8. 前記コンフォーマル層上に重合化材料の平坦層を形成した後、前記平坦層をエッチバック処理し、前記コンフォーマル層の一部を露出させる工程を更に含むことを特徴とする請求項５に記載の方法。
  9. 前記凹部により複数の穴隙が決定することを特徴とする請求項１〜８のいずれか１項に記載の方法。
  10. 前記凸部により前記基板にインプリントされる複数の平行線が決定されることを特徴とする請求項１〜８のいずれか１項に記載の方法。
  11. ２０ｎｍ未満のパターンを高い適合性を伴って基板へ転写するためのインプリントリソグラフィ法であって、以下の工程：
    有機重合化材料のパターニング化層を前記基板上にインプリントする工程であって、前記パターニング化層は残留層ならびにパターニング化層の図案を決定する１つ以上の凸部及び凹部を有し、前記凸部は、残留層から高さ２０ｎｍ未満で伸長していることを条件とする工程；
    前記パターニング化層の前記凸部のみにエッチング選択性材料を沈着させる工程であって、前記エッチング選択性材料は、有機重合化材料に対して５０：１以上のエッチング選択性を有する金属、半金属又は非有機酸化物を含んでいることを条件とする工程；
    前記残留層にエッチバック処理を行い、前記基板を露出させる工程；及び、
    前記基板をエッチングし、前記基板のパターニング化層と一致するパターンを形成する工程を含むことを特徴とする方法。
  12. 前記エッチング選択性材料はＳｉＯ 2 、Ｃｒ、Ａｌ 2 Ｏ 3 又はＳｉから成る群より選択されることを特徴とする請求項１１に記載の方法。
  13. 前記エッチング選択性材料の沈着工程は小角度蒸着プロセスを更に含むことを特徴とする請求項１１又は１２に記載の方法。
  14. 前記凸部により複数の柱部が決定することを特徴とする請求項１１〜１３のいずれか１項に記載の方法。
  15. 前記凸部により前記基板にインプリントされる複数の平行線が決定されることを特徴とする請求項１１〜１３のいずれか１項に記載の方法。
  16. 前記図案を決定する１つ以上の前記凸部は、縦横比が１．５から３．０であることを特徴とする請求項１〜１５のいずれかに記載の方法。
JP2016542899A 2013-12-30 2014-12-30 サブ２０ｎｍの図案の均一なインプリントパターン転写方法 Active JP6496320B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361921647P 2013-12-30 2013-12-30
US61/921,647 2013-12-30
PCT/US2014/072706 WO2015103232A1 (en) 2013-12-30 2014-12-30 Methods for uniform imprint pattern transfer of sub-20 nm features

Publications (2)

Publication Number Publication Date
JP2017504201A JP2017504201A (ja) 2017-02-02
JP6496320B2 true JP6496320B2 (ja) 2019-04-03

Family

ID=52394376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016542899A Active JP6496320B2 (ja) 2013-12-30 2014-12-30 サブ２０ｎｍの図案の均一なインプリントパターン転写方法

Country Status (7)

Country Link
US (1) US9514950B2 (ja)
JP (1) JP6496320B2 (ja)
KR (1) KR102243630B1 (ja)
CN (1) CN106030406B (ja)
SG (1) SG11201604539QA (ja)
TW (1) TWI662359B (ja)
WO (1) WO2015103232A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
US10515847B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming vias and method for forming contacts in vias
CN108091552B (zh) * 2017-12-29 2021-03-02 长沙新材料产业研究院有限公司 一种在透光衬底上制备微纳米结构图案的方法
US10734229B2 (en) * 2018-01-05 2020-08-04 Tokyo Electron Limited Method of advanced contact hole pattering
US10606171B2 (en) 2018-02-14 2020-03-31 Canon Kabushiki Kaisha Superstrate and a method of using the same
JP6960351B2 (ja) * 2018-02-19 2021-11-05 東京エレクトロン株式会社 処理方法
WO2019185110A1 (en) * 2018-03-26 2019-10-03 Applied Materials, Inc. Method for producing a multilevel imprint master, multilevel imprint master, and use of a multilevel imprint master
US10566194B2 (en) 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US10304744B1 (en) 2018-05-15 2019-05-28 International Business Machines Corporation Inverse tone direct print EUV lithography enabled by selective material deposition
US10615037B2 (en) * 2018-08-17 2020-04-07 International Business Machines Corporation Tone reversal during EUV pattern transfer using surface active layer assisted selective deposition
US11501969B2 (en) * 2019-01-22 2022-11-15 International Business Machines Corporation Direct extreme ultraviolet lithography on hard mask with reverse tone

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6936194B2 (en) 2002-09-05 2005-08-30 Molecular Imprints, Inc. Functional patterning material for imprint lithography processes
US20040065252A1 (en) 2002-10-04 2004-04-08 Sreenivasan Sidlgata V. Method of forming a layer on a substrate to facilitate fabrication of metrology standards
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US7179396B2 (en) 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7186656B2 (en) 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7205244B2 (en) * 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7241395B2 (en) 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
JP2008513229A (ja) * 2004-09-21 2008-05-01 モレキュラー・インプリンツ・インコーポレーテッド インサイチュ嵌込み構造物形成方法
US20060144814A1 (en) 2004-12-30 2006-07-06 Asml Netherlands B.V. Imprint lithography
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US20070298176A1 (en) * 2006-06-26 2007-12-27 Dipietro Richard Anthony Aromatic vinyl ether based reverse-tone step and flash imprint lithography
JP5144127B2 (ja) * 2007-05-23 2013-02-13 キヤノン株式会社 ナノインプリント用のモールドの製造方法
JP5067848B2 (ja) * 2007-07-31 2012-11-07 キヤノン株式会社 パターンの形成方法
JP2009105252A (ja) * 2007-10-24 2009-05-14 Cheil Industries Inc 微細パターンの製造方法および光学素子
US20090166317A1 (en) * 2007-12-26 2009-07-02 Canon Kabushiki Kaisha Method of processing substrate by imprinting
JP5438959B2 (ja) * 2008-12-24 2014-03-12 東京応化工業株式会社 パターン形成方法
KR101680407B1 (ko) * 2009-08-17 2016-11-28 제이에스알 가부시끼가이샤 패턴 형성 방법
JP2011165855A (ja) * 2010-02-09 2011-08-25 Toshiba Corp パターン形成方法
NL2005992A (en) 2010-03-22 2011-09-23 Asml Netherlands Bv Imprint lithography.
CN103091747B (zh) * 2011-10-28 2015-11-25 清华大学 一种光栅的制备方法
JP5818710B2 (ja) * 2012-02-10 2015-11-18 東京応化工業株式会社 パターン形成方法
JP2013172082A (ja) * 2012-02-22 2013-09-02 Toshiba Corp パターン形成方法、半導体装置の製造方法および塗布装置
US8802569B2 (en) * 2012-03-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
JP2017504201A (ja) 2017-02-02
SG11201604539QA (en) 2016-07-28
KR102243630B1 (ko) 2021-04-23
KR20160103988A (ko) 2016-09-02
US9514950B2 (en) 2016-12-06
CN106030406B (zh) 2020-04-24
TWI662359B (zh) 2019-06-11
CN106030406A (zh) 2016-10-12
US20150187590A1 (en) 2015-07-02
TW201531799A (zh) 2015-08-16
WO2015103232A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP6496320B2 (ja) サブ２０ｎｍの図案の均一なインプリントパターン転写方法
US7736954B2 (en) Methods for nanoscale feature imprint molding
TWI453106B (zh) 奈米尺寸形狀之大面積圖案化技術
JP6336009B2 (ja) 反転階調パターニングの方法
JP6028384B2 (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
JP5484817B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2009182075A (ja) インプリントによる構造体の製造方法
TW200927456A (en) Controlling thickness of residual layer
KR102046933B1 (ko) 비-볼록 형상의 나노구조의 패터닝
JP2011505066A (ja) リフトオフ工程を用いてテンプレートを生成する方法
JP6167609B2 (ja) ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
JP2013503057A (ja) 機能ナノ粒子
JP2011165855A (ja) パターン形成方法
JP5020251B2 (ja) リソグラフィマスクなどの形状体を搭載する支持体を形成する方法
US7559758B2 (en) Mould for nano-printing, process for manufacturing such a mould and use of such a mould
WO2008097278A2 (en) Etch-enhanced technique for lift-off patterning
JP5852123B2 (ja) 多段インプリントによるハイコントラストな整列マーク
JP2014135313A (ja) インプリントモールドの製造方法
WO2010047789A2 (en) Double sidewall angle nano-imprint template
JP6136271B2 (ja) インプリントモールドの製造方法
US20080121616A1 (en) Spatial-frequency tripling and quadrupling processes for lithographic application
JP2013202900A (ja) モールドおよびその製造方法並びにナノインプリント方法およびパターン化基板の製造方法
US20070249175A1 (en) Pitch-shrinking technologies for lithographic application
JP6171453B2 (ja) ナノインプリントモールドの製造方法
JP2018049960A (ja) テンプレートの製造方法、及び、テンプレート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190308

R150 Certificate of patent or registration of utility model

Ref document number: 6496320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250