KR102243630B1 - 20ｎｍ 이하 특징부의 균일한 임프린트 패턴 전사 방법 - Google Patents

20ｎｍ 이하 특징부의 균일한 임프린트 패턴 전사 방법 Download PDF

Info

Publication number
KR102243630B1
KR102243630B1 KR1020167015975A KR20167015975A KR102243630B1 KR 102243630 B1 KR102243630 B1 KR 102243630B1 KR 1020167015975 A KR1020167015975 A KR 1020167015975A KR 20167015975 A KR20167015975 A KR 20167015975A KR 102243630 B1 KR102243630 B1 KR 102243630B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
pattern
etch
etching
Prior art date
Application number
KR1020167015975A
Other languages
English (en)
Other versions
KR20160103988A (ko
Inventor
젱마오 예
드웨인 엘. 라브레이크
Original Assignee
캐논 나노테크놀로지즈 인코퍼레이티드
몰레큘러 임프린츠 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 나노테크놀로지즈 인코퍼레이티드, 몰레큘러 임프린츠 인코퍼레이티드 filed Critical 캐논 나노테크놀로지즈 인코퍼레이티드
Publication of KR20160103988A publication Critical patent/KR20160103988A/ko
Application granted granted Critical
Publication of KR102243630B1 publication Critical patent/KR102243630B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers

Abstract

다층 재료 스택에 특별한 형태를 부여하는 재료 증착 기술을 채용하여 에칭 프로세스를 강화하고 에칭 선택도를 향상시키는 임프린트 리소그래피에서 에칭 선택도를 증가시키는 방법이 기술되어 있다. 예를 들어, 패턴 레지스트층과 증착된 금속, 준금속 또는 무기 산화물 사이의 50:1의 에칭 선택도가 달성될 수 있어, 패턴을 기재에 전사하는 에칭 공정 전에 패턴 특징부 높이를 크게 보존함으로써 고충실도의 20nm 이하의 패턴 전사가 가능하다.

Description

20ＮＭ 이하 특징부의 균일한 임프린트 패턴 전사 방법{METHODS FOR UNIFORM IMPRINT PATTERN TRANSFER OF SUB-20 NM FEATURES}
나노제작은 100 나노미터 이하 정도의 특징부를 갖는 매우 작은 구조의 제조를 포함한다. 나노제작이 상당한 영향을 갖는 하나의 적용은 집적 회로의 공정에 있다. 반도체 공정 산업은 기재에 형성된 단위 면적 당 회로를 증가시키면서 보다 큰 생산 수율을 얻기 위해 계속 분투하고 있어서, 나노제작은 점차 중요해지고 있다. 나노제작은 형성된 구조의 최소 특징부 치수를 계속 줄이면서 보다 큰 공정 제어를 제공한다. 나노제작이 채용된 개발의 다른 영역은 태양전지, 생명 공학, 광학 기술, 기계 시스템등을 포함한다.
오늘날 사용되는 나노 제조 기술예는 보통 임프린트 리소그래피로 부른다. 임프린트 리소그래피 공정예는 모두 여기에 언급되어 그 전체가 통합된 미국 특허 번호 8,349,241, 미국 특허 공개 번호 2004/0065252, 및 미국 특허 번호 6,936,194와 같은 다수의 공보에 상세하게 기술되어 있다.
상술된 미국 특허 공개 공보 및 특허의 각각에 개시된 임프린트 리소그래피 기술은 성형가능(중합가능) 층에 릴리프 패턴을 형성하는 단계 및 이러한 릴리프 패턴에 상응하는 패턴을 언더라이잉 기재에 전사하는 단계를 포함한다. 이러한 기재는 패턴화 공정을 돕기 위해 희망의 위치에 위치되도록 모션 스테이지에 결합될 수 있다. 이러한 패턴화 공정은 기재로부터 이격된 템플릿 및, 이러한 템플릿과 기재 사이에 적용되는 성형 액체를 사용한다. 이러한 성형 액체는 성형 액체에 접촉하는 템플릿의 표면의 형상에 일치하는 패턴을 갖는 강성층을 형성하도록 응고된다. 응고 후에, 이러한 템플릿은 강성 층으로부터 분리되어 템플릿과 기재가 이격된다. 그다음, 기재 및 응고된 층에 추가 공정을 행하여, 응고 층에 패턴에 상응하는 기재에 릴리프 이미지를 전사한다.
본 발명의 특징 및 장점의 상세한 이해를 위해, 첨부된 도면에 설명된 실시예를 통해 본 발명이 보다 구체적으로 설명되어 있다. 첨부된 도면이 본 발명의 전형적인 실시예를 설명하고 있지만, 이에 제한되지 않고, 본 발명은 다른 등가의 실시예를 포함할 수 있다.
도 1은 임프린트 리소그래피 시스템의 단순 측면도이다.
도 2는 위에 나노구조가 있는 패턴층을 갖는, 도 1에 도시된 기재의 단순 측면도이다.
도 3a 내지 도3g는 본 발명의 실시예에 따라 기재를 패턴화하는 방법을 도시하는 도면이다.
도 4a 내지 도 4f는 본 발명의 다른 실시예에 따라 기재를 패턴화하는 방법을 도시하는 도면이다.
도 5a 내지 도 5f는 본 발명의 또 다른 실시예에 따라 기재를 패턴화하는 방법을 도시하는 도면이다.
도 6a 내지 도 6e는 본 발명의 다른 실시예에 따라 기재를 패턴화하는 방법을 도시하는 도면이다.
도면에, 특히 도 1에, 기재(12) 위에 릴리프 패턴을 형성하는데 사용되는 리소그래픽 시스템(10)이 도시되어 있다. 기재(12)는 기재 척(14)에 결합될 수 있다. 도시된 바와 같이, 기재 척(14)은 진공 척이다. 그러나, 기재 척(14)은 진공, 핀형, 그루브형, 정전기, 전자기등을 포함하는 임의의 척일 수 있지만 이에 제한되는 것은 아니다. 척의 예가 여기에 언급되어 통합된 미국 특허 번호 6,873,087에 기술되어 있다.
기재(12) 및 기재 척(14)은 스테이지(16)에 의해 더 지지될 수 있다. 스테이지(16)는 x, y 및 z축을 따른 병진 및/또는 회전 운동을 제공할 수 있다. 스테이지(16), 기재(12), 및 기재 척(14)은 또한 베이스(도시되어 있지 않음)에 위치될 수 있다.
기재(12)로부터 템플릿(18)이 이격되어 있다. 템플릿(18)은 일측이 템플릿(18)으로부터 기재(12)쪽으로 뻗은 메사(20)를 갖는 제1 사이드 및 제2 사이드를 갖는 본체를 포함할 수 있다. 메사(20)는 위에 패터닝 표면(22)을 갖고 있다. 또한, 메사(20)는 몰드(20)로 부를 수 있다. 대안으로, 템플릿(18)은 메사(20) 없이 형성될 수 있다.
템플릿(18) 및/또는 몰드(20)는 용융 실리카, 석영, 실리콘, 유기 폴리머, 실록산 폴리머, 붕규산 유리, 플루오로카본 폴리머, 금속, 경화 사파이어등을 포함하는 재료로부터 형성될 수 있지만, 이에 제한되는 것은 아니다. 도시된 바와 같이, 패터닝 표면(22)은 복수의 이격된 오목부(24) 및/또는 돌기(26)에 의해 형성된 특징부를 포함하지만, 본 발명의 실시예는 이러한 구성에 제한되지 않는다(예를 들어, 평면). 패터닝 표면(22)은 기재(12) 위에 형성된 패턴의 베이시스를 형성하는 임의의 오리지널 패턴을 형성할 수 있다.
템플릿(18)은 척(28)에 결합될 수 있다. 척(28)은 진공, 핀형, 그루브형, 정전기, 전자기 및/또는 다른 유사한 척 타입으로서 구성될 수 있지만 이에 제한되는 것은 아니다. 척의 예는 여기에 언급되어 통합된 미국 특허 번호 6,873,087에 더 기술되어 있다. 또한, 척(28)은 임프린트 헤드(30)에 결합되어 척(28) 및/또는 임프린트 헤드(30)가 템플릿(18)의 이동을 촉진하도록 구성될 수 있다.
시스템(10)은 유체 분배 시스템(32)을 더 포함할 수 있다. 유체 분배 시스템(32)은 성형 재료(34)(예를 들어, 중합성 재료)를 기재(12)에 배치하는데 사용될 수 있다. 성형 재료(34)는 드롭 디스펜스, 스핀-코팅, 딥 코팅, 화학 증착(CVD), 물리 증착(PVD), 박막 증착, 후막 증착등과 같은 기술을 사용하여 기재(12)에 위치될 수 있다. 성형 재료(34)는 설계 고려사향에 따라 희망의 진공이 몰드(22)와 기재(12) 사이에 형성되기 전 및/또는 후에 기재(12)에 배치될 수 있다. 성형 재료(34)는 바이오 영역, 태양전지 산업, 배터리 산업, 및/또는 기능성 나노입자를 필요로 하는 다른 산업에 사용되는 기능성 나노입자일 수 있다. 예를 들어, 성형 재료(34)는 여기에 언급되어 통합된 미국 특허 번호 7,157,036 및 미국 특허 공개 번호 2005/0187339에 기술된 바와 같은 모노머 혼합물을 포함할 수 있다. 대안으로, 성형 재료(34)는 바이오 소재(예를 들어, PEG), 태양전지 재료(예를 들어, N형, P형 재료)등을 포함할 수 있지만 이에 제한되는 것은 아니다.
도 1 및 도 2에서, 시스템(10)은 경로(42)를 따라 에너지(40)를 지향시키도록 결합된 에너지 소스를 더 포함할 수 있다. 임프린트 헤드(30) 및 스테이지(16)는 템플릿(18) 및 기재(12)를 경로(42)와 겹쳐 위치시키도록 구성될 수 있다. 시스템(10)은 스테이지(16), 임프린트 헤드(30), 유체 분배 시스템(32) 및/또는 소스(38)와 통신하여 프로세서(54)에 의해 조정될 수 있고, 메모리(56)에 저장된 컴퓨터 판독가능 프로그램으로 작동될 수 있다.
임프린트 헤드(30), 스테이지(16) 또는 양측은 몰드(20)와 기재(12) 사이의 거리를 변화시켜, 성형 재료(34)에 의해 채워지는 희망의 볼륨을 그 사이에 형성한다. 예를 들어, 임프린트 헤드(30)는 몰드(20)가 성형 재료(34)에 접촉하도록 템플릿(18)에 힘을 가할 수 있다. 희망의 볼륨이 성형 재료(34)로 채워진 후에, 소스(38)는 에너지(40), 예를 들어, 자외선을 생성하여, 성형 재료(34)가 응고하고 및/또는 교차 결합되어 패터닝 표면(22)과 기재(12)의 표면(44)의 형상에 일치하여 기재(12)에 패턴층(46)을 형성한다. 패턴층(46)은 잔류층(48) 및 돌기(50) 및 오목부(52)로서 도시된 복수의 특징부를 포함할 수 있다. 여기에서 돌기(50)는 두께 t1을 갖고 잔류층은 두께 t2를 갖고 있다.
상술된 시스템 및 프로세스는 또한, 모두 여기에 언급되어 전체가 통합된 미국 특허 번호 6,932,934, 미국 특허 번호 7,077,992, 미국 특허 번호 7,179,396, 및 미국 특허 번호 7,396,475에 언급된 임프린트 리소그래피 프로세스 및 시스템에 채용될 수 있다.
상술된 바와 같이, 임프린트 리소그래피 프로세스는 특징부를 10nm 이하로 작게 패턴화할 수 있고, 20 나노미터 아래(즉, 20nm 보다 작다)에 근접하는 고정밀 특징부 패턴화가 가능하다는 것이 증명되었다. 이러한 20 nm 아래의 특징부 임프린트 기능은 다수의 적용에서 중요한 의미를 내포하고 있다. 예를 들어, 임프린트 리소그래피는 자기 셀(또는 비트)을 갖는 언더라이잉 매체를 패턴화하도록 하드 디스크 드라이브(HDD) 산업에 적용되어, 가능한 것 보다 큰 면적 밀도를 허용할 수 있다. 현재, 고 용량 HD 디스크는 0.5 Tbsi(제곱 인치 당 1 테라비트(1 조 비트))에 이르는 저장 용량을 갖고 있지만, 1 Tbsi 이상의 희망의 저장 밀도를 갖는 패턴 매체를 얻기 위해, 패턴 특징 크기는 반드시 적어도 18nm 이하이어야 하고, 바람직하게는 약 10nm로 심지어 약 5nm로 작은 것이 바람직하다. 마찬가지로 예를 들어, NAND 플래시 메모리에서 사용되기 위한 병렬 라인 또는 격자 임프린팅을 포함하는 반도체 산업은 이러한 작은 특징부(20nm 보다 작다)가 필요하다. 그러나, 특징 크기가 작아지면, 임프린트 리소그래피에 의해 부과된 종횡비 제약이 있다고 할 때, 임프린트 특징부 높이 역시 반드시 작아져야 한다(즉, 특징부의 가장 작은 것은 최대 약 3:1에 이르는 종횡비로 확실히 인쇄될 수 있고, 20nm 보다 작은 특징부 크기를 갖는 많은 적용과 같은 특정 적용에서, 종횡비는 1.5:1로 낮을 필요가 있다). 이로 인해 기재로의 정확한 패턴 전사를 위해 필요한 에치 프로세스 윈도우의 축소가 상당히 제한된다. 예를 들어, 5nm 폭의 특징부를 패턴화하기 위해, 임프린트 특징부 높이는 보통 대략 10~15nm이고, 그중 5nm에 이르는 높이가 잔류층과 연관되어 있다. 패턴 전사의 제1 단계는 잔류층 제거이다. 보통 10-15nm 전체 특징부 높이가 5nm 잔류층 에칭 공정 후에 3~8nm로 부식되거나 감소될 것이다. 단지 3~8nm 남은 레지스트 특징부 높이로 기재에 패턴 전사를 신뢰성을 갖고 계속하는 것은 극히 어려운데, 그 이유는 이러한 높이가 판매를 위한 적당한 공정 제어 및 수율을 갖는 균일한 패턴 전사를 보장하기에는 너무 작기 때문이다.
예를 들어, 각각 여기에 언급되어 그 전체가 통합된 미국 특허 번호 7,241,395 및 7,186,656에 기술된 바와 같은 대안의 인버스 톤 패터닝 임프린트 방법이 예를 들어, 20nm 이상의 보다 큰 특징부 크기에서 특징부 부식의 효과를 경감시킬 수 있다. 이러한 방법은 보통 논-실리콘-함유 유기 중합 레지스트의 제1 패턴층 위에 실리콘 함유 중합 레지스트(예를 들어, 20% Si - 80% 폴리머)의 제2 컨포멀(conformal) 층을 채용한다. 제2 실리콘 함유 중합 레지스트는 예를 들어, 노-특징부(즉, 블랭크) 템플릿을 사용하는 스핀 코팅 또는 임프린팅에 의해 형성될 수 있다. 블랭킷 에칭은 패턴층의 돌기를 노출시키도록 컨포멀 층을 다시 에칭하도록 실행된다. 제2 플라즈마 에칭은 실리콘 함유 중합 레지스트를 산화하는데 사용되고 논-실리콘-함유 중합 레지스트의 제1 패턴층이 제거된다. 이러한 프로세스에 의해, 추가 에칭을 통해 기재에 전사될 수 있는 반대(또는 인버스) 패턴이 생성된다. 그러나, 매우 작은 특징부 높이에서, 이러한 방법에서의 에칭 선택도는 기껏해야 3:1 내지 4:1이고 20nm 아래의 특징부 범위에서 고정밀 패턴 전사를 제공하기에는 불충분하다. 이러한 보다 낮은 선택도는 실리콘 함유 레지스트의 유기 재료가 심지어 100% 실리콘 산화의 에칭 공정 동안 계속 부식할 것이기 때문에 일어난다. 예를 들어, 1 Tbsi의 희망의 저장 밀도를 갖는 패턴 매체를 달성하도록 보장하기 위해, 에칭 선택도는 이상적으로 7:1 내지 8:1에 근접해야 한다. 또한, 특정 레지스트 재료 결합에 있어서, 논-실리콘-함유 중합 레지스트의 제1 패턴층 및 실리콘 함유 중합 레지스트의 제2 컨포멀 층의 혼합이 관찰되었다. 이러한 혼합은 특징부를 열화시키고 특징부 충실도의 손실을 크게 할 수 있다.
20nm 아래의 패턴 전사에 있어서, 본 발명은 기재로의 패턴 에칭 동안 선택도를 증가시키는 특별한 하드 마스크 재료를 통합한 방법을 제공한다. 즉, 임프린트 프로세스 후에 사용되도록 선택되는 재료는 하드 마스크로서 실리콘 함유 중합 레지스트를 사용하는 공정과 비교할 때, 임프린트 레지스트 에칭 공정 및 기재 패턴 전사 에칭 공정 동안 에칭 선택도를 크게 증가시킨다. 예를 들어, 크롬(Cr), 실리콘(Si), Al2O3 및 SiO2와 같은 재료는 유기물을 에칭하는데 사용되는 플라즈마 화학에서 매우 느리게 부식하고, 충분히 낮은 온도에서 인쇄 패턴층 위에 적용될 수 있다. 증착법은 다층 재료 스택에 유일한 형태학을 제공하여, 에칭 프로세스 윈도우(예를 들어, 오버 에칭등에 대한 필요)를 결정하고 에칭 선택도를 상당히 향상시킨다. 예를 들어, 패턴 유기 레지스트층과 금속, 준금속, 또는 무기 산화물(예를 들어, Cr, Si, Al2O3 및 SiO2) 사이에 50:1 이상의 에칭 선택도가 달성될 수 있고, 이러한 선택도는 패턴을 기재에 전사하는 에칭 공정 동안 패턴 특징부 높이를 크게 보존하여, 높은 충실도의 20nm 아래의 패턴 전사가 가능하다. 여기에 더 기술된 본 발명의 특정 특징에서, 금속, 준금속, 또는 무기 산화물(예를 들어, Cr, Si, Al2O3 및 SiO2)은 갭 충전(예를 들어, F-CVD), 컨포멀(예를 들어, 원자층 증착), 소각(small angle) 스퍼터 증착, 및 다양한 타입의 CVD 공정과 같은 다양한 기술에 따라 증착될 수 있다.
도 3a 내지 도 3g는 본 발명의 방법예를 설명하고 있다. 도 3a 내지 도 3c는 높은 에어리어(즉, 돌기)(150)로 둘러싸인 구멍(152)을 포함하는 패턴층(146)이 기재(12)에 형성되어 있는 것을 도시하고 있다. 기둥 톤의 임프린트 리소그래피 템플릿(도시되지 않음)이 도 1 내지 도 2에 대해 상술된 방법에 따라, 기재(12)에 증착된 중합가능 재료로부터 패턴층(146)을 형성하는데 사용되어 있다. 여기에서, 이러한 템플릿 기둥은 상응하는 크기 및 형상의 구멍(152) 패턴층(146)을 제공한다. 일단 패턴층(146)이 기재(12)에 형성되면, 기재는 도 3d 내지 도 3g에 도시된 바와 같이 추가 공정을 거치게 된다.
먼저, 패턴층(146)은 에칭 구멍(152)의 바닥부에서 잔류층부를 제거하기 위해 데스컴(descum) 에칭되어, 기재(12)는 도 3d에 도시된 바와 같이, 구멍(152)의 각각에서 노출된다. 패턴층으로부터 잔류층을 제거하는 방법은 플라즈마 기반(예를 들어, 산소 플라즈마) 및 진공 자외선(VUV) 에칭 공정을 포함하지만 이에 제한되는 것은 아니다. 이러한 공정으로 인해, 응고된 중합가능 재료의 지향성(즉, 주로 수직) 에칭이 가능하여, 잔류층은 구멍의 측방향 치수의 최소 변경으로 제거된다. 그다음, 패턴층은 도 3e에 도시된 바와 같이, 패턴층(146) 위에 선택된 재료(예를 들어, Cr, Si, Al2O3 및 SiO2)를 증착하여 구멍(152)의 바닥부의 노출된 기재(12) 위에 증착층(162)을 형성하도록 갭-충전 증착 공정을 거친다. 갭-충전 증착 공정의 예는 SiO2의 저온 FCVD 증착을 포함하지만, 이에 제한되는 것은 아니다.
마찬가지로, 갭-충전 증착으로 인해 돌기(150) 위에 선택층이 일부 증착되어 이러한 돌기 위에 증착층(160)이 형성된다. (도 3f에 도시된 바와 같이) 구멍의 바닥부에 증착층(162)을 남겨두고 돌기(150)를 노출시키기 위해 증착층(160)을 제거하도록 플라즈마 에칭 공정이 사용될 수 있다. 그다음, 돌기(150)는 산소 또는 플루오르화 탄소에 기초한 에칭 공정을 사용함으로써 제거되어, 도 3g에 도시된 바와 같이 증착층(162)이 남는다. 그다음, 증착층(162)을 하드 마스크 패턴으로서 사용하여, 기재(12)는 처음에 패턴화된 구멍(152)에 상응하는 기재(12)에 기둥(도시되지 않음)을 형성하도록 에칭되고, 이어서 이러한 형성된 기둥의 상부로부터 나머지 증착층(162)을 제거한다.
본 발명의 다른 방법예가 도 4a 내지 도 4e에 도시되어 있다. 상술된 바와 같이, 구멍(152)을 갖는 패턴층(146)은 기재(12, 도 4a)에 형성되어 있고 그다음, 마찬가지로 추가 공정을 행한다(도 4b 내지 도 4e). 우선, 패턴층(146)은 도 4b에 도시된 바와 같이, 패턴층(146)의 전체 위에 증착층(260)을 형성하도록 패턴층(146) 위에 선택 재료(예를 들어, Cr, Si, 또는 SiO2)를 증착하도록 컨포멀 증착 공정을 거친다. 컨포멀 증착 공정의 예는 SiO2 또는 Al2O3의 저온 원자층 증착을 포함하지만 이에 제한되는 것은 아니다.
패턴층(146) 위의 층(260)의 컨포멀 증착에 이어, 도 4c에 도시된 바와 같이, 추가 평탄층(262)이 층(260) 위에 형성된다. 평탄층(262)은 상술된 바와 같이 임프린트 리소그래피 공정을 사용하여, 또는 스핀온 또는 딥 평탄 공정과 같은 업계에 알려진 다른 기술을 통해 형성될 수 있다. 그다음, 평탄층(262)은 도 4d에 도시된 바와 같이, 증착층(260)을 노출하도록 다시 에칭된다. 그다음, 증착층(260)의 일부는 다시 에칭되어, 도 4e에 도시된 바와 같이, 패턴층(146)의 구멍(250)에 증착층(260)의 일부(264)가 남아 있는 상태에서 돌기(150)가 노출된다. 그다음, 돌기(150)는 제거되어, 도 4f에 도시된 바와 같이, 패턴층(146)의 구멍(152)에 상응하는, 증착층(260)의 일부(264)를 남긴다. 이러한 일부(264)는 기재(12)에 기둥(도시되지 않음)을 형성하기 위해 기재(12)를 에칭하기 위한 하드 마스크 패턴으로서 기능한다. 이어서, 이러한 형성된 기둥의 상부로부터 남아 있는 부분(264) 및 패턴층(146)이 제거된다.
본 발명의 또 다른 방법예가 도 5a 내지 도 5f에 도시되어 있다. 도 5a 내지 도 5c는 기재(12)에 형성된 패턴층(246)을 도시하고 있고, 이러한 경우에, 패턴층(246)이 둘러싸는, 오목 영역(252)으로부터 뻗은 기둥(250)을 갖고 있다. 구멍-톤 임프린트 리소그래피 템플릿(도시되지 않음)이 도 1 내지 도 2에 대해 상술된 방법에 따라, 기재(12) 위에 증착된 중합가능 재료로부터 패턴층(246)을 형성하는데 사용된다. 여기에서, 템플릿 구멍은 상응하는 크기 및 형상의 패턴층(246)의 기둥(250)을 형성한다. 일단 패턴층(246)이 기재(12)에 형성되면, 기재는 도 5d 내지 도 5f에 도시된 바와 같이 추가 공정을 거친다. 먼저, 패턴층(246)은 도 5d에 도시된 바와 같이, 돌기(250)에 모자를 씌우는 증착층(360)을 형성하도록 패턴층(246) 위에 선택 재료(예를 들어, Cr, Si 또는 SiO2)가 소각 증착된다(small angle deposition, 빗각 증착(Oblique Angel Deposition, OAD)이라고도 함). 특히, 재료 증착의 각도는 이러한 재료가 오목부(252)에 축적되지 않도록 제어된다. 소각 증착 공정예는 소각 스퍼터링을 포함하지만 이에 제한되지 않는다. 그다음, 패턴층(146)은 잔류층부(오목 영역부(252))를 제거하기 위해 데스컴(descum) 에칭(예를 들어, O2 RIE)되어, 도 5e에 도시된 바와 같이 기재(12)가 기둥(250)을 둘러싸는 영역 위에 노출된다. 그다음, 기재(12)에 기둥의 패턴을 에칭하기 위해 후속 에칭이 행해진다.
도 6a 내지 도 6e는 본 발명의 다른 방법예를 도시하고 있다. 패턴층(146)이 상술된 바와 같이, 기재(12, 도 6a) 위에 구멍(152)이 형성되어 상술된 바와 같이 형성되어 있고, 이어서 이러한 경우에, 선택 재료(예를 들어, Cr, Si 또는 SiO2)가 패턴층(146) 위에 PECVD 증착되어 패턴층(146, 도 6b)의 전체 위에 뻗은 증착층(460)을 형성한다. 증착층(460)은 구멍(152)을 완전히 채우고 상승 영역(150) 위에 뻗을 만큼 충분히 두껍다. PECVD 공정예는 원자층 증착 및 FCVD를 포함하지만 이에 제한되지는 않는다. 대안으로, 이러한 증착층은 스핀온 공정(예를 들어, SOG)에 의해 적용될 수 있다. 이어서, 구멍(152)을 노출하도록 증착층(460)을 다시 에칭하여 증착층(460)의 일부(462)는 도 6c에 도시된 바와 같이, 패턴층(146)의 구멍(152) 안에 남는다. 그다음, 돌기(150)가 예를 들어, 플라즈마 에처로 산소 또는 헬륨 기반 공정을 사용하여 에칭되어, 도 6d에 도시된 바와 같이 패턴층(146)의 구멍(152)에 상응하는 증착층(460)의 일부(462)가 남는다. 돌기(462)는 원래 패턴화된 구멍(152)에 상응하는 기재(12)에 기둥을 형성하기 위해 기재(12)를 에칭하기 위한 하드 마스크 패턴으로서 기능한다. 이어서 이렇게 형성된 기둥의 상부로부터 나머지 부분(462) 및 패턴층(146)을 제거한다.
추가 실시예에서, 이러한 하드 마스크는 높은 에칭 선택도를 달성할 수 있는 에천트를 갖는 2개 보다 많은 재료로 구성될 수 있다. 이러한 듀얼 마스크 층 공정은 특정 필름 증착 기술의 결과로서 필름 면 거칠기에 의해 유발된 패턴 전사 이슈를 극복할 수 있다.
다양한 특징의 추가 수정 및 대안의 실시예가 본 발명을 통해 당업계에게 자명할 것이다. 따라서, 본 발명은 단지 예시로 제시되어 있다. 여기에 도시되고 기술된 형태는 실시예로서 취해졌음을 이해해야 한다. 여기에 도시되고 설명된 요소 및 재료는 대체될 수 있고, 파트 및 공정은 역전될 수 있고, 특정 특징이 독립적으로 사용될 수 있고, 이러한 모두는 본 발명의 유익을 취하는 것으로 당업자는 이해할 것이다. 여기에 기술된 요소의 변경은 다음의 청구범위에 기술된 정신 및 범위로부터 벗어남 없이 가능하다.

Claims (14)

  1. 고정밀도로 20nm 미만의 패턴 전사를 기재로 수행하기 위한 임프린트 리소그래피 방법에 있어서,
    상기 기재 위에 유기 중합 재료의 패턴층을 임프린팅하는 단계로서, 상기 패턴층은 잔류층 및, 상기 패턴층의 특징부를 형성하는 하나 이상의 돌기 및 오목부를 갖고 있고, 상기 돌기는 상기 잔류층으로부터 20nm 미만의 높이로 뻗고 1.5:1 내지 3:1의 종횡비를 가지는 단계;
    상기 패턴층의 적어도 돌기 및 오목부 위에 에칭 선택 재료를 증착하는 단계로서, 상기 에칭 선택 재료는 상기 유기 중합 재료에 대해 50:1 이상의 에칭 선택도를 갖는 금속, 준금속 또는 무기 산화물을 포함하는 단계;
    상기 돌기를 드러내기 위해 상기 증착된 에칭 선택 재료를 다시 에칭하는 단계;
    상기 기재를 드러내기 위해 상기 돌기를 다시 에칭하는 단계; 및
    상기 기재에 상기 패턴층의 인버스 패턴을 형성하기 위해 상기 기재를 에칭하는 단계를 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  2. 제1항에 있어서, 상기 에칭 선택 재료는 SiO2, Cr, Al2O3 또는 Si로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 임프린트 리소그래피 방법.
  3. 제1항 또는 제2항에 있어서, 상기 에칭 선택 재료의 증착은 갭-충전 증착 공정을 더 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  4. 제1항 또는 제2항에 있어서, 상기 에칭 선택 재료의 증착은 상기 패턴층 위에 상기 에칭 선택 재료의 컨포멀 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  5. 제4항에 있어서, 상기 에칭 선택 재료로 상기 오목부 안을 완전히 채우는 단계를 더 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  6. 제5항에 있어서, 상기 에칭 선택 재료를 증착하는 단계는 스핀-온 공정을 더 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  7. 제4항에 있어서, 상기 컨포멀 층 위에 중합 재료의 평탄층을 형성한 다음 상기 평탄층을 다시 에칭하여 상기 컨포멀 층의 일부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  8. 제1항 또는 제2항에 있어서, 상기 오목부는 복수의 구멍을 형성하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  9. 제1항 또는 제2항에 있어서, 상기 돌기는 상기 기재에 임프린트된 복수의 병렬 라인을 형성하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  10. 고정밀도로 20nm 미만의 패턴 전사를 기재로 수행하기 위한 임프린트 리소그래피 방법에 있어서,
    기재 위에 유기 중합 재료의 패턴층을 임프린팅하는 단계로서, 상기 패턴층은 잔류층 및, 상기 패턴층의 특징부를 형성하는 하나 이상의 돌기 및 오목부를 갖고 있고, 상기 돌기는 상기 잔류층으로부터 20nm 미만의 높이로 뻗고 1.5:1 내지 3:1의 종횡비를 가지는 단계;
    상기 패턴층의 돌기 위에만 에칭 선택 재료를 증착하는 단계로서, 상기 에칭 선택 재료는 상기 유기 중합 재료에 대해 50:1 이상의 에칭 선택도를 갖는 금속, 준금속 또는 무기 산화물을 포함하는 단계;
    상기 기재를 드러내기 위해 상기 잔류층을 다시 에칭하는 단계; 및
    상기 기재에 상기 패턴층의 상응하는 패턴을 형성하기 위해 상기 기재를 에칭하는 단계를 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  11. 제10항에 있어서, 상기 에칭 선택 재료는 SiO2, Cr, Al2O3 또는 Si로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 임프린트 리소그래피 방법.
  12. 제10항 또는 제11항에 있어서, 상기 에칭 선택 재료의 증착은 소각 증착 공정을 더 포함하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  13. 제10항 또는 제11항에 있어서, 상기 돌기는 복수의 기둥을 형성하는 것을 특징으로 하는 임프린트 리소그래피 방법.
  14. 제10항 또는 제11항에 있어서, 상기 돌기는 상기 기재에 임프린트된 복수의 병렬 라인을 형성하는 것을 특징으로 하는 임프린트 리소그래피 방법.
KR1020167015975A 2013-12-30 2014-12-30 20ｎｍ 이하 특징부의 균일한 임프린트 패턴 전사 방법 KR102243630B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361921647P 2013-12-30 2013-12-30
US61/921,647 2013-12-30
PCT/US2014/072706 WO2015103232A1 (en) 2013-12-30 2014-12-30 Methods for uniform imprint pattern transfer of sub-20 nm features

Publications (2)

Publication Number Publication Date
KR20160103988A KR20160103988A (ko) 2016-09-02
KR102243630B1 true KR102243630B1 (ko) 2021-04-23

Family

ID=52394376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167015975A KR102243630B1 (ko) 2013-12-30 2014-12-30 20ｎｍ 이하 특징부의 균일한 임프린트 패턴 전사 방법

Country Status (7)

Country Link
US (1) US9514950B2 (ko)
JP (1) JP6496320B2 (ko)
KR (1) KR102243630B1 (ko)
CN (1) CN106030406B (ko)
SG (1) SG11201604539QA (ko)
TW (1) TWI662359B (ko)
WO (1) WO2015103232A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211051B2 (en) 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
US10515847B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming vias and method for forming contacts in vias
CN108091552B (zh) * 2017-12-29 2021-03-02 长沙新材料产业研究院有限公司 一种在透光衬底上制备微纳米结构图案的方法
CN111542919A (zh) * 2018-01-05 2020-08-14 东京毅力科创株式会社 先进的接触孔图案化的方法
US10606171B2 (en) 2018-02-14 2020-03-31 Canon Kabushiki Kaisha Superstrate and a method of using the same
JP6960351B2 (ja) * 2018-02-19 2021-11-05 東京エレクトロン株式会社 処理方法
WO2019185110A1 (en) * 2018-03-26 2019-10-03 Applied Materials, Inc. Method for producing a multilevel imprint master, multilevel imprint master, and use of a multilevel imprint master
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
US10304744B1 (en) 2018-05-15 2019-05-28 International Business Machines Corporation Inverse tone direct print EUV lithography enabled by selective material deposition
US10615037B2 (en) * 2018-08-17 2020-04-07 International Business Machines Corporation Tone reversal during EUV pattern transfer using surface active layer assisted selective deposition
US11501969B2 (en) * 2019-01-22 2022-11-15 International Business Machines Corporation Direct extreme ultraviolet lithography on hard mask with reverse tone

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060144814A1 (en) 2004-12-30 2006-07-06 Asml Netherlands B.V. Imprint lithography
US20070017899A1 (en) * 2005-07-19 2007-01-25 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US20090166317A1 (en) 2007-12-26 2009-07-02 Canon Kabushiki Kaisha Method of processing substrate by imprinting
US20130105438A1 (en) 2011-10-28 2013-05-02 Zhen-Dong Zhu Manufacturing method of grating

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6936194B2 (en) 2002-09-05 2005-08-30 Molecular Imprints, Inc. Functional patterning material for imprint lithography processes
US20040065252A1 (en) 2002-10-04 2004-04-08 Sreenivasan Sidlgata V. Method of forming a layer on a substrate to facilitate fabrication of metrology standards
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US7179396B2 (en) 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7186656B2 (en) 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7241395B2 (en) 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7205244B2 (en) 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
WO2006033872A2 (en) * 2004-09-21 2006-03-30 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US20070298176A1 (en) * 2006-06-26 2007-12-27 Dipietro Richard Anthony Aromatic vinyl ether based reverse-tone step and flash imprint lithography
JP5144127B2 (ja) * 2007-05-23 2013-02-13 キヤノン株式会社 ナノインプリント用のモールドの製造方法
JP5067848B2 (ja) * 2007-07-31 2012-11-07 キヤノン株式会社 パターンの形成方法
JP2009105252A (ja) * 2007-10-24 2009-05-14 Cheil Industries Inc 微細パターンの製造方法および光学素子
JP5438959B2 (ja) * 2008-12-24 2014-03-12 東京応化工業株式会社 パターン形成方法
WO2011021573A1 (ja) * 2009-08-17 2011-02-24 Jsr株式会社 パターン形成方法
JP2011165855A (ja) * 2010-02-09 2011-08-25 Toshiba Corp パターン形成方法
NL2005992A (en) * 2010-03-22 2011-09-23 Asml Netherlands Bv Imprint lithography.
JP5818710B2 (ja) * 2012-02-10 2015-11-18 東京応化工業株式会社 パターン形成方法
JP2013172082A (ja) * 2012-02-22 2013-09-02 Toshiba Corp パターン形成方法、半導体装置の製造方法および塗布装置
US8802569B2 (en) * 2012-03-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060144814A1 (en) 2004-12-30 2006-07-06 Asml Netherlands B.V. Imprint lithography
JP2006203193A (ja) * 2004-12-30 2006-08-03 Asml Netherlands Bv インプリント・リソグラフィ
US20070017899A1 (en) * 2005-07-19 2007-01-25 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US20090166317A1 (en) 2007-12-26 2009-07-02 Canon Kabushiki Kaisha Method of processing substrate by imprinting
JP2009177146A (ja) * 2007-12-26 2009-08-06 Canon Inc インプリントによる基板の加工方法
US20130105438A1 (en) 2011-10-28 2013-05-02 Zhen-Dong Zhu Manufacturing method of grating

Also Published As

Publication number Publication date
TWI662359B (zh) 2019-06-11
WO2015103232A1 (en) 2015-07-09
US20150187590A1 (en) 2015-07-02
TW201531799A (zh) 2015-08-16
US9514950B2 (en) 2016-12-06
CN106030406A (zh) 2016-10-12
KR20160103988A (ko) 2016-09-02
JP6496320B2 (ja) 2019-04-03
JP2017504201A (ja) 2017-02-02
CN106030406B (zh) 2020-04-24
SG11201604539QA (en) 2016-07-28

Similar Documents

Publication Publication Date Title
KR102243630B1 (ko) 20ｎｍ 이하 특징부의 균일한 임프린트 패턴 전사 방법
JP5769734B2 (ja) 高コントラスト位置合わせマークを有するテンプレート
CN106707686B (zh) 反转色调图案化的方法
KR102305247B1 (ko) 국부 필드 임프린팅을 위한 비대칭 템플릿 형상 변조
WO2009075793A2 (en) Controlling thickness of residual layer
KR102046933B1 (ko) 비-볼록 형상의 나노구조의 패터닝
JP2009182075A (ja) インプリントによる構造体の製造方法
CN110156343B (zh) 覆板及其使用方法
JP5728478B2 (ja) 隣接するフィールドのアラインメント方法
US9122148B2 (en) Master template replication
TWI538011B (zh) 經由多階壓印處理之高對比對準標記
US20100095862A1 (en) Double Sidewall Angle Nano-Imprint Template
EP2901212B1 (en) Method for fabrication of nano-structures
JP6357753B2 (ja) ナノインプリントモールドの製造方法
WO2010057031A1 (en) Ultra thin alignment walls for di-block copolymer
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
JP6123304B2 (ja) テンプレート用積層基板、テンプレートブランク、ナノインプリント用テンプレート、および、テンプレート基板の再生方法、並びに、テンプレート用積層基板の製造方法
JP6972581B2 (ja) インプリントモールド及びインプリントモールドの製造方法
US20120126447A1 (en) Micro/nano imprint mold of the fabricating process and the method of fabricating high aspect ratio anti-etch structure by utilizing thereof
TWI421162B (zh) 母模板複製方法
JP2014187257A (ja) ナノインプリントモールドの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant