CN1959958B - 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构 - Google Patents
用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构 Download PDFInfo
- Publication number
- CN1959958B CN1959958B CN200510110069A CN200510110069A CN1959958B CN 1959958 B CN1959958 B CN 1959958B CN 200510110069 A CN200510110069 A CN 200510110069A CN 200510110069 A CN200510110069 A CN 200510110069A CN 1959958 B CN1959958 B CN 1959958B
- Authority
- CN
- China
- Prior art keywords
- layer
- grid structure
- hard mask
- drain region
- source area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 title claims description 27
- 239000010703 silicon Substances 0.000 title claims description 27
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000002019 doping agent Substances 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 115
- 238000005516 engineering process Methods 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 23
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000012856 packing Methods 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 239000000428 dust Substances 0.000 claims 1
- 229920000642 polymer Polymers 0.000 claims 1
- 239000013047 polymeric layer Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010276 construction Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000011049 filling Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- PICXIOQBANWBIZ-UHFFFAOYSA-N zinc;1-oxidopyridine-2-thione Chemical class [Zn+2].[O-]N1C=CC=CC1=S.[O-]N1C=CC=CC1=S PICXIOQBANWBIZ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种制造具有含应变硅区域的集成电路的方法。该方法在MOS器件的源极区、漏极区和栅极结构上形成具有初始厚度的材料覆盖层，以遮盖栅极结构的上表面，包括硬掩模层，由该覆盖层形成基本上平坦化的表面区域。该方法除去了部分初始厚度的覆盖层，以除去硬掩模并且暴露栅极结构的部分。在一个优选的实施方式中，该部分的栅极结构基本上是多晶硅材料。该方法利用至少注入工艺将掺杂剂杂质引入栅极结构的该部分内，以掺杂栅极结构，同时保持源极区和漏极区不含掺杂剂杂质。
Description
技术领域
本发明涉及集成电路以及用于半导体器件制造的集成电路加工方法。更具体地，本发明提供了一种在使用应变硅结构制造MOS器件用于高级CMOS集成电路器件中掺杂多晶硅栅极结构的方法和结构。但是应该认识到，本发明具有更广泛的应用范围。
背景技术
集成电路已经从单个硅芯片上制备的少数互连器件发展到数以百万计的器件。传统集成电路提供的性能和复杂度远远超出人们最初的想象。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数量)方面获得改进，最小器件的特征尺寸，也称为器件“几何图形”，伴随每一代集成电路的发展而变得更小。
日益增加的电路密度不仅提高了集成电路的复杂度和性能，还降低了消费者的成本。集成电路或者芯片制造设备可能要耗费数亿甚至数十亿美元。每一制造设备具有一定的晶圆产量，每个晶圆上具有一定数量的集成电路。因此，通过将集成电路的单个器件制造得更小，可以在每个晶圆上制备更多器件，从而增加了制造设备的产出。由于集成制造中所用的每道工艺都有极限，所以将器件制备得更小很具挑战性。也就是说，给定的工艺通常只能向下达到某个特征尺寸，之后要么需要改变工艺要么需要改变器件的布图设计。此外，随着器件需要越来越快的设计，某些现有工艺和材料存在工艺限制。
这种工艺的示例是制造MOS器件。这种器件现在变得越来越小，并且开关速度越来越快。尽管已经有了显著的改进，但这种器件仍存在很多限制。仅仅作为示例，这些器件必须变得越来越小，但仍能提供用于开关的清楚信号，而这随着器件变小变得愈发困难。此外，这些器件经常难于制造，并且一般需要复杂的制造工艺和结构。在说明书尤其下文中将更详细地描述这些以及其它限制。
从上文中可以看出，期望一种用于加工半导体器件的改进技术。
发明内容
根据本发明，提供了用于制造半导体器件的集成电路加工技术。更具体地，本发明提供了一种在使用应变硅结构制造MOS器件用于高级CMOS集成电路器件中掺杂多晶硅栅极结构的方法和结构的。但是应该认识到，本发明具有更广泛的应用范围。
作为进一步的背景信息，集成电路工艺经常包括栅极图案化，它通常使用多晶硅作为栅极导体。多晶硅膜经常沉积在衬底上，该衬底是已经过各种工艺过程，如注入、栅极氧化物形成的单晶硅。然后，用电介质材料，例如氧化硅和/或氧氮化硅遮盖多晶硅。然后将电介质膜光刻图案化和刻蚀，以形成栅极导体图案。图案化的电介质材料用作“硬掩模”，以利用等离子刻蚀或者类似工艺将图案转印到多晶硅上。在多晶硅图案化之后，通过湿化学试剂剥离该硬掩模。
随着临界尺寸变得更小，通过在硅衬底的设计区域中选择性地生长外延膜，使用硅锗(“SiGe”)作为用于集成电路的PMOS晶体管的源极和漏极区.在SiGe膜生长之前，采用硅刻蚀而使硅表面凹陷，以形成用于SiGe生长的凹区.然后，将以上提到的用于多晶硅图案化的硬掩模用作凹区刻蚀要用的自对准掩模.接着，在原位掺杂的SiGe生长之后，将必须除去硬掩模，以在多晶硅栅极结构的顶部上形成金属硅化物.我们发现某些与用于PMOS晶体管制造的一个或多个工艺相关的限制.电介质硬掩模的除去工艺非期望地侵蚀了在多栅极图案化之后形成的多栅极隔离物以及浅槽隔离区(STI).而且，多晶硅栅极经常需要通过离子注入进行掺杂，这可能造成杂质进入PMOS器件的其它部分.如下文将充分描述的，本发明提供了一种用于集成方案的方法，它除去用于多掺杂的多且自对准的硬掩模等.
在一个具体实施方式中，本发明提供了一种形成半导体集成电路器件，例如MOS、CMOS的方法。该方法包括提供半导体衬底，例如硅衬底、绝缘体上硅、外延硅衬底。该方法包括在半导体衬底上形成电介质层(如二氧化硅、氮化硅、氮氧化硅)。该方法包括在电介质层上形成栅极层(如多晶硅)。在一个优选的实施方式中，该栅极层上覆在半导体衬底内的沟道区上。该方法包括在栅极层上形成硬掩模(如二氧化硅、氮化硅)。该方法包括图案化栅极层，包括硬掩模层，以形成具有边缘的栅极结构，同时一部分硬掩模层保留在栅极结构上。该方法包括在栅极结构和硬掩模层上形成电介质层(如适形厚度)，以保护具有边缘的栅极结构。该方法图案化电介质层，以在具有边缘的栅极结构上形成侧壁隔离结构，同时硬掩模层保留在栅极结构上。该方法利用电介质层和部分金属硬掩模层作为保护层，刻蚀邻近栅极结构的源极区和漏极区。该方法将硅锗材料(如外延)沉积到源极区和漏极区内，以填充刻蚀过的源极区和刻蚀过的漏极区，由形成在源极区和漏极区中的至少硅锗材料使在源极区和漏极区之间的沟道区以压缩模式产生应变。
在一个优选的实施方式中，该方法在源极区、漏极区和栅极结构上形成具有初始厚度的材料覆盖层，以遮盖栅极结构的上表面，包括硬掩模层，由该覆盖层形成基本上平坦化的表面区域。该方法除去一部分初始厚度的覆盖层，以除去硬掩模并暴露一部分栅极结构。在一个优选的实施方式中，该部分的栅极结构基本上是多晶硅材料。该方法利用至少注入工艺将掺杂剂杂质引入该部分的栅极结构内，以掺杂栅极结构，同时保持源极区和漏极区不含掺杂剂杂质。
根据该实施方式，可以存在下面特征中的一个或者多个。
1.通过应用平坦化材料，并随后通过等离子刻蚀除去以暴露在多晶硅顶部的硬掩模，从而自对准除去多晶硅硬掩模(在金属硅化工艺之前难以除去硬掩模)；
2.通过等离子刻蚀或者其它选择性的工艺除去多晶硅硬掩模；
3.通过湿剥离和/或其它选择性的工艺除去硬掩模；
4.通过使用BARC和光刻胶层作为保护层的自对准注入，将杂质掺入多晶硅栅极结构中；和
5.使用一个或者两个用于原位掺杂源极和漏极外延结构的掩模面，掺杂CMOS器件中的多晶硅栅极。
根据该实施方式，可以存在一个或者多个这些特征。当然，可以存在其它的变化、修改和替换。
通过本发明，实现了许多优于传统技术的优点.例如，本技术提供了便于使用依赖于传统技术的工艺.在某些实施方式中，该方法在每个晶圆的芯片方面提供了更高的器件产率.此外，该方法提供的工艺与传统工艺技术相兼容，而不用对传统的设备和工艺进行实质性的修改.优选地，本发明用于设计规则为90纳米和更小的改进联合工艺.此外，本发明通过将应变硅结构用于CMOS器件，提高了空穴的迁移率.在一个优选的实施方式中，本发明提供了具有改善的掺杂性质的改进多晶硅栅极结构.取决于实施方式，可以实现这些优点中的一个或多个.在说明书尤其在下文中将详细描述这些和其它优点.
参照以下的详细描述和附图，可以更充分地认识到本发明的各种其它目的、特征和优点。
附图说明
图1至3是说明用于制备应变硅MOS器件的传统方法的简化横截面视图。
图4是说明根据本发明一个实施方式的形成应变硅器件的方法的简化流程图。
图5至7是说明本发明一个实施方式的制备应变硅MOS器件的方法的简化横截面视图。
具体实施方式
根据本发明，提供了用于制造半导体器件的集成电路加工技术。更具体地，本发明提供了一种在使用应变硅结构制造MOS器件用于高级CMOS集成电路器件中掺杂多晶硅栅极结构的方法和结构。但是应该认识到，本发明具有更广泛的应用范围。
图1至3是制造应变硅MOS器件传统方法的简化横截面视图。参照图1至3，传统工艺序列如下。
1.提供硅衬底(100)；
2.形成栅极层(103)；
3.形成电介质硬掩模(205)；
4.图案化电介质掩模；
5.图案化栅极层以形成多晶硅栅极；
6.沉积隔离层，并回蚀形成隔离结构207；
7.在硅内刻蚀源/漏极凹区209；
8.在凹区内形成外延硅/锗301；
9.除去硬掩模；和
10.进行所需的其它步骤。
如上所述，硬掩模经常难以准确地除去，并可能使硅/锗源极区和漏极区劣化。此外，隔离物在凹区的刻蚀过程中也劣化。在源/漏极区形成后，为了后续的接触形成，经常必须要除去硬掩模。传统的硬掩模存在限制。栅极层上任何残留的电介质残余物都可能存在附加的电阻率。此外，残余的硅/锗可能沉积在栅极层的任何暴露表面上，这取决于硬掩模的品质。当注入多晶硅栅极结构时，杂质也可能被引入到器件不期望的其它区域。本方法和结构可以克服这些和其它限制，这将在下文中更详细地描述。
根据本发明一种实施方式用于制造集成电路器件的方法400可以概述如下(参见图4)：
1.提供半导体衬底(步骤401)，例如硅晶圆、绝缘体上硅；
2.在半导体衬底上形成电介质层(例如栅极氧化物或氮化物)(步骤402)；
3.在电介质层上形成栅极层(步骤403)(例如多晶硅、金属)；
4.在电介质层上形成硬掩模层(步骤405)；
5.图案化栅极层(步骤407)，包括硬掩模层，以形成具有边缘(例如多个侧面或边缘)的栅极结构；
6.在栅极结构上形成电介质层，以保护具有边缘的栅极结构；
7.图案化电介质层，以在栅极结构的边缘上形成侧壁隔离物(步骤409)；
8.可选地，在图案化电介质层的过程中暴露部分硬掩模层(步骤411)；
9.使用电介质层和硬掩模作为保护层，刻蚀邻近栅极结构的源极区和漏极区(步骤413)；
10.将硅锗材料沉积到源极区和漏极区，以填充所刻蚀的源极区和所刻蚀的漏极区(步骤415)；
11.由形成在源极区和漏极区中的至少硅锗材料来使源极区和漏极区之间的沟道区以压缩模式产生应变(步骤417)，其中沟道区与图案化栅极层的宽度大致相等；
12.在源极区、漏极区和栅极结构上形成具有初始厚度的材料覆盖层，以遮盖栅极结构的上表面，包括硬掩模层(步骤419)；
13.由覆盖层形成基本上平坦化的表面区(步骤421)；
14.除去一部分初始厚度的覆盖层，以除去硬掩模并暴露基本上是多晶硅材料的一部分栅极结构(步骤423)；
15.使用至少注入工艺将掺杂剂杂质引入到该部分栅极结构内，以掺杂栅极结构，同时保持源极区和漏极区不含掺杂剂杂质(步骤425)；和
16.按所需进行其它步骤(步骤427)。
上述步骤序列提供了一种根据本发明一种实施方式的方法。如所示的，该方法采用了步骤组合，包括形成例如用于CMOS集成电路的MOS器件的集成电路器件的方式。如所示的，该方法包括根据一种具体实施方式除去硬掩模层而不损坏MOS器件其它部分的方式。此外，该方法还根据一种具体实施方式采用覆盖层来保护源/漏极区，以免受损坏和/或含杂质。在不脱离这里权利要求范围的情况下，添加步骤、略去一个或多个步骤、或者以不同的顺序进行一个或多个步骤，也可以提供其它的替代方法。在说明书尤其下文中可以发现本方法的进一步细节。
图5至7是表示根据本发明一种实施方式制造应变硅MOS器件的方法的简化横截面视图。这些图仅仅作为示例，其不应不恰当地限制这里权利要求的范围。本领域的普通技术人员会意识到很多变化、替换和修改。如所示的，本发明提供了一种形成半导体集成电路器件，例如MOS、CMOS的方法。该方法包括提供半导体衬底501，例如硅衬底、绝缘体上硅、外延硅衬底。在一个具体实施方式中，衬底包括N型阱区。对于CMOS器件，包括N型阱区和P型阱区。在衬底上的有源区之间提供有场隔离氧化物区，包括浅槽隔离氧化物503。当然，存在其它变化、修改和替换。
在一个具体实施方式中，该方法包括在半导体衬底上形成电介质层505(例如二氧化硅、氮化硅、氮氧化硅).该方法包括在电介质层上形成栅极层507(例如多晶硅).在一个优选的实施方式中，栅极层上覆在半导体衬底的沟道区509上.该方法包括在栅极层上形成硬掩模511(例如二氧化硅、氮化硅).在一个具体实施方式中，该硬掩模具有厚为约200至约400埃的金属材料，适于制造沟道长度为65纳米和更小的器件.该方法包括图案化栅极层，包括硬掩模层，以形成具有边缘的栅极结构，同时一部分硬掩模层保留在栅极结构上.当然，可以存在其它变化、修改和替换.
再参照图5，该方法包括在栅极结构和硬掩模层上形成电介质层(例如适形厚度)，以保护具有边缘的栅极结构。该电介质层可以是厚度足够的氧化物、氮化物或者其它合适材料。根据优选的实施方式，该电介质层还基本上无孔。在优选的实施方式中，该电介质层优选不足300埃。该方法图案化该电介质层，以在具有边缘的栅极结构上形成侧壁隔离物结构513，同时硬掩模层保留在栅极结构上。该方法使用电介质层和部分金属硬掩模层作为保护层，刻蚀邻近栅极结构的源极区和漏极区。当然，可以存在其它变化、修改和替换。
在一个具体实施方式中，该方法将硅锗材料(例如外延)515沉积到源极区和漏极区内，以填充刻蚀过的源极区和刻蚀过的漏极区，由形成在源极区和漏极区中的至少硅锗材料来使在源极区和漏极区之间的沟道区以压缩模式产生应变。硅锗填充材料是单晶硅，并利用外延反应器沉积。根据具体实施方式，硅/锗比为10％至20％。刻蚀过的源极区和刻蚀过的漏极区均与栅极结构耦合。该器件在填充的源极区和填充的漏极区之间具有由形成在刻蚀过的源极区和刻蚀过的漏极区中的至少硅锗材料产生的应变沟道区。该器件还具有轻掺杂漏极区518或注入区，它们在凹区中生长硅/锗材料之前形成。当然，可以存在其它变化、修改和替换。
在一个优选的实施方式中，该方法在源极区、漏极区和栅极结构上形成具有初始厚度的材料覆盖层519，以遮盖栅极结构的上表面，包括硬掩模层。在具体实施方式中，覆盖层可以是任何遮盖包括栅极结构的表面区域的合适材料。该合适材料可以是聚合物材料、光刻胶材料、旋涂玻璃、这些材料的任意组合等等。在一个优选的实施方式中，覆盖层是平坦化的聚合材料或者旋涂玻璃(SOG)涂层或者BARC(阻挡抗反射涂层)材料。期望该覆盖层材料与光刻胶相容，并具有与硬掩模材料相当的刻蚀速率。在一个具体实施方式中，覆盖层形成由该覆盖层基本上平坦化的表面区域521。当然，可以存在其它变化、修改和替换。
在一个具体实施方式中，该方法除去一部分初始厚度的覆盖层601，如图6所示。在一个具体实施方式中，该方法使用回蚀(etch back)工艺、化学机械抛光工艺、这些的任意组合和其它工艺。在一个优选实施方式中，覆盖层经过等离子刻蚀，以均匀地除去晶圆上这一厚度的聚合材料，并终止于硬掩模材料的顶部。在一个优选实施方式中，接着通过等离子刻蚀或/和湿刻蚀除去硬掩模，以暴露多晶硅表面。在此优选的实施方式中，该方法将硬掩模完全除去，并暴露一部分栅极结构603。在一个优选的实施方式中，该部分栅极结构基本上是多晶硅材料。当然，在某些实施方式中可以保留较薄部分的硬掩模。如所示的，根据本发明的一个优选实施方式，硬掩模被选择性地除去，而没有对MOS器件的其它部分造成任何损坏。
参照图7，在一个具体实施方式中，该方法在平坦化表面区域上形成掩模层701.根据一个具体实施方式，该掩模层可以是任何合适的材料，例如光刻胶和/或其它类似材料.根据一个具体实施方式，图案化该掩模层以形成暴露区703.根据一个具体实施方式，该暴露区在暴露的栅极结构上，同时也可以包括部分侧壁隔离结构.在一个优选的实施方式中，因为利用侧壁隔离物和掩模层，该结构通常是自对准的，所以光刻的分辨率和对准不必很高.在一个具体实施方式中，该方法利用至少注入工艺将掺杂剂杂质705(例如N型或者P型)引入到该部分的栅极结构内以掺杂栅极结构，同时保持源极区和漏极区不含该掺杂剂杂质.当然，可以存在其它变化、修改和替换.
在一个具体实施方式中，剥离该掩模层。根据一个具体实施方式，覆盖层被选择性地除去。根据该实施方式，在多晶硅栅极结构上可以提供金属硅化材料(例如钛、钨、钴、镍、铂和其它)。在一个优选的实施方式中，在覆盖层已被选择性地除去之后，提供金属硅化材料。当然，可以存在其它变化、修改和替换。
虽然以上描述的是MOS器件，但是可以存在其它变化、修改和替换。对于CMOS器件，包括一个或者两个附加的掩模以使选定的多晶硅栅极结构暴露，以对每一类型的晶体管，包括NMOS和PMOS器件进行特殊掺杂。还要理解到，这里所述的示例和具体实施方式仅仅用来举例说明，本领域技术人员将根据它进行各种修改或变化，这些都包括在本申请的精神和范围内以及所附权利要求的范围内。
Claims (20)
1.一种形成半导体集成电路器件的方法，包括：
提供半导体衬底；
在所述半导体衬底上形成电介质层；
在所述电介质层上形成多晶硅栅极层，所述多晶硅栅极层上覆在所述半导体衬底中的沟道区上；
在所述多晶硅栅极层上形成硬掩模；
图案化所述多晶硅栅极层，包括所述硬掩模层，以形成具有边缘的栅极结构；
在所述栅极结构和硬掩模层上形成电介质层，以保护所述具有边缘的栅极结构；
图案化所述电介质层，以在所述具有边缘的栅极结构上形成侧壁隔离结构，并且暴露部分的所述硬掩模层；
使用所述电介质层和部分硬掩模层作为保护层，刻蚀邻近所述栅极结构的源极区和漏极区；
将硅锗填充材料沉积到所述源极区和漏极区内，以填充刻蚀过的源极区和刻蚀过的漏极区，同时由形成在所述源极区和漏极区中的硅锗材料使在所述源极区和漏极区之间的沟道区以压缩模式产生应变；
在所述源极区、漏极区和栅极结构上形成具有初始厚度的材料覆盖层，以遮盖所述栅极结构的上表面，包括所述硬掩模层，由所述覆盖层形成基本上平坦化的表面区域；
除去一部分初始厚度的覆盖层，以除去所述硬掩模并且暴露部分的所述栅极结构；
在平坦化表面区域上形成掩膜层，图案化所述掩膜层以形成暴露区；以及
使用至少注入工艺将掺杂剂杂质引入所述部分的栅极层内，以掺杂所述栅极结构，同时保持所述源极区和漏极区不含掺杂剂杂质。
2.如权利要求1所述的方法，其中所述电介质层小于300埃。
3.如权利要求1所述的方法，其中所述沟道区的长度与所述栅极结构的宽度相等。
4.如权利要求1所述的方法，其中所述半导体衬底是硅材料。
5.如权利要求1所述的方法，其中所述硅锗填充材料是单晶体。
6.如权利要求1所述的方法，其中所述硅锗的硅/锗比是10％至20％。
7.如权利要求1所述的方法，其中所述的引入包括掩模化和暴露所述部分的栅极结构。
8.如权利要求1所述的方法，其中所述硬掩模是厚度为200埃至400埃的金属材料。
9.如权利要求1所述的方法，其中所述硅锗填充材料使用外延反应器进行沉积。
10.如权利要求1所述的方法，其中所述压缩模式提高了所述沟道区中空穴的迁移率。
11.如权利要求1所述的方法，其中所述覆盖层选自聚合物层或者旋涂玻璃层。
12.如权利要求1所述的方法，其中所述覆盖层包括旋涂玻璃层。
13.如权利要求1所述的方法，其中所述覆盖层包括聚合涂层材料。
14.如权利要求1所述的方法，还包括除去所述覆盖层。
15.如权利要求1所述的方法，其中所述掺杂剂的引入是自对准的。
16.如权利要求1所述的方法，其中所述除去包括回蚀工艺或者化学机械抛光工艺。
17.一种形成半导体集成电路器件的方法，包括：
提供半导体衬底；
在所述半导体衬底上形成电介质层；
在所述电介质层上形成栅极层，所述栅极层上覆在所述半导体衬底中的沟道区上；
在所述栅极层上形成硬掩模；
图案化所述栅极层，包括所述硬掩模层，以形成具有边缘的栅极结构，同时所述硬掩模层保留在所述栅极结构上；
在所述栅极结构和硬掩模层上形成电介质层，以保护具有边缘的栅极结构；
图案化所述电介质层，以在所述具有边缘的栅极结构上形成侧壁隔离结构，同时所述硬掩模层保留在所述栅极结构上；
使用所述电介质层和所述金属硬掩模层的部分作为保护层，刻蚀邻近所述栅极结构的源极区和漏极区；
将硅锗材料沉积到所述源极区和漏极区，以填充刻蚀过的源极区和刻蚀过的漏极区，由形成在所述源极区和漏极区中的硅锗材料使在所述源极区和漏极区之间的沟道区以压缩模式产生应变；
在所述源极区、漏极区和栅极结构上形成具有初始厚度的材料覆盖层，以遮盖所述栅极结构的上表面，包括所述硬掩模层，由所述覆盖层形成基本上平坦化的表面区域；
除去部分初始厚度的覆盖层，以除去所述硬掩模并且暴露所述栅极结构的部分；
在平坦化表面区域上形成掩膜层，图案化所述掩膜层以形成暴露区；以及
使用至少注入工艺将掺杂剂杂质引入所述部分的栅极结构内，以掺杂所述栅极结构，同时保持所述源极区和漏极区不含掺杂剂杂质。
18.如权利要求17所述的方法，其中所述除去包括回蚀工艺或者化学机械抛光工艺。
19.如权利要求17所述的方法，其中所述覆盖层包括聚合材料。
20.如权利要求17所述的方法，其中所述覆盖层包括旋涂玻璃材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510110069A CN1959958B (zh) | 2005-10-31 | 2005-10-31 | 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构 |
| US11/548,280 US7335566B2 (en) | 2005-10-31 | 2006-10-10 | Polysilicon gate doping method and structure for strained silicon MOS transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510110069A CN1959958B (zh) | 2005-10-31 | 2005-10-31 | 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1959958A CN1959958A (zh) | 2007-05-09 |
| CN1959958B true CN1959958B (zh) | 2010-05-05 |
Family
ID=38071555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510110069A Active CN1959958B (zh) | 2005-10-31 | 2005-10-31 | 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7335566B2 (zh) |
| CN (1) | CN1959958B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442476C (zh) | 2005-09-29 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 用于cmos技术的应变感应迁移率增强纳米器件及工艺 |
| CN1959959B (zh) * | 2005-10-31 | 2010-04-21 | 中芯国际集成电路制造(上海)有限公司 | 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构 |
| KR100781549B1 (ko) * | 2006-11-03 | 2007-12-03 | 삼성전자주식회사 | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 |
| US20080157200A1 (en) * | 2006-12-27 | 2008-07-03 | International Business Machines Corporation | Stress liner surrounded facetless embedded stressor mosfet |
| CN101226899A (zh) * | 2007-01-19 | 2008-07-23 | 中芯国际集成电路制造(上海)有限公司 | 在硅凹陷中后续外延生长应变硅mos晶片管的方法和结构 |
| CN101364545B (zh) * | 2007-08-10 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 应变硅晶体管的锗硅和多晶硅栅极结构 |
| CN100570823C (zh) * | 2007-11-06 | 2009-12-16 | 清华大学 | 一种使用缩颈外延获得低位错密度外延薄膜的方法 |
| US7902032B2 (en) * | 2008-01-21 | 2011-03-08 | Texas Instruments Incorporated | Method for forming strained channel PMOS devices and integrated circuits therefrom |
| KR101561059B1 (ko) * | 2008-11-20 | 2015-10-16 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN102024761A (zh) * | 2009-09-18 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 用于形成半导体集成电路器件的方法 |
| US8361338B2 (en) * | 2010-02-11 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask removal method |
| US8372719B2 (en) * | 2010-03-15 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask removal for semiconductor devices |
| CN104465626B (zh) * | 2013-09-23 | 2017-06-23 | 中芯国际集成电路制造(上海)有限公司 | Esd防护器件及其制备方法 |
| US10211051B2 (en) * | 2015-11-13 | 2019-02-19 | Canon Kabushiki Kaisha | Method of reverse tone patterning |
| CN106653597B (zh) * | 2017-02-14 | 2019-09-17 | 上海华虹宏力半导体制造有限公司 | 一种避免栅极多晶硅刻蚀凹痕缺陷的方法 |
| US10840333B2 (en) * | 2018-10-31 | 2020-11-17 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and method of manufacture |
| CN112309871B (zh) * | 2020-10-22 | 2024-01-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1675752A (zh) * | 2002-08-29 | 2005-09-28 | 微米技术有限公司 | 包含金属硅化物栅和沟道注入的晶体管构件及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100246602B1 (ko) * | 1997-07-31 | 2000-03-15 | 정선종 | 모스트랜지스터및그제조방법 |
| US6274894B1 (en) * | 1999-08-17 | 2001-08-14 | Advanced Micro Devices, Inc. | Low-bandgap source and drain formation for short-channel MOS transistors |
| US6495402B1 (en) * | 2001-02-06 | 2002-12-17 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture |
| US6621131B2 (en) * | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
| US6703648B1 (en) * | 2002-10-29 | 2004-03-09 | Advanced Micro Devices, Inc. | Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication |
| KR100728173B1 (ko) * | 2003-03-07 | 2007-06-13 | 앰버웨이브 시스템즈 코포레이션 | 쉘로우 트렌치 분리법 |
| US7138320B2 (en) * | 2003-10-31 | 2006-11-21 | Advanced Micro Devices, Inc. | Advanced technique for forming a transistor having raised drain and source regions |
| US7037793B2 (en) * | 2004-02-09 | 2006-05-02 | United Microelectronics Corp. | Method of forming a transistor using selective epitaxial growth |
-
2005
- 2005-10-31 CN CN200510110069A patent/CN1959958B/zh active Active
-
2006
- 2006-10-10 US US11/548,280 patent/US7335566B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1675752A (zh) * | 2002-08-29 | 2005-09-28 | 微米技术有限公司 | 包含金属硅化物栅和沟道注入的晶体管构件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7335566B2 (en) | 2008-02-26 |
| US20070184668A1 (en) | 2007-08-09 |
| CN1959958A (zh) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1959958B (zh) | 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构 | |
| CN1959957B (zh) | 使用应变硅用于晶体管的集成设计方法和结构 | |
| CN1959959B (zh) | 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构 | |
| CN100552885C (zh) | 晶体管及半导体装置的制作方法 | |
| CN100442476C (zh) | 用于cmos技术的应变感应迁移率增强纳米器件及工艺 | |
| US8058120B2 (en) | Integration scheme for strained source/drain CMOS using oxide hard mask | |
| CN100536090C (zh) | 形成cmos半导体器件的方法 | |
| CN101364545B (zh) | 应变硅晶体管的锗硅和多晶硅栅极结构 | |
| CN104658971A (zh) | 制造finfet器件的方法 | |
| US20220320318A1 (en) | Methods for gaa i/o formation by selective epi regrowth | |
| US7709336B2 (en) | Metal hard mask method and structure for strained silicon MOS transistors | |
| US9929145B1 (en) | Bipolar transistor compatible with vertical FET fabrication | |
| CN105405888A (zh) | 半导体结构及其制造方法 | |
| US8106423B2 (en) | Method and structure using a pure silicon dioxide hardmask for gate patterning for strained silicon MOS transistors | |
| CN102856180A (zh) | 一种半导体器件的替代栅集成方法 | |
| CN101226899A (zh) | 在硅凹陷中后续外延生长应变硅mos晶片管的方法和结构 | |
| CN101621030B (zh) | 具有多晶硅接触的自对准mos结构 | |
| CN102347329A (zh) | 半导体元件及其制法 | |
| US8816409B2 (en) | Metal-oxide semiconductor transistor | |
| US8541281B1 (en) | Replacement gate process flow for highly scaled semiconductor devices | |
| CN107919368B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US6872608B1 (en) | Method to selectively form poly SiGe P type electrode and polysilicon N type electrode through planarization | |
| CN103594420A (zh) | 半导体器件制造方法 | |
| CN101192538A (zh) | 用于应变硅mos晶体管的使用硬掩模的刻蚀方法和结构 | |
| US20060205138A1 (en) | Method to selectively form SiGe P type electrode and polysilicon N type electrode through planarization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111129 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111129 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |