CN1959957B - 使用应变硅用于晶体管的集成设计方法和结构 - Google Patents

使用应变硅用于晶体管的集成设计方法和结构 Download PDF

Info

Publication number
CN1959957B
CN1959957B CN200510110068A CN200510110068A CN1959957B CN 1959957 B CN1959957 B CN 1959957B CN 200510110068 A CN200510110068 A CN 200510110068A CN 200510110068 A CN200510110068 A CN 200510110068A CN 1959957 B CN1959957 B CN 1959957B
Authority
CN
China
Prior art keywords
layer
well region
grid structure
grid
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200510110068A
Other languages
English (en)
Other versions
CN1959957A (zh
Inventor
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200510110068A priority Critical patent/CN1959957B/zh
Priority to US11/471,035 priority patent/US7547595B2/en
Publication of CN1959957A publication Critical patent/CN1959957A/zh
Application granted granted Critical
Publication of CN1959957B publication Critical patent/CN1959957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Abstract

本发明提供了一种形成CMOS集成电路的方法。该方法在半导体衬底上的第一阱区和第二阱区的整个表面区域上形成二氧化硅覆盖层。该二氧化硅覆盖层覆在第一栅极结构和第二栅极结构上的硬掩模上。该二氧化硅覆盖层还覆在要保护的区域上。根据实施方式，该区域可以是侧壁隔离结构和MOS器件的衬底周边区域上的部分。当然，可以存在其它变化、修改和替换。该方法利用掩模层保护要保护的区域，同时第一阱区和第二阱区的表面区域暴露。该方法有选择地除去二氧化硅覆盖层的暴露部分，包括第一栅极结构和第二栅极结构上的硬掩模，同时暴露第一栅极结构上的第一多晶硅材料和第二栅极结构上的第二多晶硅材料。该方法剥离掩模层。该方法还包括在第一栅极结构上的第一多晶硅材料上以及第二栅极结构上的第二多晶硅材料上形成金属硅化层，同时要保护的区域不含金属硅化层。

Description

使用应变硅用于晶体管的集成设计方法和结构
技术领域
本发明涉及集成电路以及用于半导体器件制造的集成电路加工方法。更具体地，本发明提供了一种使用应变硅结构集成PMOS和NMOS器件用于高级CMOS集成电路器件的方法和结构。但是应该认识到，本发明具有更广泛的应用范围。
背景技术
集成电路已经从单个硅芯片上制备的少数互连器件发展到数以百万计的器件。传统集成电路提供的性能和复杂度远远超出人们最初的想象。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数量)方面获得改进，最小器件的特征尺寸，也称为器件“几何图形”，伴随每一代集成电路的发展而变得更小。
日益增加的电路密度不仅提高了集成电路的复杂度和性能，还降低了消费者的成本。集成电路或者芯片制造设备可能要耗费数亿甚至数十亿美元。每一制造设备具有一定的晶圆产量，每个晶圆上具有一定数量的集成电路。因此，通过将集成电路的单个器件制造得更小，可以在每个晶圆上制备更多器件，从而增加了制造设备的产出。由于集成制造中所用的每道工艺都有极限，所以将器件制备得更小很具挑战性。也就是说，给定的工艺通常只能向下达到某个特征尺寸，之后要么需要改变工艺要么需要改变器件的布图设计。此外，随着器件需要越来越快的设计，某些现有工艺和材料存在工艺限制。
这种工艺的示例是制造MOS器件。这种器件现在变得越来越小，并且开关速度越来越快。尽管已经有了显著的改进，但这种器件设计仍存在很多限制。仅仅作为示例，这些器件设计必须变得越来越小，但仍能提供用于开关的清楚信号，而这随着器件变小变得愈发困难。此外，这些器件经常难于制造，并且一般需要复杂的制造工艺和结构。在说明书尤其下文中将更详细地描述这些以及其它限制。
从上文中可以看出，期望一种用于加工半导体器件的改进技术。
发明内容
根据本发明，提供了用于制造半导体器件的集成电路加工技术。更具体地，本发明提供了一种使用应变硅结构集成PMOS和NMOS器件用于高级CMOS集成电路器件的方法和结构的。但是应该认识到，本发明具有更广泛的应用范围。
作为进一步的背景信息，集成电路工艺一般包括栅极图案化，它通常使用多晶硅作为栅极导体。在该工艺中，多晶硅膜经常沉积在衬底上，该衬底是已经过各种工艺，如注入、栅极氧化物形成等的单晶硅。然后，用一种或多种电介质材料，例如氧化硅和/或氧氮化硅遮盖多晶硅。然后将该电介质膜光刻图案化和刻蚀，以形成栅极导体图案。然后，图案化的电介质材料用作“硬掩模”，以利用等离子刻蚀工艺将图案转印到多晶硅上。在多晶硅图案化之后，通过湿化学试剂剥离该硬掩模。
随着临界尺寸变得更小，在CMOS技术中，已将利用硅衬底指定区域中的外延膜而有选择地生长硅锗(SiGe)源极和漏极应用在PMOS器件中.在外延膜生长之前，该方法包括用来使硅衬底凹陷的硅刻蚀，该凹区用于硅锗材料.如上提到的用于图案化多晶硅栅极的硬掩模将用作自对准掩模，用于在硅衬底中凹陷刻蚀.接着在硅锗外延生长之后，将硬掩模除去，以在多晶硅的暴露部分上进行金属硅化物工艺.该电介质硬掩模经常难于去除，导致不希望地腐蚀了多晶硅栅极隔离物，该隔离物是在多晶硅栅极图案化工艺以及浅槽隔离(STI)工艺之后已形成的.多晶硅栅极的掺杂经常困难，导致其它限制.为了克服这些限制其中的一个或多个，本发明提供了一种利用硅锗外延膜用于PMOS器件的集成方法.根据一个具体实施方式，该多晶硅硬掩模、隔离物材料和金属硅化物阻挡层被设计成彼此相兼容，并且具有最少数量的加工步骤和/或数目减少的工艺步骤.在说明书尤其下文中可以发现我们方法和结构的进一步细节.
在一个具体实施方式中，本发明提供了一种形成半导体集成电路器件，例如CMOS集成电路器件的方法。该方法包括提供具有第一阱区(例如N型阱)和第二阱区(例如P型阱)的半导体衬底(例如硅、绝缘体上硅、外延硅)。该方法包括在具有第一阱区和第二阱区的半导体衬底上形成电介质层(如二氧化硅、氮化硅、氮氧化硅)。该方法包括在电介质层上形成多晶硅栅极层。在一个优选的实施方式中，该多晶硅栅极层上覆在半导体衬底内第一阱区中的第一沟道区上和第二阱区中的第二沟道区上。该方法包括在多晶硅栅极层上形成硬掩模(如二氧化硅、氮化硅)。该方法图案化多晶硅栅极层，包括硬掩模层，以形成在第一阱区中具有第一边缘的第一栅极结构和在第二阱区中具有第二边缘的第二栅极结构。该方法在第一栅极结构和第二栅极结构上以及在第一阱区中的第一源极/漏极区和第二阱区中的第二源极/漏极区上形成衬里层。该方法在衬里层上形成隔离物电介质层(例如二氧化硅、二氧化硅/氮化硅/二氧化硅)。该方法图案化隔离物电介质层，以在具有第一边缘的第一栅极结构上形成第一侧壁隔离结构并在具有第二边缘的第二栅极结构上形成第二侧壁隔离结构。该方法利用硬掩模层和第一侧壁隔离物作为保护层，刻蚀邻近第一栅极结构的第一源极区和第一漏极区。在一个优选的实施方式中，该刻蚀方法应用等离子刻蚀和/或其它合适的技术。接着，该方法将硅锗填充材料沉积到第一源极区和第一漏极区内，以填充刻蚀过的第一源极区和刻蚀过的第一漏极区，同时由形成在第一源极区和第一漏极区中的至少硅锗材料来使在第一源极区和第一漏极区之间的第一沟道区以压缩模式产生应变。
在一个优选的实施方式中，该方法在第一阱区和第二阱区的整个表面区域上形成二氧化硅覆盖层。该二氧化硅覆盖层覆在第一栅极结构和第二栅极结构上的硬掩模上。该二氧化硅覆盖层还覆在要被保护的区域上。根据该实施方式，该区域可以是侧壁隔离结构和MOS器件在衬底周边区域上的部分。当然，可以存在其它变化、修改和替换。该方法利用掩模层保护要被保护的区域，同时第一阱区和第二阱区的表面区域暴露。该方法有选择地去除二氧化硅覆盖层的暴露部分，包括第一栅极结构和第二栅极结构上的硬掩模，同时暴露第一栅极结构上的第一多晶硅材料并暴露第二栅极结构上的第二多晶硅材料。该方法剥离该掩模层。该方法还包括在第一栅极结构上的第一多晶硅材料上以及第二栅极结构上的第二多晶硅材料上形成金属硅化层，同时所述要保护的区域不含金属硅化层。
根据该实施方式，可以存在下面特征中的一个或者多个。
1.在一个具体实施方式中，本方法和结构利用富含氮化物的硅氧氮化物(SiON)作为多晶硅硬掩模.在一个优选的实施方式中，该硬掩模的特征在于使用湿刻蚀剂，例如磷酸，相比较对单晶硅和/或多晶硅，其对二氧化硅和/或富含硅的氧化物具有高的选择性.
2.根据一个具体实施方式，该方法和结构在多晶硅硬掩模去除以及金属硅化物阻挡层的处理过程中，还利用氧化硅和/或富含硅的氧化物(或氧氮化物)层作为隔离物保护层。
3.在一个具体实施方式中，本方法使用基于磷酸的化学试剂来除去多晶硅硬掩模层，通过现有技术经常难以去除该掩模层。
根据该实施方式，可以存在一个或者多个这些特征。当然，可以存在其它的变化、修改和替换。
通过本发明，实现了许多优于传统技术的优点。例如，本技术提供了便于使用依赖于传统技术的工艺。在某些实施方式中，该方法在每个晶圆的芯片方面提供了更高的器件产率。此外，该方法提供的工艺与传统工艺技术相兼容，而不用对传统的设备和工艺进行实质性的修改。优选地，本发明用于设计规则为90纳米和更小和/或65纳米和更小的改进联合工艺。此外，本发明通过将应变硅结构用于CMOS器件，提高了空穴的迁移率。在一个优选的实施方式中，本发明提供了用于CMOS器件的改进集成方案。取决于实施方式，可以实现这些优点中的一个或多个。在说明书尤其在下文中将详细描述这些和其它优点。
参照以下的详细描述和附图，可以更充分地认识到本发明的各种其它目的、特征和优点。
附图说明
图1至3是说明用于制备应变硅MOS器件的传统方法的简化横截面视图。
图4至9是说明本发明一个实施方式的制备应变硅CMOS器件的方法的简化横截面视图。
具体实施方式
根据本发明，提供了用于制造半导体器件的集成电路加工技术。更具体地，本发明提供了一种使用应变硅结构集成PMOS和NMOS器件用于高级CMOS集成电路器件的方法和结构。但是应该认识到，本发明具有更广泛的应用范围。
图1至3是制造应变硅MOS器件传统方法的简化横截面视图。参照图1至3，传统工艺序列如下。
1.提供硅衬底(100)；
2.形成栅极层(103)；
3.形成电介质硬掩模(205)；
4.图案化电介质掩模；
5.图案化栅极层以形成多晶硅栅极；
6.沉积隔离层，并回蚀(etch back)形成隔离结构207；
7.在硅内刻蚀源/漏极凹区209；
8.在凹区内形成外延硅/锗301；
9.除去硬掩模；和
10.进行所需的其它步骤。
如上提到的，经常使用以上工艺步骤制造NMOS器件。随着器件变得更复杂，线宽规则变得更小，制造NMOS器件用于CMOS技术更加困难。本方法和结构可以克服这些和其它限制，这将在下文中更详细地描述。
根据本发明一种实施方式用于制造集成电路器件的方法可以概述如下：
1.提供半导体衬底(例如硅、绝缘体上硅、外延硅)；
2.在半导体衬底中形成第一阱区(例如N型阱)和第二阱区(例如P型阱)；
3.在具有第一阱区和第二阱区的半导体衬底上形成电介质层(例如二氧化硅、氮化硅、氧氮化硅)；
4.在电介质层上形成多晶硅栅极层(例如掺杂多晶硅、原位掺杂多晶硅、无定形硅，其已结晶)；
5.在多晶硅栅极层上形成硬掩模(例如电介质层)；
6.图案化多晶硅栅极层，包括硬掩模层，以形成在第一阱区中具有第一边缘的第一栅极结构和在第二阱区中具有第二边缘的第二栅极结构；
7.在第一栅极结构和第二栅极结构上以及在第一阱区中的第一源极/漏极区和第二阱区中的第二源极/漏极区上形成衬里层(例如TEOS)；
8.在衬里层上形成隔离物电介质层；
9.图案化隔离物电介质层，以在具有第一边缘的第一栅极结构上形成第一侧壁隔离结构并且在具有第二边缘的第二栅极结构上形成第二侧壁隔离结构；
10.利用掩模层保护具有第二栅极结构的第二阱区；
11.使用硬掩模层和第一侧壁隔离物作为保护层，刻蚀邻近第一栅极结构的第一源极区和第一漏极区
12.从第二阱区除去掩模层；
13.将硅锗填充材料沉积到第一源极区和第一漏极区内，以填充刻蚀过的第一源极区和刻蚀过的第一漏极区；
14.由形成在第一源极区和第一漏极区中的至少硅锗材料来使第一源极区和第一漏极区之间的第一沟道区以压缩模式产生应变；
15.在第一阱区和第二阱区的整个表面上，在第一栅极结构和第二栅极结构上的硬掩模层上，以及在表面区域的至少一个其它要保护的部分上形成富含硅的氧化物和/或氮化物层的覆盖层；
16.在该表面区域要被保护的部分上形成第二掩模层；
17.有选择地除去覆盖层的暴露部分，同时从第一栅极结构和第二栅极结构除去硬掩模层；以及
18.剥离第二掩模层，同时覆盖层的该部分保留在要被保护的表面区域上；
19.在该表面区域上执行金属硅化工艺，同时该被保护的表面区域不含金属硅化物；
20.按所需进行其它步骤。
上述步骤序列提供了一种根据本发明一种实施方式的方法.如所示的，该方法采用了步骤组合，包括形成例如用于CMOS集成电路的MOS器件的集成电路器件的方式.如所示的，根据一个具体实施方式，该方法包括使用富含硅的氧化物或富含硅的氮化物或氧化硅层来方便在CMOS集成电路器件中制造NMOS和PMOS器件.在不脱离这里权利要求范围的情况下，添加步骤、略去一个或多个步骤、或者以不同的顺序进行一个或多个步骤，也可以提供其它的替代方法.在说明书尤其下文中可以发现本方法的进一步细节.
图4至9是表示根据本发明一种实施方式制造应变硅CMOS器件的方法的简化横截面视图。这些图仅仅作为示例，其不应不恰当地限制这里权利要求的范围。本领域的普通技术人员会意识到很多变化、替换和修改。如所示的，该方法说明了一种半导体集成电路器件，例如CMOS，包括PMOS 510和NMOS 520器件区域。该方法包括提供半导体衬底501，例如硅、绝缘体上硅、外延硅。该方法包括形成第一阱区503(例如N型阱)和第二阱区505(例如P型阱)。在衬底上的有源区之间提供有场隔离氧化物区，包括浅槽隔离氧化物507。当然，存在其它变化、修改和替换。
在一个具体实施方式中，该方法包括在具有第一阱区和第二阱区的半导体衬底上形成电介质层509(例如二氧化硅、氮化硅、氧氮化硅)。该方法在电介质层上形成多晶硅栅极层511。在一个优选的实施方式中，该多晶硅栅极层上覆在半导体衬底中第一阱区的第一沟道区上和第二阱区的第二沟道区上。利用合适的技术，包括掺杂多晶硅、原位掺杂多晶硅和/或无定形硅，其已结晶，可以制得多晶硅。当然，可以存在其它变化、修改和替换。
在一个具体实施方式中，该方法在多晶硅栅极层上形成硬掩模513。该硬掩模经常由例如二氧化硅、氮化硅、它们的组合以及其它的合适材料制得。该方法图案化多晶硅栅极层，包括硬掩模层，以形成在第一阱区中具有第一边缘的第一栅极结构和在第二阱区中具有第二边缘的第二栅极结构。如所示的，第一栅极结构对应于PMOS器件区域510，第二栅极结构对应于NMOS器件区域520。PMOS器件区域还包括轻掺杂区519，该区经常通过注入和/或其它合适的技术来提供。NMOS器件区域还包括轻掺杂区521，该区经常通过注入和/或其它合适的技术来提供。
在一个具体实施方式中，该方法在第一栅极结构和第二栅极结构上以及在第一阱区中的第一源极/漏极区和第二阱区中的第二源极/漏极区上形成衬里层515。在一个优选的实施方式中，该衬里层包括TEOS材料和/或其它合适的材料，这取决于实施方式。在一个优选的实施方式中，TEOS层是厚约为100埃或更厚、或150埃或更厚的合适衬里。利用合适技术，例如化学气相沉积、大气(atmospheric)化学气相沉积等，可以沉积TEOS。当然，具体的厚度将取决于特定的实施方案等。在一个优选的实施方式中，衬里层密封NMOS和PMOS器件区的整个表面区域，包括源极/漏极区、栅极结构、隔离结构和其它暴露的表面区域。当然，可以存在其它变化、修改和替换。
在一个具体实施方式中，该方法在衬里层上形成隔离物电介质层517。根据一个具体实施方式，该方法包括图案化该隔离物电介质层，以在具有第一边缘的第一栅极结构上形成第一侧壁隔离物结构603和在具有第二边缘的第二栅极结构上形成第二侧壁隔离物结构605。该电介质层可以是厚度足够的氧化物、氮化物、氧化硅/氮化硅/氧化硅组合、氧化硅/氮化硅组合、或其它合适的材料。根据优选的实施方式，该电介质层还基本无孔。在优选的实施方式中，该电介质层优选少于300埃。当然，可以存在其它变化、修改和替换。
参照图5，该方法利用第二阱区上覆的掩模层607保护具有第二栅极结构的第二阱区.如所示的，该掩模层可以是任何合适的光刻材料，例如光刻胶和/或其它根据具体实施方式的类似材料.如所示的，根据一个具体实施方式，该掩模材料保护具有部分浅槽隔离区的NMOS器件区，该浅槽隔离区将NMOS区与PMOS区隔开.
现在，该方法利用硬掩模层和第一侧壁隔离物作为保护层，刻蚀邻近第一栅极结构的第一源极区和第一漏极区。根据一个具体实施方式，刻蚀在基本上是硅基的第一源极区/漏极区中进行，同时其它部分的电介质材料充当掩模材料。利用等离子刻蚀工艺进行刻蚀，以形成凹区。接着，该方法剥离第二阱区上覆的掩模层，同时暴露第二阱区中的第二晶体管结构。
参照图6，根据一个具体实施方式，该方法将硅锗填充材料701有选择地沉积到第一源极区和第一漏极区内，以填充刻蚀过的第一源极区和刻蚀过的第一漏极区。在一个优选的实施方式中，在保持第二阱区的部分不含硅锗的同时，进行硅锗填充材料的沉积。在一个优选的实施方式中，由形成在第一源极区和第一漏极区中的至少硅锗材料来使在第一源极区和第一漏极区之间的第一沟道区以压缩模式产生应变。当然，可以存在其它变化、修改和替换。
在一个优选的实施方式中，硅锗填充材料是单晶硅，并利用外延反应器沉积。根据具体实施方式，硅/锗比为10％至20％。在一个具体实施方式中，锗的特征在于其浓度为约5％-约45％，但可以是其它的值。刻蚀过的源极区和刻蚀过的漏极区均与栅极结构耦合。如所示的，该器件在填充的源极区和填充的漏极区之间具有由形成在刻蚀过的源极区和刻蚀过的漏极区中的至少硅锗材料产生的应变沟道区。该器件还具有轻掺杂漏极区或注入区，它们在凹区中生长硅/锗材料之前形成。当然，可以存在其它变化、修改和替换。
参照图7，根据一个具体实施方式，该方法在第一阱区和第二阱区的整个表面上形成富含硅的氧化物和/或氮化物层的覆盖层801。如所示的，该方法还在第一栅极结构和第二栅极结构上的硬掩模层上，以及在表面区域的至少一个其它要保护的部分上形成覆盖层。在优选的实施方式中，通过等离子增强化学气相沉积(PECVD)进行氧化硅和/或富含硅的氧化物沉积，例如形成厚度为约100埃-约500埃。当然，可以存在其它变化、修改和替换。
参照图8，该方法在表面区域要被保护的部分上形成第二掩模层901。该第二掩模层提供在表面区域要被保护的部分上。也就是说，覆盖层在该掩模层底下905被保护着，而其它部分905暴露。如所示的，接触区903暴露，并将被有选择地除去。当然，可以存在其它变化、修改和替换。
在一个具体实施方式中，该方法有选择地除去覆盖层的暴露部分，同时从第一栅极结构和第二栅极结构除去硬掩模层，如图9的简化视图所示。如所示的，该方法还剥离第二掩模层，同时覆盖层部分1001保持覆在要被保护的表面区域上。如所示的，与覆盖层一起，该方法剥离了硬掩模材料，该材料可以有选择地从多晶硅栅极结构上除去。根据该实施方式，可以在PMOS和NMOS器件结构的多晶硅栅极结构和其它有源部分，例如源极/漏极区上提供金属硅化物材料(例如钛、钨、钴、镍、铂和其它的)。
在一个具体实施方式中，该方法包括形成一个或多个区的光刻和刻蚀工艺，这些区不包括在除去其它区域处的膜主体部分的同时，由电介质层阻挡的金属硅化物形成。该刻蚀工艺优选是各向异性反应性离子刻蚀(RIE)，这种刻蚀在水平表面上除去的材料比在垂直表面区域上除去的要多。
在一个具体实施方式中，接着例如通过灰化剥离光刻胶.在一个优选的实施方式中，接着将衬底浸渍在磷酸溶液中，该溶液有选择地除去富含硅的氮化物或氧化硅或富含硅的氧化物，并且还剥离多晶硅硬掩模.在一个优选的实施方式中，还通过稀释的氢氟酸，通常表示为HF来清洗衬底，以在硬掩模层去除之后，除去表面区域上任何残留的氧化物.利用金属硅化(silicidation)工艺，该方法沉积金属，包括钛、钴、镍、铂和钨.也可以使用其它金属.如已经所示的，根据一个具体实施方式，该方法包括将隔离物保护层(防止氮化物隔离物在栅极多晶硅硬掩模去除过程中腐蚀)和硅化物(salicide)阻挡结合到单个工艺中.由此，该方法可以省去某些步骤，例如氧化物沉积、回蚀湿清洗和其它与这两种工艺相关的工艺.当然，可以存在其它变化、修改和替换.
在一个具体实施方式中，接着通过例如等离子增强化学气相沉积(PECVD)或其它合适的技术，在该结构上沉积具有高拉伸应变的SiNx膜。该氮化硅膜厚为约200埃-1200埃，并上覆在NMOS器件上，以在NMOS沟道区中产生拉伸应变。
在一个具体实施方式中，该方法还包括在整个PMOS和NMOS器件结构上形成层间电介质材料。在一个优选的实施方式中，接着在PECVD氧化物层之后，沉积该层间电介质，例如硼-磷酸盐-硅酸盐-玻璃(BPSG)、硼-硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)或高密等离子体(HDP)膜。根据该具体实施方式，该层间电介质可以是单种材料、多层的组合等。该方法还包括用来将PMOS和NMOS集成在应变硅上的接触图案化和形成。当然，可以存在其它变化、修改和替换。
虽然以上描述的是MOS器件，但是可以存在其它变化、修改和替换。还要理解到，这里所述的示例和具体实施方式仅仅用来举例说明，本领域技术人员将根据它进行各种修改或变化，这些都包括在本申请的精神和范围内以及所附权利要求的范围内。

Claims (19)

1.一种形成半导体集成电路器件的方法，包括：
提供具有第一阱区和第二阱区的半导体衬底；
在所述具有第一阱区和第二阱区的半导体衬底上形成电介质层；
在所述电介质层上形成多晶硅栅极层，所述多晶硅栅极层上覆在所述半导体衬底中第一阱区中的第一沟道区上和第二阱区中的第二沟道区上；
在所述多晶硅栅极层上形成硬掩模；
图案化所述多晶硅栅极层，包括所述硬掩模层，以形成在第一阱区中具有第一边缘的第一栅极结构和在第二阱区中具有第二边缘的第二栅极结构；
在所述第一栅极结构和第二栅极结构上以及在所述第一阱区中的第一源极/漏极区和所述第二阱区中的第二源极/漏极区上形成衬里层；
在所述衬里层上形成隔离物电介质层；
图案化所述隔离物电介质层，以在所述具有第一边缘的第一栅极结构上形成第一侧壁隔离结构，并在所述具有第二边缘的第二栅极结构上形成第二侧壁隔离结构；
利用所述硬掩模层和所述第一侧壁隔离物作为保护层，刻蚀邻近所述第一栅极结构的第一源极区和第一漏极区；
将硅锗填充材料沉积到所述第一源极区和第一漏极区内，以填充刻蚀过的第一源极区和刻蚀过的第一漏极区，同时由形成在所述第一源极区和第一漏极区中的硅锗材料使在所述第一源极区和第一漏极区之间的第一沟道区以压缩模式产生应变；
在所述第一阱区和第二阱区的整个表面区域上，在所述第一栅极结构和第二栅极结构上的所述硬掩模层上，以及在要保护的区域上形成二氧化硅覆盖层；
利用掩模层保护所述要保护的区域，同时所述第一阱区和第二阱区的表面区域暴露；
有选择地除去所述二氧化硅覆盖层的暴露部分，包括所述第一栅极结构和第二栅极结构上的所述硬掩模，同时暴露所述第一栅极结构上的第一多晶硅材料和所述第二栅极结构上的第二多晶硅材料；
剥离所述掩模层：以及
在所述第一栅极结构上的第一多晶硅材料上以及所述第二栅极结构上的第二多晶硅材料上形成金属硅化层，同时所述要保护的区域不含所述金属硅化层。
2.如权利要求1所述的方法，其中所述电介质层的厚度小于300埃。
3.如权利要求1所述的方法，其中所述金属硅化层包括选自钛、钴、镍、铂或钨的材料。
4.如权利要求1所述的方法，其中所述半导体衬底是硅、绝缘体上硅、外延硅中的任一种。
5.如权利要求1所述的方法，其中所述硅锗材料是单晶体。
6.如权利要求1所述的方法，其中所述有选择地去除包括利用磷酸的湿刻蚀。
7.如权利要求1所述的方法，其中所述硬掩模厚度为200埃至400埃。
8.如权利要求1所述的方法，其中使用外延反应器进行所述沉积。
9.如权利要求1所述的方法，其中所述压缩模式提高了所述第一沟道区中空穴的迁移率。
10.如权利要求1所述的方法，其中所述二氧化硅是富含硅的氧化物或富含硅的氧氮化物。
11.如权利要求1所述的方法，其中所述隔离物电介质层包括含氧化物的材料。
12.如权利要求1所述的方法，其中所述隔离物电介质层包括氧化物/氮化物/氧化物材料。
13.如权利要求1所述的方法，其中所述隔离物电介质层包括氧化物/氮化物材料。
14.如权利要求1所述的方法，其中所述二氧化硅覆盖层的厚度为100埃-500埃。
15.一种形成半导体集成电路器件的方法，包括：
提供具有第一阱区和第二阱区的半导体衬底；
在所述具有第一阱区和第二阱区的半导体衬底上形成电介质层；
在所述电介质层上形成多晶硅栅极层，所述多晶硅栅极层上履在所述半导体衬底中第一阱区中的第一沟道区上和第二阱区中的第二沟道区上；
在所述多晶硅栅极层上形成硬掩模；
图案化所述多晶硅栅极层，包括所述硬掩模层，以形成在第一阱区中具有第一边缘的第一栅极结构和在第二阱区中具有第二边缘的第二栅极结构；
在所述第一栅极结构和第二栅极结构上以及在所述第一阱区中的第一源极/漏极区和所述第二阱区中的第二源极/漏极区上形成衬里层；
在所述衬里层上形成隔离物电介质层；
图案化所述隔离物电介质层，以在所述具有第一边缘的第一栅极结构上形成第一侧壁隔离结构，并在所述具有第二边缘的第二栅极结构上形成第二侧壁隔离结构；
利用所述第二阱区上覆的第一掩模层保护所述具有第二栅极结构的第二阱区；
利用所述硬掩模层和所述第一侧壁隔离物作为保护层，刻蚀邻近所述第一栅极结构的第一源极区和第一漏极区；
剥离所述第二阱区上覆的第一掩模层，同时暴露所述第二阱区上覆的衬里层的部分；
将硅锗填充材料沉积到所述第一源极区和第一漏极区内，以填充刻蚀过的第一源极区和刻蚀过的第一漏极区，同时由形成在所述第一源极区和第一漏极区中的硅锗材料使在所述第一源极区和第一漏极区之间的第一沟道区以压缩模式产生应变；
在所述第一阱区和第二阱区的整个表面区域上，在所述第一栅极结构和第二栅极结构上的所述硬掩模上，以及在要保护的区域上形成二氧化硅覆盖层；
利用第二掩模层保护所述要保护的区域，同时至少所述第一阱区和第二阱区的表面区域暴露；
有选择地除去所述二氧化硅覆盖层的暴露部分，包括所述第一栅极结构和第二栅极结构上的所述硬掩模，同时暴露所述第一栅极结构上的第一多晶硅材料和所述第二栅极结构上的第二多晶硅材料；
剥离所述第二掩模层；以及
在所述第一栅极结构上的第一多晶硅材料上以及所述第二栅极结构上的第二多晶硅材料上形成金属硅化层，同时至少所述要保护的区域不含所述金属硅化层；
16.如权利要求15所述的方法，其中所述覆盖层的厚度为100埃一500埃。
17.如权利要求15所述的方法，其中所述覆盖层选自由富含硅的氧化物或富含硅的氧氮化物组成的材料。
18.如权利要求15所述的方法，其中所述第一沟道区的长度为65纳米或更小。
19.如权利要求15所述的方法，其中所述第一掩模层包括光掩模材料。
CN200510110068A 2005-10-31 2005-10-31 使用应变硅用于晶体管的集成设计方法和结构 Active CN1959957B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200510110068A CN1959957B (zh) 2005-10-31 2005-10-31 使用应变硅用于晶体管的集成设计方法和结构
US11/471,035 US7547595B2 (en) 2005-10-31 2006-06-19 Integration scheme method and structure for transistors using strained silicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200510110068A CN1959957B (zh) 2005-10-31 2005-10-31 使用应变硅用于晶体管的集成设计方法和结构

Publications (2)

Publication Number Publication Date
CN1959957A CN1959957A (zh) 2007-05-09
CN1959957B true CN1959957B (zh) 2010-05-05

Family

ID=37996943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510110068A Active CN1959957B (zh) 2005-10-31 2005-10-31 使用应变硅用于晶体管的集成设计方法和结构

Country Status (2)

Country Link
US (1) US7547595B2 (zh)
CN (1) CN1959957B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642747B1 (ko) * 2004-06-22 2006-11-10 삼성전자주식회사 Ｃｍｏｓ 트랜지스터의 제조방법 및 그에 의해 제조된ｃｍｏｓ 트랜지스터
CN100442476C (zh) * 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于cmos技术的应变感应迁移率增强纳米器件及工艺
CN1959959B (zh) * 2005-10-31 2010-04-21 中芯国际集成电路制造(上海)有限公司 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
US7585790B2 (en) * 2006-07-20 2009-09-08 United Microelectronics Corp. Method for forming semiconductor device
US8642441B1 (en) * 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
CN101226899A (zh) * 2007-01-19 2008-07-23 中芯国际集成电路制造(上海)有限公司 在硅凹陷中后续外延生长应变硅mos晶片管的方法和结构
FR2913527B1 (fr) * 2007-03-05 2009-05-22 Commissariat Energie Atomique Procede de fabrication d'un substrat mixte et utilisation du substrat pour la realisation de circuits cmos
CN101364545B (zh) * 2007-08-10 2010-12-22 中芯国际集成电路制造(上海)有限公司 应变硅晶体管的锗硅和多晶硅栅极结构
CN101572263B (zh) * 2008-04-30 2012-01-18 中芯国际集成电路制造(北京)有限公司 互补金属氧化物半导体器件及其制作方法
US8202776B2 (en) * 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
CN102024761A (zh) * 2009-09-18 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于形成半导体集成电路器件的方法
CN102760690B (zh) * 2011-04-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法和晶片
US8574995B2 (en) * 2011-11-10 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain doping method in 3D devices
US8735991B2 (en) * 2011-12-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High gate density devices and methods
CN103165447B (zh) * 2011-12-08 2016-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制作方法
CN103308772B (zh) * 2012-03-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体检测电路及检测方法
US8847315B2 (en) * 2012-05-07 2014-09-30 Qualcomm Incorporated Complementary metal-oxide-semiconductor (CMOS) device and method
US9117691B2 (en) * 2012-12-28 2015-08-25 Texas Instruments Incorporated Low cost transistors
KR102061265B1 (ko) 2013-07-23 2019-12-31 삼성전자주식회사 반도체 장치 및 그 제조방법
CN104733388B (zh) * 2013-12-20 2017-10-31 中芯国际集成电路制造(上海)有限公司 高介电常数绝缘层金属栅半导体器件制造方法
US9472671B1 (en) * 2015-10-31 2016-10-18 International Business Machines Corporation Method and structure for forming dually strained silicon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153300C (zh) * 1997-12-03 2004-06-09 松下电器产业株式会社 半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410377B1 (en) * 2000-11-06 2002-06-25 Ching-Chun Hwang Method for integrating CMOS sensor and high voltage device
US6849492B2 (en) * 2002-07-08 2005-02-01 Micron Technology, Inc. Method for forming standard voltage threshold and low voltage threshold MOSFET devices
US6894353B2 (en) * 2002-07-31 2005-05-17 Freescale Semiconductor, Inc. Capped dual metal gate transistors for CMOS process and method for making the same
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
CN1808268B (zh) * 2005-01-18 2010-10-06 中芯国际集成电路制造(上海)有限公司 用于应变硅mos晶体管的金属硬掩模方法和结构
CN1941296A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 应变硅cmos晶体管的原位掺杂硅锗与碳化硅源漏极区

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153300C (zh) * 1997-12-03 2004-06-09 松下电器产业株式会社 半导体装置

Also Published As

Publication number Publication date
US7547595B2 (en) 2009-06-16
US20070099369A1 (en) 2007-05-03
CN1959957A (zh) 2007-05-09

Similar Documents

Publication Publication Date Title
CN1959957B (zh) 使用应变硅用于晶体管的集成设计方法和结构
CN1959959B (zh) 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
CN1959958B (zh) 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构
US8058120B2 (en) Integration scheme for strained source/drain CMOS using oxide hard mask
CN104576534B (zh) 制造鳍式场效应晶体管器件的方法
CN100536090C (zh) 形成cmos半导体器件的方法
CN104658971A (zh) 制造finfet器件的方法
CN102013412A (zh) 形成场效晶体管的方法及形成集成电路的方法
CN101364545B (zh) 应变硅晶体管的锗硅和多晶硅栅极结构
CN103378099A (zh) 用于高k和金属栅极堆叠件的器件和方法
CN108807269A (zh) 集成电路装置的制造方法
US7101725B2 (en) Solution to thermal budget
US8106423B2 (en) Method and structure using a pure silicon dioxide hardmask for gate patterning for strained silicon MOS transistors
CN101621030B (zh) 具有多晶硅接触的自对准mos结构
US7553718B2 (en) Methods, systems and structures for forming semiconductor structures incorporating high-temperature processing steps
CN101118868A (zh) 隔离结构的制造方法
CN102024681A (zh) 用于制造半导体器件的方法
US8816409B2 (en) Metal-oxide semiconductor transistor
US7538393B2 (en) Field insulator FET device and fabrication method thereof
US10756184B2 (en) Faceted epitaxial source/drain regions
KR100396711B1 (ko) 반도체 소자의 제조방법
CN101192538A (zh) 用于应变硅mos晶体管的使用硬掩模的刻蚀方法和结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation