CN1153300C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1153300C
CN1153300C CNB981231136A CN98123113A CN1153300C CN 1153300 C CN1153300 C CN 1153300C CN B981231136 A CNB981231136 A CN B981231136A CN 98123113 A CN98123113 A CN 98123113A CN 1153300 C CN1153300 C CN 1153300C
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
layer
silicon layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981231136A
Other languages
English (en)
Other versions
CN1218994A (zh
Inventor
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1218994A publication Critical patent/CN1218994A/zh
Application granted granted Critical
Publication of CN1153300C publication Critical patent/CN1153300C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种具有场效应晶体管的半导体装置，在硅衬底10上依次沉积第1硅层12(Si层)、含碳的第2硅层13(Si1-y Cy层)和不含碳的第3硅层14。由于Si1-y Cy层的晶格常数比Si层的小，第2硅层13的导带和价带受到拉伸应变而被分离。被施加给栅极电极16的电场激发了的有效质量小的电子被关在第2硅层13中，在沟道方向上移动。这样，能得到移动速度极高的n-MOSFET。如果由Si1-x-y Gex Cy构成第2硅层13，就成为适应于高性能CMOS器件的结构。

Description

半导体装置
本发明涉及一种有场效应晶体管的半导体装置，尤其涉及通过给载流子移动的沟道层施加拉伸应变来提高载流子迁移率的改良的半导体装置。
目前，在硅衬底上形成的晶体管的主流是金属-绝缘膜-半导体(MIS)型的场效应晶体管。作为提高该晶体管的特性的方法，已在(J.Welser et al.，″Strain dependence of the performance enhancement instrained-Si n-MOSFETs，″IEDM Tech.Dig.1994，p.373和K.Rim et al.，″Enhanced hole mobilities in surface-channel strained-Si p-MOSFETs，″IEDM Tech.Dig.1995，p.517)中发表向Si沟道层施加拉伸应变的方法。
图16是表示通过上述方法形成的场效应晶体管的半导体区域的基本结构的剖面图。如该图所示，半导体区域的基本结构是在硅衬底100上依次形成Ge含量从0到x梯度增加的SiGe缓冲层101、晶格弛豫后的Si1-xGex层102以及被拉伸而发生应变的Si层103。此作法是通过对形成在SiGe缓冲层101上的Si1-xGex层102进行晶格弛豫，而使Si1-xGex层102的晶格常数变大到与不发生应变的SiGe的晶格常数相等，进而给生长在其上面的Si层103施加拉伸应变。
图17(a)～(c)分别表示沉积前的Si1-xGex层和Si层的晶格状态的晶体结构图、沉积后Si层被拉伸而发生应变的状态的晶体结构图、以及由Si1-xGex层和Si层形成的异质结结构的能带图。如图17(a)所示，Si晶体的晶格常数比Si1-xGex晶体的晶格常数小。因此，若在Si1-xGex层上面进行Si层的外延生长，如图17(b)所示，Si层就被Si1-xGex层拉伸而发生应变。结果，由Si1-xGex层和被拉伸并变形的Si层构成的异质结结构的能带就如图17(c)所示。具体说来，由于Si层受到拉伸而应变，因此在导带中6重的简并(degeneracy)被分解，从而分离为2重和4重的简并能带(Δ(2)和Δ(4))。另一方面，又在价带中2重的简并被分解而分离为轻空穴(LH)和重空穴(HH)的能带。
就是说，在这样的异质结结构中，图16所示的Si层103的导带底即由简并为2重的能带Δ(2)构成，其能量就比Si1-xGex层102的电子能量小。因而，如果构成以Si层103为沟道的场效应晶体管，那么处于能带Δ(2)状态的有效质量小的电子在沟道内移动。因此，Si层103中的横向电子迁移率提高，从而晶体管的动作速度也提高。并且，由于能带Δ(2)的能级比Si1-xGex层102的导带底的能级低，因此，通过将Si层103用作沟道，即可利用Si层和Si1-xGex层之间所形成的异质势垒来将电子限定在Si层内。
另一方面，Si层103的价带顶是由有效质量小的轻空穴能带构成的，其能量比Si1-xGex层102的空穴的能量小。因此，通过把这种Si层103用作p沟道型晶体管的沟道区域，有效质量小的轻空穴在Si层103中进行横向移动，从而提高空穴迁移率，也提高晶体管的动作速度。
如上所述，有报告说在n型场效应晶体管和p型场效应晶体管两者中，通过把受到拉伸而应变的Si层103用作沟道区域，能提高晶体管的特性。
然而，通过上述以往的方法而构成的场效应晶体管中存在下述问题。
第1个问题是：为了向作为沟道区域的Si层103施加拉伸应变，必须在硅衬底100上生长充分厚的并一直生长到晶格弛豫为止的SiGe缓冲层101。可是，晶格得到弛豫时，在SiGe缓冲层101内又产生许多位错，并且在Si1-xGex层102上所形成的Si层103内也内存有许多位错。这种位错不仅使晶体管的特性劣化，时间一长可靠性方面也会出问题。到目前为止，譬如，有报告说通过改善SiGe缓冲层的结构可使位错减少，但现有的最好的技术也只能把位错密度降低到105cm-2左右，以至成为有许多缺点的器件。
第2个问题是：由于为进行这种晶格弛豫的缓冲层必须有足够的厚度(膜厚为1μm以上)，因此，由于晶体生长要花很长的时间，从生产产量方面来看，缺乏实用性。
第3个问题是：在上述以往的结构中，由于Si层103的价带顶的能级比Si1-xGex层102的价带顶的能级低，因此在Si1-xGex层102一侧形成高异质势垒，就没什么希望可把有效质量小的空穴限定在Si层103一侧。
为解决以上这些问题，本发明的目的在于：通过采取即使在没有内含许多位错且用于弛豫晶格的厚缓冲层的情况下，仍能把拉伸应变施加给以硅为主成分的沟道层的方案，提供特性强且确保充分可靠性的晶体管。
本发明提供了一种在衬底上有场效应晶体管的半导体装置，其特征在于：上述场效应晶体管包括：在上述衬底上所形成的由硅构成的第1半导体层；在上述第1半导体层上形成的、从上述第1半导体层接受拉伸而应变的由Si1-x-yGexCy构成的第2半导体层，x和y的数值关系是0＜x＜8.2y；以及在上述第2半导体层上所形成的栅极电极；在上述栅极电极的正下方所形成的栅极绝缘膜；上述第2半导体层作为上述场效应晶体管的沟道区域而起作用。
这样，由于第2半导体层含有原子半径比硅小的碳，第2半导体层的晶格常数就比第1半导体层小。因而，即使在第1半导体层和第2半导体层之间不形成厚缓冲层，含碳的第2半导体层也会受第1半导体层拉伸而应变。结果，在第2半导体层的导带中6重的简并被分解而分离为2重和4重的简并导带。从而，由第2半导体层构成的沟道区域的导带底则由2重的简并导带构成，该简并为2重的电子的有效质量变得比第1半导体层的电子的有效质量小。因此，使电流沿横向流通时，由于面内的电子的有效质量变小，电子迁移率提高；还由于能抑制电子在势阱中的散射，故电子迁移率得到进一步的提高。结果，具有电子迁移的n型沟道的场效应晶体管的动作速度提高了。此外，由于在第2半导体层中2重的简并导带的能级变得比第1半导体层的导带底的能级低，所以通过利用第1半导体层和第2半导体层之间的异质势垒，能将电子限定在第2半导体层内。
另一方面，在第2半导体层的价带中也同样发生简并分解，从而分离为轻空穴带和重空穴带。此时，有效质量小的轻空穴带则成为由第2半导体层构成的沟道区域的价带顶，该轻空穴的有效质量变得比第1半导体层的空穴的有效质量小。因此，又在具有空穴迁移的p型沟道的场效应晶体管中，由于空穴的有效质量变小，空穴的迁移率提高，从而晶体管的动作速度也提高。
并且，由于轻空穴带的能级变得比第1半导体层的价带顶的能级高，所以在此结构中借助第1半导体层和第2半导体层之间的异质势垒能将轻空穴限定在第2半导体层内。
再者，由于不需要形成厚的第2半导体层，因此通过把厚度调整为临界膜厚以下等作法，也能容易地形成几乎没有位错的晶体层。此外，如上所述，不需要为得到弛豫的厚缓冲层，所以能谋求增大生产产量。因而，可低价获取作为特性强且可靠性高的场效应晶体管而发挥功能的半导体装置在上述场效应晶体管为n沟道型时，上述半导体装置的第2半导体层就成为电子迁移的n沟道。
在上述半导体装置中，最好是通过利用上述n沟道型场效应晶体管的第2半导体层和第1半导体层之间的异质势垒，限定电子。
由此，借助异质势垒能得到电子限定效率高的场效应晶体管。
上述半导体装置还可包括，在上述第1半导体层中靠近上述第2半导体层的位置上所形成的包含高浓度n型杂质的高浓度掺杂层。
这样一来，由于供给载流子的高浓度掺杂层和为载流子积累层的沟道在空间上相互分离开来，因此在沟道中移动的载流子不受离化杂质散射作用便能高速地进行移动。
上述第2半导体层成为量子阱更为理想。
由此，在成为沟道区域的第2半导体层中被激发了的载流子被积累在此量子阱内，所以，即使载流子浓度变高，其也不会跨越异质势垒，从而能稳定地移动。
上述半导体装置还包括由硅形成的第3半导体层，在上述第2半导体层的正上方且上述栅极电极的下方位置形成该第3半导体层，从而给上述第2半导体层施加拉伸应变。利用在第2半导体层和第3半导体层的界面所形成的势能凹槽把电子限定在上述第2半导体层内。
因此，不是在栅极绝缘膜的正下方，而是在由硅形成的第3半导体层的正下方存在电子迁移的沟道了。从而，在沟道中迁移的空穴几乎不会由于在栅极绝缘膜和第3半导体层的界面上所存在的界面能级和界面的凹凸而散乱，因此能达到比一般的MOS晶体管高的动作速度。
又在此情况下，理想的是还包括在上述第3半导体层中靠近上述第2半导体层的位置上所形成的包含高浓度n型杂质的高浓度掺杂层。
上述半导体装置还包括由硅形成的第3半导体层，在上述第2半导体层的正上方且上述栅极电极的下方位置形成该第3半导体层，从而给上述第2半导体层施加拉伸应变。
利用在第1半导体层和第2半导体层之间以及在第2半导体层和第3半导体层之间分别形成的两个异质势垒来把电子限定在上述第2半导体层内。
因此，又在第2半导体层和第3半导体层之间形成了异质势垒。并且，能以极高的效率将电子限定在被第1半导体层和第2半导体层之间所形成的异质势垒和在第2半导体层和第3半导体层之间所形成的异质势垒夹起来的第2半导体层内。
在上述场效应晶体管为p沟道型时，上述半导体装置的第2半导体层就变成空穴迁移的p沟道。
在此情况下，理想为通过利用上述p沟道型场效应晶体管的第2半导体层和第1半导体层之间的异质势垒，限定空穴。
由此，利用异质势垒能得到空穴限定效率高的场效应晶体管。
上述半导体装置还可包括在上述第1半导体层中靠近上述第2半导体层的位置上所形成的包含高浓度p型杂质的高浓度掺杂层。
这样一来，由于供给载流子的高浓度掺杂层和为载流子积累层的沟道在空间上相互分离开来，因此在沟道中移动的载流子不受离化杂质散射作用便能高速地进行移动。
此外，与n沟道型场效应晶体管的情况同样，上述第2半导体层成为量子阱更为理想。
并且，在p沟道型场效应晶体管中，也能采用以下的结构：即，还包括在上述第2半导体层的正上方且上述栅极电极的下方位置形成的，从而给上述第2半导体层施加拉伸应变的第3半导体层；利用在第2半导体层和第3半导体层的界面所形成的势能凹槽把空穴限定在上述第2半导体层内。
又在此情况下，理想的是还包括在上述第3半导体层中靠近上述第2半导体层的位置上所形成的包含高浓度p型杂质的高浓度掺杂层。
此外，在p沟道型场效应晶体管中，也能采用以下的结构：即，还包括被形成在上述第2半导体层的正上方且上述栅极电极的下方位置，从而给上述第2半导体层施加拉伸应变的第3半导体层。利用在第1半导体层和第2半导体层之间以及在第2半导体层和第3半导体层之间分别形成的两个异质势垒来把空穴限定在上述第2半导体层内。
因此，通过上述作用，能得到空穴限定效率极高的场效应晶体管。
在上述半导体装置中，最好是还包括在上述栅极电极的正下方所形成的栅极绝缘膜。
在上述半导体装置中，上述第2半导体层的理想厚度小于由上述碳的摩尔比而规定的产生位错的临界膜厚。
由此，能把第2半导体层构成为无位错且结晶性极好的晶体，所以能防止由高密度位错的存在所引起的场效应晶体管的电特性的恶化。
还有，在上述半导体装置的第2半导体层中加入锗也可。
这样，由于在第2半导体层中既包含锗又包含原子半径比硅小的碳，因此通过调节碳和锗的摩尔比，能容易地使第2半导体层的晶格常数小于第1半导体层的晶格常数。从而，即使在第1半导体层和第2半导体层之间不形成厚缓冲层，也能实现第2半导体层受第1半导体层的拉伸而应变的结构。结果，能得到上述的作用及效果，与此同时，还能得到以下的作用及效果。
尤其，因为包含碳及锗并受到拉伸而应变的第2半导体层的LH带的能级和第1半导体层的价带顶的能级之差比上述第1半导体装置中的含碳并受拉伸而应变的第2半导体层的LH带和第1半导体层的价带顶的能级差大，所以可期待提高空穴限定效果。又，通过改变锗和碳的摩尔比，便能适当地调节适合不同种类的半导体装置的价带顶异质势垒的大小和导带底异质势垒的大小。
在上述半导体装置中，上述场效应晶体管是上述第2半导体层为n沟道的n沟道型场效应晶体管；上述半导体装置还备有p沟道型场效应晶体管，其包括：在上述衬底上所形成的由硅形成的第4半导体层；在上述第4半导体层上形成的、从上述第4半导体层接受拉伸而应变的由Si1-x-yGexCy构成的第5半导体层，x和y的数值关系是0＜x＜8.2y；以及在上述第5半导体层上所形成的栅极电极，在上述栅极电极的正下方所形成的栅极绝缘膜；上述第5半导体层能起p沟道区域的作用，上述半导体装置作为相补型器件而起作用。
由此构成，能利用共同的沉积膜来构成具有空穴迁移率高的p沟道的p沟道型场效应晶体管及具有电子迁移率高的n沟道的n沟道型场效应晶体管。这样，能确实避免如在以往的半导体装置中所存在的不良情形，即，由于必须沉积形成只能作为空穴迁移率高的p沟道起作用的沟道区域和只能作为电子迁移率高的n沟道起作用的沟道区域，因此二者之中必有一方沟道区域远离栅极电极，而得不到充分的场效应这一不良现象。
在上述作为相补型器件起作用的半导体装置中，理想状态为上述n沟道型场效应晶体管的第2半导体层和上述p沟道型场效应晶体管的第5半导体层所含的碳的摩尔比彼此相等。
由此，能在同一道生长工序中形成n沟道型场效应晶体管的第2硅层和p沟道型场效应晶体管的第5硅层，通过简化此制造工序来进一步降低制造成本。
又在上述起到互补型器件作用的半导体装置中，理想的是在上述栅极电极的正下方还形成有栅极绝缘膜，并且，理想的是上述第5硅层的厚度小于由上述碳的摩尔比而决定的到产生位错为止的临界膜厚。
还有，在上述起到互补型器件作用的半导体装置的上述第2和第5硅层中也可加入锗。
这样，通过改变锗和碳的摩尔比，根据半导体装置种类等的不同，能适当地调节在价带顶的异质势垒的大小和在导带底的异质势垒的大小，因此不管是n沟道型还是p沟道型，能以共同的结构形成载流子的限定效率均高的沟道。
此时，理想为上述第2及第5硅层所含的锗的摩尔比彼此相等。
这样一来，能在同一道生长工序中形成n沟道型场效应晶体管的第2硅层和p沟道型场效应晶体管的第5硅层，通过简化制造工艺过程，能进一步降低制造成本。
下面对附图进行简单的说明。
图1是表示本发明中在第1硅层(Si层)上形成含碳(或碳及锗)并受到拉伸而应变的第2硅层(Si1-yCy层或Si1-x-yGexCy层)这一基本结构的剖面图。
图2是表示第1～第3实施例所涉及的沉积前的Si层和Si1-yCy层的晶格状态的晶格结构图、表示沉积后Si1-yCy层受到拉伸而应变这一状态的晶格结构图、以及由Si层和Si1-yCy层构成的异质结结构的能带图。
图3是第1实施例所涉及的以含碳并受到拉伸而应变的第2硅层为n沟道的n-MOSFET的结构剖面图。
图4是在第1实施例中给n-MOSFET的栅极电极施加正电压时的能带图、在第1硅层中形成高浓度掺杂层时的能带图、以及在第3硅层中形成高浓度掺杂层时的能带图。
图5是在第1硅层上形成含碳并受到拉伸而应变的第2硅层时，不产生位错的第2硅层的膜厚随碳的摩尔比的不同而变化的关系图。
图6是第2实施例所涉及的将含碳并受到拉伸而应变的第2硅层作为p沟道的p-MOSFET的结构剖面图。
图7是给在第2实施例中的p-MOSFET的栅极电极施加负电压时的能带图、在第1硅层中形成高浓度掺杂层时的能带图、以及在第3硅层中形成高浓度掺杂层时的能带图。
图8是第3实施例所涉及的由含碳并受到拉伸应变的第2硅层分别作为n沟道及p沟道的n-MOSFET及p-MOSFET而构成的CMOSFET的结构剖面图。
图9是表示第4～第6实施例所涉及的沉积前的Si层和Si1-x-yGexCy层的晶格状态的晶格结构图、表示沉积后Si1-x-yGexCy层受到拉伸应变这一状态的晶格结构图、以及由Si层和Si1-x-yGexCy层构成的异质结结构的能带图。
图10是第4实施例所涉及的将含碳和锗并受到拉伸应变的第2硅层(Si1-x-yGexCy层)作为n沟道的n-MOSFET的结构剖面图。
图11是在第4实施例中给n-MOSFET的栅极电极施加正电压时的能带图、在第1硅层中形成高浓度掺杂层时的能带图、以及在第3硅层中形成高浓度掺杂层时的能带图。
图12是在第1硅层上形成含碳和锗并受到拉伸而应变的第2硅层时，不产生位错的第2硅层的膜厚随碳/锗比的不同而变化的关系图。
图13是第5实施例所涉及的将含碳和锗并受到拉伸而应变的第2硅层(Si1-x-yGexCy层)作为p沟道的p-MOSFET的结构剖面图。
图14是在第5实施例中给p-MOSFET的栅极电极施加负电压时的能带图、在第1硅层中形成高浓度掺杂层时的能带图、以及在第3硅层中形成高浓度掺杂层时的能带图。
图15是第6实施例所涉及的由含碳并受到拉伸应变的第2硅层分别作为n沟道及p沟道的n-MOSFET及p-MOSFET而构成的CMOSFET的结构剖面图。
图16是以往的异质结结构之一，即是表示在硅衬底上形成SiGe缓冲层、晶格弛豫后的Si1-xGex层以及受到拉伸而应变的硅层的结构的剖面图。
图17是表示以往例所涉及的沉积前的Si1-xGex层和Si层的晶格状态的晶格结构图、表示在沉积后Si层受到拉伸而应变的状态的晶格结构图、以及由Si1-xGex层和Si层构成的异质结结构的能带图。
下面，参照附图说明本发明的各实施例。
(第1实施例)
图1是为了说明本发明的基本特征而画出的第1硅层(Si层)和含碳(或碳及锗)的第2硅层(Si1-yCy层或Si1-x-yGexCy层)的层叠结构的剖面图。
图2(a)～(c)分别是第1～第3实施例共用的将不含碳的第1硅层(Si层)和含碳的第2硅层(Si1-yCy层)沉积之前的晶格结构图、表示沉积后Si1-yCy层受到拉伸而应变这一状态的晶格结构图、以及沉积后由Si层和Si1-yCy层构成的异质结结构的能带图。
首先，如图2(a)所示，由于碳原子的半径比硅小，所以含碳的硅层即Si1-yCy层的晶格常数比Si层的晶格常数小。因此，如图2(b)所示，若在Si层上沉积Si1-yCy层时，Si1-yCy层就被Si层拉伸而发生应变。尤其是在Si1-yCy层的膜厚小于就要产生位错的临界膜厚时，Si1-yCy层发生大拉伸应变。由Si层和Si1-yCy层构成的异质结结构的能带图则如图2(c)所示。
就是说，在Si1-yCy层的导带中6重的简并被分解，从而分离为2重和4重的简并导带(Δ(2)和Δ(4))。此时，Si1-yCy层的导带底则由简并为2重的能带Δ(2)构成，能带Δ(2)的电子的有效质量比Si层的电子的有效质量小。并且，由于简并为2重的能带Δ(2)的能级比Si层的导带底的能级低，所以借助第2硅层(Si1-yCy层)和第1硅层(Si层)之间形成的异质势垒，便能将电子限定在第2硅层内了。
另一方面，在价带中简并也同样地被分解，即分裂为轻空穴(LH)和重空穴(HH)的能带。此时，Si1-yCy层的价带顶由有效质量小的轻空穴能带构成，此轻空穴的有效质量比Si层的空穴小。此外，轻空穴能带的能级比Si的价带的能级高，所以借助第2硅层(Si1-yCy层)和第1硅层(Si层)之间形成的异质势垒，便能把空穴限定在第2硅层内了。
图3是本发明的第1实施例所涉及的含碳硅层起沟道区域作用的n-MOSFET的结构剖面图。
如该图所示，在p型硅衬底10上通过UHV-CVD法(超高真空化学气相淀积法)依次沉积第1硅层12(Si层)、含碳的第2硅层13(Si1-yCy层)和不含碳的第3硅层14。上述含碳的第2硅层13起着有电子迁移的沟道区域的作用。
图5是表示在不含碳的单晶硅层上形成的含碳硅层中，不产生位错时的临界膜厚Tc随碳的摩尔比之大小而变化的特性图。由于理想状态是第2硅层13的厚度在不发生由应变所引起的位错的那一临界膜厚Tc以下，因此在本实施例中，设第2硅层13的碳含量为2％，其膜厚为10nm。
又在第3硅层14上形成有由第3硅层14的热氧化而形成的硅氧化膜构成的栅极绝缘膜15，并在其上形成有栅极电极16。在栅极电极16两侧形成有由n+层构成的源极区17和漏极区18，又在其上面分别形成有源极电极19和漏极电极20。
图4(a)～(c)示出在启动图3所示的n-MOSFET时，即给栅极电极16施加正电压时的第1硅层12、第2硅层13、第3硅层14、栅极绝缘膜15以及栅极电极16的能带结构。图4(a)中的实线部分是简化能带结构后而得到的，但实际的导带底形状则如该图中的虚线部分所示。图4(b)示出在第1硅层12中形成高浓度掺杂层时的能带结构，图4(c)示出在第3硅层14中形成高浓度掺杂层时的能带结构。被加在栅极电极16上的电场而激发了的电子主要被限定在含碳并受到拉伸而应变的为沟道区域的第2硅层13内，在与图4(a)～(c)的纸面方向垂直的方向(沟道方向)上进行运动。就是说，在本实施例中，借助第1硅层12和第2硅层13之间所形成的异质势垒和第2硅层13和第3硅层14之间所形成的异质势垒，电子被限定在第2硅层13内。而且，如上所述，由于在此方向上迁移的电子的有效质量小，结果电子迁移率提高，从而晶体管的动作速度提高。此外，在为沟道区域的第2硅层13中，简并导带被解开而分离为能带Δ(2)和Δ(4)，因此在各能带中的势阱相互间的散射可被抑制，从而能期待迁移率的进一步提高。
并且，在本实施例中，由于采用了以带隙大的第1、第3硅层12、14将沟道区域的第2硅层13夹起来的量子阱结构，因此受激电子被关在此量子阱内，即使电子浓度升高也不会越过异质势垒，故能稳定地进行运动。这样，不使用GaAs等的化合物半导体，而使用廉价的材料也能获得具有量子阱结构的高功能n-MOSFET。
另外，在本实施例中，对有电子运动的为沟道区域的第2硅层13形成在第3硅层14下方的埋入沟道型MOSFET进行了说明，但采用无第3硅层14，即直接在为沟道区域的第2硅层13上通过沉积形成栅极绝缘膜15或者通过热氧化处理形成栅极绝缘膜15的表面沟道型MOSFET也可。其理由是，此时借助第1硅层12和第2硅层13之间所形成的异质势垒和栅极绝缘膜15，电子可被限定在第2硅层13内。并且，在上述的表面沟道型MOSFET中载流子的限定效率也比一般的MOSFET高，简并分解后的处于能带Δ(2)的电子的有效质量小。因而，能充分发挥动作速度的提高效果。
此外，如图4(a)中的虚线所示，在第1硅层12和第2硅层13之间形成可积累电子的能级的凹槽，在第3硅层14和第2硅层13之间也形成可积累电子的能级的凹槽。
在此，通过在靠近第1硅层12一侧的异质势垒的区域形成包含高浓度的载流子用杂质的高浓度掺杂层，上述两个能级凹槽中的任一方便可用作载流子积累层，能制备所谓的HEMT(高电子迁移率晶体管)(参照图4(b))。此时，由于供给载流子的高浓度掺杂层和为载流子积累层的沟道在空间上相互分离开来，因此在沟道中移动的载流子不遭受离化杂质散射作用便能高速地进行移动。
但是，在图4(b)所示的能带状态中，上述两个凹槽中哪一方为载流子积累层，就要看加在栅极电极16上的电压大小。给栅极电极16施加大电压时，第2硅层13和第3硅层14之间的能级凹槽则成为载流子积累层，给栅极电极16施加小电压时，第1硅层12和第2硅层13之间的能级凹槽则成为载流子积累层。又，加在栅极电极16上的电压为中间值时，两个能级凹槽都会成为载流子积累层。
并且，在靠近第3硅层14一侧的异质势垒的区域形成包含高浓度的载流子用杂质的高浓度掺杂层时，则构成第2硅层13和第3硅层14之间的能级凹槽成为载流子积累层的HEMT(参照图4(c))。此时，由于与上述同样的理由，能提高载流子的移动速度。
在此，把高浓度掺杂层形成在第3硅层14中时(如图4(c)所示)，根据各硅层12～14和高浓度掺杂层的杂质浓度及厚度、加在栅极电极16上的电压状态等使用条件的不同，也有高浓度掺杂层本身成为沟道的担忧。因此，根据场效应晶体管的各部分的结构和使用条件的不同，便可选择应该在第1硅层12和第3硅层14的哪一方形成高浓度掺杂层。
另外，不把第3硅层14和第2硅层13之间的能级的凹槽(如图4(a)中的虚线部分所示)用作载流子积累层，而把它用作沟道也可。此时，有电子运动的沟道不是存在于栅极绝缘膜15的正下方，而是存在于第3硅层14的正下方。
在普通MOS晶体管中，由于在栅极绝缘膜的正下方存在沟道区域，所以受与栅极绝缘膜接触的硅层表面的凹凸和界面能级等影响，在沟道内运动的电子向四周散射，因此其运动速度慢。与此相对，在本实施例的结构中，第2硅层13和第3硅层14之间几乎不存在界面能级，并且由于第2、第3硅层13、14一般由外延生长而连续形成，所以在第2硅层13上凹凸也少。从而，在沟道内运动的电子的运动速度提高。
这样，能实现比一般的MOS晶体管高的动作速度。
(第2实施例)
图6是示出将本实施例所涉及的含碳硅层用作沟道区域的p-MOSFET的结构剖面图。
如该图所示，在n型硅衬底10上通过UHV-CVD法依次沉积第1硅层22、含碳的第2硅层23和不含碳的第3硅层24。上述含碳的第2硅层23起着有空穴移动的沟道区域的作用。另外，又在本实施例中，理想状态是第2硅层23的厚度在不发生由应变所引起的位错的那一临界膜厚Tc以下，所以在本实施例中，设第2硅层23的碳含量为2％，其膜厚为10nm。
又在第3硅层24上形成有由第3硅层24的热氧化而形成的硅氧化膜构成的栅极绝缘膜25，并在其上形成有栅极电极26。在栅极电极26两侧形成有由p+层构成的源极区27和漏极区28，又在其上面分别形成有源极电极29和漏极电极30。
在此，如上述第1实施例的图1和图2(a)～(c)所示，含碳的第2硅层23的晶格常数比不含碳的第1硅层22的晶格常数小，因此第2硅层23被拉伸而成为发生应变的状态。由于此应变，如图2(c)所示，第2硅层23的价带被分离为轻空穴(LH)带和重空穴(HH)带。此时，含碳的第2硅层23的价带顶则由有效质量小的轻空穴带构成，而且，此轻空穴的有效质量变得比第1硅层22的空穴的有效质量小。因此，若将具有这种能带结构的第2硅层23作为沟道区域来构成p-MOSFET，借助于空穴的有效质量变小，空穴迁移率提高，从而晶体管的动作速度提高。此外，如上所述，由于LH带的能级比第1硅层22的价带顶的能级高，所以在第2硅层23一侧可形成为关入有效质量小的空穴的异质势垒。
图7(a)～(c)示出在启动图6所示的p-MOSFET时，即给栅极电极26施加负电压时的第1硅层22、第2硅层23、第3硅层24、栅极绝缘膜25以及栅极电极26的能带结构。图7(a)中的实线部分是简化能带结构后而得到的，但实际的价带顶形状则如该图中的虚线部分所示。图7(b)示出在第1硅层22中形成高浓度掺杂层时的能带结构，图7(c)示出在第3硅层24中形成高浓度掺杂层时的能带结构。被加在栅极电极26上的电场而激发了的空穴主要被限定在含碳并受到拉伸而应变的为沟道区域的第2硅层23内，在与图7(a)～(c)的纸面方向垂直的方向(沟道方向)上进行运动。就是说，在本实施例中，借助第1硅层22和第2硅层23之间所形成的异质势垒和第2硅层23和第3硅层24之间所形成的异质势垒，空穴被限定在第2硅层23内。而且，如上所述，由于含碳并受到拉伸而应变的第2硅层23的价带顶由有效质量小的LH带构成，所以空穴迁移率提高，晶体管的动作速度也提高。
并且，在本实施例中，由于采用了以带隙大的第1、第3硅层22、24将沟道区域的第2硅层23夹起来的量子阱结构，因此受激空穴被关在此量子阱内，即使空穴浓度升高也不会越过异质势垒，故能稳定地进行运动。这样，不使用GaAs等的化合物半导体，而使用低价的材料也能获得具有量子阱结构的高功能p-MOSFET。
另外，在本实施例中，对有空穴移动的为沟道区域的第2硅层23形成在第3硅层24下方的埋入沟道型MOSFET进行了说明，但采用不形成第3硅层24，即直接在为沟道区域的第2硅层23上通过沉积形成栅极绝缘膜25或者通过热氧化处理形成栅极绝缘膜25的表面沟道型MOSFET也可。其理由是，此时借助第1硅层22和第2硅层23之间所形成的异质势垒和栅极绝缘膜25，空穴可被限定在第2硅层23内。并且，在上述的表面沟道型MOSFET中载流子的限定效率比一般的MOSFET高，处于简并分解后的能带中的轻空穴的有效质量小。因而，能发挥动作速度的提高效果。
此外，如图7(a)中的虚线所示，在第1硅层22和第2硅层23之间形成可积累空穴的能级的凹槽，在第3硅层24和第2硅层23之间也形成可积累空穴的能级的凹槽。
在此，通过在靠近第1硅层22一侧的异质势垒的区域形成包含高浓度的载流子用杂质的高浓度掺杂层，上述两个能级凹槽中的任一方便可用作载流子积累层，能制备所谓的HEMT(参照图7(b))。此时，由于供给载流子的高浓度掺杂层和为载流子积累层的沟道在空间上相互分离开来，因此在沟道中移动的载流子不遭受离化杂质散射作用便能高速地进行移动。
但是，在图7(b)所示的能带状态中，上述两个凹槽中哪一方为载流子积累层，就要看加在栅极电极26上的电压大小。给栅极电极26施加大电压时，第2硅层23和第3硅层24之间的能级凹槽则成为载流子积累层，给栅极电极26施加小电压时，第1硅层22和第2硅层23之间的能级凹槽则成为载流子积累层。又，加在栅极电极26上的电压为中间值时，两个能级凹槽都会成为载流子积累层。
并且，在靠近第3硅层24一侧的异质势垒的区域形成包含高浓度的载流子用杂质的高浓度掺杂层时，则构成第2硅层23和第3硅层24之间的能级凹槽成为载流子积累层的HEMT(参照图7(c))。此时，由于与上述同样的理由，能提高载流子的移动速度。
在此，把高浓度掺杂层形成在第3硅层24中时(如图7(c)所示)，根据各硅层22～24和高浓度掺杂层的杂质浓度及厚度、加在栅极电极26上的电压状态等使用条件的不同，也有高浓度掺杂层本身成为沟道的担忧。因此，根据场效应晶体管的各部分的结构和使用条件的不同，便可选择应该在第1硅层22和第3硅层24的哪一方形成高浓度掺杂层。
另外，不把第3硅层24和第2硅层23之间的能级的凹槽(如图7(a)中的虚线部分所示)用作载流子积累层，而把它用作沟道也可。此时，有空穴移动的沟道不是存在于栅极绝缘膜25的正下方，而是存在于第3硅层24的正下方。
在普通MOS晶体管中，由于在栅极绝缘膜的正下方存在沟道区域，所以受与栅极绝缘膜接触的硅层表面的凹凸和界面能级等影响，在沟道内运动的空穴向四周散射，因此其运动速度慢。与此相对，在本实施例的结构中，第2硅层23和第3硅层24之间几乎不存在界面能级，并且由于第2、第3硅层23、24一般由外延生长而连续形成，所以在第2硅层23上凹凸也少。从而，在沟道内运动的空穴的运动速度提高。
这样，能实现比一般的MOS晶体管高的动作速度。
(第3实施例)
图8是示出本实施例所涉及的具有将含碳硅层分别用作各沟道区域的n-MOSFET和p-MOSFET的CMOSFET的结构剖面图。
本实施例的CMOSFET的基本结构是在硅衬底10上中间隔着SiO2隔离槽，左右形成第1实施例中所说明的n-MOSFET和第2实施例中所说明的p-MOSFET。如该图所示，在n-MOSFET下面形成p阱11，在p-MOSFET下面形成n阱21。
在n-MOSFET中，在p阱11上通过UHV-CVD法依次沉积第1硅层12、含碳的第2硅层13以及不含碳的第3硅层14。上述含碳的第2硅层13起着有电子迁移的n沟道的作用。为避免由应变所引起的位错产生，理想的是设第2硅层13的厚度为临界膜厚Tc以下，因此在本实施例中，设第2硅层13的碳含量为2％，其膜厚为10nm。又在第3硅层14上形成有由第3硅层14的热氧化而形成的硅氧化膜构成的栅极绝缘膜，并在其上形成有栅极电极16。在栅极电极16两侧形成有由n+层构成的源极区17和漏极区18，又在其上面分别形成有源极电极19和漏极电极20。
另一方面，在p-MOSFET中，在n阱21上通过UHV-CVD法依次沉积第1硅层22、含碳的第2硅层23和不含碳的第3硅层24。上述含碳的第2硅层23起着有空穴移动的p沟道的作用。在p-MOSFET中也设第2硅层23的碳含量为2％，其膜厚为10nm。又在第3硅层24上形成有由第3硅层24的热氧化而形成的硅氧化膜构成的栅极绝缘膜，并在其上形成有栅极电极26。在栅极电极26两侧形成有由p+层构成的源极区27和漏极区28，又在其上面分别形成有源极电极29和漏极电极30。
在本实施例中，在n-MOSFET和p-MOSFET中，有载流子运动的各沟道区域都由含碳并受到拉伸而应变的第2硅层13、23构成。
如在上述第1和第2实施例所说明过的那样，含碳并受到拉伸而应变的第2硅层13、23的导带底的能级比不含碳的第1硅层12、22低，与此相反，价带顶的能级比第1硅层12、22高，这样在导带和价带两者中形成为将载流子关入第2硅层13、23的能量势垒。从而，在第2硅层13、23中会形成能关入电子及空穴的沟道区域。
以前，在采用以SiGe/Si为主成分的异质结结构的CMOSFET(参照日本特开昭61-282278号公报)中，通过单一的构造不能形成为把电子及空穴限定在沟道区域内的异质势垒。因此，非得采用以不同的构造分别构成为n沟道的晶体层和为p沟道的晶体层，并把此两层叠层起来的结构不可。可是，在这种结构中，晶体生长过程很复杂，且有导致生产产量降低的可能性。此外，由于在n沟道和p沟道两者当中，形成在下面一方则远离栅极绝缘膜，因此即使施加栅极电压，也有不能给沟道区域施加足够的电场的可能性。并且，不可缺少为进行晶格弛豫的厚缓冲层，如上所述，则内藏着可靠性差、生产产量小的问题。
与此相对，在本实施例中，在Si层上所形成的受到拉伸而应变的Si1-yCy层的导带和价带双方中形成了为把载流子限定在Si1-yCy层内的异质势垒。借助于此构成能把Si1-yCy层用作n沟道和p沟道。即，在第2硅层13、23中构成电子和空穴分别在其内进行高速移动的n沟道和p沟道。结果，由于在n-MOSFET和p-MOSFET两者中能把为沟道区域的第2硅层13、23形成在靠近栅极绝缘膜的位置上，所以能把由加在栅极电极16、26上的电压而产生的电场确实地输送到沟道区域中。并且，由于不需要象上述以往的技术那样的为进行晶格弛豫的厚缓冲层，所以制造工程中的晶体生长工程可被简化，从而能提高可靠性和生产产量。
(第4实施例)
在第4～第6实施例中，本发明的基本异质结结构与图1中所示的结构相同，但前提是其结构为在由Si层构成的第1硅层上沉积形成由Si1-x-yGexCy层构成的第2硅层。
图9(a)～(c)分别是第4～第6实施例共用的将不含碳的第1硅层(Si层)和含碳及锗的第2硅层(Si1-x-yGexCy层)沉积之前的晶格结构图、表示沉积后Si1-x-yGexCy层受到拉伸而应变这一状态的晶格结构图、以及沉积后由Si层和Si1-x-yGexCy层构成的异质结结构的能带图。
首先，如图9(a)所示，在锗的摩尔比x和碳的摩尔比y之间的关系为x＜8.2y时，含碳及锗的第2硅层(Si1-x-yGexCy层)的晶格常数比第1硅层(Si层)小。因此，如图9(b)所示，若在Si层上沉积Si1-x-yGexCy层时，Si1-x-yGexCy层就被Si层拉伸而发生应变。尤其，在以临界膜厚Tc以下的厚度生长Si1-x-yGexCy层时，它就处于受到大的拉伸应变的状态。由于此应变，Si1-x-yGexCy层的导带简并被分解，从而如图9(c)所示，Δ(2)则成为导带底。其结果，在与第1硅层52的界面附近产生了导带的不连续。
就是说，在Si1-x-yGexCy层的导带中6重的简并被分解，从而分离为2重和4重的简并带(Δ(2)和Δ(4))。此时，Si1-x-yGexCy层的导带底则由简并为2重的能带Δ(2)构成，能带Δ(2)的电子的有效质量比Si层的电子的有效质量小。并且，由于简并为2重的能带Δ(2)的能级比Si层的导带底的能级低，所以借助第2硅层(Si1-x-yGexCy层)和第1硅层(Si层)之间形成的异质势垒，便能将电子限定在第2硅层内了。
另一方面，在Si1-x-yGexCy层的价带中也同样发生简并分解，即分离为轻空穴(LH)和重空穴(HH)的能带。此时，Si1-x-yGexCy层的价带顶由有效质量小的轻空穴能带构成，此轻空穴的有效质量比Si层的空穴小。并且，轻空穴能带的能级比Si的价带的能级高，所以借助第2硅层(Si1-x-yGexCy层)和第1硅层(Si层)之间形成的异质势垒，便能将空穴限定在第2硅层内了。
若采用本实施例，如在文献(K.Brunner，W.Winter，K.Eberl，N.Y.Jin-Phillipp，F.Phillipp，“Fabrication and band alignment ofpseudomorphic Si1-yCy，Si1-x-yGexCy and coupled Si1-yCy/Si1-x-yGexCy quantum well structures on Si substrates，”Journal of CrystalGrowth 175/176(1997)451-458)中记载的那样，能使异质势垒比上述采用不含Ge的第2硅层(Si1-yCy)时的大。例如，在设C浓度为6％的情况下，含Ge 28％和完全不含Ge时在导带底和价带顶上所产生的异质势垒的大小如下表所示：
  导带底的异质势垒   价带顶的异质势垒
Si0.94C0.06/Si     280meV     90meV
(Si0.7Ge0.3)0.94C0.06/Si     145meV     125meV
从该表能看到，在加入Ge时，在导带底异质势垒变小，而在价带顶异质势垒变大。就是说，与受到拉伸而应变的Si1-yCy相比，受到拉伸而应变的Si1-x-yGexCy能使价带顶的异质势垒更大。因此，不是由Si1-yCy而是由受到拉伸应变的Si1-x-yGexCy构成第2硅层时，空穴的限定效率提高，并成为能适应高速动作的器件。
此外，通过改变Si1-x-yGexCy中的摩尔比x、y，能把导带底的异质势垒和价带顶的异质势垒的大小比调节为所希望的值。
图10是表示将本实施例所涉及的含碳和锗并受到拉伸而应变的硅层用作沟道区域的n-MOSFET的结构剖面图。
如该图所示，在p型硅衬底50上通过UHV-CVD法依次沉积不含碳等的第1硅层52、含碳和锗并受到拉伸而应变的第2硅层53以及不含碳等的第3硅层54。上述含碳和锗的第2硅层53起着有电子移动的沟道区域的作用。
在此，将说明含碳和锗的第2硅层53的临界膜厚。图12是表示在第2硅层53中的碳/锗比与在Si1-x-yGexCy层中不发生位错的临界膜厚Tc的变化关系的特性图。如图12所示，在不含碳的单晶硅层上所形成的含碳和锗且用分子式Si1-x-yGexCy来表示的第2硅层53中，锗的摩尔比x和碳的摩尔比y之间的关系为x＜8.2y。在该第2硅层53的厚度为临界膜厚Tc以下时，它就处于受到拉伸应变且几乎不产生位错的状态。在本实施例中，为了避免位错产生，设第2硅层53中的锗的摩尔比为20％、碳的摩尔比为4％，并设其膜厚为临界膜厚Tc以下的10nm。
又在第3硅层54上形成有由第3硅层54的热氧化而形成的硅氧化膜构成的栅极绝缘膜55，并在其上形成有栅极电极56。在栅极电极56两侧形成有由n+层构成的源极区57和漏极区58，又在其上面分别形成有源极电极59和漏极电极60。在含碳和锗并受到拉伸应变的作为沟道区域的第2硅层53中进行运动的电子是被施加给栅极电极56的电压控制的。
图11(a)～(c)示出在启动图10所示的n-MOSFET时，即给栅极电极56施加正电压时的第1硅层52、第2硅层53、第3硅层54、栅极绝缘膜55以及栅极电极56的能带结构。图11(a)中的实线部分是简化能带结构后而得到的，但实际的导带底形状则如该图中的虚线部分所示。图11(b)示出在第1硅层52中形成高浓度掺杂层时的能带结构，图11(c)示出在第3硅层54中形成高浓度掺杂层时的能带结构。被加在栅极电极56上的电场而激发了的电子主要被限定在含碳和锗并受到拉伸而应变的作为沟道区域的第2硅层53内，在与图11(a)～(c)的纸面方向垂直的方向(沟道方向)上进行运动。就是说，在本实施例中，借助第1硅层52和第2硅层53之间所形成的异质势垒和第2硅层53和第3硅层54之间所形成的异质势垒，电子被限定在第2硅层53内。而且，如上所述，由于在此方向上迁移的电子的有效质量小，结果电子迁移率提高，从而晶体管的动作速度提高。此外，在为沟道区域的第2硅层53中简并导带被解开而分离为能带Δ(2)和Δ(4)，因此在各能带中的势阱相互间的散射可被抑制，从而能期待迁移率的进一步提高。
并且，在本实施例中，由于采用了以带隙大的第1、第3硅层52、54将沟道区域的第2硅层53夹起来的量子阱结构，因此受激电子被关在此量子阱内，即使电子浓度升高也不会越过异质势垒，故能稳定地进行运动。这样，不使用GaAs等的化合物半导体，而使用廉价的材料也能获得具有量子阱结构的高功能n-MOSFET。
如上所述，通过由含碳和锗并受到拉伸应变的第2硅层53构成n-MOSFET的沟道区域，能提高n-MOSFET的速度。
另外，在本实施例中，对有电子移动的为沟道区域的第2硅层53形成在第3硅层54下方的埋入沟道型MOSFET进行了说明，但采用无第3硅层54，即直接在为沟道区域的第2硅层53上通过沉积形成栅极绝缘膜55或者通过热氧化处理形成栅极绝缘膜55的表面沟道型MOSFET也可。其理由是，此时借助第1硅层52和第2硅层53之间所形成的异质势垒和栅极绝缘膜55，电子可被限定在第2硅层53内。并且，在表面沟道型MOSFET中载流子的限定效率也比一般的MOSFET高，简并分解后的处于能带Δ(2)的电子的有效质量小。因而，能发挥动作速度的提高效果。
此外，如图11(a)中的虚线所示，在第1硅层52和第2硅层53之间形成可积累电子的能级的凹槽，在第3硅层54和第2硅层53之间也形成可积累电子的能级的凹槽。
在此，通过在靠近第1硅层52一侧的异质势垒的区域形成包含高浓度的载流子用杂质的高浓度掺杂层，上述两个能级凹槽中的任一方便可用作载流子积累层，能制备所谓的HEMT(参照图11(b))。此时，由于供给载流子的高浓度掺杂层和为载流子积累层的沟道在空间上相互分离开来，因此在沟道中移动的载流子不遭受离化杂质散射作用便能高速地进行移动。
但是，在图11(b)所示的能带状态中，上述两个凹槽中哪一方为载流子积累层，就要看加在栅极电极56上的电压大小。给栅极电极56施加大电压时，第2硅层53和第3硅层54之间的能级凹槽则成为载流子积累层，给栅极电极56施加小电压时，第1硅层52和第2硅层53之间的能级凹槽则成为载流子积累层。又，加在栅极电极56上的电压为中间值时，两个能级凹槽都会成为载流子积累层。
并且，在靠近第3硅层54一侧的异质势垒的区域形成包含高浓度的载流子用杂质的高浓度掺杂层时，则构成第2硅层53和第3硅层54之间的能级凹槽成为载流子积累层的HEMT(参照图11(c))。此时，由于与上述同样的理由，能提高载流子的移动速度。
在此，把高浓度掺杂层形成在第3硅层54中时(如图11(c)所示)，根据各硅层52～54和高浓度掺杂层的杂质浓度及厚度、加在栅极电极56上的电压状态等使用条件的不同，也有高浓度掺杂层本身成为沟道的担忧。因此，根据场效应晶体管的各部分的结构和使用条件的不同，便可选择应该在第1硅层52和第3硅层54的哪一方形成高浓度掺杂层。
另外，不把第3硅层54和第2硅层53之间的能级的凹槽(如图11(a)中的虚线部分所示)用作载流子积累层，而把它用作沟道也可。此时，有电子移动的沟道不是存在于栅极绝缘膜55的正下方，而是存在于第3硅层54的正下方。从而，如上述第1实施例中说明过的那样，能实现比一般的MOS晶体管高的动作速度。
(第5实施例)
图13是示出将本实施例所涉及的含碳和锗并受到拉伸应变的硅层用作沟道区域的p-MOSFET的结构剖面图。
如该图所示，在n型硅衬底50上通过UHV-CVD法依次沉积不含碳等的第1硅层62、含碳和锗并受到拉伸应变的第2硅层63和不含碳等的第3硅层64。上述含碳和锗的第2硅层63起着有空穴移动的沟道区域的作用。
如上所述，在锗的摩尔比x和碳的摩尔比y之间的关系为x＜8.2y时，在不含碳的Si层上所形成的含碳和锗且用分子式Si1-x-yGexCy来表示的第2硅层63就受到拉伸而应变。此外，为了避免由应变所引起的位错产生，理想的是设该第2硅层63的厚度为临界膜厚Tc以下。因此，在本实施例中，设第2硅层63的锗的相对含量为20％、碳的相对含量为4％，并设其膜厚为10nm。
又在第3硅层64上形成有由第3硅层64的热氧化而形成的硅氧化膜构成的栅极绝缘膜65，并在其上形成有栅极电极66。在栅极电极66两侧形成有由p+层构成的源极区67和漏极区68，又在其上面分别形成有源极电极69和漏极电极70。在含碳和锗并受到拉伸应变的作为沟道区域的第2硅层63中进行运动的空穴是被加在栅极电极66上的电压控制的。
如上所述，在锗的摩尔比x和碳的摩尔比y之间的关系为x＜8.2y并膜厚为临界膜厚Tc以下的区域中，含碳和锗的第2硅层63就受到拉伸应变且几乎不产生位错。
另一方面，在Si1-x-yGexCy的价带中也同样发生简并分解，即分离为轻空穴(LH)和重空穴(HH)的能带。此时，Si1-x-yGexCy的价带顶则由有效质量小的轻空穴能带构成，此轻空穴的有效质量比第1硅层62的空穴的有效质量小。尤其，通过对图9(c)和图2(c)进行比较能得知，与含碳并受到拉伸应变的硅层(Si1-yCy层)的LH带和不含碳的硅层的价带顶的能级差相比，含碳和锗并受到拉伸应变的硅层(Si1-x-yGexCy层)的LH带和不包含这些的硅层的价带顶的能级差大。从而，与将含碳并受到拉伸应变的硅层(Si1-yCy层)用作p沟道的场合相比，在将含碳和锗并受到拉伸应变的硅层(Si1-x-yGexCy层)用作p沟道时，能形成更大的异质势垒，因此，能期待空穴限定效率的提高。
图14(a)～(c)示出在启动图13所示的p-MOSFET时，即给栅极电极66施加负电压时的第1硅层62、第2硅层63、第3硅层64、栅极绝缘膜65以及栅极电极66的能带结构。图14(a)中的实线部分是简化能带结构后而得到的，但实际的价带顶形状则如该图中的虚线部分所示。图14(b)示出在第1硅层62中形成高浓度掺杂层时的能带结构，图14(c)示出在第3硅层64中形成高浓度掺杂层时的能带结构。被加在栅极电极66上的电场而激发了的空穴主要被限定在含碳和锗并受到拉伸应变的为沟道区域的第2硅层63内，在与图14(a)～(c)的纸面方向垂直的方向(沟道方向)上进行运动。就是说，在本实施例中，借助第1硅层62和第2硅层63之间所形成的异质势垒和第2硅层63和第3硅层64之间所形成的异质势垒，空穴被限定在第2硅层63内。而且，由于第2硅层63的价带顶由有效质量小的LH带构成，所以在此方向上移动的空穴的有效质量小。结果，空穴迁移率提高，晶体管的动作速度也提高。
并且，在本实施例中，由于采用了以带隙大的第1、第3硅层62、64将沟道区域的第2硅层63夹起来的量子阱结构，因此受激空穴被关在此量子阱内，即使空穴浓度升高也不会越过异质势垒，故能稳定地进行运动。这样，不使用GaAs等的化合物半导体，而使用低价的材料也能获得具有量子阱结构的高功能p-MOSFET。
如上所述，通过由含碳和锗并受到拉伸应变的第2硅层63构成p-MOSFET的沟道区域，能提高p-MOSFET的速度。
另外，在本实施例中，对有空穴移动的为沟道区域的第2硅层63形成在第3硅层64下方的埋入沟道型MOSFET进行了说明，但采用无第3硅层64，即直接在为沟道区域的第2硅层63上通过沉积形成栅极绝缘膜65或者通过热氧化处理形成栅极绝缘膜65的表面沟道型MOSFET也可。其理由是，此时借助第1硅层62和第2硅层63之间所形成的异质势垒和栅极绝缘膜65，空穴可被限定在第2硅层63内。并且，在上述的表面沟道型MOSFET中，载流子的限定效率也比一般的MOSFET高，处于简并分解后的能带中的轻空穴的有效质量小。因而，能发挥动作速度的提高效果。
此外，如图14(a)中的虚线所示，在第1硅层62和第2硅层63之间形成可积累空穴的能级的凹槽，在第3硅层64和第2硅层63之间也形成可积累空穴的能级的凹槽。
在此，通过在靠近第1硅层62一侧的异质势垒的区域形成包含高浓度的载流子用杂质的高浓度掺杂层，上述两个能级凹槽中的任一方便可用作载流子积累层，能制备所谓的HEMT(参照图14(b))。此时，由于供给载流子的高浓度掺杂层和为载流子积累层的沟道在空间上相互分离开来，因此在沟道中移动的载流子不遭受离化杂质散射作用便能高速地进行移动。
但是，在图14(b)所示的能带状态中，上述两个凹槽中哪一方为载流子积累层，就要看加在栅极电极66上的电压大小。给栅极电极66施加大电压时，第2硅层63和第3硅层64之间的能级凹槽则成为载流子积累层，给栅极电极66施加小电压时，第1硅层62和第2硅层63之间的能级凹槽则成为载流子积累层。又，加在栅极电极66上的电压为中间值时，两个能级凹槽都会成为载流子积累层。
并且，在靠近第3硅层64一侧的异质势垒的区域形成包含高浓度的载流子用杂质的高浓度掺杂层时，则构成第2硅层63和第3硅层64之间的能级凹槽成为载流子积累层的HEMT(参照图14(c))。此时，由于与上述同样的理由，能提高载流子的移动速度。
在此，把高浓度掺杂层形成在第3硅层64中时(如图14(c)所示)，根据各硅层62～64和高浓度掺杂层的杂质浓度及厚度、加在栅极电极66上的电压状态等使用条件的不同，也有高浓度掺杂层本身成为沟道的担忧。因此，根据场效应晶体管的各部分的结构和使用条件的不同，便可选择应该在第1硅层62和第3硅层64的哪一方形成高浓度掺杂层。
另外，不把第3硅层64和第2硅层63之间的能级的凹槽(如图14(a)中的虚线部分所示)用作载流子积累层，而把它用作沟道也可。此时，有空穴移动的沟道不是存在于栅极绝缘膜65的正下方，而是存在于第3硅层64的正下方。从而，如上述第2实施例中说明过的那样，能实现比一般的MOS晶体管高的动作速度。
(第6实施例)
图15是示出本实施例所涉及的将含碳和锗的硅层分别用作各沟道区域的CMOSFET的结构剖面图。
本实施例的CMOSFET的基本结构是在硅衬底50上中间隔着SiO2隔离槽，左右形成第4实施例中所说明的n-MOSFET和第5实施例中所说明的p-MOSFET。并且，在n-MOSFET下面形成p阱51，在p-MOSFET下面形成n阱61。
在n-MOSFET中，在p阱51上通过UHV-CVD法依次沉积第1硅层52、由Si1-x-yGexCy构成的含碳和锗的第2硅层53以及不包含碳和锗的第3硅层54。上述含碳和锗的第2硅层53起着有电子迁移的沟道区域的作用。第2硅层53受到拉伸应变，且为避免由此应变所引起的位错产生，理想的是设其厚度为临界膜厚Tc以下，因此在本实施例中，设第2硅层53中的锗的相对含量为20％、碳的相对含量为4％、其膜厚为10nm。又在第3硅层54上形成有由第3硅层54的热氧化而形成的硅氧化膜构成的栅极绝缘膜，并在其上形成有栅极电极56。在栅极电极56两侧形成有由n+层构成的源极区57和漏极区58，又在其上面分别形成有源极电极59和漏极电极60。
另一方面，在p-MOSFET中，在n阱61上通过UHV-CVD法依次沉积第4硅层62、由Si1-x-yGexCy构成的含碳和锗的第5硅层63以及不包含碳和锗的第6硅层64。上述含碳和锗的第5硅层63起着有空穴移动的沟道区域的作用。在p-MOSFET中也设第5硅层63的锗的相对含量为20％、碳的相对含量为4％、其膜厚为10nm。就是说，虽然n-MOSFET的第2硅层53和p-MOSFET的第5硅层63的导电型彼此相反，但其组成彼此相同。又在第6硅层64上形成有由第6硅层64的热氧化而形成的硅氧化膜构成的栅极绝缘膜，并在其上形成有栅极电极66。在栅极电极66两侧形成有由p+层构成的源极区67和漏极区68，又在其上面分别形成有源极电极69和漏极电极70。另外，n-MOSFET的第1硅层52和p-MOSFET的第4硅层62具有彼此相同的组成，n-MOSFET的第3硅层54和p-MOSFET的第6硅层64具有彼此相同的组成。
在本实施例中，在n-MOSFET和p-MOSFET中，有载流子运动的各沟道区域都是由含碳和锗并受到拉伸而应变的第2、第5硅层53、63构成的。
如在上述第4和第5实施例所说明过的那样，含碳和锗并受到拉伸而应变的第2、第5硅层53、63的导带底的能级比不含碳等的第1、第4硅层52、62低，与此相反，价带顶的能级比第1、第4硅层52、62高，这样在导带和价带两者中形成为将载流子关入第2、第5硅层53、63的异质势垒。从而，在第2硅层13、23中会形成能关入电子及空穴的沟道区域。
以前，在采用以SiGe/Si为主成分的异质结结构的CMOSFET(参照日本特开昭61-282278号公报)中，通过单一的构造不能形成为把电子和空穴限定在沟道区域内的异质势垒。因此，非得采用以不同的构造分别形成n沟道区域和p沟道区域，并把它们叠层起来的结构不可。可是，在这种结构中，晶体生长过程很复杂，且有导致生产产量降低的可能性。此外，由于在n沟道区域和p沟道区域两者当中，形成在下面一方则远离栅极绝缘膜，因此即使施加栅极电压，也有不能给沟道区域施加足够的电场的可能性。并且，为了进行晶格弛豫，就不可缺少厚缓冲层，如上所述，该以往的结构内藏着可靠性差、生产产量小的问题。
然而，在本实施例中，在Si层上所形成的受到拉伸而应变的Si1-x-yGexCy层的导带和价带双方中形成了为把载流子限定在Si1-x-yGexCy层内的异质势垒。借助于此构成能把Si1-x-yGexCy层用作n沟道和p沟道。即，能在第2、第5硅层53、63中构成电子和空穴分别在其内进行高速移动的n沟道和p沟道。结果，由于在n-MOSFET和p-MOSFET两者中能把为沟道区域的第2、第5硅层53、63形成在靠近栅极绝缘膜的位置上，所以能把由加在栅极电极56、66上的电压而产生的电场确实地传送到沟道区域中。并且，由于不需要象上述以往的技术那样的为进行晶格弛豫的厚缓冲层，所以制造工程中的晶体生长工程可被简化，从而能提高可靠性和生产产量。
加上，与含碳并受到拉伸应变的硅层(Si1-yCy层)的LH带和不含碳的硅层的价带顶的能级差相比，含碳和锗并受到拉伸应变的硅层(Si1-x-yGexCy层)的LH带和不包含这些的硅层的价带顶的能级差大。从而，与上述第3实施例中的CMOSFET中的p-MOSFET相比，在本实施例的CMOSFET中的p-MOSFET中能形成更大的异质势垒，因此，能期待空穴关入效率的提高。
尤其，如上所述，通过改变碳和锗的相对含量比，能把在导带底所形成的异质势垒和在价带顶所形成的异质势垒的高低比调节为所希望的值。因此，即使由共同层形成图15所示的n-MOSFET的第2硅层53和p-MOSFET的第5硅层63，仍能以极高的效率把电子和空穴双方关起来。这是因为n-MOSFET按图11所示的能带状态进行工作，p-MOSFET则按图14所示的能带状态进行工作的缘故。
(其他实施例)
在上述各实施例中，假设了在第1和第3硅层中不包含载流子用杂质以外的其他杂质，但本发明不限定于这些实施例，在第1、第3硅层中稍微含有碳和锗等也可。总的来说，只要是第2硅层被第1硅层拉伸而发生应变的结构，就能得到本发明的作用及效果。
此外，在上述各实施例中，对把本发明应用于MOSFET的场合进行了说明，但将本发明的具有异质势垒的结构应用于具有肖特基型栅极结构的场效应晶体管也可。
综上所述，本发明的半导体装置所采用的构成是：在半导体装置内的场效应晶体管中层叠形成了第1硅层和含碳并由上述第1硅层受到拉伸应变的第2硅层，从而使上述第2硅层作为场效应晶体管的沟道区域发挥功能。因此，借助于受到拉伸而应变的第2硅层的导带或价带中所产生的能带分离，能得到利用有效质量小的电子或空穴的高速动作型的n型或p型场效应晶体管。同时，通过采用几乎没有膜厚降低所引起的位错发生的第2硅层，能提高整个装置的特性，并且由于不再需要为进行晶格弛豫的厚缓冲层，能减少制造成本。
此外，借助于在异质结附近的第2硅层的导带和价带双方中形成了为把载流子限定在第2硅层内的异质势垒，能提供在n-MOSFET和p-MOSFET双方中能发挥高场效应所带来的良好特性的CMOSFET。
并且，由于含碳和锗并受到拉伸应变的硅层的LH带的能级上升幅度比含碳并受到拉伸应变的硅层的LH带的能级上升幅度大，所以通过在第2硅层中加入碳和锗，在p-MOSFET中能进一步有效地把空穴关闭起来。

Claims (18)

1.一种在衬底上有场效应晶体管的半导体装置，其特征在于：
上述场效应晶体管包括：
在上述衬底上所形成的由硅构成的第1半导体层；
在上述第1半导体层上形成的、从上述第1半导体层接受拉伸而应变的由Si1-x-yGexCy构成的第2半导体层，x和y的数值关系是0＜x＜8.2y；
在上述第2半导体层上所形成的栅极电极；
在上述栅极电极的正下方所形成的栅极绝缘膜；
上述第2半导体层作为上述场效应晶体管的沟道区域而起作用。
2.根据权利要求1所述的半导体装置，其特征在于：
上述场效应晶体管是n沟道型场效应晶体管，上述第2半导体层便是电子移动的n沟道。
3.根据权利要求2所述的半导体装置，其特征在于：
借助上述n沟道型场效应晶体管的第1半导体层和第2半导体层之间的异质势垒，限定电子。
4.根据权利要求2所述的半导体装置，其特征在于：
在上述第1半导体层中靠近上述第2半导体层的位置上还形成包含高浓度n型杂质的高浓度掺杂层。
5.根据权利要求3所述的半导体装置，其特征在于：
上述第2半导体层是量子阱。
6.根据权利要求2至5任一项权利要求所述的半导体装置，其特征在于还包括：
在上述第2半导体层的正上方且上述栅极电极的下方位置形成的，并给上述第2半导体层施加拉伸应变的由硅构成的第3半导体层，
借助在第2半导体层和第3半导体层的界面所形成的势能凹槽，将电子限定在上述第2半导体层内。
7.根据权利要求6所述的半导体装置，其特征在于：
在上述第3半导体层中靠近上述第2半导体层的位置上还形成包含高浓度n型杂质的高浓度掺杂层。
8.根据权利要求2至5任一项权利要求所述的半导体装置，其特征在于还包括：
在上述第2半导体层的正上方且上述栅极电极的下方位置形成的，并给上述第2半导体层施加拉伸应变的由硅构成的第3半导体层；
借助在第1半导体层和第2半导体层之间以及在第2半导体层和第3半导体层之间分别形成的两个异质势垒将电子限定在上述第2半导体层内。
9.根据权利要求1所述的半导体装置，其特征在于：
上述场效应晶体管是p沟道型场效应晶体管，上述第2半导体层便是空穴移动的p沟道。
10.根据权利要求9所述的半导体装置，其特征在于：
借助上述p沟道型场效应晶体管的第1半导体层和第2半导体层之间的异质势垒，限定空穴。
11.根据权利要求10所述的半导体装置，其特征在于：
在上述第1半导体层中靠近上述第2半导体层的位置上还形成有包含高浓度p型杂质的高浓度掺杂层。
12.根据权利要求10所述的半导体装置，其特征在于：
上述第2半导体层是量子阱。
13.根据权利要求9至12任一项权利要求所述的半导体装置，其特征在于还包括：
在上述第2半导体层的正上方且上述栅极电极的下方位置形成的，并给上述第2半导体层施加拉伸应变的由硅构成的第3半导体层；
借助在第2半导体层和第3半导体层的界面所形成的势能凹槽，将空穴限定在上述第2半导体层内。
14.根据权利要求13所述的半导体装置，其特征在于：
在上述第3半导体层中靠近上述第2半导体层的位置上还形成包含高浓度p型杂质的高浓度掺杂层。
15.根据权利要求9至12任一项权利要求所述的半导体装置，其特征在于还包括：
在上述第2半导体层的正上方且上述栅极电极的下方位置形成的，并给上述第2半导体层施加拉伸应变的由硅构成的第3半导体层；
借助在第1半导体层和第2半导体层之间以及在第2半导体层和第3半导体层之间分别形成的两个异质势垒将空穴限定在上述第2半导体层内。
16.根据权利要求1所述的半导体装置，其特征在于：
上述场效应晶体管是上述第2半导体层为n沟道的n沟道型场效应晶体管；
上述半导体装置还备有p沟道型场效应晶体管，其包括：
在上述衬底上所形成的由硅构成的第4半导体层；
在上述第4半导体层上形成的、从上述第4半导体层接受拉伸而应变的由Si1-x-yGexCy构成的第5半导体层，x和y的数值关系是0＜x＜8.2y；
以及在上述第5半导体层上所形成的栅极电极，
在上述栅极电极的正下方所形成的栅极绝缘膜；
上述第5半导体层能起p沟道区域的作用，上述半导体装置作为相补型器件而起作用。
17.根据权利要求16所述的半导体装置，其特征在于：
上述n沟道型场效应晶体管的第2半导体层和上述p沟道型场效应晶体管的第5半导体层所含的碳的摩尔比彼此相等。
18.根据权利要求16至17任一项权利要求所述的半导体装置，其特征在于：
上述第5半导体层的厚度小于由上述碳的摩尔比而决定的到产生位错为止的临界膜厚。
CNB981231136A 1997-12-03 1998-12-03 半导体装置 Expired - Fee Related CN1153300C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33272697 1997-12-03
JP332726/1997 1997-12-03
JP332726/97 1997-12-03

Publications (2)

Publication Number Publication Date
CN1218994A CN1218994A (zh) 1999-06-09
CN1153300C true CN1153300C (zh) 2004-06-09

Family

ID=18258187

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981231136A Expired - Fee Related CN1153300C (zh) 1997-12-03 1998-12-03 半导体装置

Country Status (6)

Country Link
US (1) US6472685B2 (zh)
EP (1) EP0921575A3 (zh)
JP (1) JP3443343B2 (zh)
KR (1) KR100347623B1 (zh)
CN (1) CN1153300C (zh)
TW (1) TW408474B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959959B (zh) * 2005-10-31 2010-04-21 中芯国际集成电路制造(上海)有限公司 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
CN1959957B (zh) * 2005-10-31 2010-05-05 中芯国际集成电路制造(上海)有限公司 使用应变硅用于晶体管的集成设计方法和结构

Families Citing this family (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592981B2 (ja) * 1999-01-14 2004-11-24 松下電器産業株式会社 半導体装置及びその製造方法
JP4216415B2 (ja) * 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
EP1102327B1 (en) * 1999-11-15 2007-10-03 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
DE10025264A1 (de) 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
EP1253648A1 (en) * 2000-10-19 2002-10-30 Matsushita Electric Industrial Co., Ltd. P-channel field-effect transistor
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
JP4511092B2 (ja) * 2000-12-11 2010-07-28 セイコーエプソン株式会社 半導体素子の製造方法
WO2002052652A1 (fr) 2000-12-26 2002-07-04 Matsushita Electric Industrial Co., Ltd. Composant a semi-conducteur et son procede de fabrication
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP3678661B2 (ja) * 2001-03-08 2005-08-03 シャープ株式会社 半導体装置
TWI264818B (en) * 2001-04-03 2006-10-21 Matsushita Electric Ind Co Ltd Semiconductor device and its production method
CN1255878C (zh) * 2001-04-12 2006-05-10 松下电器产业株式会社 半导体装置及其制造方法
EP1265294A3 (en) 2001-06-07 2004-04-07 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor
CN1395316A (zh) * 2001-07-04 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
WO2003028110A1 (fr) * 2001-09-14 2003-04-03 Matsushita Electric Industrial Co., Ltd. Semi-conducteur
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
CN1620728A (zh) 2002-01-21 2005-05-25 松下电器产业株式会社 半导体装置
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
KR20030069407A (ko) * 2002-02-20 2003-08-27 한국전자통신연구원 이종접합 구조를 갖는 반도체 소자의 시모스 트랜지스터제조 방법
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US6818938B1 (en) 2002-12-10 2004-11-16 National Semiconductor Corporation MOS transistor and method of forming the transistor with a channel region in a layer of composite material
US7098095B1 (en) 2002-12-10 2006-08-29 National Semiconductor Corporation Method of forming a MOS transistor with a layer of silicon germanium carbon
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US20060220118A1 (en) * 2003-06-26 2006-10-05 Rj Mears, Llc Semiconductor device including a dopant blocking superlattice
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US7659539B2 (en) 2003-06-26 2010-02-09 Mears Technologies, Inc. Semiconductor device including a floating gate memory cell with a superlattice channel
US20060231857A1 (en) * 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
US20040262594A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Semiconductor structures having improved conductivity effective mass and methods for fabricating same
US7045377B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US7202494B2 (en) * 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
US7535041B2 (en) * 2003-06-26 2009-05-19 Mears Technologies, Inc. Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20050282330A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers
US20060289049A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20040266116A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Methods of fabricating semiconductor structures having improved conductivity effective mass
US7045813B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Semiconductor device including a superlattice with regions defining a semiconductor junction
US7227174B2 (en) * 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US6833294B1 (en) 2003-06-26 2004-12-21 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US20070063186A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
AU2004300982B2 (en) * 2003-06-26 2007-10-25 Mears Technologies, Inc. Semiconductor device including MOSFET having band-engineered superlattice
US6830964B1 (en) * 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US7586116B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7514328B2 (en) * 2003-06-26 2009-04-07 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween
US7446002B2 (en) * 2003-06-26 2008-11-04 Mears Technologies, Inc. Method for making a semiconductor device comprising a superlattice dielectric interface layer
US7531829B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US7586165B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Microelectromechanical systems (MEMS) device including a superlattice
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US7531850B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a memory cell with a negative differential resistance (NDR) device
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US7491587B2 (en) * 2003-06-26 2009-02-17 Mears Technologies, Inc. Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer
US20060243964A1 (en) * 2003-06-26 2006-11-02 Rj Mears, Llc Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US20060267130A1 (en) * 2003-06-26 2006-11-30 Rj Mears, Llc Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween
US20050279991A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Semiconductor device including a superlattice having at least one group of substantially undoped layers
US7229902B2 (en) * 2003-06-26 2007-06-12 Rj Mears, Llc Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
US7238985B2 (en) * 2003-08-13 2007-07-03 International Rectifier Corporation Trench type mosgated device with strained layer on trench sidewall
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
SG152949A1 (en) * 2003-08-26 2009-06-29 Taiwan Semiconductor Mfg Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
CN101359598B (zh) * 2003-09-04 2010-06-09 台湾积体电路制造股份有限公司 应变沟道半导体结构的制造方法
US7037770B2 (en) * 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US7183593B2 (en) * 2003-12-05 2007-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructure resistor and method of forming the same
SG151102A1 (en) * 2003-12-18 2009-04-30 Taiwan Semiconductor Mfg Strained channel complementary field-effect transistors and methods of manufacture
US7223679B2 (en) * 2003-12-24 2007-05-29 Intel Corporation Transistor gate electrode having conductor material layer
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7002224B2 (en) * 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US7094671B2 (en) * 2004-03-22 2006-08-22 Infineon Technologies Ag Transistor with shallow germanium implantation region in channel
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices
US7288448B2 (en) * 2004-08-24 2007-10-30 Orlowski Marius K Method and apparatus for mobility enhancement in a semiconductor device
US20060234455A1 (en) * 2005-04-19 2006-10-19 Chien-Hao Chen Structures and methods for forming a locally strained transistor
US7687841B2 (en) * 2005-08-02 2010-03-30 Micron Technology, Inc. Scalable high performance carbon nanotube field effect transistor
CN100442476C (zh) * 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于cmos技术的应变感应迁移率增强纳米器件及工艺
WO2007067589A2 (en) * 2005-12-05 2007-06-14 Massachusetts Institute Of Technology Insulated gate devices and method of making same
TWI316294B (en) * 2005-12-22 2009-10-21 Mears Technologies Inc Method for making an electronic device including a selectively polable superlattice
US7517702B2 (en) * 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US8900980B2 (en) 2006-01-20 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free SiGe source/drain formation by epitaxy-free process
US7700447B2 (en) * 2006-02-21 2010-04-20 Mears Technologies, Inc. Method for making a semiconductor device comprising a lattice matching layer
US7691698B2 (en) * 2006-02-21 2010-04-06 International Business Machines Corporation Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain
US7560326B2 (en) 2006-05-05 2009-07-14 International Business Machines Corporation Silicon/silcion germaninum/silicon body device with embedded carbon dopant
US7279758B1 (en) * 2006-05-24 2007-10-09 International Business Machines Corporation N-channel MOSFETs comprising dual stressors, and methods for forming the same
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
US7781827B2 (en) 2007-01-24 2010-08-24 Mears Technologies, Inc. Semiconductor device with a vertical MOSFET including a superlattice and related methods
US7928425B2 (en) * 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US20080179636A1 (en) * 2007-01-27 2008-07-31 International Business Machines Corporation N-fets with tensilely strained semiconductor channels, and method for fabricating same using buried pseudomorphic layers
US7863066B2 (en) * 2007-02-16 2011-01-04 Mears Technologies, Inc. Method for making a multiple-wavelength opto-electronic device including a superlattice
US7880161B2 (en) * 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US7928426B2 (en) 2007-03-27 2011-04-19 Intel Corporation Forming a non-planar transistor having a quantum well channel
US7812339B2 (en) * 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures
US7812370B2 (en) * 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
JP5156419B2 (ja) * 2008-02-05 2013-03-06 日本電信電話株式会社 半導体素子
CN101960573A (zh) * 2008-03-04 2011-01-26 HVVi半导体股份有限公司 硅锗碳半导体结构
US7834345B2 (en) * 2008-09-05 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistors with superlattice channels
US8587075B2 (en) * 2008-11-18 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with metal source
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8816391B2 (en) 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
US8471340B2 (en) 2009-11-30 2013-06-25 International Business Machines Corporation Silicon-on-insulator (SOI) structure configured for reduced harmonics and method of forming the structure
US8698244B2 (en) * 2009-11-30 2014-04-15 International Business Machines Corporation Silicon-on-insulator (SOI) structure configured for reduced harmonics, design structure and method
US20110215376A1 (en) * 2010-03-08 2011-09-08 International Business Machines Corporation Pre-gate, source/drain strain layer formation
CN102870245B (zh) * 2010-05-07 2015-07-29 独立行政法人科学技术振兴机构 功能设备的制造方法、场效应晶体管和薄膜晶体管
US8816326B2 (en) 2011-11-01 2014-08-26 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and manufacturing method thereof
CN103094338B (zh) * 2011-11-01 2015-09-09 中国科学院微电子研究所 半导体器件及其制造方法
EP2701198A3 (en) 2012-08-24 2017-06-28 Imec Device with strained layer for quantum well confinement and method for manufacturing thereof
EP2741337B1 (en) 2012-12-07 2018-04-11 IMEC vzw Semiconductor heterostructure field effect transistor and method for making thereof
CN106104805B (zh) 2013-11-22 2020-06-16 阿托梅拉公司 包括超晶格穿通停止层堆叠的垂直半导体装置和相关方法
CN105900241B (zh) 2013-11-22 2020-07-24 阿托梅拉公司 包括超晶格耗尽层堆叠的半导体装置和相关方法
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
US9406799B2 (en) * 2014-10-21 2016-08-02 Globalfoundries Inc. High mobility PMOS and NMOS devices having Si—Ge quantum wells
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
US9941359B2 (en) 2015-05-15 2018-04-10 Atomera Incorporated Semiconductor devices with superlattice and punch-through stop (PTS) layers at different depths and related methods
US9721790B2 (en) 2015-06-02 2017-08-01 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
WO2017197108A1 (en) 2016-05-11 2017-11-16 Atomera Incorporated Dram architecture to reduce row activation circuitry power and peripheral leakage and related methods
US10170604B2 (en) 2016-08-08 2019-01-01 Atomera Incorporated Method for making a semiconductor device including a resonant tunneling diode with electron mean free path control layers
US10191105B2 (en) 2016-08-17 2019-01-29 Atomera Incorporated Method for making a semiconductor device including threshold voltage measurement circuitry
CN110832641B (zh) 2017-05-16 2023-05-30 阿托梅拉公司 包括作为吸收层的超晶格的半导体装置和方法
CN110998843B (zh) 2017-06-13 2023-11-03 阿托梅拉公司 具有含超晶格的凹陷的沟道阵列晶体管（rcat）的半导体器件及相关方法
US10109479B1 (en) 2017-07-31 2018-10-23 Atomera Incorporated Method of making a semiconductor device with a buried insulating layer formed by annealing a superlattice
EP3669401B1 (en) 2017-08-18 2023-08-02 Atomera Incorporated Manufacturing method for a semiconductor device including the removal of non-monocrystalline stringer adjacent a superlattice-sti interface
US10304881B1 (en) 2017-12-15 2019-05-28 Atomera Incorporated CMOS image sensor with buried superlattice layer to reduce crosstalk
US10361243B2 (en) 2017-12-15 2019-07-23 Atomera Incorporated Method for making CMOS image sensor including superlattice to enhance infrared light absorption
US10355151B2 (en) 2017-12-15 2019-07-16 Atomera Incorporated CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10608043B2 (en) 2017-12-15 2020-03-31 Atomera Incorporation Method for making CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
EP3724919B1 (en) 2017-12-15 2021-12-01 Atomera Incorporated Cmos image sensor including stacked semiconductor chips and readout circuitry including a superlattice and related methods
US10608027B2 (en) 2017-12-15 2020-03-31 Atomera Incorporated Method for making CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice
US10276625B1 (en) 2017-12-15 2019-04-30 Atomera Incorporated CMOS image sensor including superlattice to enhance infrared light absorption
US10396223B2 (en) 2017-12-15 2019-08-27 Atomera Incorporated Method for making CMOS image sensor with buried superlattice layer to reduce crosstalk
US10461118B2 (en) 2017-12-15 2019-10-29 Atomera Incorporated Method for making CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10367028B2 (en) 2017-12-15 2019-07-30 Atomera Incorporated CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice
US10529768B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated Method for making CMOS image sensor including pixels with read circuitry having a superlattice
US10615209B2 (en) 2017-12-15 2020-04-07 Atomera Incorporated CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
US10529757B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated CMOS image sensor including pixels with read circuitry having a superlattice
US10879356B2 (en) 2018-03-08 2020-12-29 Atomera Incorporated Method for making a semiconductor device including enhanced contact structures having a superlattice
US10727049B2 (en) 2018-03-09 2020-07-28 Atomera Incorporated Method for making a semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
TWI693714B (zh) 2018-03-09 2020-05-11 美商安托梅拉公司 包含化合物半導體材料及雜質與點缺陷阻擋超晶格之半導體元件及方法
US10468245B2 (en) 2018-03-09 2019-11-05 Atomera Incorporated Semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
CN112074959B (zh) 2018-04-12 2024-08-13 阿托梅拉公司 用于制造包括超晶格的倒t形沟道场效应晶体管(itfet)的器件和方法
EP3776073A1 (en) 2018-04-12 2021-02-17 Atomera Incorporated Semiconductor device and method including vertically integrated optical and electronic devices and comprising a superlattice
TWI720587B (zh) 2018-08-30 2021-03-01 美商安托梅拉公司 用於製作具較低缺陷密度超晶格結構之方法及元件
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US20200135489A1 (en) 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein
US10580867B1 (en) 2018-11-16 2020-03-03 Atomera Incorporated FINFET including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance
US10840336B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Semiconductor device with metal-semiconductor contacts including oxygen insertion layer to constrain dopants and related methods
US10580866B1 (en) 2018-11-16 2020-03-03 Atomera Incorporated Semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
US10847618B2 (en) 2018-11-16 2020-11-24 Atomera Incorporated Semiconductor device including body contact dopant diffusion blocking superlattice having reduced contact resistance
US10840335B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Method for making semiconductor device including body contact dopant diffusion blocking superlattice to reduce contact resistance
US10854717B2 (en) 2018-11-16 2020-12-01 Atomera Incorporated Method for making a FINFET including source and drain dopant diffusion blocking superlattices to reduce contact resistance
US10593761B1 (en) 2018-11-16 2020-03-17 Atomera Incorporated Method for making a semiconductor device having reduced contact resistance
EP3871270A1 (en) 2018-11-16 2021-09-01 Atomera Incorporated Finfet including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance and associated methods
EP3871268A1 (en) 2018-11-16 2021-09-01 Atomera Incorporated Semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance and associated methods
US10818755B2 (en) 2018-11-16 2020-10-27 Atomera Incorporated Method for making semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
WO2020102284A1 (en) 2018-11-16 2020-05-22 Atomera Incorporated Semiconductor device and method including body contact dopant diffusion blocking superlattice having reduced contact resistance and related methods
US10840337B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Method for making a FINFET having reduced contact resistance
US11094818B2 (en) 2019-04-23 2021-08-17 Atomera Incorporated Method for making a semiconductor device including a superlattice and an asymmetric channel and related methods
US10937868B2 (en) 2019-07-17 2021-03-02 Atomera Incorporated Method for making semiconductor devices with hyper-abrupt junction region including spaced-apart superlattices
US10868120B1 (en) 2019-07-17 2020-12-15 Atomera Incorporated Method for making a varactor with hyper-abrupt junction region including a superlattice
US10879357B1 (en) 2019-07-17 2020-12-29 Atomera Incorporated Method for making a semiconductor device having a hyper-abrupt junction region including a superlattice
TWI772839B (zh) 2019-07-17 2022-08-01 美商安托梅拉公司 設有含分隔超晶格之突陡接面區之可變電容器及相關方法
US10825902B1 (en) 2019-07-17 2020-11-03 Atomera Incorporated Varactor with hyper-abrupt junction region including spaced-apart superlattices
US11183565B2 (en) 2019-07-17 2021-11-23 Atomera Incorporated Semiconductor devices including hyper-abrupt junction region including spaced-apart superlattices and related methods
US10840388B1 (en) 2019-07-17 2020-11-17 Atomera Incorporated Varactor with hyper-abrupt junction region including a superlattice
TWI747377B (zh) 2019-07-17 2021-11-21 美商安托梅拉公司 設有含超晶格之突陡接面區之半導體元件及相關方法
US10825901B1 (en) 2019-07-17 2020-11-03 Atomera Incorporated Semiconductor devices including hyper-abrupt junction region including a superlattice
TWI751609B (zh) 2019-07-17 2022-01-01 美商安托梅拉公司 設有含超晶格之突陡接面區之可變電容器及相關方法
US10937888B2 (en) 2019-07-17 2021-03-02 Atomera Incorporated Method for making a varactor with a hyper-abrupt junction region including spaced-apart superlattices
US11437487B2 (en) 2020-01-14 2022-09-06 Atomera Incorporated Bipolar junction transistors including emitter-base and base-collector superlattices
US11177351B2 (en) 2020-02-26 2021-11-16 Atomera Incorporated Semiconductor device including a superlattice with different non-semiconductor material monolayers
US11302823B2 (en) 2020-02-26 2022-04-12 Atomera Incorporated Method for making semiconductor device including a superlattice with different non-semiconductor material monolayers
TWI760113B (zh) 2020-02-26 2022-04-01 美商安托梅拉公司 包含具有不同非半導體材料單層的超晶格之半導體元件及其相關方法
US11075078B1 (en) 2020-03-06 2021-07-27 Atomera Incorporated Method for making a semiconductor device including a superlattice within a recessed etch
US11469302B2 (en) 2020-06-11 2022-10-11 Atomera Incorporated Semiconductor device including a superlattice and providing reduced gate leakage
US11569368B2 (en) 2020-06-11 2023-01-31 Atomera Incorporated Method for making semiconductor device including a superlattice and providing reduced gate leakage
TWI789780B (zh) 2020-06-11 2023-01-11 美商安托梅拉公司 包含超晶格且提供低閘極漏電之半導體元件及相關方法
CN115868004A (zh) 2020-07-02 2023-03-28 阿托梅拉公司 使用具有不同非半导体热稳定性的超晶格制造半导体器件的方法
US11837634B2 (en) * 2020-07-02 2023-12-05 Atomera Incorporated Semiconductor device including superlattice with oxygen and carbon monolayers
WO2022187462A1 (en) 2021-03-03 2022-09-09 Atomera Incorporated Radio frequency (rf) semiconductor devices including a ground plane layer having a superlattice and associated methods
US11810784B2 (en) 2021-04-21 2023-11-07 Atomera Incorporated Method for making semiconductor device including a superlattice and enriched silicon 28 epitaxial layer
TWI806553B (zh) 2021-04-21 2023-06-21 美商安托梅拉公司 包含超晶格及富集矽２８磊晶層之半導體元件及相關方法
US11923418B2 (en) 2021-04-21 2024-03-05 Atomera Incorporated Semiconductor device including a superlattice and enriched silicon 28 epitaxial layer
EP4331016A1 (en) 2021-05-18 2024-03-06 Atomera Incorporated Semiconductor device including a superlattice providing metal work function tuning and associated methods
US11728385B2 (en) 2021-05-26 2023-08-15 Atomera Incorporated Semiconductor device including superlattice with O18 enriched monolayers
US11682712B2 (en) 2021-05-26 2023-06-20 Atomera Incorporated Method for making semiconductor device including superlattice with O18 enriched monolayers
TWI812186B (zh) * 2021-05-26 2023-08-11 美商安托梅拉公司 包含具氧１８富集單層之超晶格之半導體元件及相關方法
US11721546B2 (en) 2021-10-28 2023-08-08 Atomera Incorporated Method for making semiconductor device with selective etching of superlattice to accumulate non-semiconductor atoms
US11631584B1 (en) 2021-10-28 2023-04-18 Atomera Incorporated Method for making semiconductor device with selective etching of superlattice to define etch stop layer
US20230411557A1 (en) 2022-06-21 2023-12-21 Atomera Incorporated Semiconductor devices with embedded quantum dots and related methods
WO2024044076A1 (en) 2022-08-23 2024-02-29 Atomera Incorporated Image sensor devices including a superlattice and related methods
US20240304493A1 (en) 2023-03-10 2024-09-12 Atomera Incorporated Method for making radio frequency silicon-on-insulator (rfsoi) structure including a superlattice
WO2024192097A1 (en) 2023-03-14 2024-09-19 Atomera Incorporated Method for making a radio frequency silicon-on-insulator (rfsoi) wafer including a superlattice
US20240321981A1 (en) 2023-03-24 2024-09-26 Atomera Incorporated Nanostructure transistors with source/drain trench contact liners

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569058B2 (ja) 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
JPH0982944A (ja) 1995-09-18 1997-03-28 Toshiba Corp 歪シリコン電界効果トランジスタ及びその製造方法
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959959B (zh) * 2005-10-31 2010-04-21 中芯国际集成电路制造(上海)有限公司 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
CN1959957B (zh) * 2005-10-31 2010-05-05 中芯国际集成电路制造(上海)有限公司 使用应变硅用于晶体管的集成设计方法和结构

Also Published As

Publication number Publication date
EP0921575A2 (en) 1999-06-09
KR100347623B1 (ko) 2003-01-24
CN1218994A (zh) 1999-06-09
US20020011628A1 (en) 2002-01-31
TW408474B (en) 2000-10-11
US6472685B2 (en) 2002-10-29
JPH11233771A (ja) 1999-08-27
EP0921575A3 (en) 1999-08-25
KR19990062755A (ko) 1999-07-26
JP3443343B2 (ja) 2003-09-02

Similar Documents

Publication Publication Date Title
CN1153300C (zh) 半导体装置
CN1210809C (zh) 半导体器件和半导体衬底
CN1265467C (zh) 半导体装置
CN1269224C (zh) 半导体装置
CN1184694C (zh) 半导体器件以及半导体器件的制造方法
US6936869B2 (en) Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
CN2760759Y (zh) 应变沟道半导体结构
CN1263133C (zh) 半导体装置
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1259692C (zh) 应变半导体覆绝缘层型基底的制造方法
EP3285302B1 (en) Layer structure for a group-iii-nitride normally-off transistor
CN1297011C (zh) 半导体装置及其制造方法
CN1372327A (zh) 半导体器件及其制备方法
CN1711625A (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
CN1841737A (zh) 半导体器件及其制造方法
CN1757120A (zh) 场效应晶体管
CN1599961A (zh) 半导体装置及其制造方法
CN1748320A (zh) 场效应晶体管
CN1828937A (zh) 单一金属闸极互补式金氧半导体元件
CN1799146A (zh) 半导体装置及其制造方法
CN1909243A (zh) 半导体装置及其制造方法
CN1286185C (zh) 垂直金属－氧化物－半导体晶体管
CN1155995C (zh) 叠层体、叠层体的制备方法及半导体元件
CN1725506A (zh) 应变沟道半导体结构及其制造方法
CN1255878C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee