CN1828937A - 单一金属闸极互补式金氧半导体元件 - Google Patents

单一金属闸极互补式金氧半导体元件 Download PDF

Info

Publication number
CN1828937A
CN1828937A CNA2006100027870A CN200610002787A CN1828937A CN 1828937 A CN1828937 A CN 1828937A CN A2006100027870 A CNA2006100027870 A CN A2006100027870A CN 200610002787 A CN200610002787 A CN 200610002787A CN 1828937 A CN1828937 A CN 1828937A
Authority
CN
China
Prior art keywords
semiconductor
oxide
gate
mos
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100027870A
Other languages
English (en)
Other versions
CN1828937B (zh
Inventor
王志豪
陈尚志
蔡庆威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1828937A publication Critical patent/CN1828937A/zh
Application granted granted Critical
Publication of CN1828937B publication Critical patent/CN1828937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明是有关于一种单一金属闸极互补式金氧半导体元件。依据本发明的一种半导体元件，包含在基板结构上形成p－型金氧半导体电晶体，p－型金氧半导体电晶体包含位于基板结构上的源极/汲极及其扩散区域、定义于源极与汲极之间的通道区域、覆盖于通道区域上的闸介电层及位于闸介电层上的闸极。相对于半导体基板而言，闸极是利用具有n－型功函数的材料形成，并处理闸极使闸极相对于半导体基板而言具有中能隙型或p－型功函数。本发明提供了一种利用单一金属来形成闸极的互补金氧半导体元件及其制造方法，适用于形成n－型金氧半导体电晶体及p－型金氧半导体电晶体。

Description

单一金属闸极互补式金氧半导体元件
技术领域
本发明涉及一种半导体元件，特别是涉及一种具有与n-型金氧半导体电晶体闸极相同金属闸极的p-型金氧半导体电晶体，以及此单一金属闸极互补型金氧半导体元件及其制造方法。
背景技术
由于互补型金氧半导体元件具有低耗电量的特性，因此在电子电路中的应用已经日趋广泛。互补型金氧半导体(complementarymetal-oxide-semiconductor；CMOS)元件包含一组成对的p-型金氧半导体电晶体(p-type MOS；PMOS)与n-型金氧半导体电晶体(n-typeMOS；NMOS)。一般来说，只有p-型或n-型金氧半导体电晶体其中之一会处于开启状态以导通电流。为了得到最佳的效能，例如，输出范围的整个振幅应该在电源供应电压、互补型金氧半导体元件上的p-型及n-型电晶体之间具有相当接近的临界电压(threshold voltage)。例如，某个小规模的集成电路，其p-型电晶体要求的临界电压为0.2伏特到0.4伏特，因而其n-型电晶体的临界电压亦应为0.2伏特到0.4伏特之间。
请参阅图1A所示，是绘示现有传统的金氧半导体电晶体100的结构示意图。金氧半导体电晶体100形成于基板102上，并包含源极104及汲极106，源极104及汲极106皆具有一扩散区域于基板102上，通道108则定义于源极104与汲极106之间。金氧半导体电晶体100亦包含形成于通道108上的闸介电层110及闸极112。闸介电层110可包含一绝缘材料，例如氧化硅或金属氧化物，闸极112可包含一导电材料，例如掺杂多晶硅或金属。
金氧半导体电晶体100的临界电压取决于一些因素，包括基板102的掺杂浓度、基板102的能带(band)结构、闸介电层110以及闸极112的属性。请参阅图1B到图1D所示，是绘示图1A所示的金氧半导体电晶体100的由A到A’的能带图，用以解释临界电压的决定方式。
图1B是绘示当闸极112、闸介电层110以及基板102彼此分开时的能阶，并以一平面方式来说明其能带结构。基板102掺杂了n-型杂质，而金氧半导体电晶体100则为一p-型金氧半导体电晶体。如图1B所示，能隙EGate与EF分别为闸极112与基板102的费米能级(Fermi level)，费米能级定义为电子为填满状态的机率为二分之一时的能阶。材料的功函数(workfunction)被定义为材料的原子中的一个电子由费米能阶转移至空乏能阶(vacuum level)(即到原子的外部)所需的能量。因此，如图1B所示，qΦGate为闸极112的功函数，qΦS为基板102的功函数，其中q为电子所带的电荷。图1B亦绘示了导带ECK(conduction band)、价带EVA(valence band)及闸介电层110的电子亲和力qxi。其中，电子亲和力(qxi)定义为空乏能阶与导带底部之间的能量。图1B更进一步显示出导带EC、价带EV及基板102的中能隙(mid-gap)能阶Ei。qΨB为基板102的费米能阶EF与中能隙能阶Ei之间的差值，qΦis为介于闸介电层110与基板102间的电子能障(electronenergy barrier)。
当将闸极112、闸介电层110及基板102组合在一起形成金氧半导体结构时，可存在许多不同的载子(carrier)运输机制，例如电子及/或电洞自然的由高能阶向低能阶移动。举例来说，如果基板102的费米能阶高于闸极112的费米能阶，即基板102比闸极112具有更多电子处于高能阶中，电子可经由两者间的穿隧(tunneling)自基板102穿过闸介电层110(当闸介电层110很薄时)及/或克服基板102与闸介电层110间的能障qΦis到达闸极112，如此不断移动直到平衡状态。因此，如果没有在闸极112或基板102施加电压，在达到平衡状态时，闸极112及基板102的费米能阶会相等。图1C绘示当未施加电压于闸极112或基板102时，图1A所示的p-型金氧半导体电晶体100由A到A’的能带图。如图1C所示，在平衡状态时，闸极112的费米能阶(EGate)克服一位障高度qΦGS向上提升至与基板102的能阶相等，其中qΦGS＝qΦGate-qΦS。为维持空乏能阶的连续性，基板102的能带在介于基板102与闸介电层110间的介面处向上弯曲，而闸介电层110的能阶也朝闸介电层110与闸极112间的介面处向上弯曲。
如图1D所示，当由闸极112往基板102方向施加一负向偏压时，闸极112的费米能阶可更进一步往上提升，而基板102的能带则在基板102与闸介电层110的介面处更加向上弯曲。一般来说，强反转(strong inversion)发生于闸介电层110与基板102间的介面，因而会在通道区域108处产生一通道。基板102的费米能阶EF低于靠近闸介电层110与基板102介面之间的中能隙能阶Ei的量，与基板102的费米能阶EF高于其中能隙能阶Ei的量大约相同，即为qΨB。当强反转发生时，p-型金氧半导体电晶体100为开启状态，因此，假设闸介电层110的能阶可克服位障高度qVi使闸介电层110与闸极112间的介面处向上弯曲，则此p-型金氧半导体电晶体100的临界电压可以一方程式(1)来表示：
|Vth|＝2ΨB-ΦGS+Vi    (1)
显然地，由方程式(1)可知，为了得到低临界电压的p-型金氧半导体电晶体，可以使用具有较大功函数ΦGate的材料。根据相同的原理，可以在n-型金氧半导体电晶体的闸极使用具有较小功函数ΦGate的材料以得到较小的临界电压。一般来说，为使位于硅基板上的p-型金氧半导体电晶体的临界电压达到0.2伏特至0.4伏特，功函数约为5电子伏特(eV)的材料应为较适当的闸极材料。
传统上，互补型金氧半导体元件是选用多晶硅或金属其中之一来作为p-型金氧半导体电晶体及n-型金氧半导体电晶体的闸极，例如，p+多晶硅可被用来作为p-型金氧半导体电晶体的闸极，而n+多晶硅则被用来作为n-型金氧半导体电晶体的闸极。互补型金氧半导体元件亦可利用双金属闸极结构，即利用一个具有较大功函数的金属材料作为p-型金氧半导体电晶体的闸极，而另一个具有较小功函数的金属材料则用来作为n-型金氧半导体电晶体的闸极。
互补型金氧半导体元件以多晶硅掺杂p+及n+杂质作为p-型金氧半导体电晶体及n-型金氧半导体电晶体的闸极具有许多优点，例如对闸介电层具有高选择性、容易进行沉积、在处理元件其他部分时具有良好的一致性及易于控制其功函数。然而，多晶硅闸极也存在一些问题，例如闸极空乏效应(depletion effect)、硼(p+多晶硅的掺杂物)进入闸介电层的硼穿透现象(boron penetration)及较低的闸极电阻。同样地，当互补型金氧半导体元件持续缩小以致闸介电层变得非常薄时，载子穿隧进入闸极降低通道区域的载子迁移率造成的声子散射(phonon scattering)效应，会使元件的运作速度降低。
另一方面，由于双金属闸极结构的互补型金氧半导体元件需要使用两种不同的金属，也因此需要靠更复杂的制程技术才能达成。
发明内容
因此，本发明的目的在于，提供一种利用单一金属来形成闸极的互补金氧半导体元件及其制造方法，适用于形成n-型金氧半导体电晶体及p-型金氧半导体电晶体。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体元件，其包含：一基板结构，包含一半导体基板；以及一p-型金氧半导体，其包含：一源极及一汲极，分别包含一扩散区域于该基板结构中；一通道区域，定义于该源极与该汲极之间；一闸介电层覆盖于该通道区域之上；以及一闸极覆盖于该闸介电层上，其中该闸极的材料相对于该半导体基板而言具有一n-型功函数，处理该闸极使该闸极相对于该半导体基板具有中能隙型或p-型功函数。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的半导体元件，其中以氩、氮、氢、氧、其任意组合或一退火步骤处理该闸极的功函数。
前述的半导体元件，其中相对于半导体基板而言之为n-型功函数的材料包含钛(Ti)、钽(Ta)、铝(Al)、锆(Zr)、铌(Nb)、氮化坦(TaN)、氮化硅钽(TaSixNy)或钽化钌(Ru1-XTaX)的其中一种。
前述的半导体元件，其中所述的半导体基板至少包含硅。
前述的半导体元件，其中所述的基板结构上更包含一磊晶层。
前述的半导体元件，其中所述的半导体基板包含硅磊晶层及应变锗化硅磊晶层。
前述的半导体元件，其中所述的基板结构更包含一薄硅覆盖层覆盖于该应变锗化硅之上。
前述的半导体元件，其中所述的应变锗化硅包含应变Si1-XGeX，其X小于0.7。
前述的半导体元件，其中所述的闸介电层包含一以铪(Hf)为基础的高介电常数材料层及一层位于该以铪(Hf)为基础的高介电常数材料层上的氧化铝(Al2O3)层。
前述的半导体元件，其中所述的以铪(Hf)为基础的高介电常数材料包含二氧化铪(HfO2)、硅酸铪(HfSiO)、氮氧化铪(HfNO)或氮氧硅铪(HfSiON)的其中一种。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体元件，其包含：一半导体基板，包含一第一区域及一第二区域；一n-型金氧半导体电晶体，形成于该第一区域，其包含：一源极及一汲极，其分别包含一扩散区域，一通道区域，定义于该源极与该汲极之间，一闸介电层，覆盖于该通道区域上，及一闸极，覆盖于该闸介电层上；以及一p-型金氧半导体电晶体，形成于该第二区域，其包含：一源极及一汲极，其分别包含一扩散区域，一通道区域，定义于该源极与该汲极之间，一闸介电层，覆盖于该通道区域上，及一闸极，覆盖于该闸介电层上，其中该n-型金氧半导体电晶体的该闸极及该p-型金氧半导体电晶体的该闸极是以相对于该半导体基板具有一n-型功函数的相同材料形成，处理该p-型金氧半导体电晶体的闸极使其由相对于该半导体基板具有n-型功函数转换成为相对于该半导体基板具有中能隙型或p-型功函数。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的半导体元件，其中所述的处理p-型金氧半导体电晶体的该闸极是以氩、氮、氢、氧、其上述任意组合或一退火步骤完成。
前述的半导体元件，其中相对于半导体基板来说具有n-型功函数的材料包含钛(Ti)、钽(Ta)、铝(Al)、锆(Zr)、铌(Nb)、氮化坦(TaN)、氮化硅钽(TaSixNy)或钽化钌(Ru1-XTaX)的其中一种。
前述的半导体元件，其更包含：一第一磊晶层，位于该半导体基板上的该第二区域；以及一第二磊晶层，位于该第二区域的该第一磊晶层上，其中该p-型金氧半导体电晶体的该源极与该汲极分别包含一扩散区域位于该第一磊晶层、该第二磊晶层及该半导体基板上，该p-型金氧半导体电晶体的该通道区域包含该第二磊晶层的一部份及该第一磊晶层的一表面部分。
前述的半导体元件，其中所述的半导体基板包含硅，该第一磊晶层包含应变锗化硅，该第二磊晶层包含一薄硅覆盖层。
前述的半导体元件，其中所述的应变锗化硅包含应变Si1-XGeX，其X小于0.7。
前述的半导体元件，其中所述的p-型金氧半导体电晶体的该闸介电层包含一以铪(Hf)为基础的高介电常数材料层及一层位于该以铪(Hf)为基础的高介电常数材料层上的氧化铝(Al2O3)层。
前述的半导体元件，其中所述的以铪(Hf)为基础的高介电常数材料层包含二氧化铪(HfO2)、硅酸铪(HfSiO)、氮氧化铪(HfNO)或氮氧硅铪(HfSiON)的其中一种。
前述的半导体元件，其更包含：一第一磊晶层，位于该半导体基板上的该第一区域；以及一第二磊晶层，位于该第一区域的该第一磊晶层上，其中该n-型金氧半导体电晶体的该源极与该汲极分别包含一扩散区域位于该第一磊晶层、该第二磊晶层及该半导体基板上，该n-型金氧半导体电晶体的该通道区域包含该第二磊晶层的一表面部分。
前述的半导体元件，其中所述的半导体基板包含硅，该第一磊晶层包含松弛锗化硅，该第二磊晶层包含一薄硅覆盖层。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为了达到上述目的，本发明提供了一种半导体元件，其包含在一基板结构上形成一p-型金氧半导体电晶体。此p-型金氧半导体电晶体包含位于基板结构上的源极/汲极及其扩散区域、定义于源极/汲极间的通道区域、覆盖于通道区域上的闸介电层及位于其上的闸极。闸极是以相对于半导体基板而言具有n-型功函数的材料所形成，并藉由处理闸极使闸极转变为相对于半导体基板而言具有中能隙型或p-型功函数。
为了达到上述目的，本发明还提供了一种半导体元件，其包含位于半导体基板上的第一区域的n-型金氧半导体电晶体，以及位于第二区域的p-型金氧半导体电晶体。此n-型金氧半导体电晶体包含源极/汲极及其扩散区域、定义于源极/汲极间的通道区域、覆盖于通道区域上的闸介电层及位于其上的闸极。p-型金氧半导体电晶体包含源极/汲极及其扩散区域、定义于源极/汲极间的通道区域、覆盖于通道区域上的闸介电层及位于其上的闸极。n-型金氧半导体电晶体的闸极及p-型金氧半导体电晶体的闸极是以相同材料形成，相对于半导体基板而言此闸极具有n-型功函数，藉由处理p-型金氧半导体电晶体的闸极，可使具有n-型功函数的闸极转换为相对于半导体基板而言具有中能隙型或p-型功函数。
综上所述，本发明是有关一种单一金属闸极互补式金氧半导体元件。依据本发明的一种半导体元件，包含在基板结构上形成p-型金氧半导体电晶体。p-型金氧半导体电晶体包含位于基板结构上的源极/汲极及其扩散区域、定义于源极与汲极之间的通道区域、覆盖于通道区域上的闸介电层及位于闸介电层上的闸极。相对于半导体基板而言，闸极是利用具有n-型功函数的材料形成，并处理闸极使闸极相对于半导体基板而言具有中能隙型或p-型功函数。
借由上述技术方案，本发明单一金属闸极互补式金氧半导体元件至少具有下列优点：本发明提供了一种利用单一金属来形成闸极的互补金氧半导体元件及其制造方法，适用于形成n-型金氧半导体电晶体及p-型金氧半导体电晶体。
本发明的特色及优点将于下文中说明，可由本文的描述或实际操作以下提供的方法来了解本发明，并可藉由申请专利范围中特别指出的元件及其结合关系来得知本发明的特色及优点。
应当了解的是，前述的一般描述及下文的详细描述内容皆仅是作为例示而已，本发明的范围不应当因此而限制，并在申请专利范围中作进一步的解释。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A是绘示现有传统的金氧半导体电晶体示意图。
图1B-1D是绘示图1A所示的现有传统的金氧半导体的由A到A’之间的能带图。
图2A是绘示依照本发明一较佳实施例的一种p-型金氧半导体电晶体示意图。
图2B-2D是绘示依照图2A所示的本发明一较佳实施例的p-型金氧半导体的由B到B’之间的能带图。
图3是绘示依照本发明另一较佳实施例的一种互补型金氧半导体电晶体示意图。
图4是绘示依照本发明又一较佳实施例的一种互补型金氧半导体电晶体示意图。
图5是绘示依照本发明再一较佳实施例的一种互补型金氧半导体电晶体示意图。
100：金氧半导体电晶体            102：基板
104：源极                        106：汲极
108：通道                        110：闸介电层
112：闸极                        200：p-型金氧半导体电晶体
202：基板                        204：块材硅基板
206：第一磊晶层                  208：源极
210：汲极                        212：通道区域
212’：通道                      214：闸介电层
216：闸极                        218：第二磊晶层
300：p-型金氧半导体电晶体        302：基板
304：块材硅基板                  306：应变锗化硅磊晶层
308：薄硅覆盖层                  310：源极
312：汲极                        314：通道区域
316：闸介电层                    318：闸极
320：氧化铝覆盖层                400：补型金氧半导体元件
402：硅基板                      404：n-型金氧半导体电晶体
406：第一区域                    408：p-型金氧半导体电晶体
410：第二区域                    412：P-井
414：源极                        416：汲极
418：通道区域                    420：闸介电层
422：闸极                        424：应变锗化硅磊晶层
428：源极                        430：汲极
432：通道区域                    434：闸介电层
436：闸极                        500：补型金氧半导体元件
502：硅基板                      504：n-型金氧半导体电晶体
506：第一区域                    508：p-型金氧半导体电晶体
510：第二区域                    512：第一磊晶层
514：第二磊晶层                  516：P-井
518：源极                        520：汲极
522：通道区域                    524：闸介电层
526：闸极                        528：应变锗化硅层
530：薄应变硅层                  532：源极
534：汲极                           536：通道区域
538：闸介电层                       540：闸极
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的单一金属闸极互补式金氧半导体元件其具体实施方式、结构、特征及其功效，详细说明如后。
下面配合图示来描述本发明较佳实施例的细节，其中不同图中出现的相同参考符号是指结构中的相同部分或类似的部分。
为了便于描述，提出一个金氧半导体结构，其包含闸极、半导体基板以及介于此两者之间的闸介电层，对半导体基板而言，此闸极的功函数被定义为与组成金氧半导体结构的半导体基板相同的导电型半导体材料，此半导体材料具有与闸极相同的费米能阶。如图1B所示的平面的能带图，假设闸极的费米能阶EGate高于基板的中能隙能阶Ei，闸极的功函数可被称为n-型功函数，而若闸极的费米能阶接近半导体基板的导带，则此闸极的功函数被称为n+-型功函数。同样地，若闸极的费米能阶低于半导体基板的中能隙能阶，闸极的功函数可被称为p-型功函数，而若闸极的费米能阶接近半导体基板的中能隙能阶，则此闸极为具有中能隙型的功函数。例如图1B中，由于闸极112的费米能阶ECate高于基板102的中能隙能阶Ei，因此闸极112具有一n-型功函数。根据此功函数的定义，可依需要运用具有n-型功函数的材料来当作n-型金氧半导体电晶体的闸极，以及具有p-型功函数的材料来当作p-型金氧半导体电晶体的闸极。
本发明提供了一种互补型金氧半导体元件，只使用单一金属材料来制造n-型金氧半导体电晶体及p-型金氧半导体电晶体的闸极，特别是利用一种具有n-型功函数的金属来制造n-型金氧半导体电晶体及p-型金氧半导体电晶体的闸极。结果，比起传统的双金属闸极互补型金氧半导体元件，本发明的方法降低了互补型金氧半导体元件制造制程的复杂度。可用来作为金氧半导体电晶体闸极的具有n-型功函数的金属包含钛(Ti)、钽(Ta)、铝(Al)、锆(Zr)及铌(Nb)等。可用来作为金氧半导体电晶体闸极的具有n-型功函数的金属化合物包含氮化钽(TaN)、氮硅化钽(TaSixNy)或钽化钌(Ru1-XTaX)等。这些金属或金属化合物皆可适用于制造本发明的n-型金氧半导体电晶体及p-型金氧半导体电晶体的闸极。
然而，如同方程式(1)所示，当使用具有n-型功函数的材料作为p-型金氧半导体电晶体的闸极时，由于其ΦGS值很小，故此p-型金氧半导体电晶体会具有很大的临界电压。本发明的较佳实施例提供一种利用具有n-型功函数的材料制作的p-型金氧半导体电晶体，其临界电压可被降低至一适当值。
本发明的第一实施例提供两种机制，使一利用具有n-型功函数的金属或金属化合物形成的p-型金氧半导体电晶体闸极的临界电压降低。依照第一机制，闸极可以经过处理而由原本的n-型功函数转变为具有中能隙型或p-型功函数。闸极可以气体处理，例如氩气(Ar)、氮气(N2)、氧气(O2)、氢气(H2)或其任意组合，或亦可进行一退火制程来处理。例如，以一结合氩气及氮气的气体(例如氩气及氮气的比例为8∶1)处理时，形成于硅基板上的氧化铪层上的钛金属闸极功函数由大约4.3eV的n-型功函数转变为约4.7eV的p-型功函数，而形成于硅基板上的氧化铪层上的钽金属闸极的功函数则可由大约4.3eV的n-型功函数转变为约4.5eV的中能隙型功函数。
一方面来说，以上述方法处理可使p-型金氧半导体电晶体闸极的临界电压达到适当值。
另一方面，以上述方法处理尚不足以使p-型金氧半导体电晶体闸极达到理想的临界电压，故进一步提供一种能带隙工程(band-gap engineering)方法，以弥补上述处理方法的不足。特别是在p-型金氧半导体电晶体结构上进行第二机制，包括在一半导体基板上成长一磊晶层，p-型金氧半导体电晶体的通道则形成于磊晶层上，且此磊晶层具有的中能隙能阶较半导体基板的中能隙能阶为高。因此，此闸极相对于半导体基板而言具有中能隙型或p-型功函数，相对于磊晶层而言则具有p-型或p+-型功函数。
请参阅图2A到图2D所示，可以作为以上两种机制的辅助说明。
如图2A所示，依照本发明的第一实施例，一p-型金氧半导体电晶体200形成于一基板202上。该基板202包含一块材硅基板204以及位于此块材硅基板204上的第一磊晶层206，且块材硅基板204及第一磊晶层206皆掺杂n-型杂质。一源极208及一汲极210形成于基板202上，一通道区域212定义于源极208与汲极210之间。一闸介电层214覆盖于通道区域212上，一闸极216形成于该闸介电层214之上。
形成闸介电层214的材料可包含氧化硅、氮化硅、高介电常数(high-k)材料或金属氧化物。闸极216可以包含具有n-型功函数的金属或金属化合物，并以氩气、氮气、氧气、氢气或其任意组合，或进行一退火制程来处理，使闸极216的功函数由n-型转换为中能隙型或p-型功函数。可适用于制作闸极216的金属包含钛、钽、铝、锆及铌等，金属化合物可包含氮化钽、氮硅化钽及钽化钌等。
第一磊晶层206包含应变锗化硅(SiGe)，例如Si1-xGex，其中X小于0.7，且可以磊晶成长锗化硅的方式成长于块材硅基板204上，并达到一不超过锗化硅生长在硅上的关键厚度(critical thickness)的厚度。关键厚度的定义为当磊晶层的厚度小于关键厚度时，生长于基板上的磊晶层的晶格常数与基板的晶格常数几近相等，但当磊晶层的厚度大于关键厚度时，生长于基板上的磊晶层的晶格常数则开始恢复至磊晶层材料本身的晶格常数。
另一方面，基板202更包含一第二磊晶层218于第一磊晶层206之上。第二磊晶层218包含一层非常薄的硅层，可使闸介电层214容易沉积于其上。
请参阅图2B所示，其是绘示闸极216、闸介电层214、第二磊晶层218、第一磊晶层206及块材硅基板204各自分离时的能阶的能带图。块材硅基板204、第一磊晶层206及第二磊晶层218皆掺杂n-型杂质，图2B中标示的EF为假设块材硅基板204、第一磊晶层206及第二磊晶层218具有相同的费米能阶，因此，块材硅基板204、第一磊晶层206及第二磊晶层218亦具有相同的功函数，在图2B中标示为qΦS。再假设经过处理后的闸极216的费米能阶(以EGate表示)接近于块材硅基板204的中能隙能阶Ei。如图2B所示，qΦGate为闸极216的功函数；ECK为闸介电层214的导带；EVK则为闸介电层214的价带；qXi为闸介电层214的电子亲和力；EC为块材硅基板204的导带，EV则为其价带；Ei为块材硅基板204的中能隙能阶；q ΨB为块材硅基板204的费米能阶EF与中能隙能阶Ei之间的差值；ECe为第一磊晶层206的导带，EVe则为其价带；Eie为第一磊晶层206的中能隙能阶；以及qΨBe为第一磊晶层206的费米能阶EF与中能隙能阶Eie之间的差值。
如图2B所示，第一磊晶层206(Si1-xGex，X＜0.7)的价带EVe较块材硅基板204的价带EV为高，且第一磊晶层206的中能隙能阶Eie亦较块材硅基板204的中能隙能阶Ei为高。因此，qΨBe较qΨB为低，且闸极216的费米能阶EGate低于第一磊晶层206的中能隙能阶Eie。
请参阅图2C及图2D所示，是绘示图2A中B到B’的能带图。图2C为没有在闸极216或块材硅基板204施加偏压时的能带图，图2D则为由闸极216向块材硅基板204施加负向偏压，而在通道区域212处制造出一个通道时的能带图。
如图2C所示，在闸极216或块材硅基板204皆未施加偏压的平衡状态时，闸极216、第二磊晶层218、第一磊晶层206及块材硅基板204的费米能阶皆在一直线上。因此，闸极216的费米能阶克服一位障高度qΦGS向上提升至块材硅基板204的能阶，其中qΦGS＝qΦGate-qΦS。
请参阅图2D所示，是绘示当p-型金氧半导体电晶体200的开启是由闸极216往块材硅基板204方向施加一负向偏压时的能带图。当强反转发生于第一磊晶层的介面部分时，在第二磊晶层218及第一磊晶层206的介面部分通道区域212会制造出通道212’，以致通道212’的费米能阶低于在第一磊晶层206介面部分的中能隙能阶Eie，其差值为qΨBe。比较图2C与图2D，可藉由方程式(2)得到p-型金氧半导体电晶体的临界电压Vth：
|Vth|＝2ΨB-ΦCS+Vi    (2)
如图2D所示，qVi为闸介电层214的能带向上弯曲至闸极216的量。
如方程式(2)所示，借着处理由金属或金属化合物所形成的具有n-型功函数的闸极216，可导致ΦGS增加而使闸极216由n-型功函数转变为中能隙型或p-型功函数。利用一包含在块材硅基板204上具有应变锗化硅的第一磊晶层206的基板结构，以产生降低ΨBe的结果。如图2B所示，应变锗化硅的第一磊晶层206为一可选择的方式，由于闸极216的费米能阶低于第一磊晶层206的中能隙能阶Eie，因而相对于块材硅基板204来说，闸极216的功函数为一中能隙型功函数，对第一磊晶层206来说，可被视为转换成p-型功函数。
另一方面，根据本发明第一实施例，p-型金氧半导体电晶体200可以下文所述的方式来形成。首先，第一磊晶层206由成长于块材硅基板204的应变锗化硅构成。接着以磊晶成长方式形成一薄硅覆盖层作为第二磊晶层218。位于薄硅覆盖(第二磊晶层218)、第一磊晶层206及块材硅基板204上的源极208与汲极210是利用传统技术，例如布植与扩散的方式形成，而通道区域212被定义于源极208与汲极210之间，闸介电层214则覆盖于通道区域212之上。一具有n-型功函数的金属接着于闸介电层214上被沉积及图案化，以形成闸极216。闸极216随后利用气体例如氮气、氧气、氢气、氩气或其任意组合的群组来处理，或以退火制程处理，藉以使其功函数由n-型转变为中能隙型或p-型功函数。
根据本发明第二实施例，除利用金属或金属化合物来形成具有n-型功函数的闸极外，p-型金氧半导体电晶体更可包含以一高介电常数(high-K)材料形成的闸介电层。本发明的第二实施例的p-型金氧半导体电晶体300绘示于图3。
请参阅图3所示，形成于基板302上的p-型金氧半导体电晶体300包含一块材硅基板304、位于块材硅基板304上的一应变锗化硅磊晶层306以及位于应变锗化硅磊晶层306上的一薄硅覆盖层308，上述结构皆掺杂n-型杂质。p-型金氧半导体电晶体300包含源极310及汲极312，其具有一扩散区域位于薄硅覆盖层308、应变锗化硅磊晶层306及块材硅基板304上；通道区域314定义于源极310与汲极312之间；一高介电常数的闸介电层316覆盖于通道区域314上，且一闸极318覆盖于闸介电层316上。
闸极318的材质至少包含一具有n-型功函数的材料，可作为上述的气体处理或退火处理的材料，以将其功函数由n-型转换为中能隙型或p-型功函数。
另一方面，闸介电层316至少包含以铪为基础的高介电质材料，例如二氧化铪(HfO2)、硅酸铪(HfSiO)、氮氧化铪(HfNO)或氮氧硅铪(HfSiON)。然而，由于氧空位在这些以铪为基础的高介电质材料中形成，使介于闸介电层316及闸极之间的费米能阶被固定在一高于硅的中能隙能阶的能阶中。换句话说，直接形成于以铪为基础的高介电质材料上的闸极，即使经过气体处理如铔气、氮气、氧气、氢气或退火处理后，仍具有n-型功函数。
为了改善这种状况，p-型金氧半导体电晶体300更包含一位于p-型金氧半导体电晶体的闸介电层316与闸极318之间的氧化铝(Al2O3)覆盖层320。氧化铝沉积于以铪为基础的高介电常数闸介电层上，由于氧空位的形成而实质上降低费米能阶的钉住效应(pinning effect)。
此外，现将p-型金氧半导体电晶体300的制造方法叙述如下。首先，在块材硅基板304上磊晶成长应变锗化硅磊晶层306后，再进行薄硅覆盖层308的磊晶成长。接着以习知技术，例如扩散的方式，使源极310与汲极312形成于薄硅覆盖层308、应变锗化硅磊晶层306及块材硅基板304上。一以铪为基础的高介电质材料层随后被沉积于通道区域314上，并藉由图案化制程以形成闸介电层316，氧化铝沉积于闸介电层316上以形成氧化铝覆盖层320。最后，一具有n-型功函数的金属沉积于氧化铝覆盖层320上，形成闸极318。该闸极318随后以气体处理，例如铔气、氮气、氧气、氢气或其任意组合，或以退火处理来使其功函数由n-型转换为中能隙型或p-型功函数。
依照本发明的第一及第二实施例，p-型金氧半导体电晶体可与n-型金氧半导体电晶体一同产生以形成一互补型金氧半导体元件。其中，p-型金氧半导体电晶体与n-型金氧半导体电晶体的闸极可使用相同的金属来产生，相较于传统的互补型金氧半导体元件的双金属闸极结构来说，相对降低了制程的复杂度。
请参阅图4所示，是绘示依照本发明第三实施例形成的互补型金氧半导体元件400。互补型金氧半导体元件400形成于一n-型硅基板402上，并包含一形成于该硅基板402的第一区域406上的n-型金氧半导体电晶体404，以及形成于硅基板402的第二区域410上的p-型金氧半导体电晶体408。
第一区域406具有一P-井(P-type well)412，n-型金氧半导体电晶体404包含一源极414及一汲极416，是由P-井412的扩散区域所形成。n-型金氧半导体电晶体404的通道区域418定义于源极414与汲极416之间。闸介电层420覆盖于通道区域418之上，闸极422则位于闸介电层420之上。
第二区域410的硅基板402上具有一应变锗化硅磊晶层424，且一薄硅覆盖层426位于此应变锗化硅磊晶层424上。p-型金氧半导体电晶体408包含源极428与汲极430，是利用扩散的方式形成于薄硅覆盖层426、应变锗化硅磊晶层424及硅基板402上，通道区域432定义于源极428与汲极430之间。闸介电层434则覆盖于通道区域432上，闸极436则位于此闸介电层434之上。
依照本发明的第三实施例，形成n-型金氧半导体电晶体404的闸极422及p-型金氧半导体电晶体408的闸极436的材料包含相同的金属或金属化合物，如此闸极422与闸极436即可以单一沉积步骤同时形成。
此外，形成互补型金氧半导体元件400时，首先可在硅基板402的第一区域406处形成P-井412，再在硅基板402的第二区域410处选择性成长应变锗化硅磊晶层424及薄硅覆盖层426。接着，利用金属或金属化合物作为闸极材料，并以传统的制程步骤形成n-型金氧半导体电晶体404及p-型金氧半导体电晶体408。最后，处理p-型金氧半导体408的闸极436以使其功函数由n-型转变为中能隙型或p-型功函数。
根据本发明的第四实施例，互补金氧半导体元件可包含p-型金氧半导体电晶体及n-型金氧半导体电晶体，n-型金氧半导体电晶体形成于一结构上，包含一块材硅基板、应变锗化硅层及位于此应变锗化硅层上的一薄硅覆盖层，p-型金氧半导体电晶体具有与图4所示的p-型金氧半导体电晶体408相向的结构，本发明第四实施例的互补型金氧半导体元件绘示于图5。
请参阅图5所示，互补型金氧半导体元件500形成于一n-型硅基板502上，并包含一n-型金氧半导体电晶体504形成于硅基板502的第一区域506处，一p-型金氧半导体电晶体508则形成于硅基板502的第二区域510处。
在硅基板502上的第一区域506选择性成长一松弛锗化硅(relaxedSiGe)的第一磊晶层512，例如Si1-XGeX，其中X小于0.7，且一薄应变硅的第二磊晶层514位于此第一磊晶层512上。P-井516位于第二磊晶层514、第一磊晶层512及硅基板502之处。n-型金氧半导体电晶体504包含源极518与汲极520，是利用扩散的方式形成于P-井516处。n-型金氧半导体电晶体504的通道区域522定义于源极518与汲极520之间。一闸介电层524覆盖于通道区域522之上，闸极526则位于闸介电层524之上。
硅基板502上的第二区域510处可选择性成长一应变锗化硅层528，例如Si1-XGeX，其中X小于0.7，且一薄应变硅层530位于此应变锗化硅层528上。p-型金氧半导体电晶体508包含一源极532与汲极534，是利用扩散的方式形成于薄应变硅层530、应变锗化硅层528及硅基板502处。通道区域536定义于源极532与汲极534之间。一闸介电层538覆盖于通道区域536之上，闸极540则位于闸介电层538之上。
依照本发明的第四实施例，形成n-型金氧半导体电晶体504的闸极526及p-型金氧半导体电晶体508的闸极540的材料至少包含相同的金属或金属化合物，如此闸极526与闸极540可利用单一沉积步骤同时形成。
同样地，根据本发明的第四实施例，第一区域506具有的第二磊晶层514为一应变锗化硅覆盖层，故在此的电子迁移率(electron mobility)明显高于在松弛或伸张的硅材料上，并在第二磊晶层514的介面区域制造出通道区域522，因此增进了n-型金氧半导体电晶体504的速度。
此外，可以依照下列步骤形成互补型金氧半导体元件500。首先，选择性成长第一磊晶层512、第二磊晶层514、应变锗化硅层528及薄应变硅层530。接着，在第一区域506处形成P-井516。随后以传统的制程步骤形成n-型金氧半导体电晶体504及p-型金氧半导体电晶体508，利用金属或金属化合物材料作为n-型金氧半导体电晶体504及p-型金氧半导体电晶体508的闸极。最后，处理p-型金氧半导体508的闸极540，以使其功函数由n-型转变为中能隙型或p-型功函数。
虽然图4及图5所揭露的互补金氧半导体元件400及互补型金氧半导体元件500形成于一n-型基板上，然而其亦可以形成于p-型基板上。例如p-型金氧半导体电晶体408可形成于位于n-型基板上的n-井处，n-型金氧半导体电晶体可形成于一p-型基板上。
上述的硅及锗化硅是用来举例可作为基板材料及磊晶成长的材料，应当了解的是，其他的半导体材料亦可用来补偿为达到p-型金氧半导体电晶体的理想临界电压时所进行的闸极处理的损失。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (20)

1、一种半导体元件，其特征在于其包含：
一基板结构，包含一半导体基板；以及
一p-型金氧半导体，其包含：
一源极及一汲极，分别包含一扩散区域于该基板结构中；
一通道区域，定义于该源极与该汲极之间；
一闸介电层覆盖于该通道区域之上；以及
一闸极覆盖于该闸介电层上，其中该闸极的材料相对于该半导体基板而言具有一n-型功函数，处理该闸极使该闸极相对于该半导体基板具有中能隙型或p-型功函数。
2、根据权利要求1所述的半导体元件，其特征在于其中以氩、氮、氢、氧、其任意组合或一退火步骤处理该闸极的功函数。
3、根据权利要求1所述的半导体元件，其特征在于其中相对于半导体基板而言之为n-型功函数的材料包含钛(Ti)、钽(Ta)、铝(Al)、锆(Zr)、铌(Nb)、氮化坦(TaN)、氮化硅钽(TaSixNy)或钽化钌(Ru1-XTaX)的其中一种。
4、根据权利要求1所述的半导体元件，其特征在于其中所述的半导体基板至少包含硅。
5、根据权利要求1所述的半导体元件，其特征在于其中所述的基板结构上更包含一磊晶层。
6、根据权利要求5所述的半导体元件，其特征在于其中所述的半导体基板包含硅磊晶层及应变锗化硅磊晶层。
7、根据权利要求6所述的半导体元件，其特征在于其中所述的基板结构更包含一薄硅覆盖层覆盖于该应变锗化硅之上。
8、根据权利要求6所述的半导体元件，其特征在于其中所述的应变锗化硅包含应变Si1-XGeX，其X小于0.7。
9、根据权利要求1所述的半导体元件，其特征在于其中所述的闸介电层包含一以铪(Hf)为基础的高介电常数材料层及一层位于该以铪(Hf)为基础的高介电常数材料层上的氧化铝(Al2O3)层。
10、根据权利要求9所述的半导体元件，其特征在于其中所述的以铪(Hf)为基础的高介电常数材料包含二氧化铪(HfO2)、硅酸铪(HfSiO)、氮氧化铪(HfNO)或氮氧硅铪(HfSiON)的其中一种。
11、一种半导体元件，其特征在于其包含：
一半导体基板，包含一第一区域及一第二区域；
一n-型金氧半导体电晶体，形成于该第一区域，其包含：
一源极及一汲极，其分别包含一扩散区域，
一通道区域，定义于该源极与该汲极之间，
一闸介电层，覆盖于该通道区域上，及
一闸极，覆盖于该闸介电层上；以及
一p-型金氧半导体电晶体，形成于该第二区域，其包含
一源极及一汲极，其分别包含一扩散区域，
一通道区域，定义于该源极与该汲极之间，
一闸介电层，覆盖于该通道区域上，及
一闸极，覆盖于该闸介电层上，
其中该n-型金氧半导体电晶体的该闸极及该p-型金氧半导体电晶体的该闸极是以相对于该半导体基板具有一n-型功函数的相同材料形成，处理该p-型金氧半导体电晶体的闸极使其由相对于该半导体基板具有n-型功函数转换成为相对于该半导体基板具有中能隙型或p-型功函数。
12、根据权利要求11所述的半导体元件，其特征在于其中所述的处理p-型金氧半导体电晶体的该闸极是以氩、氮、氢、氧、其上述任意组合或一退火步骤完成。
13、根据权利要求11所述的半导体元件，其特征在于其中相对于半导体基板来说具有n-型功函数的材料包含钛(Ti)、钽(Ta)、铝(Al)、锆(Zr)、铌(Nb)、氮化坦(TaN)、氮化硅钽(TaSixNy)或钽化钌(Ru1-XTaX)的其中一种。
14、根据权利要求11所述的半导体元件，其特征在于其更包含：
一第一磊晶层，位于该半导体基板上的该第二区域；以及
一第二磊晶层，位于该第二区域的该第一磊晶层上，
其中该p-型金氧半导体电晶体的该源极与该汲极分别包含一扩散区域位于该第一磊晶层、该第二磊晶层及该半导体基板上，该p-型金氧半导体电晶体的该通道区域包含该第二磊晶层的一部份及该第一磊晶层的一表面部分。
15、根据权利要求14所述的半导体元件，其特征在于其中所述的半导体基板包含硅，该第一磊晶层包含应变锗化硅，该第二磊晶层包含一薄硅覆盖层。
16、根据权利要求15所述的半导体元件，其特征在于其中所述的应变锗化硅包含应变Si1-XGeX，其X小于0.7。
17、根据权利要求11所述的半导体元件，其特征在于其中所述的p-型金氧半导体电晶体的该闸介电层包含一以铪(Hf)为基础的高介电常数材料层及一层位于该以铪(Hf)为基础的高介电常数材料层上的氧化铝(Al2O3)层。
18、根据权利要求17所述的半导体元件，其特征在于其中所述的以铪(Hf)为基础的高介电常数材料层包含二氧化铪(HfO2)、硅酸铪(HfSiO)、氮氧化铪(HfNO)或氮氧硅铪(HfSiON)的其中一种。
19、根据权利要求11所述的半导体元件，其特征在于其更包含：
一第一磊晶层，位于该半导体基板上的该第一区域；以及
一第二磊晶层，位于该第一区域的该第一磊晶层上，
其中该n-型金氧半导体电晶体的该源极与该汲极分别包含一扩散区域位于该第一磊晶层、该第二磊晶层及该半导体基板上，该n-型金氧半导体电晶体的该通道区域包含该第二磊晶层的一表面部分。
20、根据权利要求19所述的半导体元件，其特征在于其中所述的半导体基板包含硅，该第一磊晶层包含松弛锗化硅，该第二磊晶层包含一薄硅覆盖层。
CN2006100027870A 2005-02-03 2006-01-28 单一金属闸极互补式金氧半导体元件 Active CN1828937B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/048,877 US20060172480A1 (en) 2005-02-03 2005-02-03 Single metal gate CMOS device design
US11/048,877 2005-02-03

Publications (2)

Publication Number Publication Date
CN1828937A true CN1828937A (zh) 2006-09-06
CN1828937B CN1828937B (zh) 2011-04-06

Family

ID=36757115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100027870A Active CN1828937B (zh) 2005-02-03 2006-01-28 单一金属闸极互补式金氧半导体元件

Country Status (3)

Country Link
US (1) US20060172480A1 (zh)
CN (1) CN1828937B (zh)
TW (1) TWI277175B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104061848A (zh) * 2013-03-21 2014-09-24 株式会社东芝 半导体装置以及应变监视装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US20080290416A1 (en) * 2007-05-21 2008-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. High-k metal gate devices and methods for making the same
US8053306B2 (en) * 2007-12-13 2011-11-08 International Business Machines Corporation PFET with tailored dielectric and related methods and integrated circuit
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP6006328B2 (ja) * 2011-11-24 2016-10-12 ユニバーシティ オブ マニトバ 金属膜の酸化
US9059321B2 (en) 2012-05-14 2015-06-16 International Business Machines Corporation Buried channel field-effect transistors
US9859279B2 (en) 2015-08-17 2018-01-02 International Business Machines Corporation High-k gate dielectric and metal gate conductor stack for fin-type field effect transistors formed on type III-V semiconductor material and silicon germanium semiconductor material
US9362282B1 (en) 2015-08-17 2016-06-07 International Business Machines Corporation High-K gate dielectric and metal gate conductor stack for planar field effect transistors formed on type III-V semiconductor material and silicon germanium semiconductor material
US10109477B2 (en) * 2015-12-31 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
US6083836A (en) * 1997-12-23 2000-07-04 Texas Instruments Incorporated Transistors with substitutionally formed gate structures and method
US6291282B1 (en) * 1999-02-26 2001-09-18 Texas Instruments Incorporated Method of forming dual metal gate structures or CMOS devices
US6861304B2 (en) * 1999-11-01 2005-03-01 Hitachi, Ltd. Semiconductor integrated circuit device and method of manufacturing thereof
DE10014916C2 (de) * 2000-03-17 2002-01-24 Infineon Technologies Ag Verfahren zur Einstellung der Schwellenspannung eines MOS-Transistors
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
US6583000B1 (en) * 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation
JP2005005603A (ja) * 2003-06-13 2005-01-06 Toshiba Corp 半導体装置及びその製造方法
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
JP4473710B2 (ja) * 2003-12-05 2010-06-02 株式会社東芝 半導体装置
US6929992B1 (en) * 2003-12-17 2005-08-16 Advanced Micro Devices, Inc. Strained silicon MOSFETs having NMOS gates with work functions for compensating NMOS threshold voltage shift
US7045456B2 (en) * 2003-12-22 2006-05-16 Texas Instruments Incorporated MOS transistor gates with thin lower metal silicide and methods for making the same
US7109079B2 (en) * 2005-01-26 2006-09-19 Freescale Semiconductor, Inc. Metal gate transistor CMOS process and method for making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104061848A (zh) * 2013-03-21 2014-09-24 株式会社东芝 半导体装置以及应变监视装置

Also Published As

Publication number Publication date
TWI277175B (en) 2007-03-21
CN1828937B (zh) 2011-04-06
TW200629477A (en) 2006-08-16
US20060172480A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
CN1828937A (zh) 单一金属闸极互补式金氧半导体元件
CN1210809C (zh) 半导体器件和半导体衬底
CN1317772C (zh) 半导体器件及其制造方法
CN1320659C (zh) 具有多方位的绝缘层上覆硅芯片及其制作方法
CN2760759Y (zh) 应变沟道半导体结构
CN1153300C (zh) 半导体装置
US9502298B2 (en) Asymmetric cyclic deposition and etch process for epitaxial formation mechanisms of source and drain regions
CN100345280C (zh) 具有晶格不相称区的变形沟道晶体管结构及其制造方法
CN1819200A (zh) 半导体器件和用于制造半导体器件的方法
CN1738060A (zh) 半导体器件
CN1372327A (zh) 半导体器件及其制备方法
CN1879209A (zh) 半导体装置及其制造方法
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1624932A (zh) 半导体器件
CN1710718A (zh) 具双高k栅极介电cmos晶体管及其制造方法
CN101034717A (zh) 半导体器件及其制造方法
CN1285127C (zh) 薄膜半导体器件及其制造该器件的方法
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1591906A (zh) 场效应型晶体管及其制造方法
CN1841771A (zh) p沟道MOS晶体管、半导体集成电路器件及其制造工艺
CN1929139A (zh) 半导体装置、cmos装置及p型半导体装置
CN1599067A (zh) 薄膜半导体器件、其制造工艺以及液晶显示器
CN1828901A (zh) 半导体大规模集成电路及半导体大规模集成电路制造方法
CN101060135A (zh) 一种双硅纳米线围栅场效应晶体管及其制备方法
CN1738050A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant