CN104061848A - 半导体装置以及应变监视装置 - Google Patents

半导体装置以及应变监视装置 Download PDF

Info

Publication number
CN104061848A
CN104061848A CN201310394835.5A CN201310394835A CN104061848A CN 104061848 A CN104061848 A CN 104061848A CN 201310394835 A CN201310394835 A CN 201310394835A CN 104061848 A CN104061848 A CN 104061848A
Authority
CN
China
Prior art keywords
mentioned
strainmeter
semiconductor substrate
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310394835.5A
Other languages
English (en)
Inventor
安本恭章
梁濑直子
尾原亮一
增子真吾
佐野贤也
垣内赖人
野田隆夫
饭田敦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104061848A publication Critical patent/CN104061848A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/2287—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges constructional details of the strain gauges
    • G01L1/2293—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges constructional details of the strain gauges of the semi-conductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Pressure Sensors (AREA)

Abstract

一种半导体装置，在半导体装置中半导体基板具有第1及第2区域。在上述半导体基板的上述第1区域中设有绝缘栅场效应晶体管。设有应变仪部，该应变仪部具有：长条的金属电阻体，设置在上述半导体基板的上述第2区域中的上述半导体基板的上表面的内侧；第1绝缘膜，设置在上述半导体基板与上述金属电阻体之间，延伸至上述半导体基板的上述上表面；以及第2绝缘膜，跨过上述金属电阻体而设置在上述第1绝缘膜上方。上述半导体基板载置于基板。

Description

半导体装置以及应变监视装置
相关申请的交叉引用
本申请基于2013年3月21日申请的在先日本专利申请2013－057711号并享受其优先权，其全部内容通过引用包含在本申请中。
技术领域
这里说明的实施方式整体上涉及半导体装置以及应变监视装置。
背景技术
以往，用于电动机控制电路、电力变换设备等的功率半导体装置中，已知有功率半导体元件经由焊料层而与铜基基板(copper base substarte)接合、并在该功率半导体元件的表面设有金属箔应变仪的装置。
若通过通电而功率半导体元件发热，则由于硅（Si）、焊料合金及铜（Cu）的热膨胀系数的差异，在功率半导体元件及功率半导体元件附近发生热应变。应变仪对其应变量进行监测。
但是，在有望作为下一代功率半导体元件的碳化硅（SiC）功率半导体元件中，其使用温度（200℃～400℃）比硅功率半导体元件的使用温度（100℃～150℃）高。
其结果，存在应变仪劣化而应变仪的灵敏度以及响应特性等降低的问题。因而，存在SiC功率半导体装置的可靠性受损的问题。
发明内容
本发明要解决的问题是提供可靠性高的半导体装置。
根据一个实施方式，在半导体装置中，半导体基板具有第1及第2区域。在上述半导体基板的上述第1区域中设有绝缘栅场效应晶体管。设有应变仪部，该应变仪部具有：长条的金属电阻体，设置在上述半导体基板的上述第2区域中的、上述半导体基板的上表面的内侧；第1绝缘膜，设置在上述半导体基板与上述金属电阻体之间，延伸至上述半导体基板的上述上表面；以及第2绝缘膜，跨过上述金属电阻体而设置在上述第1绝缘膜上方。上述半导体基板载置于基板上。
发明效果
本发明能够提供可靠性高的半导体装置。
附图说明
图1是表示实施方式1的半导体装置的剖视图。
图2是表示搭载于实施方式1的半导体装置的半导体元件的图。
图3是放大表示实施方式1的半导体元件所具有的应变仪部的剖视图。
图4是表示实施方式1的应变监视装置的图。
图5是表示实施方式1的应变监视装置的动作的流程图。
图6是将实施方式1的半导体装置的制造工序的主要部分按顺序表示的剖视图。
图7是将实施方式1的半导体装置的制造工序的主要部分按顺序表示的剖视图。
图8是表示实施方式1的半导体装置的制造工序的主要部分的剖视图。
图9是表示搭载于实施方式2的半导体装置的半导体元件上的俯视图。
图10是表示搭载于实施方式2的半导体装置上的其他半导体元件的俯视图。
具体实施方式
以下，参照附图对一实施方式进行说明。附图中，相同的附图标记表示相同或类似的部分。对附图中的相同部分赋予相同的编号并适当省略其详细说明，而对不同的部分进行说明。
（实施方式1）
利用图1～图3对本实施方式的半导体装置进行说明。图1是表示本实施方式的半导体装置的剖视图。图2是表示搭载于半导体装置上的半导体元件的图，图2（a）是其俯视图，图2（b）是沿着图2（a）的A－A线切断并向箭头方向观察的剖视图。图3是放大表示半导体元件所具有的应变仪部的剖视图。
如图1所示，本实施方式的半导体装置10是用于以大电力动作的电动机控制电路、电力变换设备等的碳化硅（SiC）功率半导体装置。半导体元件11是SiC半导体元件。半导体装置10是搭载有两个半导体元件11的所谓2合1（2in1）的半导体装置。
在半导体元件11中，在SiC半导体基板12上以单片方式设有能够进行大电力的开关的绝缘栅场效应晶体管（MOS晶体管）13、以及对由通电时的发热引起的半导体基板12的热应变进行监测的应变仪部14。
半导体基板12经由焊料层18载置于基板15。基板15具有铜基基板15a、绝缘层15b以及电路图案15c。在铜基基板15a上设有绝缘层15b，在绝缘层15b上设有电路图案15c。半导体基板12与电路图案15c电连接。
MOS晶体管13的源电极（未图示）经由焊料层19而与引线框20连接。应变仪部14的仪器端子（未图示）与仪器引线21连接。
基板15上安装有筒状的壳体22。筒状的壳体22上盖着盖体23。通过基板15、壳体22以及盖体23构成了收纳半导体元件11的箱型封装。在封装内填充有树脂24。引线框20以及仪器引线21从盖体23侧引出至外部。
进而，在基板15上安装有散热机构（未图示），例如散热扇。由通电引起的MOS晶体管的发热主要通过基板15传递到散热扇，并散热至外部。
如图2（a）所示，半导体基板12具有n＋型的SiC基板30a、以及在SiC基板30a上设置的n－型的SiC半导体层30b。半导体基板12具有邻接的第1区域12a和第2区域12b。
在第1区域12a中设有MOS晶体管13，在第2区域12b中设有应变仪部14。第1区域12a比第2区域12b大。
MOS晶体管13是纵型MOS晶体管。SiC基板30a是漏极层，SiC半导体层30b是电子行进的漂移层。框（额缘）状的p型基底（base）层31设置在SiC半导体层30b的第1区域12a。
栅电极32隔着栅极绝缘膜（未图示）设置在基底层31的形成沟道的区域之上。n＋型杂质扩散层33以包围栅电极32的方式设置于p型基底层31。杂质扩散层33是源极层。
栅电极32被层间绝缘膜34覆盖，并引出至外部。源电极35设置在杂质扩散层33上。漏电极36设置在SiC基板30a上。
应变仪部14是金属应变仪，具有在SiC半导体层30b内沿Y方向延伸、并交替地向相反方向（±Y方向）折回的形状的金属电阻体（Ni－Cr类合金膜）37。
金属电阻体37的两端引出至SiC半导体层30b上，与设置在SiC半导体层30b上的仪器端子38a、38b连接。
如图3所示，金属电阻体37隔着第1绝缘膜51被埋入到在SiC半导体层30b内沿Y方向延伸、并交替地向相反方向（±Y方向）折回的形状的沟槽中。金属电阻体37的上表面低于SiC半导体层30b的上表面。
即，金属电阻体37设置在SiC半导体层30b的上表面的内侧。第1绝缘膜51设置在SiC半导体层30b与金属电阻体37之间，延伸至SiC半导体层30b的上表面。
在第1绝缘膜51上设有与金属电阻体37离开而覆盖沟槽的开口的第2绝缘膜53，以使在与金属电阻体37之间形成空腔（空洞）52。即，第2绝缘膜53跨过金属电阻体37设置在第1绝缘膜51上。
金属金料具有该金属金有的电阻值，若从外部施施拉力（压压力）则拉伸（收压），其电阻值增施（减少）。在对金属金料施施了力时，若假设R的电阻值变化ΔR，则如下关系成立。
ΔR／R＝Ks·ΔL／L＝Ks·ε （1）
这里，Ks是表示应变仪的灵敏度的系数（应变系数，gauge factor），L是金属电阻体37的长度，ΔL是金属电阻体37的长度的变化量。一般的应变仪中使用的铜·镍类合金、镍·铬类合金中，应变系数大部分是2。
空腔52是为了防止金属电阻体37与图1所示的树脂24接触而设置的。若金属电阻体37与树脂24接触，则产生如下不良情况。
由于树脂24和金属电阻体37的热膨张的差异，树脂24相对地对金属电阻体37施施力。该力成为对将半导体基板12接合到基板15上的焊料层18的疲劳进行检测时的干扰。
进而，在高温（200℃～400℃）下树脂24内的残留气体、例如氧气等与金属电阻体37接触而反应，金属电阻体37劣化。其结果，应变仪部14的检测灵敏度、响应特性有可能降低。
图4是表示利用应变仪部14对半导体装置10的应变进行监视的应变监视装置的图。应变由惠斯通电桥（Wheatstone bridge，应变测定装置）55检测。应变仪部14与电阻R2、R3、R4一起构成惠斯通电桥55。
这里，将应变仪部14作为电阻R1。在电阻R1、R2的连接节点55a与电阻R3、R4的连接节点55b之间连接有输出电压Ei的电源56。在电阻R2、R3的连接节点55c与电阻R4、R1的连接节点55d之间连接有信号处理装置57。
信号处理装置57读取惠斯通电桥55的输出电压Δe（不平衡电位差）并算出应变量ε，输出所算出的应变量ε。惠斯通电桥55的输出电压Δe由下式表示。
ΔVe＝Ei（R1R3－R2R4）／｛（R1＋R4）（R2＋R3）｝ （2）
这里，若假设电阻R1～电阻R4的电阻值相等（R1＝R2＝R3＝R4），则ΔVe由下式表示。
ΔVe＝（ΔR／4R1）Ei＝Ks·εEi／4 （3）
图5是表示应变监视装置的动作的流程图。这里，作为一例，说明持续对应变仪部14所检测的应变量进行监测、并将由焊料层18的破坏疲劳造成的半导体装置10的故障防止于未然的情况。
假设对半导体装置10长时间重复进行着一定量的通电。假设在信号处理装置57中内置有微处理器以及存储装置，应变仪部14检测的应变量保存在存储装置中，并存储有通过过去的焊料层18的疲劳破坏得到的应变量的数据。
首先，监测应变量的随时间的变化（步骤S11）。应变仪部14检测的应变量保存在信号处理装置57的存储装置中，作为随时间的变化而被积累。
接着，对由应变仪部14检测的应变量与目前为止积累的应变量的随时间的变化进行比较，判断应变量中有没有不自然的不连续性（步骤S12）。
在应变量中没有不自然的不连续性的情况下（步骤S12的“否”），回到步骤S11，继续监测应变量。另一方面，在应变量中发现不自然的不连续性的情况下（步骤S12的“是”），前进到步骤S13。
这里，应变量的随时间的变化与存储在信号处理装置57中的过去焊料层18疲劳破坏的应变量的数据进行比较，判断焊料层的疲劳特性（步骤S13）。
在焊料层18的疲劳特性没有超过预想达到疲劳破坏的基准值的情况下（步骤S13的“否”），回到步骤S11，继续监测应变量。另一方面，在焊料层18的疲劳特性超过了预想达到疲劳破坏的基准值的情况下（步骤S13的“是”），输出缓和半导体装置10的动作条件的指令（步骤S14）。
动作条件的缓和是指，例如重新估计MOS晶体管13的动作条件，或者事先预备（备份）内置在半导体装置10中的其他半导体元件11，并将通电切换到预备的半导体元件11等。
由此，能够将由焊料层18的破坏疲劳引起的半导体装置10的故障防止于未然。因而，能够得到可靠性高的半导体装置10。
即，若焊料层18上疲劳积累，则焊料层18随之变脆。若向变脆的焊料层18施施应力则发生微小裂纹。若在焊料层18上发生微小裂纹，则在焊料层18上产生的应变的一部分被释放，因此能够作为应变量的变化来观测。若微小裂纹的密度超过某限度，则焊料层18开裂以至于断裂。
接着，对半导体装置10的制造方法进行说明。半导体元件11的MOS晶体管13的制造工序以及半导体装置10的组装工序是周知的，因此省略其说明，而对应变仪部14的制造工序进行说明。
图6～图8是将应变仪部14的制造工序按顺序表示的剖视图。能够将应变仪部14的制造工序的整体或一部分与MOS晶体管13的制造工序同时进行。
首先在SiC基板30a上，例如通过MOCVD（Metal Organic ChemicalVapor Deposition，金属有机化合物化学气相淀积）法形成SiC半导体层30b。例如4H构造的SiC基板30a上，例如使用氩（Ar）气体作为运载气体（carriergas），例如使用硅烷（SiH4）气体以及丙烷（C3H8）气体作为工艺气体(processgas)，例如使用氮（N2）气体作为n型掺杂剂，使4H构造的SiC半导体层30b外延成长。
接着，如图6（a）所示，通过光刻法在SiC半导体层30b的第2区域12b中形成具有沿图2所示的Y方向延伸、且交替地向相反方向（±Y方向）折回的形状的开口的抗蚀膜（未图示）。
将该抗蚀膜作为掩膜，通过例如使用了氟类气体（CF4等）的RIE（Reactive Ion Etching，反应离子刻蚀）法，形成沿Y方向延伸、且交替地向相反方向（±Y方向）折回的形状的沟槽60。
沟槽60只要具备使金属电阻体37具有作为应变仪来发挥作用的电阻值那样的宽度、深度、全长即可。沟槽60例如只要在宽度W为500nm至100μm、深度D为10nm至100μm、全长为50nm至2mm的范围内即可。
接着，在SiC半导体层30b上以保角的方式（conformally）形成例如厚度为200nm的硅氧化膜，作为第1绝缘膜51。硅氧化膜通过SiC半导体层30b的热氧化法、等离子CVD法或LP（Low Pressure，低压）－CVD法等来形成。
接着，如图6（b）所示，在SiC半导体层30b上，例如通过溅射法以埋入沟槽60的方式形成Ni－Cr合金膜，作为金属电阻体37。
Ni－Cr合金膜中有各种组成，可以使用Ni为50－80wt％、Cr为20－50wt％的范围的Ni－Cr合金膜。尤其在重视温度特性的情况下，也可以将金属电阻体37设为NiCrSiO2类合金膜。
接着，通过CMP（Chemical Mechanical Polishing，化学机械研磨）法除去Ni－Cr合金膜直到第1绝缘膜51露出为止。CMP装置、研磨浆液等可以使用在通常的半导体装置的制造中使用的CMP装置、研磨浆液。
此时，作为图3所示的空腔52用，利用伴随CMP的凹陷（dishing）或基于湿蚀刻的蚀刻等，将金属电阻体37的上表面比SiC半导体层30b的上表面深挖深度d。
深度d在沟槽60的深度D的50至90％的范围中是适当的。若深度d超过沟槽60的深度D的90％，则在构成图3所示的空腔52的第2绝缘膜53作为薄膜（membrane）而弯曲的情况下，第2绝缘膜53与金属电阻体37有可能接触。
此外，若深度d小于沟槽60的深度D的50％，则难以通过上述的凹陷或湿蚀刻来将金属电阻体37均匀地深挖。
接着，如图6（c）所示，在第1绝缘膜51上以及金属电阻体37上，例如通过LP－CVD法形成多晶硅膜61。多晶硅膜61优选为非掺杂，也可以利用磷（P）掺杂多晶硅膜。但是，若磷的浓度较高，则磷与金属电阻体37（Ni—Cr合金）的Ni进行反应而形成Ni－P化合物，因此优选为磷的浓度较低。
接着，通过CMP法除去多晶硅膜61直到第1绝缘膜51露出为止。仅在沟槽60内的金属电阻体37上残留多晶硅膜61。多晶硅膜61是用于形成图3所示的空腔52的牺牲层。
接着，如图7（a）所示，在第1绝缘膜51上以及多晶硅膜61上例如通过等离子CVD法或LP－CVD法形成厚度为200nm的硅氧化膜62。硅氧化膜62成为图3所示的第2绝缘膜53的一部分。
硅氧化膜62的厚度只要是能够形成牺牲层蚀刻用的贯通槽、且不会发生由基底的弯曲或翘曲引起的切断的厚度即可。
接着，如图7（b）所示，通过光刻法在硅氧化膜62上与多晶硅膜61对置地形成具有宽度比沟槽60的宽度W小的开口的抗蚀膜（未图示）。
将该抗蚀膜作为掩膜，对硅氧化膜62进行蚀刻而形成达到多晶硅膜61的贯通槽62a。硅氧化膜62的蚀刻例如通过使用了缓冲氢氟酸（BHF）的湿蚀刻、使用氟气体的RIE法来进行。根据贯通槽62a的深度与宽度之比，能够使用湿蚀刻以及RIE法中的某一方或双方。
贯通槽62a的形状只要是深度与宽度之比为2以上即可。贯通槽62a的侧面不需要垂直，优选为向上方扩展状。若不满足这些条件，则难以进行后述的贯通槽62a的密封。
接着，如图7（c）所示，例如通过使用了二氟化氙（XeF2）气体的干蚀刻来除去作为牺牲层的多晶硅膜61。多晶硅膜61与通过贯通槽62a而扩散流入的XeF2反应而成为挥发性的SiF4。
SiF4通过贯通槽62a向外部逸散。由此，除去多晶硅膜61，其后的空间成为空腔52。
具体而言，多晶硅膜61的干蚀刻通过将XeF2气体向干蚀刻装置的腔室的导入以及腔室内的真空排气例如重复2～5次左右来进行。
接着，如图8所示，在硅氧化膜62上形成硅氧化膜63。硅氧化膜63的形成通过CVD法或LP－CVD法来进行。硅氧化膜63还附着在贯通槽62a的侧壁，因此贯通槽62被堵塞并封闭。硅氧化膜62和硅氧化膜63成为一体，得到第2绝缘膜53。
接着，在第2绝缘膜53中形成到达金属电阻体37的端部的通孔，在通孔中埋入金（Au）、铜（Cu）、铝（Al）等的金属导体，在第2绝缘膜53上形成与金属导体连接的焊盘。由此，得到仪器端子38a、38b。
如以上说明的那样，在本实施方式的半导体装置10中，半导体元件11具有设置在半导体基板12上的MOS晶体管13以及应变仪部14。在应变仪部14中，金属电阻体37被埋入到形成在SiC半导体层30b中的沟槽60内。并且，设有空腔52以使金属电阻体37与树脂24不接触。
其结果，金属电阻体37忠实地追随半导体基板12的伸压，因此有所检测的应变量的响应变快、灵敏度提高的优点。能够高精度地监测因通电中的发热而在半导体基板12上产生的应变量。
根据在半导体基板12上产生的应变量的随时间的变化，能够检测经由焊料层18的半导体基板12与基板15的接合状态的变化，并推定焊料层18的热疲劳特性。因而，可将焊料层18的热疲劳破坏防止于未然，得到可靠性高的半导体装置10。
在半导体基板的表面上形成金属膜并通过光刻法对金属膜进行构图而形成应变仪部的情况下，由于半导体基板和金属膜的热膨张系数的差异，在半导体基板和金属电阻体的伸压上产生偏差。其结果，所检测的应变量的S／N有可能降低。
此外，在半导体基板的表面上通过粘接剂粘贴金属应变仪箔的情况下，在高温下粘接剂软化。其结果，金属电阻体对于半导体基板的伸压的追随性降低，无法期待所检测的应变量的响应速度、灵敏度的提高。
这里，对MOS晶体管13为纵型MOS晶体管的情况进行了说明，但也可以是其他的功率晶体管，例如沟槽栅MOS晶体管、IGBT（Insulated GateBipolar Transistor，绝缘栅双极型晶体管）、横型MOS晶体管。
对半导体基板12为SiC的情况进行了说明，但也可以使用其他的基板，例如氮化镓（GaN）基板、氧化镓（Ga2O3）基板等。
对将金属电阻体37比SiC半导体层30b的上表面深挖深度d而在SiC半导体层30b的上表面的下侧形成空腔52的情况进行了说明，但也可以将空腔52形成在SiC半导体层30b的上表面的上侧。
例如，不将金属电阻体37深挖，而在金属电阻体37上形成作为牺牲层的多晶硅膜61，形成覆盖多晶硅膜61的上表面以及侧面的硅氧化膜62。然后，能够与图7（b）至图8同样地形成空腔52。
SiC具有若被施施电场则折射率与电场强度的平方成比例地变化的现象（Kerr效果）。在SiC的折射率发生变化时，SiC中产生微小的应变。
在对半导体元件11施施高电压、例如几千kV的浪涌的情况下，设置在SiC半导体层30b内的应变仪部14能够检测由该浪涌引起的半导体基板12的应变。
因而，能够防止MOS晶体管13被ESD（Electro Static Discharge，静电释放）破坏。
（实施方式2）
利用图9对本实施方式的半导体装置进行说明。图9是表示搭载于本实施方式的半导体装置的半导体元件的俯视图。
在本实施方式中，对与上述实施方式1相同的构成部分赋予相同的附图标记并省略该部分的说明，对不同的部分进行说明。本实施方式与实施方式1不同之处在于，半导体元件具有两个应变仪部。
即，如图9所示，在搭载于本实施方式的半导体装置的半导体元件70中，在SiC半导体层30b的第2区域12b设有第1应变仪部71以及第2应变仪部72。第1及第2应变仪部71、72沿着正交的Y方向（第1方向）以及X方向（第2方向）离开地配置。
第1应变仪部71具有在SiC半导体层30b内沿Y方向延伸、并交替地向相反方向（±Y方向）折回的形状的金属电阻体（Ni－Cr类合金膜）。
第2应变仪部72具有在SiC半导体层30b内沿X方向延伸、并交替地向相反方向（±X方向）折回的形状的金属电阻体（Ni－Cr类合金膜）。
第1应变仪部71对半导体基板12的Y方向的应变量进行检测。第2应变仪部72对半导体基板12的X方向的应变量进行检测。通过第1及第2应变仪部71、72，能够2维地监测半导体基板12的应变量。
根据在半导体基板12上产生的2维的应变量的随时间的变化，能够2维地检测经由焊料层18的半导体基板12与基板15的接合状态的变化。其结果，能够期待焊料层18的热疲劳特性的推定精度比1维的情况提高。
因而，能够高精度地将焊料层18的热疲劳破坏防止于未然，因此能够进一步提高半导体装置10的可靠性。
另外，第1及第2应变仪部71、72的构成以及制造方法与应变仪部14相同，省略其说明。
如以上说明的那样，本实施方式的半导体元件70在SiC半导体层30b的第2区域12b设有沿着正交的Y方向以及X方向分离配置的第1及第2应变仪部71、72。其结果，能够提高焊料层18的热疲劳特性的推定精度，并能够进一步提高半导体装置10的可靠性。
这里，SiC半导体层30b的第2区域12b是Y方向的长度Yb大于X方向的长度Xb的（Yb＞Xb）长方形状。因而，第2应变仪部72的金属电阻体的沿X方向延伸的长度L2受X方向的长度Xb的限制（Xb＞L2）。
为了使第1应变仪部71和第2应变仪部72的性能一致，需要使第1应变仪部71的金属电阻体的沿Y方向延伸的长度L1等于L2（L1＝L2）。
但是，第1及第2应变仪部71、72的性能有可能由X方向的长度Xb限制。在该情况下，将第2区域12b设为与第1区域12a的紧挨着的两边邻接的L字型即可。
图10是表示具有设置在与第1区域12a的紧挨着的两边邻接的L字型的第2区域12b中的第1及第2应变仪部的半导体元件的俯视图。如图10所示，半导体元件80沿着第2区域12b的L字的Y方向的边设有第1应变仪部81，沿着X方向的边设有第2应变仪部82。
第1应变仪部81具有在SiC半导体层30b内沿Y方向延伸、并交替地向相反方向（±Y方向）折回的形状的金属电阻体（Ni－Cr类合金膜）。
第2应变仪部82具有在SiC半导体层30b内沿X方向延伸、并交替地向相反方向（±X方向）折回的形状的金属电阻体（Ni－Cr类合金膜）。
由此，第2应变仪部82的金属电阻体的沿X方向延伸的长度L2不会受图9所示的X方向的长度Xb限制（L2＞Xb）。第1应变仪部81的沿Y方向延伸的长度L1以及第2应变仪部82的金属电阻体的沿X方向延伸的长度L2能够在Y方向的长度Yb内确保所需的长度。
因而，能够进一步提高第1及第2应变仪部81、82的性能。半导体元件80适合于芯片尺寸比较有富余的情况。
以上，对几个实施方式进行了说明，但这些实施方式是作为例而提示的，并不是要限定发明的范围。这些新的实施方式能够以各种形态实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含于发明的范围及主旨内，并且包含于权利要求书所记载的发明及其等效的范围内。

Claims (18)

1.一种半导体装置，其特征在于，具备：
基板；
半导体基板，载置于上述基板，具有第1区域以及第2区域；
绝缘栅场效应晶体管，设置于上述半导体基板的上述第1区域；以及
应变仪部，具有长条的金属电阻体、第1绝缘膜以及第2绝缘膜，上述金属电阻体设置在上述半导体基板的上述第2区域中的上述半导体基板的上表面的内侧，上述第1绝缘膜设置在上述半导体基板与上述金属电阻体之间，延伸至上述半导体基板的上述上表面，上述第2绝缘膜跨过上述金属电阻体而设置在上述第1绝缘膜上方。
2.如权利要求1记载的半导体装置，其特征在于，
在上述半导体基板的上述第2区域设有第1应变仪部以及第2应变仪部，上述第1应变仪部以及上述第2应变仪部沿着正交的第1方向以及第2方向离开地配置。
3.如权利要求2记载的半导体装置，其特征在于，
上述第1应变仪部的沿上述第1方向延伸的长度与上述第2应变仪部的沿上述第2方向延伸的长度实质上相等。
4.如权利要求3记载的半导体装置，其特征在于，
上述半导体基板的上述第2区域是沿着上述第1方向以及上述第2方向而与上述半导体基板的上述第1区域邻接的L字状，上述第1应变仪部沿着上述L字的上述第1方向的边而配置，上述第2应变仪部沿着上述L字的上述第2方向的边而配置。
5.如权利要求1记载的半导体装置，其特征在于，
上述第1区域比上述第2区域大。
6.如权利要求1记载的半导体装置，其特征在于，
上述金属电阻体的上表面低于上述半导体基板的上表面。
7.如权利要求1记载的半导体装置，其特征在于，
在上述金属电阻体与上述第2绝缘膜之间设有空腔。
8.如权利要求1记载的半导体装置，其特征在于，
上述半导体基板是碳化硅半导体基板。
9.如权利要求1记载的半导体装置，其特征在于，
上述基板具有铜基基板、设置在铜基基板上的绝缘层、以及设置在绝缘层上的电路图案。
10.如权利要求1记载的半导体装置，其特征在于，
上述半导体基板经由金属接合剂载置于上述基板。
11.如权利要求10记载的半导体装置，其特征在于，
上述金属接合剂是焊料。
12.如权利要求1记载的半导体装置，其特征在于，
具备安装于上述基板的筒形的壳体、盖住上述壳体的盖体、以及填充在上述壳体内的树脂。
13.一种应变监视装置，其特征在于，具备：
应变测定装置，与具有基板、半导体基板、绝缘栅场效应晶体管以及应变仪部的半导体装置的上述应变仪部电连接，将上述半导体基板上产生的应变量变换为电信号，上述半导体基板载置于上述基板，具有第1区域以及第2区域，上述绝缘栅场效应晶体管设置于上述半导体基板的上述第1区域，上述应变仪部具有长条的金属电阻体、第1绝缘膜以及第2绝缘膜，上述金属电阻体设置在上述半导体基板的上述第2区域中的上述半导体基板的表面的内侧，上述第1绝缘膜设置在上述半导体基板与上述金属电阻体之间，延伸至上述半导体基板的上述表面，上述第2绝缘膜跨过上述金属电阻体而设置在上述第1绝缘膜上方；以及
信号处理装置，与上述应变测定装置电连接，处理与上述应变量相应的上述电信号，根据上述应变量的随时间的变化，对上述半导体装置中的应变进行监视。
14.如权利要求13记载的应变监视装置，其特征在于，
上述半导体装置在上述半导体基板的上述第2区域中具有沿着正交的第1方向以及第2方向离开地配置的第1应变仪部以及第2应变仪部；
上述应变测定装置具有：
第1应变测定装置，与上述第1应变仪部电连接，将在上述半导体基板的第1方向上产生的第1应变量变换为第1电信号；以及
第2应变测定装置，与上述第2应变仪部电连接，将在上述半导体基板的第2方向上产生的第2应变量变换为第2电信号。
15.权利要求14记载的应变监视装置，其特征在于，
上述第1应变仪部的沿上述第1方向延伸的长度与上述第2应变仪部的沿上述第2方向延伸的长度实质上相等。
16.权利要求14记载的应变监视装置，其特征在于，
上述信号处理装置与上述第1应变测定装置电连接且对与上述第1应变量相应的上述第1电信号进行处理，并且与上述第2应变测定装置电连接且对与上述第2应变量相应的上述第2电信号进行处理，根据上述第1应变量以及上述第2应变量的2维的随时间的变化，对上述半导体装置中的应变进行监视。
17.如权利要求14记载的应变监视装置，其特征在于，
上述半导体基板的上述第2区域是沿着上述第1方向以及第2方向而与上述半导体基板的上述第1区域邻接的L字状，上述第1应变仪部沿着上述L字的上述第1方向的边而配置，上述第2应变仪部沿着上述L字的上述第2方向的边而配置。
18.如权利要求17记载的应变监视装置，其特征在于，
上述第1应变仪部的沿上述第1方向延伸的长度与上述第2应变仪部的沿上述第2方向延伸的长度实质上相等。
CN201310394835.5A 2013-03-21 2013-09-03 半导体装置以及应变监视装置 Pending CN104061848A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013057711A JP5845201B2 (ja) 2013-03-21 2013-03-21 半導体装置および歪監視装置
JP2013-057711 2013-03-21

Publications (1)

Publication Number Publication Date
CN104061848A true CN104061848A (zh) 2014-09-24

Family

ID=51549680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310394835.5A Pending CN104061848A (zh) 2013-03-21 2013-09-03 半导体装置以及应变监视装置

Country Status (3)

Country Link
US (1) US20140283618A1 (zh)
JP (1) JP5845201B2 (zh)
CN (1) CN104061848A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887341A (zh) * 2016-09-29 2018-04-06 英飞凌科技股份有限公司 包括 ldmos 晶体管、单片微波集成电路的半导体器件和方法
CN114383763A (zh) * 2021-11-23 2022-04-22 林赛思尔(厦门)传感技术有限公司 全桥式电阻应变式压力传感器及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2662893B1 (en) * 2011-01-07 2020-09-23 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
CN107329615B (zh) * 2017-06-30 2020-06-16 上海天马微电子有限公司 显示面板及显示装置
CN109827693B (zh) * 2019-03-22 2023-09-12 华北电力大学 一种压接型功率半导体器件内部压力分布测量系统
JP7526032B2 (ja) 2020-05-20 2024-07-31 株式会社グローセル ひずみセンサモジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191057A (en) * 1978-06-28 1980-03-04 Gould Inc. Inversion layer sprain gauge
US4522072A (en) * 1983-04-22 1985-06-11 Insouth Microsystems, Inc. Electromechanical transducer strain sensor arrangement and construction
CN1828937A (zh) * 2005-02-03 2006-09-06 台湾积体电路制造股份有限公司 单一金属闸极互补式金氧半导体元件
CN102024768A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 半导体装置及半导体结构的制造方法
CN102683426A (zh) * 2011-03-10 2012-09-19 横河电机株式会社 半导体装置、应变仪、压力传感器及半导体装置的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766666A (en) * 1985-09-30 1988-08-30 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor pressure sensor and method of manufacturing the same
US4771638A (en) * 1985-09-30 1988-09-20 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor pressure sensor
JP2562610B2 (ja) * 1987-08-08 1996-12-11 株式会社豊田中央研究所 歪ゲ−ジ用薄膜抵抗体
JPH046428A (ja) * 1990-04-24 1992-01-10 Matsushita Electric Works Ltd 拡散型半導体変換素子
JP3455235B2 (ja) * 1999-02-15 2003-10-14 株式会社山武 半導体圧力センサ
JP2003023099A (ja) * 2001-07-10 2003-01-24 Nissan Motor Co Ltd 電界効果トランジスタ
JP2004281918A (ja) * 2003-03-18 2004-10-07 Ricoh Co Ltd 半導体装置及びその製造方法
JP5005241B2 (ja) * 2006-03-23 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2009038281A (ja) * 2007-08-03 2009-02-19 Hitachi Ulsi Systems Co Ltd 半導体装置およびその製造方法
JP2011031385A (ja) * 2009-07-07 2011-02-17 Rohm Co Ltd Ｍｅｍｓセンサ
JP5649478B2 (ja) * 2011-02-16 2015-01-07 三菱電機株式会社 半導体装置及びその試験方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191057A (en) * 1978-06-28 1980-03-04 Gould Inc. Inversion layer sprain gauge
US4522072A (en) * 1983-04-22 1985-06-11 Insouth Microsystems, Inc. Electromechanical transducer strain sensor arrangement and construction
CN1828937A (zh) * 2005-02-03 2006-09-06 台湾积体电路制造股份有限公司 单一金属闸极互补式金氧半导体元件
CN102024768A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 半导体装置及半导体结构的制造方法
CN102683426A (zh) * 2011-03-10 2012-09-19 横河电机株式会社 半导体装置、应变仪、压力传感器及半导体装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
许德伟 等: "《电力半导体器件和装置的功率损耗研究》", 《清华大学学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887341A (zh) * 2016-09-29 2018-04-06 英飞凌科技股份有限公司 包括 ldmos 晶体管、单片微波集成电路的半导体器件和方法
CN114383763A (zh) * 2021-11-23 2022-04-22 林赛思尔(厦门)传感技术有限公司 全桥式电阻应变式压力传感器及其制备方法

Also Published As

Publication number Publication date
JP5845201B2 (ja) 2016-01-20
JP2014183248A (ja) 2014-09-29
US20140283618A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN104061848A (zh) 半导体装置以及应变监视装置
JP5142742B2 (ja) 圧力センサおよびその製造方法
CN103098198B (zh) 半导体装置
US8227877B2 (en) Semiconductor bio-sensors and methods of manufacturing the same
CN102692255B (zh) 热式传感器及其制造方法
CN108962993A (zh) 半导体装置及其制造方法
CN104916665A (zh) 半导体装置
CN100456463C (zh) 半导体装置及其制造方法
US8471346B2 (en) Semiconductor device including a cavity
US20150191347A1 (en) Method for manufacturing semiconductor device
KR100937593B1 (ko) 반도체 가스 센서 소자 및 그의 제조방법
US6225183B1 (en) Method of fabricating a thin-film resistor having stable resistance
US8129239B2 (en) Semiconductor device having an expanded storage node contact and method for fabricating the same
KR101807492B1 (ko) 센서 탑재 웨이퍼
US20170328754A1 (en) Thermal fluid flow sensor
WO2007020538A3 (en) Integrated device having a semiconductor device and a temperature sensing element and corresponding manufacturing method
JP2009540620A (ja) 高性能分路キャパシタを有するｒｆパワートランジスタデバイスとその使用方法
JP2017183396A (ja) 半導体装置およびその製造方法
CN101459157B (zh) 半导体器件及其制造方法
CN102693964B (zh) 半导体装置
CN108475637B (zh) 半导体装置
JP5286804B2 (ja) 半導体装置の製造方法
JP2011009515A (ja) 半導体装置
US6844254B2 (en) Semiconductor device having bonding pad electrode of multi-layer structure
TW468271B (en) Thin film resistor used in a semiconductor chip and its manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140924

WD01 Invention patent application deemed withdrawn after publication