CN101281857B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101281857B
CN101281857B CN2007103083896A CN200710308389A CN101281857B CN 101281857 B CN101281857 B CN 101281857B CN 2007103083896 A CN2007103083896 A CN 2007103083896A CN 200710308389 A CN200710308389 A CN 200710308389A CN 101281857 B CN101281857 B CN 101281857B
Authority
CN
China
Prior art keywords
layer
etching
organic layer
pattern
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007103083896A
Other languages
English (en)
Other versions
CN101281857A (zh
Inventor
郑宇荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101281857A publication Critical patent/CN101281857A/zh
Application granted granted Critical
Publication of CN101281857B publication Critical patent/CN101281857B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种形成半导体器件的微细图案的方法，包括：在半导体衬底上方形成蚀刻目标层、硬掩模层、底部抗反射涂(BARC)层和第一光刻胶图案。在第一光刻胶图案的表面上形成有机层。在BARC层和有机层上方形成第二光刻胶层。实施蚀刻过程，使得第二光刻胶层保留在第一光刻胶图案之间的BARC层上，并且成为第二光刻胶图案。移除在第一光刻胶图案上和在第一与第二光刻胶图案之间的有机层。移除在有机层下方形成的BARC层。使用第一和第二光刻胶图案作为蚀刻掩模来蚀刻硬掩模层。使用硬掩模图案作为蚀刻掩模来蚀刻蚀刻目标层。

Description

半导体器件的制造方法
相关申请交叉引用
本申请要求2007年4月6日申请的韩国专利申请2007-34202的优先权，通过引用全文并入。
技术领域
本发明涉及半导体器件，更特别涉及一种形成半导体器件的微细图案的方法，其中在微细图案形成过程期间可减少工艺步骤的数目。
背景技术
由于器件的集成度增加，因此所要实现的最小线宽的尺寸减小。为了实现因器件的高度集成而减小的微线宽，需要各种工艺步骤。为了形成用以形成微细图案的硬掩模图案，必须实施掩模形成过程、双重曝光蚀刻技术(DEET)法或具有数个步骤的间隔物形成过程。该工艺方法不仅增加工艺步骤的总数目，而且增加器件大规模生产的成本。
发明内容
因此，本发明解决上述问题并公开一种形成半导体器件的微细图案的方法，其中微细图案通过减少的工艺步骤形成，由此降低器件大规模生产的成本。
在根据本发明的一个方面形成半导体器件的微细图案的方法中，在半导体衬底上方形成蚀刻目标层、硬掩模层、底部抗反射涂(BARC)层和含硅(Si)的第一光刻胶图案。在第一光刻胶图案的表面上方形成有机层。在BARC层和有机层上方形成含硅(Si)的第二光刻胶层。实施第一蚀刻过程，以使第二光刻胶层保留在第一光刻胶图案之间的BARC层上并成为第二光刻胶图案。移除在第一光刻胶图案上和在第一与第二光刻胶图案之间的有机层以及在有机层下方形成的BARC层。通过使用第一和第二光刻胶图案作为蚀刻掩模的第二蚀刻过程来蚀刻硬掩模层，由此形成硬掩模图案。然后，通过使用硬掩模图案作为蚀刻掩模的第三蚀刻过程来蚀刻蚀刻目标层。
在根据本发明的一个方面形成半导体器件的微细图案的另一方法中，在半导体衬底上方形成蚀刻目标层、硬掩模层、BARC层和含硅(Si)的第一光刻胶图案。半导体衬底包括单元栅极区域、选择性晶体管区域和周边区域。在第一光刻胶图案的表面上方形成有机层。在BARC层和有机层上方形成含硅(Si)第二光刻胶层。移除在选择性晶体管区域和周边区域中形成的第二光刻胶层。实施第一蚀刻过程，使得在单元栅极区域中形成的第二光刻胶层保留在第一光刻胶图案之间的BARC层上，并成为第二光刻胶图案。移除在第一光刻胶图案上和在第一与第二光刻胶图案之间的有机层以及在单元栅极区域中的有机层下方形成的BARC层。通过使用第一和第二光刻胶图案作为蚀刻掩模的第二蚀刻过程来蚀刻硬掩模层，由此形成硬掩模图案。通过使用硬掩模图案作为蚀刻掩模的第三蚀刻过程来蚀刻蚀刻目标层。
在根据本发明的一个方面形成半导体器件的微细图案的又一方法中，在半导体衬底上方形成蚀刻目标层、硬掩模层、含硅的BARC层和第一辅助图案。在第一辅助图案的表面上方形成含硅的有机层。在BARC层和有机层上方形成第二辅助层。实施第一蚀刻过程，以使第二辅助层保留在第一辅助图案之间的BARC层上，并成为第二辅助图案。移除在第一辅助图案上和在第一与第二辅助图案之间的有机层以及在有机层下方形成的BARC层。通过使用第一和第二辅助图案作为蚀刻掩模的第二蚀刻过程来蚀刻硬掩模层，由此形成硬掩模图案。通过使用硬掩模图案作为蚀刻掩模的第三蚀刻过程来蚀刻蚀刻目标层。
在根据本发明的一个方面形成半导体器件的微细图案的又一方法中，在半导体衬底上方形成蚀刻目标层、硬掩模层、含硅的BARC层和第一辅助图案。半导体衬底包括单元栅极区域、选择性晶体管区域和周边区域。在第一辅助图案的表面上方形成含硅的有机层。在BARC层和有机层上方形成第二辅助层。移除在选择性晶体管区域和周边区域中形成的第二辅助层。实施第一蚀刻过程，使得在单元栅极区域中形成的第二辅助层保留在第一辅助图案之间的BARC层上，并成为第二辅助图案。移除在第一辅助图案上和在第一与第二辅助图案之间的有机层以及在单元栅极区域中的有机层下方形成的BARC层。通过使用第一和第二辅助图案作为蚀刻掩模的第二蚀刻过程来蚀刻硬掩模层，由此形成硬掩模图案。通过使用硬掩模图案作为蚀刻掩模的第三蚀刻过程来蚀刻蚀刻目标层。
附图说明
图1A至1G是描述根据本发明的第一实施方案形成半导体器件的微细图案的方法的剖面图；和
图2A至2H是描述根据本发明的第二实施方案形成半导体器件的微细图案的方法的剖面图。
具体实施方式
将参考附图来描述根据本发明的特定实施方案。
图1A至1G是描述根据本发明的第一实施方案形成半导体器件的微细图案的方法的剖面图。在此方法中，只在单元栅极区域上实施工艺步骤。
参考图1A，在半导体衬底100上方形成蚀刻目标层102。蚀刻目标层102可形成为膜，例如绝缘层、导电层或层间绝缘层。在蚀刻目标层102上方形成硬掩模层104和BARC层106。硬掩模层104具有包括非晶碳层104a和氮氧化硅(SiON)层104b的堆叠结构。BARC层106可包含硅(Si)。
其后，在BARC层106上形成第一辅助图案108。第一辅助图案108可以是光刻胶层或含硅(Si)的光刻胶层。第一辅助图案108的临界尺寸(CD)限定为微细图案(尚未形成)的间距的大约一半。
参考图1B，在第一辅助图案108的表面上形成绝缘层110。绝缘层110可以是含硅(Si)的有机层或不含硅(Si)的有机层。不含硅(Si)的有机层优选是非晶碳层。绝缘层110可以只形成在第一辅助图案108的表面上，然而亦可以形成在BARC层106和第一辅助图案108的表面上。绝缘层110可以使用相对于第二辅助层112(后续过程中形成)和第一辅助图案108的材料具有不同蚀刻选择性的材料形成，以在绝缘层110的后续移除期间，充分移除第一辅助图案108和第二辅助图案112a而不损伤绝缘层110。在第一辅助图案108的表面上所沉积的绝缘层110的厚度设定为微细图案(尚未形成)的间距的大约一半。
参考图1C，在BARC层106和绝缘层110上方形成第二辅助层112，以填充在第一辅助图案108之间的间隙。第二辅助层112可以由光刻胶层或含硅(Si)的光刻胶层形成。因此，第二辅助层112相对于绝缘层110具有不同的蚀刻选择性。
参考图1D，蚀刻第二辅助层112，直到暴露出绝缘层110的上表面，由此形成第二辅助图案112a。蚀刻过程可以包括实施回蚀刻过程。在第二辅助层112的移除过程期间，在绝缘层110之间所形成的第二辅助层112保留至不高于第一辅助图案108的高度。第二辅助层112相对于绝缘层110具有不同的蚀刻选择性。因此，第一辅助图案108和第二辅助图案112a由具有基本相同蚀刻选择性的材料形成。
参考图1E，移除通过第二辅助层112的蚀刻过程所暴露出的绝缘层110和第一辅助图案108和第二辅助图案112a之间所形成的绝缘层110以及在绝缘层110下方所形成的BARC层106。因此，BARC层106只保留在第一辅助图案108和第二辅助图案112a的下方。由此，形成BARC图案106a。绝缘层110通过干式蚀刻过程移除。如以上参考图1B所述，如果在绝缘层110的形成过程期间，在BARC层106上也形成绝缘层110，则在绝缘层110的移除过程期间，绝缘层110也保留在第二辅助图案112a下方。
因此，绝缘层110相对于第一辅助图案108和第二辅助图案112a具有不同的蚀刻选择性，并且具有基本与BARC层106相同的蚀刻选择性。因为如上所述，在第一辅助图案108之间形成第二辅助图案112a，所以可获得期望间距。
参考图1F，通过使用第一辅助图案108、BARC图案106a和第二辅助图案112a作为蚀刻掩模蚀刻硬掩模层104来形成具有期望的线和间隙的硬掩模图案104c。硬掩模层104通过干式蚀刻过程移除。通过形成具有基本相同蚀刻选择性的材料的第一辅助图案108和第二辅助图案112a，以在硬掩模层104的蚀刻过程期间有利于蚀刻过程。因此，硬掩模图案104c是均匀的。换言之，使用由具有基本相同蚀刻选择性的材料所形成的第一辅助图案108和第二辅助图案112a的硬掩模层104的蚀刻过程，比使用由具有不同蚀刻选择性的材料所形成的第一辅助图案108和第二辅助图案112a的硬掩模层104的蚀刻过程更便利。
其后，移除第一辅助图案108、BARC图案106a和第二辅助图案112a，以形成由硬掩模图案104c所构成的微细图案。
参考图1G，使用具有期望的线和间隙的硬掩模图案104c作为蚀刻掩模来蚀刻蚀刻目标层102，由此形成目标蚀刻图案102a。然后，移除硬掩模图案104c。
如上所述，通过仅由第一辅助图案108和第二辅助图案112a的形成过程形成微细图案，可形成具有期望CD的微细图案。此外，因为没有实施DEET法或间隔物形成过程，所以可减少工艺步骤的数目。因此，可减少器件大规模生产的成本。
此外，通过形成具有基本相同蚀刻选择性的第一辅助图案108和第二辅助图案112a，可在利用第一辅助图案108和第二辅助图案112a的蚀刻过程期间形成均匀的蚀刻图案。因此，与使用由不同材料所形成的第一辅助图案108和第二辅助图案112a来实施蚀刻过程时相比，蚀刻更便利。
下面描述将本发明应用于制造NAND闪存器件的方法的实施例。
图2A至2H是描述根据本发明的第二实施方案形成半导体器件的微细图案的方法的剖面图。
参考图2A，在半导体衬底200上形成蚀刻目标层202，其中半导体衬底200具有单元栅极区域A、选择性晶体管区域B和周边区域C。蚀刻目标层202由硅化钨(WSix)层形成。在硅化钨(WSix)层与半导体衬底200之间形成堆叠结构，该堆叠结构包括隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层。
其后，在蚀刻目标层202上方形成硬掩模层204和BARC层206。硬掩模层204具有包括非晶碳层204a和氮氧化硅(SiON)层204b的堆叠结构，并且BARC层206可以使用含硅(Si)的BARC形成。
其后，在BARC层206上形成第一辅助图案208。第一辅助图案208可以由光刻胶层或含硅(Si)的光刻胶层形成。第一辅助图案208的CD设定为微细图案(尚未形成)的间距的大约一半。
参考图2B，在BARC层206和第一辅助图案208上方形成绝缘层210。绝缘层210可以由含硅(Si)的有机层或不含硅(Si)的有机层形成。不含硅(Si)的有机层可以是非晶碳层。绝缘层210可以只形成在第一辅助图案208的表面上，然而也可以形成在BARC层206和第一辅助图案208的表面上。绝缘层210使用相对于第二辅助层212(后续过程中形成)和第一辅助图案208的材料具有不同蚀刻选择性的材料形成。因此，在绝缘层210的移除过程期间，可以移除第一辅助图案208和第二辅助图案212a而不损伤绝缘层210。在第一辅助图案208的侧面上沉积的绝缘层210的厚度设定为微细图案(尚未形成)的间距的大约一半。
参考图2C，在BARC层206和绝缘层210上方形成第二辅助层212，以填充第一辅助图案208之间的间隙。第二辅助层212可以是光刻胶层或含硅(Si)的光刻胶层。因此，第二辅助层212相对于绝缘层210具有不同的蚀刻选择性。
参考图2D，在单元栅极区域A的第二辅助层212上形成光刻胶图案(未示出)。该光刻胶图案未形成在选择性晶体管区域B和周边区域C上。这是因为在选择性晶体管区域B和周边区域C中不形成微细图案，所以使用光刻胶图案移除在选择性晶体管区域B和周边区域C中所形成的第二辅助层212。
其后，使用光刻胶图案作为蚀刻掩模，蚀刻在选择性晶体管区域B和周边区域C中所形成的第二辅助层212。为了防止在蚀刻过程期间作为硬掩模层204的一部分的氮氧化硅(SiON)层204b的上表面被移除，通过使用BARC层206作为蚀刻停止层的干式蚀刻过程来移除第二辅助层212。然后，移除光刻胶图案。
参考图2E，通过蚀刻过程来蚀刻在单元栅极区域A中所形成的第二辅助层212，直到暴露出绝缘层210的上表面，由此在单元栅极区域A中形成第二辅助图案212a。蚀刻过程可以使用回蚀刻过程来实施。在单元栅极区域A中所形成的第二辅助层212的蚀刻过程期间，移除在绝缘层210之间所形成的第二辅助层212，使得第二辅助层212保留至不高于第一辅助图案208的高度。还移除在选择性晶体管区域B中所形成的第二辅助层212，直到暴露出绝缘层210的上表面。第二辅助层212相对于绝缘层210具有不同的蚀刻选择性。因此，第一辅助图案208和第二辅助图案212a由具有基本相同蚀刻选择性的材料形成。
参考图2F，移除在由第二辅助层212的蚀刻过程所暴露出的绝缘层210和第一辅助图案208和第二辅助图案212a之间所形成的绝缘层210，以及在绝缘层210下方所形成的BARC层206，使得BARC层206只保留在第一辅助图案208和第二辅助图案212a的下方。由此，形成BARC图案206a。绝缘层210通过干式蚀刻过程移除。如以上图2B所示，如果在绝缘层210的形成过程期间在BARC层206上形成绝缘层210，则在绝缘层210的移除过程期间绝缘层210也保留在第二辅助图案212a下方。
因此，在绝缘层210的移除过程期间，绝缘层210相对于第一辅助图案(208)材料和第二辅助图案(212a)材料具有不同的蚀刻选择性，并且具有与BARC层206基本相同的蚀刻选择性。通过如上所述在第一辅助图案208之间形成第二辅助图案212a，可获得期望的间距。在BARC层206的移除过程期间，也移除在单元栅极区域A中所形成的绝缘层210和在选择性晶体管区域B和周边区域C中所形成的绝缘层210和BARC层206。
参考图2G，通过使用第一辅助图案208、BARC图案206a和第二辅助图案212a作为蚀刻掩模来蚀刻硬掩模层204，以形成具有期望的线和间隙的硬掩模图案204c。硬掩模层204通过干式蚀刻过程移除。当第一辅助图案208和第二辅助图案212a由具有基本相同的蚀刻选择性的材料形成时，在硬掩模层204的蚀刻过程期间可有利于蚀刻过程。因此，硬掩模图案204c是均匀的。换言之，使用由具有基本相同的蚀刻选择性的材料所形成的第一辅助图案208和第二辅助图案212a的硬掩模层204的蚀刻过程比使用由具有不同的蚀刻选择性的材料所形成的第一辅助图案208和第二辅助图案212a的硬掩模层204的蚀刻过程更便利。
其后，移除第一辅助图案208、BARC图案206a和第二辅助图案212a，以形成包括硬掩模图案204c的微细图案。
参考图2H，使用具有期望的线和间隙的硬掩模图案204c作为蚀刻掩模来蚀刻蚀刻目标层202，由此形成目标蚀刻图案202a。在蚀刻目标层202的蚀刻过程期间，也蚀刻在蚀刻目标层202与半导体衬底200之间所形成的隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层。因此，形成栅极。其后，移除硬掩模图案204c。
如上所述，只通过第一辅助图案208和第二辅助图案212a的形成过程来形成微细图案。因此，可形成具有期望CD的微细图案。此外，因为没有实施已经用以形成微细图案的DEET法或间隔物形成过程，所以可减少工艺步骤的数目。因此，可降低器件大规模生产的成本。
此外，因为第一辅助图案208和第二辅助图案212a由具有基本相同的蚀刻选择性的材料形成，所以可在使用第一辅助图案208和第二辅助图案212a的蚀刻过程期间形成均匀的蚀刻图案。因此，与使用由不同材料所形成的第一辅助图案208和第二辅助图案212a来实施蚀刻过程时相比，蚀刻变得更便利。
如上所述，本发明可以表现出以下优点。
第一，只通过第一辅助图案和第二辅助图案的形成过程来形成微细图案。因此，可形成具有期望CD的微细图案。
第二，因为可避免使用传统用于形成微细图案的DEET法或间隔物形成过程，所以可减少工艺步骤的数目。
第三，因为工艺步骤的数目减少，所以可以降低器件大规模生产的成本。
第四，因为第一辅助图案和第二辅助图案由具有基本相同的蚀刻选择性的材料形成，所以在使用第一辅助图案和第二辅助图案的蚀刻过程期间可形成均匀的蚀刻图案。因此，与使用由不同材料所形成的第一辅助图案和第二辅助图案来实施蚀刻过程时相比，蚀刻变得更便利。
虽然已经针对特定实施方案描述了本发明，但是对本领域技术人员可以理解在不背离本发明和所附权利要求的发明精神和范围的情况下可以进行各种变化和修改。

Claims (67)

1.一种形成半导体器件的微细图案的方法，该方法包括：
在半导体衬底上方形成蚀刻目标层、硬掩模层、底部抗反射涂(BARC)层和含硅(Si)的第一光刻胶图案；
在所述第一光刻胶图案的表面上方形成有机层；
在所述底部抗反射涂层和所述有机层上方形成含硅(Si)的第二光刻胶层；
实施第一蚀刻过程，使得所述第二光刻胶层保留在所述第一光刻胶图案之间的所述底部抗反射涂层上，并且成为第二光刻胶图案；
移除在所述第一光刻胶图案上和在所述第一和第二光刻胶图案之间的所述有机层以及在所述有机层下方形成的所述底部抗反射涂层；
通过使用所述第一和第二光刻胶图案作为蚀刻掩模的第二蚀刻过程来蚀刻所述硬掩模层，由此形成硬掩模图案；和
通过使用所述硬掩模图案作为蚀刻掩模的第三蚀刻过程来蚀刻所述蚀刻目标层，由此形成目标蚀刻图案。
2.如权利要求1所述的方法，其中所述蚀刻目标层包括绝缘层、导电层或层间绝缘层的膜。
3.如权利要求1所述的方法，其中所述硬掩模层具有包括非晶碳层和氮氧化硅(SiON)层的堆叠结构。
4.如权利要求1所述的方法，其中所述第一光刻胶图案具有临界尺寸(CD)，所述临界尺寸是所述目标蚀刻图案的间距的一半。
5.如权利要求1所述的方法，其中所述有机层是非晶碳层。
6.如权利要求1所述的方法，其中在所述底部抗反射涂层上方形成所述有机层。
7.如权利要求1所述的方法，其中所述有机层由相对于所述第二光刻胶层和所述第一光刻胶图案的材料具有不同的蚀刻选择性的材料形成。
8.如权利要求1所述的方法，其中所述有机层具有与所述底部抗反射涂层相同的蚀刻选择性。
9.如权利要求1所述的方法，其中在所述第一光刻胶图案的侧面上沉积的有机层的侧向厚度是所述目标蚀刻图案的间距的一半。
10.如权利要求1所述的方法，其中通过回蚀刻过程蚀刻所述第二光刻胶层。
11.如权利要求1所述的方法，其中在所述第一蚀刻过程期间，所述第二光刻胶图案保留至不高于所述第一光刻胶图案的高度。
12.如权利要求1所述的方法，其中通过干式蚀刻过程移除所述有机层。
13.如权利要求6所述的方法，其中在所述有机层的移除过程期间，在所述底部抗反射涂层上形成的所述有机层保留在所述第一光刻胶图案和所述第二光刻胶图案之间。
14.如权利要求1所述的方法，其中所述第二蚀刻过程包括实施干式蚀刻过程。
15.一种形成半导体器件的微细图案的方法，该方法包括：
在半导体衬底上方形成蚀刻目标层、硬掩模层、底部抗反射涂层和含硅(Si)的第一光刻胶图案，其中所述半导体衬底包括单元栅极区域、选择性晶体管区域和周边区域；
在所述第一光刻胶图案的表面上方形成有机层；
在所述底部抗反射涂层和所述有机层上方形成含硅(Si)的第二光刻胶层；
移除在所述选择性晶体管区域和所述周边区域中形成的所述第二光刻胶层；
实施第一蚀刻过程，使得在所述单元栅极区域中形成的所述第二光刻胶层保留在所述第一光刻胶图案之间的所述底部抗反射涂层上，并且成为第二光刻胶图案；
移除在所述第一光刻胶图案上和在所述第一和第二光刻胶图案之间的所述有机层以及在所述单元栅极区域中的所述有机层下方形成的所述底部抗反射涂层；
通过使用所述第一和第二光刻胶图案作为蚀刻掩模的第二蚀刻过程来蚀刻所述硬掩模层，由此形成硬掩模图案；以及
通过使用所述硬掩模图案作为蚀刻掩模的第三蚀刻过程来蚀刻所述蚀刻目标层，由此形成目标蚀刻图案。
16.如权利要求15所述的方法，其中所述蚀刻目标层由硅化钨(WSix)层形成。
17.如权利要求15所述的方法，其中在所述蚀刻目标层与所述半导体衬底之间形成包括隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层的堆叠结构。
18.如权利要求15所述的方法，其中所述硬掩模层具有包括非晶碳层和氮氧化硅(SiON)层的堆叠结构。
19.如权利要求15所述的方法，其中所述第一光刻胶图案具有临界尺寸(CD)，所述临界尺寸是所述目标蚀刻图案的间距的一半。
20.如权利要求15所述的方法，其中所述有机层是非晶碳层。
21.如权利要求15所述的方法，其中在所述底部抗反射涂层上方形成所述有机层。
22.如权利要求15所述的方法，其中所述有机层由相对于所述第二光刻胶层和所述第一光刻胶图案的材料具有不同的蚀刻选择性的材料形成。
23.如权利要求15所述的方法，其中所述有机层具有与所述底部抗反射涂层相同的蚀刻选择性。
24.如权利要求15所述的方法，其中在所述第一光刻胶图案的侧面上沉积的有机层的侧向厚度是所述目标蚀刻图案的间距的一半。
25.如权利要求15所述的方法，其中通过使用所述底部抗反射涂层作为蚀刻停止层的干式蚀刻过程来移除在所述选择性晶体管区域和所述周边区域中形成的所述第二光刻胶层。
26.如权利要求15所述的方法，其中在所述单元栅极区域中形成的所述第二光刻胶层的蚀刻过程期间，移除在所述选择性晶体管区域中的所述第二光刻胶层。
27.如权利要求26所述的方法，其中通过回蚀刻过程蚀刻在所述选择性晶体管区域中的所述第二光刻胶层。
28.如权利要求15所述的方法，其中在所述第一蚀刻过程期间，所述第二光刻胶图案保留至不高于所述第一光刻胶图案的高度。
29.如权利要求15所述的方法，其中在所述单元栅极区域中形成的所述有机层和所述底部抗反射涂层的移除过程期间，也移除在所述选择性晶体管区域和所述周边区域中形成的所述有机层和所述底部抗反射涂层。
30.如权利要求15所述的方法，其中通过干式蚀刻过程来移除在所述选择性晶体管区域和所述周边区域中形成的所述有机层和所述底部抗反射涂层。
31.如权利要求21所述的方法，其中在所述有机层的移除过程期间，在所述底部抗反射涂层上方形成的所述有机层保留在所述第一光刻胶图案和所述第二光刻胶图案之间。
32.如权利要求15所述的方法，其中所述第二蚀刻过程包括实施干式蚀刻过程。
33.如权利要求17所述的方法，其中在所述第三蚀刻过程期间，蚀刻在所述蚀刻目标层与所述半导体衬底之间形成的所述隧道绝缘层、所述用于浮置栅极的第一导电层、所述介电层和所述用于控制栅极的第二导电层，以形成栅极。
34.一种形成半导体器件的微细图案的方法，该方法包括：
在半导体衬底上方形成蚀刻目标层、硬掩模层、含硅的底部抗反射涂层和第一辅助图案；
在所述第一辅助图案的表面上方形成含硅的有机层；
在所述底部抗反射涂层和所述有机层上方形成第二辅助层；
实施第一蚀刻过程，使得所述第二辅助层保留在所述第一辅助图案之间的所述底部抗反射涂层上，并且成为第二辅助图案；
移除在所述第一辅助图案上和在所述第一和第二辅助图案之间的所述有机层以及在所述有机层下方形成的所述底部抗反射涂层；
通过使用所述第一和第二辅助图案作为蚀刻掩模的第二蚀刻过程来蚀刻所述硬掩模层，由此形成硬掩模图案；和
通过使用所述硬掩模图案作为蚀刻掩模的第三蚀刻过程来蚀刻所述蚀刻目标层，由此形成目标蚀刻图案。
35.如权利要求34所述的方法，其中所述蚀刻目标层包括绝缘层、导电层或层间绝缘层的膜。
36.如权利要求34所述的方法，其中所述硬掩模层具有包括非晶碳层和氮氧化硅(SiON)层的堆叠结构。
37.如权利要求34所述的方法，其中所述第一辅助层是光刻胶层。
38.如权利要求34所述的方法，其中所述第一辅助图案具有CD，所述CD是所述目标蚀刻图案的间距的一半。
39.如权利要求34所述的方法，其中所述有机层由相对于所述第二辅助层和所述第一辅助图案材料具有不同的蚀刻选择性的材料形成。
40.如权利要求34所述的方法，其中在所述底部抗反射涂层上方形成所述有机层。
41.如权利要求34所述的方法，其中所述有机层具有与所述底部抗反射涂层相同的蚀刻选择性。
42.如权利要求34所述的方法，其中在所述第一辅助图案的侧面上沉积的所述有机层的侧向厚度是所述目标蚀刻图案的间距的一半。
43.如权利要求34所述的方法，其中所述第二辅助层是光刻胶层。
44.如权利要求34所述的方法，其中通过回蚀刻过程蚀刻所述第二辅助层。
45.如权利要求34所述的方法，其中在所述第一蚀刻过程期间，所述第二辅助图案保留至不高于所述第一辅助图案的高度。
46.如权利要求34所述的方法，其中通过干式蚀刻过程移除所述有机层。
47.如权利要求40所述的方法，其中在所述有机层的移除过程期间，在所述底部抗反射涂层上方形成的所述有机层保留在所述第一辅助图案和所述第二辅助图案之间。
48.如权利要求34所述的方法，其中所述第二蚀刻过程包括实施干式蚀刻过程。
49.一种形成半导体器件的微细图案的方法，该方法包括：
在半导体衬底上方形成蚀刻目标层、硬掩模层、含硅的底部抗反射涂层和第一辅助图案，其中所述半导体衬底包括单元栅极区域、选择性晶体管区域和周边区域；
在所述第一辅助图案的表面上方形成含硅的有机层；
在所述底部抗反射涂层和所述有机层上形成第二辅助层；
移除在所述选择性晶体管区域和所述周边区域中形成的所述第二辅助层；
实施第一蚀刻过程，使得在所述单元栅极区域中形成的所述第二辅助层保留在所述第一辅助图案之间的所述底部抗反射涂层上，并且成为第二辅助图案；
移除在所述第一辅助图案上和在所述第一和第二辅助图案之间的所述有机层以及在所述单元栅极区域中的所述含硅的有机层下方形成的所述底部抗反射涂层；
通过使用所述第一和第二辅助图案作为蚀刻掩模的第二蚀刻过程来蚀刻所述硬掩模层，由此形成硬掩模图案；以及
通过使用所述硬掩模图案作为蚀刻掩模的第三蚀刻过程来蚀刻所述蚀刻目标层，由此形成目标蚀刻图案。
50.如权利要求49所述的方法，其中所述蚀刻目标层由硅化钨(WSix)层形成。
51.如权利要求49所述的方法，其中在所述蚀刻目标层与所述半导体衬底之间形成包括隧道绝缘层、用于浮置栅极的第一导电层、介电层和用于控制栅极的第二导电层的堆叠结构。
52.如权利要求49所述的方法，其中所述硬掩模层具有包括非晶碳层和氮氧化硅(SiON)层的堆叠结构。
53.如权利要求49所述的方法，其中所述第一辅助层是光刻胶层。
54.如权利要求49所述的方法，其中所述第一辅助图案具有CD，所述CD是所述目标蚀刻图案的间距的一半。
55.如权利要求49所述的方法，其中所述有机层由相对于所述第二辅助层和所述第一辅助图案材料具有不同的蚀刻选择性的材料形成。
56.如权利要求49所述的方法，其中在所述底部抗反射涂层上方形成所述有机层。
57.如权利要求49所述的方法，其中所述有机层具有与所述底部抗反射涂层相同的蚀刻选择性。
58.如权利要求49所述的方法，其中在所述第一辅助图案的侧面上沉积的所述有机层的侧向厚度是所述目标蚀刻图案的间距的一半。
59.如权利要求49所述的方法，其中所述第二辅助层是光刻胶层。
60.如权利要求49所述的方法，其中在所述选择性晶体管区域和所述周边区域中形成的所述第二辅助层的移除过程期间，通过使用所述底部抗反射涂层作为蚀刻停止层的干式蚀刻过程来移除所述第二辅助层。
61.如权利要求49所述的方法，其中在所述单元栅极区域中形成的所述第二辅助层的蚀刻过程期间，移除保留在所述选择性晶体管区域中的所述第二辅助层。
62.如权利要求61所述的方法，其中通过回蚀刻过程移除保留在所述选择性晶体管区域中的所述第二辅助层。
63.如权利要求49所述的方法，其中在所述第一蚀刻过程期间，所述第二辅助图案保留至不高于所述第一辅助图案的高度。
64.如权利要求49所述的方法，其中在所述单元栅极区域中形成的所述有机层和所述底部抗反射涂层的移除过程期间，也移除在所述选择性晶体管区域和所述周边区域中形成的所述有机层和所述底部抗反射涂层。
65.如权利要求56所述的方法，其中在所述有机层的移除过程期间，在所述底部抗反射涂层中形成的所述有机层保留在所述第一辅助图案和所述第二辅助图案之间。
66.如权利要求49所述的方法，其中所述第二蚀刻过程包括实施干式蚀刻过程。
67.如权利要求51方法，其中在所述第三蚀刻过程期间，蚀刻在所述蚀刻目标层与所述半导体衬底之间所形成的所述隧道绝缘层、所述用于浮置栅极的第一导电层、所述介电层和所述用于控制栅极的第二导电层，由此形成栅极。
CN2007103083896A 2007-04-06 2007-12-29 半导体器件的制造方法 Expired - Fee Related CN101281857B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070034202A KR100822621B1 (ko) 2007-04-06 2007-04-06 반도체 소자의 미세 패턴 형성방법
KR10-2007-0034202 2007-04-06

Publications (2)

Publication Number Publication Date
CN101281857A CN101281857A (zh) 2008-10-08
CN101281857B true CN101281857B (zh) 2010-09-29

Family

ID=39571643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103083896A Expired - Fee Related CN101281857B (zh) 2007-04-06 2007-12-29 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7892981B2 (zh)
JP (1) JP2008258565A (zh)
KR (1) KR100822621B1 (zh)
CN (1) CN101281857B (zh)
TW (1) TWI345813B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870326B1 (ko) 2007-04-25 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성방법
KR100834266B1 (ko) 2007-04-25 2008-05-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US8440569B2 (en) * 2007-12-07 2013-05-14 Cadence Design Systems, Inc. Method of eliminating a lithography operation
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7713818B2 (en) * 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7786015B2 (en) 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
KR100948480B1 (ko) 2008-06-27 2010-03-17 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
CN101770940B (zh) * 2008-12-31 2012-04-18 中芯国际集成电路制造(上海)有限公司 叠层底部抗反射结构及刻蚀方法
US8114765B2 (en) 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
US8084347B2 (en) 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
KR101044693B1 (ko) * 2009-01-21 2011-06-28 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8026178B2 (en) 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
KR102366801B1 (ko) 2015-03-31 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
CN114686057B (zh) * 2020-12-28 2023-06-02 中国科学院微电子研究所 一种图形化用抗反射涂层组合物及图形化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469457A (zh) * 2002-06-29 2004-01-21 ����ʿ�뵼�����޹�˾ 制造半导体装置的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067488A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 포토레지스트의 손실을 감소시킨 반도체 소자 제조방법
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
KR100642886B1 (ko) 2005-06-27 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100640657B1 (ko) 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
KR20070051196A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
KR100913005B1 (ko) 2006-10-31 2009-08-20 주식회사 하이닉스반도체 마스크 패턴 형성 방법
KR100822592B1 (ko) 2007-03-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469457A (zh) * 2002-06-29 2004-01-21 ����ʿ�뵼�����޹�˾ 制造半导体装置的方法

Also Published As

Publication number Publication date
US20080248654A1 (en) 2008-10-09
US7892981B2 (en) 2011-02-22
KR100822621B1 (ko) 2008-04-16
TW200841396A (en) 2008-10-16
CN101281857A (zh) 2008-10-08
JP2008258565A (ja) 2008-10-23
TWI345813B (en) 2011-07-21

Similar Documents

Publication Publication Date Title
CN101281857B (zh) 半导体器件的制造方法
US7563712B2 (en) Method of forming micro pattern in semiconductor device
KR100822622B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR101449772B1 (ko) 효율적인 피치 멀티플리케이션 프로세스
CN101383270B (zh) 形成半导体器件微图案的方法
US8110340B2 (en) Method of forming a pattern of a semiconductor device
US7879729B2 (en) Method of forming a micro pattern of a semiconductor device
US8026172B2 (en) Method of forming contact hole arrays using a hybrid spacer technique
US7696087B2 (en) Method of forming a dual damascene pattern of a semiconductor device
US7981803B2 (en) Method of forming micro pattern of semiconductor device
KR100632658B1 (ko) 반도체 소자의 금속배선 형성방법
US7592271B2 (en) Method of fabricating a flash memory device
US7569477B2 (en) Method for fabricating fine pattern in semiconductor device
CN115701214A (zh) 位元线结构的制作方法及数据存储阵列的制作方法
KR20030000907A (ko) 플래시 메모리 소자의 제조 방법
KR20050059926A (ko) 플래쉬 메모리소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20131229