CN101770940B - 叠层底部抗反射结构及刻蚀方法 - Google Patents

叠层底部抗反射结构及刻蚀方法 Download PDF

Info

Publication number
CN101770940B
CN101770940B CN2008102053826A CN200810205382A CN101770940B CN 101770940 B CN101770940 B CN 101770940B CN 2008102053826 A CN2008102053826 A CN 2008102053826A CN 200810205382 A CN200810205382 A CN 200810205382A CN 101770940 B CN101770940 B CN 101770940B
Authority
CN
China
Prior art keywords
layer
bottom anti
siliceous
reflection layer
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102053826A
Other languages
English (en)
Other versions
CN101770940A (zh
Inventor
韩秋华
舒强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102053826A priority Critical patent/CN101770940B/zh
Publication of CN101770940A publication Critical patent/CN101770940A/zh
Application granted granted Critical
Publication of CN101770940B publication Critical patent/CN101770940B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及叠层底部抗反射结构及刻蚀方法。其中,叠层底部抗反射结构,包括有机底部抗反射层和其上的第一层含硅底部抗反射层,所述第一层含硅底部抗反射层之上还设有氧化硅层。与现有技术相比,本发明在含硅底部抗反射层之上还设有氧化硅层,可以保护含硅底部抗反射层在刻蚀其下的有机底部抗反射层时不受损伤,从而保持图形转移的精确性。

Description

叠层底部抗反射结构及刻蚀方法
技术领域
本发明涉及半导体制造领域,尤其涉及叠层底部抗反射结构及刻蚀方法。
背景技术
在半导体器件的制造工艺过程中,对光刻胶进行曝光显影的光刻的方法是实现图形转移的主要方法,用于保护被处理的覆层的特定区域不被蚀刻或者掺杂等。随着芯片技术的发展,芯片的特征图形尺寸越来越小,被处理的覆层的材料也越来越多样化,因而光刻曝光过程中,光刻胶层与其下覆层之间由于光学性质差别所产生的曝光反射问题,成了影响曝光性能的重要因素。所以,仅仅使用常规的光刻胶进行曝光的方法已经难以实现精细图形的精确转移。
所以为了满足半导体器件的制造工艺的发展需求,现有技术中一般采用在光刻胶层之下增加底部抗反射涂层(Bottom Anti-Reflective Coating,BARC)来消除或缓解曝光反射的问题。形成BARC的种类有很多,例如用有机材料所制造的富含C的有机BARC,或者富含Si的Si-BARC,以及其他无机材料,如SiON所形成的无机BARC。关于BARC的背景技术介绍,在中国专利申请第02809056.X号所公开的内容内还可以找到更多。
在本领域中,对BARC的刻蚀通常是采用等离子体刻蚀的方法。对于不同材料的BARC,通常会使用不同成分的等离子体来针对性地进行刻蚀。而当不同材料的BARC联合使用时,这就产生了新的问题,即在刻蚀下层BARC或者在刻蚀BARC之下的其他覆层时,等离子体会对上层的BARC进行侵蚀,从而导致对上层BARC的图形产生影响,这样的影响,会随着等离子刻蚀的进行而传递到BARC之下的覆层,从而影响所制成的半导体器件的质量。
发明内容
本发明所要解决的技术问题是:在刻蚀由不同材料形成的多层BARC时,保护上层BARC不受损伤。
为解决上述问题,根据本发明的一个方面,提供一种用于光刻的叠层底部抗反射结构,包括有机底部抗反射层和其上的第一层含硅底部抗反射层,所述第一层含硅底部抗反射层之上还设有氧化硅层。
可选地,所述氧化硅层之上还设有第二层含硅底部抗反射层。
可选地,所述第二层含硅底部抗反射层与所述第一层含硅底部抗反射层的材料相同。
可选地,所述第二层底部抗反射层的厚度为10nm至50nm。
可选地,所述氧化硅层的厚度为2nm至20nm。
根据本发明的另一方面,提供一种刻蚀方法,包括步骤:提供半导体衬底,所述半导体衬底上形成有有机底部抗反射层,有机底部抗反射层上形成有第一层含硅底部抗反射层,第一层含硅底部抗反射层上形成有氧化硅层,氧化硅层上形成有图形化的光刻胶层;用含氟等离子体刻蚀所述氧化硅层;用含氧等离子体刻蚀所述含硅底部抗反射层和所述有机底部抗反射层。
可选地,形成所述氧化硅层的方法具体是用含氧化硅的液体旋涂在含硅底部抗反射层上,再加热所述半导体衬底而仅残留氧化硅于所述含硅底部抗反射层上。
可选地,所述有机底部抗反射层之下还有硬掩膜层。
可选地,所述氧化硅层上设有第二层含硅底部抗反射层。
可选地,所述含氧等离子体中还含有氩等离子体。
与现有技术相比,本发明在含硅底部抗反射层之上还设有氧化硅层,可以保护含硅底部抗反射层在刻蚀其下的有机底部抗反射层时不受损伤,从而保持图形转移的精确性。
另外,用含氧化硅的液体旋涂在含硅底部抗反射层上,再加热所述半导体衬底而仅残留氧化硅于所述含硅底部抗反射层上,可以形成薄而均匀的氧化硅层,有利于保持叠层BARC的光学性能。
附图说明
图1为本发明一个实施例用于光刻的叠层结构示意图;
图2为根据现有技术所形成的被刻蚀层的扫描电镜图;
图3为使用图1所示叠层结构所形成的被刻蚀层的扫描电镜图;
图4为本发明另一个实施例用于光刻的叠层结构示意图;
图5为本发明又一个实施例刻蚀方法流程图;
图6至图18为根据图5所示流程进行刻蚀的示意图。
具体实施方式
如图1所示,具体实施方式中提供一种用于光刻的叠层结构100,包括底部抗反射层101和其上的光刻胶层110。该底部抗反射层101的最下一层为约100nm厚的有机底部抗反射层102,有机底部抗反射层102上设有约50nm厚的含硅底部抗反射层103,而含硅底部抗反射层103之上还设有约5nm厚的氧化硅层104。形成有机底部抗反射层102的材料可以是日本信越(Shin_Etsu)公司生产的牌号为ODL63的有机抗反射材料。而形成含硅底部抗反射层103的材料可以是日本信越(Shin_Etsu)公司生产的牌号为SHB A629的含硅抗反射材料。
形成具有上述结构的叠层底部抗反射结构101的原因在于,本发明的发明人发现,为了提高含硅底部抗反射层103的光学性能,通常会在含硅底部抗反射层103内保持一个较低的硅含量。而在利用等离子体刻蚀含硅底部抗反射层103之下的有机底部抗反射层102时,即将光刻胶层110和含硅底部抗反射层103的图形转移到有机底部抗反射层102时,由于刻蚀速率较高,通常会使用含O和Ar的等离子体来刻蚀。但较低硅含量的含硅底部抗反射层103和光刻胶层110都容易被O等离子体所侵蚀,这样会导致光刻胶层110和含硅底部抗反射层103的图形发生变化,因而偏离预期。其结果会导致如图2所示的被刻蚀层201出现圆头202。这将会进一步导致所制成的半导体器件的性能下降。
为避免出现上述情况,发明人在含硅底部抗反射层103和光刻胶层110之间加入了一层2nm至20nm薄层氧化硅层104来解决这个问题。氧化硅材质的透光性好,因此将氧化硅层104置于含硅底部抗反射层103之上不会影响含硅底部抗反射层103和有机底部抗反射层102的吸光抗反射性能。并且,氧化硅本身是氧化物,能够较好地抗拒含O和Ar的等离子体的刻蚀。在利用含O等离子体刻蚀有机底部抗反射层102时,氧化硅层104起到一个补充性的掩膜作用,即使光刻胶层110的图形受到损伤,氧化硅层104也能继续保持既有的图形形状,从而保证下层的被刻蚀层201的形状符合预期。使用了氧化硅层104后,刻蚀出的被刻蚀层201的形状如图3所示。图2中的圆头202情况在图3中不复存在。从图3和图2的对比可知氧化硅层104存在的效果。
如图4所示,根据本发明的另一个实施例,提供一种用于刻蚀的堆栈结构401,包括半导体衬底402,半导体衬底402之上依次设有衬垫氧化物层403、硬掩膜层404、有机底部抗反射层405、第一层含硅底部抗反射层406、氧化硅层407、第二层含硅底部抗反射层408以及光刻胶层409。
与图1所示的实施例相比,图4所示的实施例中,在光刻胶层409和氧化硅层407之间还设置了第二层含硅底部抗反射层408。第二层含硅底部抗反射层408的厚度约为10nm至50nm,优选为30nm。第二层含硅底部抗反射层408的材料可以与第一层含硅底部抗反射层406的材料相同。
设置第二层含硅底部抗反射层408的原因在于,发明人发现光刻胶层409与第二层含硅底部抗反射层408的性质更接近,因此光刻胶层409在第二层含硅底部抗反射层408之上的附着能力较好,比直接将光刻胶层409形成在氧化硅层408上的效果更好。
另外,在具体实施方式中,根据本发明的另一方面,还提供一种刻蚀方法,如图5所示,包括步骤:
S101,提供形成有衬垫氧化物层、硬掩膜层、有机底部抗反射层、第一层含硅底部抗反射层、氧化硅层、第二层含硅底部抗反射层和图形化的光刻胶层的半导体衬底;
S102,用含氧等离子体图形化第二层含硅底部抗反射层;
S103,用含氟等离子体图形化氧化硅层;
S104,用含氧等离子体图形化第一层含硅底部抗反射层;
S105,用含氧等离子体图形化有机底部抗反射层;
S106,图形化硬掩膜层及衬垫氧化物层。
下面结合附图对上述方法进行详细说明。
先在半导体衬底502上形成衬垫氧化物层503,即形成如图6所示的结构。形成衬垫氧化物层503的方法可以是热氧化法,即将半导体衬底502置于氧化性气体或等离子体氛围中进行加热,使得半导体衬底502的表层与氧化性气体或等离子体发生氧化反应,原位生成衬垫氧化物层503。由于热氧化法工艺已为本领域技术人员所熟知,在此不再赘述。
然后再于衬垫氧化物层503之上形成硬掩膜层504。形成硬掩膜层504的材料有多种,其中一个例子是氮化硅。用氮化硅来形成硬掩膜层504的方法可以是等离子增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)的方法,形成如图7所示的结构。同样的,PECVD方法已为本领域技人员所熟知,在此不再赘述。
再于硬掩膜层504上形成有机底部抗反射层505,即形成如图8所示的结构。有机底部抗反射层505可以用旋涂的方式形成在硬掩膜层504之上,即将液态的有机抗反射材料滴注在旋转的半导体衬底502上,通过离心现象将液态的有机抗反射材料均匀涂布在半导体衬底502表层,在通过加热烘干来形成厚度均匀的有机底部抗反射层505。
如图9所示,然后再在有机底部抗反射层505之上形成第一层含硅底部抗反射层506。形成第一层含硅底部抗反射层506的方法具体可以是跟踪旋涂(Tracker Spin On)的方法,其具体工艺已为本领域技术人员所熟知,在此不再赘述。
如图10所示,接着再在第一层含硅底部抗反射层506之上形成氧化硅层507。形成氧化硅层507的方法具体是用含氧化硅的液体旋涂在第一层含硅底部抗反射层506上。然后再将半导体衬底502加热,将承载氧化硅的溶剂蒸发,从而将氧化硅残留在第一层含硅底部抗反射层506上。上述方法在本领域又称作旋涂玻璃法(Spin On Glass coating,SOG)。用SOG的方法可以使形成的氧化硅层507既薄又均匀,从而降低氧化硅层507对其下的两层抗反射层的光学性能的影响。并且,采用SOG的方法,操作温度小于300℃,温度较低,与其他高温沉积氧化硅的方法相比,不会对第一层含硅底部抗反射层506产生破坏。
然后如图11所示,在氧化硅层507上形成第二层含硅底部抗反射层508。形成第二层含硅底部抗反射层508的方法和使用的材料可以与形成第一层含硅底部抗反射层506所使用的方法和材料相同。如前所述,设置第二层含硅底部抗反射层408的原因在于,光刻胶层409与第二层含硅底部抗反射层408的性质更接近,两者之间的附着能力较好,比直接将光刻胶层409形成在氧化硅层408上的效果更好。
最后再在第二层含硅底部抗反射层508上形成光刻胶层509,形成如图12所示的结构。形成光刻胶层509的方法可以是旋涂法,其具体步骤已为本领域技术人员所熟知,在此不再赘述。
然后通过光刻的方法,包括干法光刻的方法以及浸没式光刻的方法,将光刻胶层509图形化,形成如图13所示的结构。
经过上述步骤后,形成了在步骤S101中所述的所需提供的用于后续刻蚀的堆栈结构。
接着执行步骤S102,以图形化后的光刻胶层509为掩膜,用含氧等离子体图形化第二层含硅底部抗反射层508,形成如图14所示的结构。使用含氧的等离子体来刻蚀第二层含硅底部抗反射层508的优势在于第二层含硅底部抗反射层508的硅含量较低,因而氧等离子体对其的刻蚀速率较快。使用含氧等离子体刻蚀第二层含硅底部抗反射层508的时候,等离子体对光刻胶层509可能有些损伤,但由于光刻胶层509较厚,这样的损伤并不会妨碍光刻胶层509上的图案精确转移到第二层含硅底部抗反射层508。并且,由于第二层含硅底部抗反射层508之下是氧化硅层507,含氧等离子体对其的刻蚀速率很小,因此氧化硅层507在此还充当了刻蚀第二层含硅底部抗反射层508的刻蚀停止层。这里所使用的含氧等离子体里还可以包括氩等离子体,以提高刻蚀速率。
然后执行步骤S103,用含氟等离子体图形化氧化硅层507,形成如图15所示的结构。由于含氟等离子体对氧化硅层507的刻蚀速率较快,而对含硅底部抗反射层的刻蚀速率较快,因此这里使用含氟等离子体刻蚀氧化硅层507,既不会对其上的第二层含硅底部抗反射层508有损伤,又可以使得刻蚀停止在其下的第一层含硅底部抗反射层506上。形成含氟等离子体的方法可以是电离四氟化碳或者三氟甲烷等含氟气体所获得的。
接着再执行步骤S104,用含氧等离子体图形化第一层含硅底部抗反射层506,形成如图16所示的结构。这一步与步骤S102是相似的,在用含氧等离子体图形化第一层含硅底部抗反射层506时,第二层含硅底部抗反射层508和光刻胶层509都会受到损伤。然而,由于氧化硅层507的存在,含氧等离子体对其的刻蚀速率很低,因而,即使氧化硅层507之上的第二层含硅底部抗反射层508和光刻胶层509都被严重损伤,氧化硅层507也可以在此直接充当刻蚀第一层含硅底部抗反射层506的掩膜层,从而保证图形的精确复制。这里的含氧等离子体里也可以含有氩等离子体,以提高刻蚀速率。
再执行步骤S105,用含氧等离子体图形化有机底部抗反射层505,形成如图17所示的结构。
最后执行步骤S106,图形化硬掩膜层504及衬垫氧化物层503,形成所需要的硬掩膜,形成如图18所示的结构。由于氧化硅层507的存在,步骤S105和步骤S106中,第二层含硅底部抗反射层508和光刻胶层509即使继续被损伤甚至完全被刻蚀掉,也不会影响氧化硅层507之下的覆层的图形复制的精确性。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (8)

1.一种用于光刻的叠层底部抗反射结构,包括有机底部抗反射层和其上的第一层含硅底部抗反射层,其特征在于:所述第一层含硅底部抗反射层之上还设有氧化硅层,所述氧化硅层之上还设有第二层含硅底部抗反射层。
2.如权利要求1所述的叠层底部抗反射结构,其特征在于:所述第二层含硅底部抗反射层与所述第一层含硅底部抗反射层的材料相同。
3.如权利要求1所述的叠层底部抗反射结构,其特征在于:所述第二层含硅底部抗反射层的厚度为10nm至50nm。
4.如权利要求1所述的叠层底部抗反射结构,其特征在于:所述氧化硅层的厚度为2nm至20nm。
5.一种刻蚀方法,其特征在于,包括步骤:
提供半导体衬底,所述半导体衬底上形成有有机底部抗反射层,有机底部抗反射层上形成有第一层含硅底部抗反射层,第一层含硅底部抗反射层上形成有氧化硅层,所述氧化硅层上设有第二层含硅底部抗反射层,第二层含硅底部抗反射层上形成有图形化的光刻胶层;
用含氧等离子体刻蚀所述第二层含硅底部抗反射层;
用含氟等离子体刻蚀所述氧化硅层;
用含氧等离子体刻蚀所述第一层含硅底部抗反射层和所述有机底部抗反射层。
6.如权利要求5所述的刻蚀方法,其特征在于:形成所述氧化硅层的方法具体是用含氧化硅的液体旋涂在含硅底部抗反射层上,再加热所述半导体衬底而仅残留氧化硅于所述含硅底部抗反射层上。
7.如权利要求5所述的刻蚀方法,其特征在于:所述有机底部抗反射层之下还有硬掩模层。
8.如权利要求5所述的刻蚀方法,其特征在于:所述含氧等离子体中还 含有氩等离子体。 
CN2008102053826A 2008-12-31 2008-12-31 叠层底部抗反射结构及刻蚀方法 Expired - Fee Related CN101770940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102053826A CN101770940B (zh) 2008-12-31 2008-12-31 叠层底部抗反射结构及刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102053826A CN101770940B (zh) 2008-12-31 2008-12-31 叠层底部抗反射结构及刻蚀方法

Publications (2)

Publication Number Publication Date
CN101770940A CN101770940A (zh) 2010-07-07
CN101770940B true CN101770940B (zh) 2012-04-18

Family

ID=42503722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102053826A Expired - Fee Related CN101770940B (zh) 2008-12-31 2008-12-31 叠层底部抗反射结构及刻蚀方法

Country Status (1)

Country Link
CN (1) CN101770940B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104555893B (zh) * 2013-10-17 2017-06-06 上海华虹宏力半导体制造有限公司 在深沟槽中形成感应材料膜的方法
CN105097490B (zh) * 2015-07-22 2018-06-01 上海华力微电子有限公司 形成不同深度沟槽的集成电路制造方法
CN105511176B (zh) * 2016-01-29 2019-02-15 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN108878362B (zh) * 2017-05-12 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115565855A (zh) * 2022-09-01 2023-01-03 中国科学院微电子研究所 一种叠层结构及其制备方法、图形转移方法、返工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1268681A (zh) * 1998-12-28 2000-10-04 因芬尼昂技术北美公司 改进的临界尺寸控制
US6348405B1 (en) * 1999-01-25 2002-02-19 Nec Corporation Interconnection forming method utilizing an inorganic antireflection layer
CN1385884A (zh) * 2002-06-20 2002-12-18 上海华虹(集团)有限公司 一种新的底部抗反射薄膜结构
US7148089B2 (en) * 2004-03-01 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper fuse links
CN101281857A (zh) * 2007-04-06 2008-10-08 海力士半导体有限公司 半导体器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1268681A (zh) * 1998-12-28 2000-10-04 因芬尼昂技术北美公司 改进的临界尺寸控制
US6348405B1 (en) * 1999-01-25 2002-02-19 Nec Corporation Interconnection forming method utilizing an inorganic antireflection layer
CN1385884A (zh) * 2002-06-20 2002-12-18 上海华虹(集团)有限公司 一种新的底部抗反射薄膜结构
US7148089B2 (en) * 2004-03-01 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper fuse links
CN101281857A (zh) * 2007-04-06 2008-10-08 海力士半导体有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN101770940A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
KR100871967B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8486612B2 (en) Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials
US8883374B2 (en) EUV photoresist encapsulation
US7846843B2 (en) Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern
CN101770940B (zh) 叠层底部抗反射结构及刻蚀方法
JP2009071306A (ja) 半導体素子の微細パターン形成方法
US7175966B2 (en) Water and aqueous base soluble antireflective coating/hardmask materials
CN100550297C (zh) 在半导体器件中制造图案的方法
CN102478763A (zh) 光刻方法
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
CN101459119B (zh) 形成接触孔的方法
JP2008227465A (ja) 半導体装置の製造方法
CN102591139B (zh) 微细结构的光刻方法
US20110254142A1 (en) Stacked structure
US7867913B2 (en) Method for fabricating fine pattern in semiconductor device
US10971362B2 (en) Extreme ultraviolet patterning process with resist hardening
KR20080085280A (ko) 반도체 소자의 패턴 형성 방법
US11756795B2 (en) Semiconductor structure and fabrication method thereof
CN101958277B (zh) 金属布线沟槽的形成方法
TWI525659B (zh) 一種接觸孔形成方法
KR20090027431A (ko) 반도체 소자의 미세패턴 형성방법
CN112309835A (zh) 半导体结构及其形成方法
KR100744089B1 (ko) 반도체 소자 제조 방법
TW202407456A (zh) 形成阻劑圖案的方法
KR20080085287A (ko) 패턴 형성을 위한 반도체 구조 및 이를 이용한 패턴 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20181231

CF01 Termination of patent right due to non-payment of annual fee