CN101459119B - 形成接触孔的方法 - Google Patents
形成接触孔的方法 Download PDFInfo
- Publication number
- CN101459119B CN101459119B CN2007100944624A CN200710094462A CN101459119B CN 101459119 B CN101459119 B CN 101459119B CN 2007100944624 A CN2007100944624 A CN 2007100944624A CN 200710094462 A CN200710094462 A CN 200710094462A CN 101459119 B CN101459119 B CN 101459119B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- layer
- barrier layer
- hole opening
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种形成接触孔的方法,包括:在半导体衬底上依次形成绝缘介质层、阻挡层和第一光刻胶层;将光掩模版上的接触孔图案转移至第一光刻胶层上,形成第一接触孔开口图形;以第一光刻胶层为掩膜,刻蚀阻挡层,形成第一接触孔开口;去除第一光刻胶层后,在阻挡层上形成平整的第二光刻胶层;相对第一接触孔开口位置进行偏移,将光掩模版上的接触孔图案转移至第二光刻胶层上,形成第二接触孔开口图形;以第二光刻胶层为掩膜,刻蚀阻挡层至露出绝缘介质层,形成目标接触孔开口;去除第二光刻胶层后,以阻挡层为掩膜,沿目标接触孔开口刻蚀绝缘介质层至露出半导体衬底,形成目标接触孔。本发明的接触孔临界尺寸可按工艺需求进行减小。
Description
技术领域
本发明涉及半导体器件的制造领域,尤其涉及形成接触孔的方法。
背景技术
随着超大规模集成电路ULSI(Ultra Large Scale Integration)的飞速发展,集成电路制造工艺变得越来越复杂和精细。为了提高集成度,降低制造成本,元件的关键尺寸不断变小,芯片单位面积内的元件数量不断增加,平面布线已难以满足元件高密度分布的要求,只能采用多层布线技术,利用芯片的垂直空间,进一步提高器件的集成密度。在各层布线之间需要用导电通孔进行电连接。
现有制作通孔的工艺参考图1至图4。如图1所示,在包含驱动电路等结构的半导体衬底101上形成布线层102,其中布线层102的材料可以为铝或铝铜合金或多晶硅;在布线层102上形成绝缘介质层103,用于膜层间的隔离;在绝缘介质层103表面形成抗反射层104,用以后续曝光工艺中保护下面的膜层免受光的影响;在抗反射层104上旋涂光刻胶层106。
如图2所示,将光掩模版10上的接触孔图案12通过光刻技术转移至光刻胶层106上,形成接触孔开口图形105。
如图3所示,以光刻胶层106为掩膜,用干法刻蚀法沿接触孔开口图形105刻蚀抗反射层104和绝缘介质层103至露出布线层102,形成接触孔107。
如图4所示,用灰化法去除光刻胶层106,然后再用湿法蚀刻法去除残留的光刻胶层106及抗反射层104。
在申请号为200310122960的中国专利申请中,还可以发现更多与上述技术方案相关的信息,在布线层间形成接触孔的方法。
随着半导体制造工艺的细微化,尤其是在45纳米工艺以下,由于制作光掩模版及光刻工艺的限制,因此,要得到细微的线路图案和细微的图案节距变得非常困难。在45纳米以下工艺中采用现有技术形成接触孔的关键尺寸无法进一步缩小,达不到工艺要求。
发明内容
本发明解决的问题是提供一种形成接触孔的方法,缩小接触孔的临界尺寸。
为解决上述问题,本发明提供一种形成接触孔的方法,包括:在半导体衬底上依次形成绝缘介质层、阻挡层和第一光刻胶层;将光掩模版上的接触孔图案转移至第一光刻胶层上,形成第一接触孔开口图形;以第一光刻胶层为掩膜,沿第一接触孔开口图形刻蚀阻挡层,形成第一接触孔开口;去除第一光刻胶层后,在阻挡层上形成平整的第二光刻胶层;相对第一接触孔开口位置进行偏移,将光掩模版上的接触孔图案转移至第二光刻胶层上,形成第二接触孔开口图形;以第二光刻胶层为掩膜,沿第二接触孔开口图形及第一接触孔开口刻蚀阻挡层至露出绝缘介质层,形成目标接触孔开口;去除第二光刻胶层后,以阻挡层为掩膜,沿目标接触孔开口刻蚀绝缘介质层至露出半导体衬底,形成目标接触孔。
可选的,所述阻挡层的材料为氮化硅、氮氧化硅或多晶硅。所述阻挡层的厚度为1500埃~2500埃。
可选的,所述绝缘介质层的材料为低k材料。所述绝缘介质层的厚度为8000埃~12000埃。
可选的,所述光掩模版上的接触孔图案的临界尺寸为0.2微米~0.5微米。所述目标接触孔的临界尺寸,为30纳米~40纳米。
本发明提供一种形成接触孔的方法,包括:在半导体衬底上依次形成绝缘介质层、第一阻挡层、第二阻挡层和第一光刻胶层;将光掩模版上的接触孔图案转移至第一光刻胶层上,形成第一接触孔开口图形;以第一光刻胶层为掩膜,沿第一接触孔开口图形刻蚀第二阻挡层,形成第一接触孔开口;去除第一光刻胶层后,在第二阻挡层上形成平整的第二光刻胶层;相对第一接触孔开口位置进行偏移,将光掩模版上的接触孔图案转移至第二光刻胶层上,形成第二接触孔开口图形;以第二光刻胶层为掩膜,沿第二接触孔开口图形及第一接触孔开口刻蚀第二阻挡层至露出第一阻挡层,形成目标接触孔开口图形;去除第二光刻胶层后,以第二阻挡层为掩膜,沿目标接触孔开口图形刻蚀第一阻挡层至露出绝缘介质层,形成目标接触孔开口;去除第二阻挡层后,以第一阻挡层为掩膜,沿目标接触孔开口刻蚀绝缘介质层至露出半导体衬底,形成目标接触孔。
可选的,所述第一阻挡层的材料为氮化硅、氮氧化硅或多晶硅。所述第一阻挡层的厚度为1500埃~2500埃。
可选的,所述第二阻挡层的材料为氧化硅。所述第二阻挡层的厚度为1500埃~2500埃。
可选的,所述光掩模版上的接触孔图案的临界尺寸为0.2微米~0.5微米。所述目标接触孔的临界尺寸,为30纳米~40纳米。
可选的,干法刻蚀法刻蚀第一阻挡层的速率与刻蚀第二阻挡层的速率比值为2.0~2.5。干法刻蚀法刻蚀第一阻挡层的速率与刻蚀绝缘介质层的速率比值为5.0~5.5。
与现有技术相比,上述方案具有以下优点:形成第一接触孔开口后,相对第一接触孔开口位置进行偏移,形成目标接触孔开口;由于经过了双重曝光及刻蚀工艺,所述目标接触孔开口的临界尺寸比第一接触孔开口的临界尺寸小,进而使最终形成的接触孔临界尺寸减小,达到45纳米节点以下工艺的要求。同时,无需再重新制作光掩模版,直接用45纳米节点以上接触孔临界尺寸及节距的光掩模版,节省了成本。
附图说明
图1至图4是现有工艺形成接触孔的示意图;
图5是本发明形成接触孔的第一具体实施方式流程图;
图6至图10是本发明形成接触孔的第一实施例示意图;
图11是本发明形成接触孔的第二具体实施方式流程图;
图12至图16是本发明形成接触孔的第二实施例示意图;
图17是本发明经过两次曝光后在光刻胶层上形成接触孔图形的俯视图。
具体实施方式
本发明形成第一接触孔开口后,相对第一接触孔开口位置进行偏移,形成目标接触孔开口;由于经过了双重曝光及刻蚀工艺,所述目标接触孔开口的临界尺寸比第一接触孔开口的临界尺寸小,进而使最终形成的接触孔临界尺寸减小,达到45纳米节点以下工艺的要求。同时,无需再重新制作光掩模版,直接用45纳米节点以上接触孔临界尺寸及节距的光掩模版,节省了成本。
随着半导体制造工艺的细微化,细微图案和细微节距的形成越发困难起来,为了形成细微图案,引入了在一层膜层上将光掩膜版上图案进行双重曝光工艺。
下面结合附图对本发明的具体实施方式做详细的说明。
图5是本发明形成接触孔的第一具体实施方式流程图。如图5所示,执行步骤S101,在半导体衬底上依次形成绝缘介质层、阻挡层和第一光刻胶层;执行步骤S102,将光掩模版上的接触孔图案转移至第一光刻胶层上,形成第一接触孔开口图形;执行步骤S103,以第一光刻胶层为掩膜,沿第一接触孔开口图形刻蚀阻挡层,形成第一接触孔开口;执行步骤S104,去除第一光刻胶层后,在阻挡层上形成平整的第二光刻胶层;执行步骤S105,相对第一接触孔开口位置进行偏移,将光掩模版上的接触孔图案转移至第二光刻胶层上,形成第二接触孔开口图形;执行步骤S106,以第二光刻胶层为掩膜,沿第二接触孔开口图形及第一接触孔开口刻蚀阻挡层至露出绝缘介质层,形成目标接触孔开口;执行步骤S107,去除第二光刻胶层后,以阻挡层为掩膜,沿目标接触孔开口刻蚀绝缘介质层至露出半导体衬底,形成目标接触孔。
图6至图10是本发明形成接触孔的第一实施例示意图。如图6所示,在包含驱动电路等结构的半导体衬底201上形成布线层202,其中布线层202的材料可以为铝或铝铜合金或多晶硅,如果布线层202的材料为铝、铜或铝铜合金等号,则形成方法为溅镀法或电镀法等;如果布线层202的材料为多晶硅,则形成方法为化学气相沉积法或等离子体增强化学气相沉积法等。用化学气相沉积法或物理气相沉积法在布线层202上形成绝缘介质层203,用于膜层间的绝缘隔离,所述绝缘介质层203的材料可以是氧化硅或正硅酸乙酯等。用化学气相沉积法或物理气相沉积法在绝缘介质层203表面形成阻挡层204,用以在后续刻蚀过程保护下面的膜层以及在后续刻蚀绝缘介质层203形成接触孔工艺中作为刻蚀掩膜,所述阻挡层204的材料可以是氮化硅、氮氧化硅或多晶硅等;在阻挡层204上旋涂第一光刻胶层206。
除本实施例外,在阻挡层204和第一光刻胶层206之间还可以形成抗反射层,用以在后续曝光工艺中保护下面的膜层免受光的影响。
本实施例中,绝缘介质层203的厚度为8000埃~12000埃,具体厚度例如8000埃、8500埃、9000埃、9500埃、10000埃、10500埃、11000埃、11500埃或12000埃等,优选10000埃。
本实施例中,所述阻挡层204的厚度为1500埃~2500埃,具体厚度例如1500埃、1600埃、1700埃、1800埃、1900埃、2000埃、2100埃、2200埃、2300埃、2400埃或2500埃等,优选2000埃。
如图7所示,将光掩模版20及带有各膜层的半导体衬底200放入光刻装置中,将光掩模版20上的尺寸较大的接触孔图案22通过光刻技术转移至第一光刻胶层206上,形成第一接触孔开口图形。以第一光刻胶层206为掩膜,沿第一接触孔开口图形,用干法刻蚀法刻蚀阻挡层204,形成第一接触孔开口207,刻蚀阻挡层204的深度为使后续涂覆至阻挡层204上及第一接触孔开口207内的光刻胶层平整无凹陷。
本实施例中,所述接触孔图案22的临界尺寸为0.2微米~0.5微米,具体例如0.2微米、0.3微米、0.4微米或0.5微米等。
如图8所示,用灰化法去除第一光刻胶层206;用旋涂法在阻挡层204上形成第二光刻胶层208,且将第二光刻胶层208填充满第一接触孔开口207,经过甩干后,第二光刻胶层208表面平整;将带有各膜层的半导体衬底200相对于光掩模版进行移动,移动的距离为使第一接触孔开口图形与后续的第二接触孔开口图形的重叠部分为目标接触孔所需的尺寸;将光掩模版20上的尺寸较大的接触孔图案22通过光刻技术转移至第二光刻胶层208上,形成第二接触孔开口图形;以第二光刻胶层208为掩膜,用干法刻蚀法,沿第二接触孔开口图形及第一接触孔开口207,刻蚀阻挡层204至露出绝缘介质层203,形成目标接触孔开口209。
本实施例中,所述目标接触孔211的临界尺寸为30纳米~40纳米,具体例如30纳米、32纳米、34纳米、36纳米、38纳米或40纳米。
如图9所示,用灰化法去除第二光刻胶层208;以阻挡层204为掩膜,沿目标接触孔开口209,用干法刻蚀法刻蚀绝缘介质层203至露出布线层202,形成目标接触孔211。
如图10所示,用湿法刻蚀法移除阻挡层204。
图11是本发明形成接触孔的第二具体实施方式流程图。如图11所示,执行步骤S201,在半导体衬底上依次形成绝缘介质层、第一阻挡层、第二阻挡层和第一光刻胶层;执行步骤S202,将光掩模版上的接触孔图案转移至第一光刻胶层上,形成第一接触孔开口图形;执行步骤S203,以第一光刻胶层为掩膜,沿第一接触孔开口图形刻蚀第二阻挡层,形成第一接触孔开口;执行步骤S204,去除第一光刻胶层后,在第二阻挡层上形成平整的第二光刻胶层;执行步骤S205,相对第一接触孔开口位置进行偏移,将光掩模版上的接触孔图案转移至第二光刻胶层上,形成第二接触孔开口图形;执行步骤S206,以第二光刻胶层为掩膜,沿第二接触孔开口图形及第一接触孔开口刻蚀第二阻挡层至露出第一阻挡层,形成目标接触孔开口图形;执行步骤S207,去除第二光刻胶层后,以第二阻挡层为掩膜,沿目标接触孔开口图形刻蚀第一阻挡层至露出绝缘介质层,形成目标接触孔开口;执行步骤S208,去除第二阻挡层后,以第一阻挡层为掩膜,沿目标接触孔开口刻蚀绝缘介质层至露出半导体衬底,形成目标接触孔。
图12至图16是本发明形成接触孔的第二实施例示意图。如图12所示,提供半导体衬底300,所述半导体衬底300包含第I部分和第II部分,所述第I部分为后续形成有接触孔的部分,第II部分为后续没有接触孔形成的部分。在半导体衬底300上形成绝缘介质层302,用于膜层间的绝缘隔离,其中,形成绝缘介质层302的方法为化学气相沉积法或物理气相沉积法或等离子体增强化学气相沉积法等,所述绝缘介质层302的材料可以是氧化硅或正硅酸乙酯等。用化学气相沉积法或物理气相沉积法在绝缘介质层302表面形成第一阻挡层304,所述第一阻挡层304的材料可以是多晶硅等;用化学气相沉积法或低压化学气相沉积法在第一阻挡层304上形成第二阻挡层306,所述第二阻挡层306的材料可以是氧化硅等;在第二阻挡层306上旋涂第一光刻胶层307。
除本实施例外,在第二阻挡层306和第一光刻胶层307之间还可以形成抗反射层,用以在后续曝光工艺中保护下面的膜层免受光的影响。
本实施例中,绝缘介质层302的厚度为8000埃~12000埃,具体厚度例如8000埃、8500埃、9000埃、9500埃、10000埃、10500埃、11000埃、11500埃或12000埃等,优选10000埃。
本实施例中,所述第一阻挡层304的厚度为1500埃~2500埃,具体厚度例如1500埃、1600埃、1700埃、1800埃、1900埃、2000埃、2100埃、2200埃、2300埃、2400埃或2500埃等,优选2000埃。
本实施例中,所述第二阻挡层306的厚度为1500埃~2500埃,具体厚度例如1500埃、1600埃、1700埃、1800埃、1900埃、2000埃、2100埃、2200埃、2300埃、2400埃或2500埃等,优选2000埃。除本实施例外,可将第二阻挡层306省略不用,而本实施例选用第二阻挡层306是为了在刻蚀过程中,更好的保护第II部分,防止第II部分的绝缘介质层302被刻蚀。
如图13所示,将光掩模版40及带有各膜层的半导体衬底300放入光刻装置中,将光掩模版40上的尺寸较大的接触孔图案42通过光刻技术分别转移至第I部分及第II部分的第一光刻胶层307上,形成第一接触孔开口图形,具体第一接触孔开口图形在第一光刻胶层307上的位置如图17的30(A)中32所在。以第一光刻胶层307为掩膜,沿第一接触孔开口图形,用干法刻蚀法刻蚀第二阻挡层306,形成第一接触孔开口308,刻蚀第二阻挡层306的深度为使后续涂覆至第二阻挡层306上及第一接触孔开口308内的光刻胶层平整无凹陷。
如图14所示,用灰化法去除第一光刻胶层307;用旋涂法在第二阻挡层306上形成第二光刻胶层309,且将第二光刻胶层309填充满第一接触孔开口308,经过甩干后,第二光刻胶层309表面平整;将带有各膜层的半导体衬底300相对于光掩模版40进行移动,移动的距离为使第一接触孔开口图形与后续的第二接触孔开口图形的重叠部分为目标接触孔所需的尺寸;将光掩模版40上的尺寸较大的接触孔图案42通过光刻技术转移至第I部分的第二光刻胶层309上,形成第二接触孔开口图形,具体第二接触孔开口图形在第二光刻胶层309上的位置如图17的30(B)中33所在。以第二光刻胶层309为掩膜,用干法刻蚀法沿第二接触孔开口图形和第一接触孔开口308,刻蚀第I部分的第二阻挡层306至露出第一阻挡层304,形成目标接触孔开口图形310,即如图17的30(C)中34所在位置。
在图17中,在30(A)的第一光刻胶层上形成第一接触孔开口图形32;在半导体衬底300相对于光掩模版40进行移动后,在30(B)的第二光刻胶层上形成第二接触孔开口图形33;在将第一接触孔开口图形32与第二接触孔开口图形33进行重叠后,形成如30(C)所示的目标接触孔开口图形34,即工艺所需的小尺寸接触孔图形。
其中,第一接触孔开口图形32与第二接触孔开口图形33的临界尺寸为0.2微米~0.5微米,具体例如0.2微米、0.3微米、0.4微米或0.5微米等。目标接触孔开口图形34的临界尺寸为30纳米~40纳米,具体例如30纳米、32纳米、34纳米、36纳米、38纳米或40纳米。
如图15所示,将带有各膜层的半导体衬底300从光刻装置中取出;灰化法去除第二光刻胶层309;在第I部分沿目标接触孔开口图形310,用干法刻蚀法刻蚀第一阻挡层304至露出绝缘介质层302,形成目标接触孔开口311;在第II部分沿第一接触孔开口308,用干法刻蚀法刻蚀第二阻挡层306至露出第一阻挡层304;用选择性湿法蚀刻方法去除第二阻挡层306。
本实施例中,干法刻蚀所采用的气体刻蚀第一阻挡层304的速率与刻蚀第二阻挡层306的速率比值为2.0~2.5,具体比值例如2.0、2.1、2.2、2.3、2.4或2.5等,本实施例采用优选比值2.0。气体的刻蚀速率最好设置在当第I部分刻蚀第一阻挡层304至露出绝缘介质层302,而正好将第II部分刻蚀第二阻挡层306至露出第一阻挡层304。
如图16所示,以第一阻挡层304为掩膜,沿目标接触孔开口311用干法刻蚀法绝缘介质层302至露出半导体衬底300,在第I部分形成目标接触孔312;用选择性湿法刻蚀法去除第一阻挡层304。
本实施例中,形成目标接触孔312所采用的干法刻蚀气体刻蚀第一阻挡层304的速率与刻蚀绝缘介质层302的速率比值为5.0~5.5,具体比值例如5.0、5.1、5.2、5.3、5.4或5.5等,本实施例采用优选比值5.0。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (16)
1.一种形成半导体器件内接触孔的方法,其特征在于,包括:
在半导体衬底上依次形成绝缘介质层、阻挡层和第一光刻胶层;
将光掩模版上的接触孔图案转移至第一光刻胶层上,形成第一接触孔开口图形;
以第一光刻胶层为掩膜,沿第一接触孔开口图形刻蚀阻挡层,形成第一接触孔开口;
去除第一光刻胶层后,在阻挡层上形成平整的第二光刻胶层;
相对第一接触孔开口位置进行偏移,将光掩模版上的接触孔图案转移至第二光刻胶层上,形成第二接触孔开口图形;
以第二光刻胶层为掩膜,沿第二接触孔开口图形及第一接触孔开口刻蚀阻挡层至露出绝缘介质层,形成目标接触孔开口;
去除第二光刻胶层后,以阻挡层为掩膜,沿目标接触孔开口刻蚀绝缘介质层至露出半导体衬底,形成目标接触孔。
2.根据权利要求1所述形成半导体器件内接触孔的方法,其特征在于,所述阻挡层的材料为氮化硅、氮氧化硅或多晶硅。
3.根据权利要求2所述形成半导体器件内接触孔的方法,其特征在于,所述阻挡层的厚度为1500埃~2500埃。
4.根据权利要求1所述形成半导体器件内接触孔的方法,其特征在于,所述绝缘介质层的材料为低k材料。
5.根据权利要求4所述形成半导体器件内接触孔的方法,其特征在于,所述绝缘介质层的厚度为8000埃~12000埃。
6.根据权利要求1所述形成半导体器件内接触孔的方法,其特征在于,所述光掩模版上的接触孔图案的临界尺寸为0.2微米~0.5微米。
7.根据权利要求1所述形成半导体器件内接触孔的方法,其特征在于,所述目标接触孔的临界尺寸,为30纳米~40纳米。
8.一种形成半导体器件内接触孔的方法,其特征在于,包括:在半导体衬底上依次形成绝缘介质层、第一阻挡层、第二阻挡层和第一光刻胶层;
将光掩模版上的接触孔图案转移至第一光刻胶层上,形成第一接触孔开口图形;
以第一光刻胶层为掩膜,沿第一接触孔开口图形刻蚀第二阻挡层,形成第一接触孔开口;
去除第一光刻胶层后,在第二阻挡层上形成平整的第二光刻胶层;
相对第一接触孔开口位置进行偏移,将光掩模版上的接触孔图案转移至第二光刻胶层上,形成第二接触孔开口图形;
以第二光刻胶层为掩膜,沿第二接触孔开口图形及第一接触孔开口刻蚀第二阻挡层至露出第一阻挡层,形成目标接触孔开口图形;
去除第二光刻胶层后,以第二阻挡层为掩膜,沿目标接触孔开口图形刻蚀第一阻挡层至露出绝缘介质层,形成目标接触孔开口;
去除第二阻挡层后,以第一阻挡层为掩膜,沿目标接触孔开口刻蚀绝缘介质层至露出半导体衬底,形成目标接触孔。
9.根据权利要求8所述形成半导体器件内接触孔的方法,其特征在于,所述第一阻挡层的材料为氮化硅、氮氧化硅或多晶硅。
10.根据权利要求9所述形成半导体器件内接触孔的方法,其特征在于,所述第一阻挡层的厚度为1500埃~2500埃。
11.根据权利要求8所述形成半导体器件内接触孔的方法,其特征在于,所述第二阻挡层的材料为氧化硅。
12.根据权利要求11所述形成半导体器件内接触孔的方法,其特征在于,所述第二阻挡层的厚度为1500埃~2500埃。
13.根据权利要求8所述形成半导体器件内接触孔的方法,其特征在于,所述光掩模版上的接触孔图案的临界尺寸为0.2微米~0.5微米。
14.根据权利要求8所述形成半导体器件内接触孔的方法,其特征在于,所述目标接触孔的临界尺寸,为30纳米~40纳米。
15.根据权利要求8所述形成半导体器件内接触孔的方法,其特征在于,干法刻蚀法刻蚀第一阻挡层的速率与刻蚀第二阻挡层的速率比值为2.0~2.5。
16.根据权利要求8所述形成半导体器件内接触孔的方法,其特征在于,干法刻蚀法刻蚀第一阻挡层的速率与刻蚀绝缘介质层的速率比值为5.0~5.5。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100944624A CN101459119B (zh) | 2007-12-13 | 2007-12-13 | 形成接触孔的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100944624A CN101459119B (zh) | 2007-12-13 | 2007-12-13 | 形成接触孔的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101459119A CN101459119A (zh) | 2009-06-17 |
CN101459119B true CN101459119B (zh) | 2010-11-10 |
Family
ID=40769882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100944624A Expired - Fee Related CN101459119B (zh) | 2007-12-13 | 2007-12-13 | 形成接触孔的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101459119B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958275B (zh) * | 2009-07-16 | 2012-11-14 | 中芯国际集成电路制造(上海)有限公司 | 接触孔形成方法 |
TWI502274B (zh) * | 2011-05-16 | 2015-10-01 | United Microelectronics Corp | 雙重曝光製程之光罩組及其形成方法 |
CN102231362A (zh) * | 2011-06-28 | 2011-11-02 | 上海宏力半导体制造有限公司 | 半导体器件刻蚀方法以及半导体器件 |
CN102437049B (zh) * | 2011-08-17 | 2014-06-04 | 上海华力微电子有限公司 | 一种简化侧墙定义的两次图形曝光工艺的方法 |
CN106611711B (zh) * | 2015-10-22 | 2019-09-27 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的形成方法 |
CN108231796B (zh) * | 2018-01-03 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN110911465B (zh) * | 2019-11-29 | 2022-11-25 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示装置 |
CN115440657A (zh) * | 2022-11-09 | 2022-12-06 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5286608A (en) * | 1992-05-18 | 1994-02-15 | Industrial Technology Research Institute | TiOx as an anti-reflection coating for metal lithography |
CN1254183A (zh) * | 1998-11-13 | 2000-05-24 | 国际商业机器公司 | 与布线亚临界接触的自对准工艺 |
CN1591818A (zh) * | 2003-08-29 | 2005-03-09 | 华邦电子股份有限公司 | 双镶嵌式开口结构的制作方法 |
-
2007
- 2007-12-13 CN CN2007100944624A patent/CN101459119B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5286608A (en) * | 1992-05-18 | 1994-02-15 | Industrial Technology Research Institute | TiOx as an anti-reflection coating for metal lithography |
CN1254183A (zh) * | 1998-11-13 | 2000-05-24 | 国际商业机器公司 | 与布线亚临界接触的自对准工艺 |
CN1591818A (zh) * | 2003-08-29 | 2005-03-09 | 华邦电子股份有限公司 | 双镶嵌式开口结构的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101459119A (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101459119B (zh) | 形成接触孔的方法 | |
US7195950B2 (en) | Forming a plurality of thin-film devices | |
CN101454876B (zh) | 去除受损电介质材料的方法 | |
US8916337B2 (en) | Dual hard mask lithography process | |
US7563712B2 (en) | Method of forming micro pattern in semiconductor device | |
US7384728B2 (en) | Method of fabricating a semiconductor device | |
TW202001991A (zh) | 圖案化半導體裝置的方法 | |
US10957552B2 (en) | Extreme ultraviolet lithography patterning with directional deposition | |
CN103390551B (zh) | 半导体装置图案化结构的制作方法 | |
KR100924611B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
CN100561706C (zh) | 双镶嵌结构的形成方法 | |
US20090004866A1 (en) | Method of forming micro pattern of semiconductor device | |
WO2009126488A1 (en) | Modified darc stack for resist patterning | |
JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
CN111640657B (zh) | 半导体器件及其形成方法 | |
KR20180115548A (ko) | 반도체 장치의 퓨즈 및 그 형성 방법 | |
US20090162794A1 (en) | Method for fabricating semiconductor device | |
KR20020096381A (ko) | 반도체소자의 콘택플러그 형성방법 | |
CN101577212A (zh) | 半导体器件的形成方法 | |
CN103137552A (zh) | 接触窗开口的形成方法 | |
KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
KR20090000882A (ko) | 반도체소자의 미세 패턴 형성방법 | |
KR100498605B1 (ko) | 반도체 소자의 이너 실린더 캐패시터 형성방법 | |
KR20010061121A (ko) | 반도체소자의 도전배선 형성방법 | |
KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101110 Termination date: 20181213 |