CN102231362A - 半导体器件刻蚀方法以及半导体器件 - Google Patents
半导体器件刻蚀方法以及半导体器件 Download PDFInfo
- Publication number
- CN102231362A CN102231362A CN201110176495XA CN201110176495A CN102231362A CN 102231362 A CN102231362 A CN 102231362A CN 201110176495X A CN201110176495X A CN 201110176495XA CN 201110176495 A CN201110176495 A CN 201110176495A CN 102231362 A CN102231362 A CN 102231362A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- photoresist
- pattern
- lithographic method
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000005530 etching Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 62
- 239000011248 coating agent Substances 0.000 claims abstract description 17
- 238000000576 coating method Methods 0.000 claims abstract description 17
- 239000011810 insulating material Substances 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 235000009508 confectionery Nutrition 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供了一种半导体器件刻蚀方法以及半导体器件。刻蚀方法包括第一光致抗蚀剂涂覆步骤，用于在刻蚀层上布置光致抗蚀剂；第一图案形成步骤，用于利用第一掩膜对光致抗蚀剂进行刻蚀以形成具有第一图案的光致抗蚀剂层；第一刻蚀步骤，利用具有第一图案的光致抗蚀剂层对刻蚀层进行刻蚀；绝缘材料沉积步骤，用于在经过第一刻蚀步骤之后的半导体器件结构上沉积绝缘材料；第二光致抗蚀剂涂覆步骤，用于在刻蚀层上再次布置光致抗蚀剂；第二图案形成步骤，用于利用第二掩膜对第二光致抗蚀剂涂覆步骤所布置的光致抗蚀剂进行刻蚀以形成具有第二图案的光致抗蚀剂层；第二刻蚀步骤，利用具有第二图案的光致抗蚀剂层对刻蚀层进行刻蚀；其中，第一图案是多个平行的第一条纹，第二图案是多个平行的第二条纹，并且第一条纹与第二条纹相互垂直。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种半导体器件刻蚀方法以及半导体器件。
背景技术
在半导体器件制造过程中，经常需要对孔(通孔)的图案进行刻蚀。而且，随着半导体器件尺寸的减小，器件结构中的孔数量也随之增多，并且孔的密度也随之增大。
随着孔的密度的增大，在半导体器件制造过程中，所形成的孔的分辨率往往比所要求的线或者空间的分辨率低。所以，无法在一次刻蚀步骤中实现期望密度的孔图案。从而，为了刻蚀出具有期望密度的致密的孔，往往进行多次刻蚀。例如，通过两次图案形成步骤来提高孔分辨率，这样孔可以更密集，以具有期望密度。
图1至图4示意性地示出了根据现有技术的半导体器件刻蚀方法的各个阶段所形成的半导体器件结构。
具体地说，如图1所示，在根据现有技术的半导体器件刻蚀方法中，在刻蚀层E上布置了光致抗蚀剂R之后；首先利用一个掩膜A使光致抗蚀剂R形成图案，随后利用形成图案的光致抗蚀剂R进行对刻蚀层E进行第一次孔刻蚀。在刻蚀层E下方布置有刻蚀阻止层S。如图2所示，其中示出了第一次孔刻蚀之后的半导体器件结构。随后再次涂覆光致抗蚀剂R。之后，如图3所示，利用另一个掩膜B使光致抗蚀剂R形成图案，随后利用形成图案的光致抗蚀剂R进行对刻蚀层E进行第二次孔刻蚀。如图4所示，其中示出了第二次孔刻蚀之后的半导体器件结构。
可以看出，对比图2和图4可以看出，经过两次孔刻蚀之后的半导体器件结构的孔密度变大。
但是，在根据图1至图4所示的现有技术的用于形成孔图案的半导体器件刻蚀方法中，为了确保孔与孔之见不会相互干扰，应该确保掩膜A和掩膜B刻蚀出的光致抗蚀剂R的图案不重叠，进而确保两次刻蚀出的孔不会重叠，这样才能确保工艺的精度。但是，由于两次刻蚀不易对准，所以在现有技术中很容易产生两次孔刻蚀所刻蚀出来的孔可能重叠在一起的问题。
发明内容
本发明的一个目的是提供一种克服两次孔刻蚀所刻蚀出来的孔可能重叠在一起的问题的半导体器件刻蚀方法，并且提供一种采用了该半导体器件刻蚀方法制造的半导体器件。
根据本发明第一方面，提供了一种半导体器件刻蚀方法，其包括：第一光致抗蚀剂涂覆步骤，用于在刻蚀层上布置光致抗蚀剂；第一图案形成步骤，用于利用第一掩膜对光致抗蚀剂进行刻蚀以形成具有第一图案的光致抗蚀剂层；第一刻蚀步骤，利用具有第一图案的光致抗蚀剂层对刻蚀层进行刻蚀；绝缘材料沉积步骤，用于在经过第一刻蚀步骤之后的半导体器件结构上沉积绝缘材料；第二光致抗蚀剂涂覆步骤，用于在刻蚀层上再次布置光致抗蚀剂；第二图案形成步骤，用于利用第二掩膜对第二光致抗蚀剂涂覆步骤所布置的光致抗蚀剂进行刻蚀以形成具有第二图案的光致抗蚀剂层；第二刻蚀步骤，利用具有第二图案的光致抗蚀剂层对刻蚀层进行刻蚀；其中，第一图案是多个平行的第一条纹，第二图案是多个平行的第二条纹，并且第一条纹与第二条纹相互垂直。
优选地，所述半导体器件刻蚀方法还包括在第一刻蚀步骤之后执行的清洗步骤，用于去除残余的光致抗蚀剂。
优选地，所述半导体器件刻蚀方法还包括在绝缘材料沉积步骤之后执行的化学研磨步骤，用于使沉积了绝缘材料的半导体器件表面变得平坦。
优选地，在上述半导体器件刻蚀方法中，在刻蚀层上布置了防反射涂层。
优选地，在上述半导体器件刻蚀方法中，在刻蚀层下布置了刻蚀阻止层。
优选地，在上述半导体器件刻蚀方法中，第一条纹等间距布置。
优选地，在上述半导体器件刻蚀方法中，第二条纹等间距布置。
更优选地，在上述半导体器件刻蚀方法中，第一条纹等间距布置，第二条纹等间距布置，并且第一条纹和第二条纹的宽度和间距都相等，并且，第一掩膜和第二掩膜是同一掩膜。
在根据本发明第一方面所述的半导体器件刻蚀方法中，虽然也进行两次刻蚀，但是两次刻蚀是在相互垂直的两个方向上进行，所以不会出现孔重叠的问题。
根据本发明第二方面，提供了一种半导体器件，在该半导体器件的制造过程中，采用了根据本发明第一方面所述的半导体器件刻蚀方法。
由于采用了根据本发明第一方面所述的半导体器件刻蚀方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的半导体器件同样能够实现根据本发明的第一方面的半导体器件刻蚀方法所能实现的有益技术效果。即，由于制造过程中两次刻蚀是在相互垂直的两个方向上进行，所以不会出现孔重叠的问题。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图4示意性地示出了根据现有技术的半导体器件刻蚀方法的各个阶段所形成的半导体器件结构。
图5示意性地示出了根据本发明实施例的半导体器件刻蚀方法的流程图。
图6至图11示意性地示出了根据本发明实施例的半导体器件刻蚀方法的各个阶段所形成的半导体器件结构。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图5示意性地示出了根据本发明实施例的半导体器件刻蚀方法的流程图。图6至图11示意性地示出了根据本发明实施例的半导体器件刻蚀方法的各个阶段所形成的半导体器件结构。
如图5所示，根据本发明实施例的半导体器件刻蚀方法包括如下步骤：
首先执行第一光致抗蚀剂涂覆步骤S1，用于在刻蚀层上布置光致抗蚀剂；可以采用任何合适的光致抗蚀剂。
此后，执行第一图案形成步骤S2，用于利用第一掩膜(未示出)对光致抗蚀剂进行刻蚀以形成具有第一图案的光致抗蚀剂层AA；具体地说，在本实施例中，第一图案是多个平行的第一条纹1。并且例如，在一个具体示例中，第一条纹1可选地具有相等的间距。图6示意性地示出了第一图案形成步骤S2之后所形成的半导体器件结构，其中图6上方的示图示出了具有第一图案的光致抗蚀剂层AA的俯视图，而图6下方的示图示出了半导体器件的截面结构；可以看出具有第一图案的光致抗蚀剂层AA中具有与第一条纹1相对应的条纹图案。
之后，执行第一刻蚀步骤S3，利用具有第一图案的光致抗蚀剂层AA对刻蚀层E进行刻蚀；其中，在刻蚀层E下布置了刻蚀阻止层(未示出)。图7示意性地示出了第一刻蚀步骤S3之后所形成的半导体器件结构，其中图7上方的示图示出了经过第一刻蚀步骤S3后的刻蚀层E的俯视图，而图7下方的示图示出了半导体器件的截面结构。
优选地随后执行清洗步骤S4，用于去除残余的光致抗蚀剂，以确保后续步骤精确性。
此后，执行绝缘材料沉积步骤S5，用于在经过第一刻蚀步骤之后的半导体器件结构上沉积绝缘材料G，可以采用任何合适的绝缘材料作为本发明实施例所采用的绝缘材料G。图8示意性地示出了绝缘材料沉积步骤S5之后所形成的半导体器件结构，其中图8上方的示图示出了沉积材料G的俯视图，而图8下方的示图示出了经过绝缘材料沉积步骤S5后的半导体器件的截面结构。
然后，由于绝缘材料沉积步骤S5所沉积的沉积材料G的表面并不平坦(如图8所示)，这是因为经过绝缘材料沉积步骤S5后的半导体器件的表面不平坦。所以优选地需要执行化学研磨步骤S6，用于使沉积了绝缘材料G的半导体器件表面变得平坦。。图9示意性地示出了化学研磨步骤S6之后所形成的半导体器件结构.
之后执行第二光致抗蚀剂涂覆步骤S7，用于在刻蚀层上再次布置光致抗蚀剂，同样，可以采用任何合适的光致抗蚀剂。
随后执行第二图案形成步骤S8，用于利用第二掩膜(未示出)对第二光致抗蚀剂涂覆步骤所布置的光致抗蚀剂进行刻蚀以形成具有第二图案的光致抗蚀剂层BB。第二图案是多个平行的第二条纹2，并且上述第一条纹1与该第二条纹2相互垂直。例如，在一个具体示例中第二条纹2具有相等的间距。当然，第一条纹1和第二条纹2的等间距布置是可选的，而非必须。当第一条纹1和第二条纹2具有相等的宽度并且具有相等的间距时，即，第一图案与第二图案的形状完全相同但相互垂直时，可以将第一掩膜旋转90度来用作第二掩膜，从而使得根据本发明实施例的半导体器件刻蚀方法更加简单，且节省了一个掩膜，从而降低了成本。
图10示意性地示出了第二图案形成步骤S8之后所形成的半导体器件结构，其中图10上方的示图示出了具有第二图案的光致抗蚀剂层BB的俯视图(对照第一刻蚀布置S2之后形成的刻蚀层E)，而图10下方的示图示出了半导体器件的截面结构；可以看出具有第二图案的光致抗蚀剂层AA中具有与第二条纹2相对应的条纹图案。
此后执行第二刻蚀步骤S9，利用具有第二图案的光致抗蚀剂层对刻蚀层进行刻蚀。图11示意性地示出了第二刻蚀步骤S9之后所形成的半导体器件结构，其中图11上方的示图示出了经过第二刻蚀步骤S9后的刻蚀层E的俯视图，而图11下方的示图示出了半导体器件的沿线C-C截取的截面结构。
在上述根据本发明实施例的半导体器件刻蚀方法中，虽然也进行两次刻蚀，但是两次刻蚀是在相互垂直的两个方向上进行，所以不会出现孔重叠的问题。
并且，优选地，在一个具体示例中，可在刻蚀层E上布置防反射涂层，以便使刻蚀(光刻)更精确。
根据本方面的另一个实施例，本发明还提供在制造过程中采用了根据上述根据本发明实施例的半导体器件刻蚀方法而制造出来的半导体器件，例如MOS(金属-氧化物-半导体)器件等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种半导体器件刻蚀方法，其特征在于包括：
第一光致抗蚀剂涂覆步骤，用于在刻蚀层上布置光致抗蚀剂；
第一图案形成步骤，用于利用第一掩膜对光致抗蚀剂进行刻蚀以形成具有第一图案的光致抗蚀剂层；
第一刻蚀步骤，利用具有第一图案的光致抗蚀剂层对刻蚀层进行刻蚀；
绝缘材料沉积步骤，用于在经过第一刻蚀步骤之后的半导体器件结构上沉积绝缘材料；
第二光致抗蚀剂涂覆步骤，用于在刻蚀层上再次布置光致抗蚀剂；
第二图案形成步骤，用于利用第二掩膜对第二光致抗蚀剂涂覆步骤所布置的光致抗蚀剂进行刻蚀以形成具有第二图案的光致抗蚀剂层；
第二刻蚀步骤，利用具有第二图案的光致抗蚀剂层对刻蚀层进行刻蚀；
其中，第一图案是多个平行的第一条纹，第二图案是多个平行的第二条纹，并且第一条纹与第二条纹相互垂直。
2.根据权利要求1所述的半导体器件刻蚀方法，其特征在于，所述半导体器件刻蚀方法还包括在第一刻蚀步骤之后执行的清洗步骤，用于去除残余的光致抗蚀剂。
3.根据权利要求1或2所述的半导体器件刻蚀方法，其特征在于，所述半导体器件刻蚀方法还包括在绝缘材料沉积步骤之后执行的化学研磨步骤，用于使沉积了绝缘材料的半导体器件表面变得平坦。
4.根据权利要求1或2所述的半导体器件刻蚀方法，其特征在于，其中在刻蚀层上布置了防反射涂层。
5.根据权利要求1或2所述的半导体器件刻蚀方法，其特征在于，其中在刻蚀层下布置了刻蚀阻止层。
6.根据权利要求1或2所述的半导体器件刻蚀方法，其特征在于，其中第一条纹等间距布置。
7.根据权利要求1或2所述的半导体器件刻蚀方法，其特征在于，其中第二条纹等间距布置。
8.根据权利要求1或2所述的半导体器件刻蚀方法，其特征在于，其中第一条纹等间距布置，第二条纹等间距布置，并且第一条纹和第二条纹的宽度和间距都相等，并且，第一掩膜和第二掩膜是同一掩膜。
9.一种半导体器件，其特征在于采用了根据权利要求1至8之一所述的半导体器件刻蚀方法进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110176495XA CN102231362A (zh) | 2011-06-28 | 2011-06-28 | 半导体器件刻蚀方法以及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110176495XA CN102231362A (zh) | 2011-06-28 | 2011-06-28 | 半导体器件刻蚀方法以及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102231362A true CN102231362A (zh) | 2011-11-02 |
Family
ID=44843919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110176495XA Pending CN102231362A (zh) | 2011-06-28 | 2011-06-28 | 半导体器件刻蚀方法以及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102231362A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110364478A (zh) * | 2018-03-26 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | 金属连接结构的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136318A (zh) * | 2006-08-29 | 2008-03-05 | 三星电子株式会社 | 用于制造半导体集成电路器件的方法 |
| US20090130601A1 (en) * | 2007-11-16 | 2009-05-21 | Young-Doo Jeon | Method for fabricating semiconductor device |
| CN101459119A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 形成接触孔的方法 |
-
2011
- 2011-06-28 CN CN201110176495XA patent/CN102231362A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136318A (zh) * | 2006-08-29 | 2008-03-05 | 三星电子株式会社 | 用于制造半导体集成电路器件的方法 |
| US20090130601A1 (en) * | 2007-11-16 | 2009-05-21 | Young-Doo Jeon | Method for fabricating semiconductor device |
| CN101459119A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 形成接触孔的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110364478A (zh) * | 2018-03-26 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | 金属连接结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107818980B (zh) | 有源区域结构以及其形成方法 | |
| CN104022021B (zh) | 图案化的方法及存储器元件的形成方法 | |
| CN104103648B (zh) | 柔性显示设备、柔性显示母板及其制作方法 | |
| US20150153268A1 (en) | Multi-layered target design | |
| CN103779202B (zh) | 像素结构及其制作方法和显示面板 | |
| KR20110084030A (ko) | 홀 패턴 제조 방법 | |
| CN103794475A (zh) | 自对准三重图形化方法 | |
| US8889559B2 (en) | Methods of forming a pattern on a substrate | |
| CN104425613A (zh) | 多高度半导体结构 | |
| CN102208330A (zh) | 形成精细图案的方法 | |
| CN105826197A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN109844905A (zh) | 减小通孔至栅格图案化中的套准误差的方法 | |
| JP2008276179A (ja) | マスク設計方法 | |
| CN108597992A (zh) | 具有精细图形的半导体结构的制备方法 | |
| CN102096310B (zh) | 光刻胶图案的修正方法及刻蚀方法 | |
| JP4783811B2 (ja) | マスクの設計方法 | |
| CN102231362A (zh) | 半导体器件刻蚀方法以及半导体器件 | |
| CN112782803A (zh) | 改善硅基光波导工艺鲁棒性的方法 | |
| CN106298507B (zh) | 图案化方法 | |
| CN103839769A (zh) | 形成图案的方法 | |
| TWI588596B (zh) | 產生佈局圖案的方法 | |
| KR100849359B1 (ko) | 마스크의 설계방법 | |
| CN103681624B (zh) | 叠对标记及其形成方法 | |
| KR102371186B1 (ko) | 하드 마스크 재료의 패터닝 | |
| JP2008277731A (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140425 |
|
| C10 | Entry into substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140425 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Grace Semiconductor Manufacturing Corp. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111102 |