CN110364478A - 金属连接结构的形成方法 - Google Patents

金属连接结构的形成方法 Download PDF

Info

Publication number
CN110364478A
CN110364478A CN201810250477.3A CN201810250477A CN110364478A CN 110364478 A CN110364478 A CN 110364478A CN 201810250477 A CN201810250477 A CN 201810250477A CN 110364478 A CN110364478 A CN 110364478A
Authority
CN
China
Prior art keywords
connecting structure
metal connecting
hole
layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810250477.3A
Other languages
English (en)
Other versions
CN110364478B (zh
Inventor
王秀兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810250477.3A priority Critical patent/CN110364478B/zh
Publication of CN110364478A publication Critical patent/CN110364478A/zh
Application granted granted Critical
Publication of CN110364478B publication Critical patent/CN110364478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种金属连接结构的形成方法，包括：提供介质层；在介质层上形成掩膜层；在掩膜层上形成第一光阻层，以第一光阻层为掩膜对掩膜层进行第一刻蚀，以形成多个第一通孔；形成填充第一通孔的第一金属连接结构；在掩膜层和第一金属连接结构上方形成第二光阻层；以第二光阻层为掩膜对掩膜层进行第二刻蚀，以形成多个第二通孔，且至少有一个第二通孔形成于相邻的第一金属连接结构之间；和形成填充第二通孔的第二金属连接结构。金属连接结构份多次形成保证了金属连接结构的内部完整无缺陷。

Description

金属连接结构的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种金属连接结构的形成方法。
背景技术
随着半导体器件的精细化程度的提升，不同半导体器件之间要经过金属实现连接。通常，要在不同的器件之间进行布线和形成金属层。但是，现有技术中，金属连接结构与布线层之间常常会出现孔洞或裂纹缺陷，严重影响半导体器件之间的连接，进而降低了半导体器件的性能。
因此，亟需一种减少孔洞或裂纹缺陷的金属连接结构的形成方法。
发明内容
本发明实施例公开了一种金属连接结构的形成方法，金属连接结构分为多次形成，且每次形成的通孔的分布密度比较小，进而使得形成金属连接结构内部无孔洞缺陷产生。
本发明公开了一种金属连接结构的形成方法，包括：提供介质层；在介质层上形成掩膜层；在掩膜层上形成第一光阻层，以第一光阻层为掩膜对掩膜层进行第一刻蚀，以形成多个第一通孔；形成填充第一通孔的第一金属连接结构；在掩膜层和第一金属连接结构上方形成第二光阻层；以第二光阻层为掩膜对掩膜层进行第二刻蚀，以形成多个第二通孔，且至少有一个第二通孔形成于相邻的第一金属连接结构之间；和形成填充第二通孔的第二金属连接结构。
根据本发明的一个方面，相邻第一通孔或者相邻第二通孔之间的距离大于或等于150μm。
根据本发明的一个方面，相邻第一通孔或者相邻第二通孔之间的距离为170μm。
根据本发明的一个方面，每两个相邻第一金属连接结构之间形成一个第二通孔。
根据本发明的一个方面，金属连接结构包括第一金属连接结构和第二金属连接结构。
根据本发明的一个方面，形成第一通孔或者形成第二通孔的工艺为原子层沉积工艺。
根据本发明的一个方面，形成第一金属连接结构的工艺步骤包括：形成填充第一通孔，并覆盖掩膜层的第一金属层；和采用机械平坦化工艺研磨第一金属层，直至暴露掩膜，以形成保留在第一通孔内的第一金属连接结构。
根据本发明的一个方面，采用机械平坦化工艺研磨第一金属层后，掩膜层的顶部与第一金属连接结构的顶部平齐。
根据本发明的一个方面，第一金属连接结构与第二金属连接结构的材料相同。
根据本发明的一个方面，第一金属连接结构与第二金属连接结构的材料包括：钨、铝、铜中的一种或多种。
根据本发明的一个方面，在第二通孔内形成第二金属连接结构后，还包括：在掩膜层、第一金属连接结构和第二金属连接结构的顶部形成布线层。
根据本发明的一个方面，形成布线层时，工艺温度大于或等于400℃。
根据本发明的一个方面，布线层的材料包括铝。
根据本发明的一个方面，形成布线层后，还包括：在布线层的上方形成与布线层相邻的氧化层。
根据本发明的一个方面，在掩膜层上实施形成通孔的步骤的次数多于两次，实施形成填充通孔的金属连接结构的步骤的次数与实施形成通孔的步骤的次数相适应。
与现有技术相比，在本发明的技术方案具备以下优点：
本发明实施例中，以第一光阻层为掩膜对掩膜层进行第一刻蚀，以形成多个第一通孔；形成填充第一通孔的第一金属连接结构；在掩膜层和第一金属连接结构上方形成第二光阻层；以第二光阻层为掩膜对掩膜层的进行第二刻蚀，以形成多个第二通孔。这样分为两次形成通孔，能够保证后续在通孔内形成的金属连接结构比较致密，无孔洞出现，提高了半导体器件的性能。
进一步的，相邻第一通孔或者相邻第二通孔之间的距离大于或等于150μm。相邻第一通孔或者相邻第二通孔之间的距离较大，增加了每次形成通孔的分布密度，使得形成的金属连接结构完整无缺陷。
附图说明
图1-图8是根据本发明一个的实施例形成金属连接结构过程的结构示意图。
具体实施方式
如前所述，现有的金属连接结构中存在孔洞缺陷等问题。
经研究发现，造成上述问题的原因为：在通孔内形成金属连接结构时，金属连接结构内部以出现孔洞缺陷，后续形成布线层时，孔洞容易扩散，造成更大的缺陷。
为了解决该问题，本发明提供了一种金属连接结构的形成方法，金属连接结构分为多次形成，且每次形成的通孔的分布密度比较小，进而使得形成金属连接结构内部无孔洞缺陷产生。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
请参考图1，在介质层100上形成掩膜层110，在掩膜层110上形成第一光阻层120。
介质层100用于隔离不同的半导体元件。在本发明实施例中，介质层100的材料为SiN。在本发明的其他实施例中，介质层100的材料还可以为其他材料。
掩膜层110用于后续形成通孔，以便于形成金属连接结构。
第一光阻层120用于暴露形成通孔的区域，便于后续刻蚀。
请参考图2，以第一光阻层120为掩膜刻蚀掩膜层110，以形成第一通孔111。
第一通孔111用于后续在其内部形成第一金属连接结构。在本发明的实施例中，第一通孔111的个数有多个，且相邻的第一通孔111之间的距离l1大于或等于150μm。具体的，在本发明实施例中，相邻的第一通孔111之间的距离l1＝170μm。与现有技术相比，相邻第一通孔111之间的距离增大。增加相邻第一通孔111之间的距离，使得第一通孔111较为分散，降低了第一通孔111在掩膜层110中的分布密度，能够保证后续更加容易地向第一通孔111内填充金属材料。
请参考图3，在第一通孔内形成第一金属连接结构131。
第一金属连接结构131用于后续连接其上方的布线层，进而实现特殊的功能。第一金属连接结构131的材料包括：钨、铝、铜中的一种或多种组合。具体的，在本发明实施例中，第一金属连接结构131的材料为钨。相比其他材料，钨的填充性能以及导电性能更好。在本发明的其他实施例中，第一金属连接结构131的材料还包括：钨与铝的组合，在这里并不做具体限制。
形成第一金属连接结构131的工艺包括旋涂工艺、原子层沉积工艺(ALD)、化学气相沉积工艺等。具体的，在本发明实施例中，形成第一金属连接结构131的工艺为ALD工艺。相比其他工艺，ALD工艺形成的金属连接结构更加致密，缺陷更少。
在本发明实施例中，形成第一金属连接结构131的工艺步骤包括：形成填充第一通孔以及覆盖掩膜层110的第一金属层(未标出)，再利用化学机械平坦化工艺(CMP)对第一金属层进行研磨，直至暴露掩膜层110，只保留位于第一通孔内的第一金属层，即第一金属连接结构131。且在研磨后，第一金属连接结构131的顶部与掩膜层110的顶部平齐。
需要说明的是，在本发明的其他实施例中，还可以利用其他工艺方法暴露掩膜层110，如利用刻蚀工艺刻蚀第一金属层，直至暴露掩膜层110。
如前所述，由于相邻第一通孔之间的距离比较大，第一通孔在掩膜层110中的分布密度比较小，则在形成第一金属层时，金属材料能够更加容易地填充进入第一通孔，且同时保证了形成的第一金属连接结构131内部、第一金属连接结构131与掩膜层110之间无孔洞等缺陷，提高了产品的性能。
请参考图4，在掩膜层110和第一金属连接结构131的上方形成第二光阻层140。
第二光阻层140是为了暴露部分掩膜层110，进而形成第二通孔。第一光阻层与第二光阻层140的材料一致。
请参考图5，以第二光阻层140为掩膜刻蚀掩膜层110，以形成第二通孔112。
第二通孔112是为了后续在其内部形成第二金属连接结构，实现连接功能。形成第二通孔112的工艺与形成第一通孔的工艺一致，均为ALD工艺。ALD工艺形成第二通孔112的作用请参考上文。
在本发明实施例中，分两次形成通孔是为了降低每次形成的通孔的分布密度，进而更好地形成金属连接结构。明显的，在本发明的实施例中，形成的第二通孔112之间的距离也比较大，相邻第二通孔112之间的距离l2大于或等于150μm。具体的，在本发明实施例中，相邻第二通孔112之间的距离l2＝170μm。
需要说明的是，为了更好的实现连接功能，至少有一个第二通孔112形成于相邻的第一金属连接结构131之间。具体的，在本发明实施例中，每两个相邻第一金属连接结构131之间形成有一个第二通孔112。在本发明的其他实施例中，两个相邻第一金属连接结构131之间可以形成有多个第二通孔112，在这里并不做具体限制，只要满足相邻第二通孔112之间距离的条件即可。
请参考图6，在第二通孔中形成第二金属连接结构132。
第二金属连接结构132作用、形成的工艺条件及步骤均与第一金属连接结构131一致，在此不作赘述。
显然，在暴露掩膜层110时，第一金属连接结构131也暴露出来。所以，在本发明实施例中，在暴露第一金属连接结构131和掩膜层110后，第一金属连接结构131、掩膜层110与第二金属连接结构132三者的顶部平齐。
需要说明的是，第二金属连接结构132与第一金属连接结构131的材料可以相同也可以不同，在这里并不做具体限制。具体的，在本发明实施例中，第二金属连接结构132与第一金属连接结构131的材料相同，均为钨。
明显的，在本发明实施例中，金属连接结构分为两次形成，所以，形成的金属连接结构包括第一金属连接结构131和第二金属连接结构132。在本发明的其他实施例中，在形成金属连接结构的过程还可以分为更多次。因此，在掩膜层110上实施形成通孔的步骤的次数可以多于两次，后续实施形成位于通孔内的金属连接结构的步骤的次数与实施形成通孔的步骤的次数相适应。如在本发明的另一个实施例中，金属连接结构分为5次形成。金属连接结构分多次形成，每次形成通孔的分布密度更小，形成的金属连接结构的内部、金属连接结构与掩膜层110之间结构完整，且无缺陷。
请参考图7，在掩膜层110、第一金属连接结构131和第二金属连接结构132的顶部形成布线层150。
在本发明实施例中，在形成第一金属连接结构131和第二金属连接结构132后，还包括形成布线层150。
布线层150用于连接金属连接结构与其他的半导体元件，进而实现特殊的功能。根据不同的功能要求，布线层150可以完全覆盖第一金属连接结构131、第二金属连接结构132和掩膜层110，也可以不完全覆盖。具体的，在本发明实施例中，布线层150覆盖第一金属连接结构131和第二金属连接结构132，但暴露出部分掩膜层110。
在本发明实施例中，布线层150的材料包括铝。铝制布线层的导通性能优良，且容易控制形成工艺的条件。
形成布线层150时，工艺温度应大于或等于400℃。这样的温度条件容易达到，且同时能够保证铝具有一定的流动性，更加容易形成在特定的位置。具体的，在本发明实施例中，形成布线层150的温度为450℃。
需要说明的是，形成布线层150的温度在大于或等于400℃时，已经能够使得金属连接结构中的孔洞扩散，进入具有流动性的铝制布线层中，在布线层内产生孔洞或者裂纹等缺陷。进一步会扩散至后续形成的层与层之间，严重影响的器件的性能。由于在本发明实施例中，金属连接结构分为多次形成，每次形成的通孔分布密度比较小，使得每次形成的金属连接结构比较致密，无孔洞等缺陷出现，因此就避免了因孔洞扩散带来的系列缺陷，提高了半导体器件的性能。
请参考图8，形成氧化层160。
在本发明实施例中，形成布线层150后还包括：在布线层150的上方形成与布线层150相邻的氧化层160。
形成氧化层160为了保护金属连接结构与布线层150。从而在其上方形成新的结构单元。
综上所述，在本发明实施例中公开的金属连接结构的形成方法中，金属连接结构分为两次形成。每次形成通孔的分布密度较小，容易在其内部形成金属连接结构，且形成的金属连接结构比较致密，无孔洞等缺陷产生，提高了半导体器件的性能。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (15)

1.一种金属连接结构的形成方法，其特征在于，包括：
提供介质层；
在所述介质层上形成掩膜层；
在所述掩膜层上形成第一光阻层，以所述第一光阻层为掩膜对所述掩膜层进行第一刻蚀，以形成多个第一通孔；
形成填充所述第一通孔的第一金属连接结构；
在所述掩膜层和所述第一金属连接结构上方形成第二光阻层；
以所述第二光阻层为掩膜对所述掩膜层进行第二刻蚀，以形成多个第二通孔，且至少有一个所述第二通孔形成于相邻的所述第一金属连接结构之间；和
形成填充所述第二通孔的第二金属连接结构。
2.根据权利要求1所述的金属连接结构的形成方法，其特征在于，相邻所述第一通孔或者相邻所述第二通孔之间的距离大于或等于150μm。
3.根据权利要求2所述的金属连接结构的形成方法，其特征在于，相邻所述第一通孔或者相邻所述第二通孔之间的距离为170μm。
4.根据权利要求1所述的金属连接结构的形成方法，其特征在于，每两个相邻所述第一金属连接结构之间形成一个所述第二通孔。
5.根据权利要求1所述的金属连接结构的形成方法，其特征在于，所述金属连接结构包括所述第一金属连接结构和所述第二金属连接结构。
6.根据权利要求1所述的金属连接结构的形成方法，其特征在于，形成所述第一通孔或者形成所述第二通孔的工艺为原子层沉积工艺。
7.根据权利要求1所述的金属连接结构的形成方法，其特征在于，形成所述第一金属连接结构的工艺步骤包括：
形成填充所述第一通孔，并覆盖所述掩膜层的第一金属层；和
采用机械平坦化工艺研磨所述第一金属层，直至暴露所述掩膜层，以形成保留在所述第一通孔内的所述第一金属连接结构。
8.根据权利要求7所述的金属连接结构的形成方法，其特征在于，采用所述机械平坦化工艺研磨所述第一金属层后，所述掩膜层的顶部与所述第一金属连接结构的顶部平齐。
9.根据权利要求1所述的金属连接结构的形成方法，其特征在于，所述第一金属连接结构与所述第二金属连接结构的材料相同。
10.根据权利要求9所述的金属连接结构的形成方法，其特征在于，所述第一金属连接结构与所述第二金属连接结构的材料包括：钨、铝、铜中的一种或多种。
11.根据权利要求1所述的金属连接结构的形成方法，其特征在于，在所述第二通孔内形成所述第二金属连接结构后，还包括：在所述掩膜层、所述第一金属连接结构和所述第二金属连接结构的顶部形成布线层。
12.根据权利要求11所述的金属连接结构的形成方法，其特征在于，形成所述布线层时，工艺温度大于或等于400℃。
13.根据权利要求12所述的金属连接结构的形成方法，其特征在于，所述布线层的材料包括铝。
14.根据权利要求13所述的金属连接结构的形成方法，其特征在于，形成所述布线层后，还包括：在所述布线层的上方形成与所述布线层相邻的氧化层。
15.根据权利要求1所述的金属连接结构的形成方法，其特征在于，在所述掩膜层上实施形成通孔的步骤的次数多于两次，实施形成填充所述通孔的所述金属连接结构的步骤的次数与实施形成所述通孔的步骤的次数相适应。
CN201810250477.3A 2018-03-26 2018-03-26 金属连接结构的形成方法 Active CN110364478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810250477.3A CN110364478B (zh) 2018-03-26 2018-03-26 金属连接结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810250477.3A CN110364478B (zh) 2018-03-26 2018-03-26 金属连接结构的形成方法

Publications (2)

Publication Number Publication Date
CN110364478A true CN110364478A (zh) 2019-10-22
CN110364478B CN110364478B (zh) 2022-01-28

Family

ID=68211825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810250477.3A Active CN110364478B (zh) 2018-03-26 2018-03-26 金属连接结构的形成方法

Country Status (1)

Country Link
CN (1) CN110364478B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465316A (zh) * 2007-12-21 2009-06-24 东部高科股份有限公司 半导体器件的制造方法
CN101740626A (zh) * 2008-11-17 2010-06-16 东部高科股份有限公司 Ldmos晶体管及其制造方法
US20100330806A1 (en) * 2009-06-29 2010-12-30 Sandisk 3D Llc Method of forming contact hole arrays using a hybrid spacer technique
CN102231362A (zh) * 2011-06-28 2011-11-02 上海宏力半导体制造有限公司 半导体器件刻蚀方法以及半导体器件
CN104124149A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN206282851U (zh) * 2016-12-15 2017-06-27 中芯国际集成电路制造(北京)有限公司 半导体测试结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465316A (zh) * 2007-12-21 2009-06-24 东部高科股份有限公司 半导体器件的制造方法
CN101740626A (zh) * 2008-11-17 2010-06-16 东部高科股份有限公司 Ldmos晶体管及其制造方法
US20100330806A1 (en) * 2009-06-29 2010-12-30 Sandisk 3D Llc Method of forming contact hole arrays using a hybrid spacer technique
CN102231362A (zh) * 2011-06-28 2011-11-02 上海宏力半导体制造有限公司 半导体器件刻蚀方法以及半导体器件
CN104124149A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN206282851U (zh) * 2016-12-15 2017-06-27 中芯国际集成电路制造(北京)有限公司 半导体测试结构

Also Published As

Publication number Publication date
CN110364478B (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
TW544845B (en) Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
CN104037121B (zh) 通过镶嵌工艺形成气隙
CN100524726C (zh) 半导体结构及其制造方法
US9761655B1 (en) Stacked planar capacitors with scaled EOT
JPH11168105A (ja) 半導体集積回路の製造方法
CN106298640B (zh) 半导体装置及其制造方法
CN108012561A (zh) 用于后端工艺（beol）互连件的借助使用自底向上交联的电介质的图像色调反转
US9997562B1 (en) Mram memory device and manufacturing method thereof
US20190362977A1 (en) Semiconductor structures having low resistance paths throughout a wafer
CN109075204A (zh) 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法
EP3270411A1 (en) Method for producing an integrated circuit device with enhanced mechanical properties
CN110364478A (zh) 金属连接结构的形成方法
US11133457B2 (en) Controllable formation of recessed bottom electrode contact in a memory metallization stack
US11876047B2 (en) Decoupled interconnect structures
JP2017092238A (ja) 半導体基板の製造方法
CN108962818A (zh) 电容结构的制作方法以及电容结构
CN101958279B (zh) 提高沟槽宽度均匀性的方法
CN109817566A (zh) 具有基本上直的接触轮廓的半导体结构
US20060148258A1 (en) Method of planarizing an inter-metal insulation film
US10679934B2 (en) Capacitance reduction in sea of lines BEOL metallization
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
CN104900583B (zh) 一种半导体器件的制作方法
JP2023537517A (ja) 直径が減少したマイクロビアの形成方法
TW202301690A (zh) 半導體結構及其形成方法
JP2021012905A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant