TW202301690A - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TW202301690A
TW202301690A TW111122335A TW111122335A TW202301690A TW 202301690 A TW202301690 A TW 202301690A TW 111122335 A TW111122335 A TW 111122335A TW 111122335 A TW111122335 A TW 111122335A TW 202301690 A TW202301690 A TW 202301690A
Authority
TW
Taiwan
Prior art keywords
gate
supporting
gate structure
semiconductor structure
patterns
Prior art date
Application number
TW111122335A
Other languages
English (en)
Inventor
洪偉誠
劉又仁
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Publication of TW202301690A publication Critical patent/TW202301690A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種半導體結構，包含一基底，一閘極結構，位於該基底上，且該閘極結構沿著一第一方向延伸，以及多個支撐圖案，位於該閘極結構內，其中該多個支撐圖案彼此分離且沿著一第二方向排列，其中該第二方向垂直於該第一方向。

Description

半導體結構及其形成方法
本發明係有關於半導體製程領域，尤其是關於一種具有包含有支撐圖案的閘極以及其製作方法，可避免在閘極製作過程中產生碟型下陷(dishing)現象。
在半導體製程領域中，經常使用平坦化步驟來移除部分材料層，使得元件的表面呈現平面。但是當元件區與周圍區域的密度差異較大時，使用平坦化步驟(例如化學機械研磨，CMP)時，因為移除元件密集區域(常稱為dense區)與元件鬆散區域(常稱為iso區)的速率不同，可能會導致特定區域或元件(通常是元件密度較低的區域)的頂部受到較多的研磨，並且產生下凹狀的剖面輪廓，此種現象稱為碟型下陷(dishing)現象。
上述碟型下陷現象，可能會對元件的品質產生不良影響，因此需要找尋解決方案以克服上述問題。
本發明提供一種半導體結構，包含一基底，一閘極結構，位於該基底上，且該閘極結構沿著一第一方向延伸，以及多個支撐圖案，位於該閘極結構內，其中該多個支撐圖案彼此分離且沿著一第二方向排列，其中該第二方向垂直於該第一方向。
本發明另提供一種半導體結構的形成方法，包含提供一基底，形成一閘極結構於該基底上，且該閘極結構沿著一第一方向延伸，以及形成多個支撐圖案於該閘極結構內，其中該多個支撐圖案彼此分離且沿著一第二方向排列，其中該第二方向垂直於該第一方向。
本發明的特徵在於，在閘極中形成多個支撐圖案，以避免在對閘極進行平坦化步驟時，閘極頂部產生凹陷的問題。此外，本發明中的支撐圖案的排列方向與電流方向(也就是源極至汲極的方向)平行，因此對於電流的流經路徑較少阻礙，對於閘極電性的表現較為良好。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係，在本領域之人皆應能理解其係指物件之相對位置而言，因此皆可以翻轉而呈現相同之構件，此皆應同屬本說明書所揭露之範圍，在此容先敘明。
圖1至圖2繪示本發明一實施例的半導體元件的上視示意圖。如圖1所示，首先，提供一基底10，例如為矽基底，並且在基底10上方形成一犧牲閘極12(或閘極G)。其中，犧牲閘極12例如為一多晶矽材質，在後續的步驟中，會在犧牲閘極12的兩側形成源/汲極區以及介電層(圖未示)，然後依序進行平坦化步驟以及蝕刻步驟，移除犧牲閘極12後將其替換成金屬等其他材質的閘極。詳細將會在下段落繼續介紹。
在犧牲閘極12完成後，接著如圖2所示，以例如離子佈植等方式在犧牲閘極12的兩側定義出源極S以及汲極D。此處定義第一方向D1以及第二方向D2，其中第一方向D1平行於犧牲閘極12的延伸方向，第二方向D2與第一方向相互垂直，而此處的閘極G、源極S與汲極D可組成一電晶體，其中電晶體的電流方向I由源極S流向汲極D，第二方向D2與電流方向I平行。
在後續的步驟中，先在犧牲閘極12周圍形成介電層(圖未示)覆蓋犧牲閘極12，然後進行平坦化步驟(例如化學機械研磨，CMP)移除多餘的介電層，使介電層的頂面與犧牲閘極12的頂面切齊，並曝露出犧牲閘極12的頂面。接著進行蝕刻步驟，將犧牲閘極12移除，再填入其他材料層(例如高介電常數金屬層，high-k metal layer)，以在原先犧牲閘極12的位置形成新的金屬閘極(圖未示)。然而，在上述平坦化的步驟中，閘極頂面可能會產生如先前技術所述的碟型下陷(dishing)現象。因此為了避免此種問題發生，本發明在犧牲閘極12完成後，更包含在犧牲閘極12中形成多個支撐圖案14。其中支撐圖案14的材質例如為氧化矽等絕緣材料。形成支撐圖案14的方法例如包含:在犧牲閘極12完成後，先進行一圖案化蝕刻步驟，以在犧牲閘極中形成一些凹槽(對應最終支撐圖案的形狀)，然後在犧牲閘極12的周圍填入介電層的同時，也同時填滿該些凹槽，因此可以同時形成犧牲閘極12周圍的介電層(圖未示)以及位於犧牲閘極12內的支撐圖案14。
在本實施例中，支撐圖案14呈現類似方格狀的形狀，也就是說支撐圖案14包含多個線條，其中一部分的線條沿著第一方向D1延伸、另一部分的線條則沿著第二方向D2延伸。然而申請人的實驗結果發現，雖然形成支撐圖案14確實可以降低碟型下陷發生的機率，但是若支撐圖案14包含有與第一方向D1平行(也就是與電流方向I相互垂直)的線條圖案時，會阻礙電流在閘極內的傳遞效果。換句話說，如此一來將會顯著地降低閘極的電流傳導效能，不利於閘極的電性表現。
圖3至圖4繪示本發明另一實施例的半導體元件的上視示意圖。為了進一步改善以上問題，在本發明的另外一實施例中，如圖3與圖4所示，本實施例中改變支撐圖案的形狀，將原先的支撐圖案14以支撐圖案14A取代。其中支撐圖案14A與支撐圖案14的主要不同在於，支撐圖案14A所排列的圖案並不阻擋電流方向I，更詳細而言，支撐圖案14A構成多條沿著第二方向D2排列的支撐圖案虛線15，且在相鄰的支撐圖案虛線15之間的空隙，仍留有閘極的材料且並未形成支撐圖案14A。因此，多個支撐圖案14A並不會擋住電晶體主要的電流流經的路徑(電流方向I)。如此一來，相較於上述實施例，本實施例即使在閘極內部形成支撐圖案14A，對於閘極的電性的影響較小。
後續，如圖4所示，以一蝕刻步驟(圖未示)將犧牲閘極12移除，並且留下各支撐圖案14A，然後再重新填入一金屬層，例如一高介電常數(high-k)金屬層至原先犧牲閘極12的凹槽內，以形成一金屬閘極16。上述步驟又稱為替代金屬閘極(RMG，replacement metal gate)製程，屬於本領域的習知技術，在此不多加贅述。此外，在金屬閘極16完成後，可以在金屬閘極12、以及源極S/汲極D上形成多個接觸結構18，接觸結構18可以將電晶體與其它的電子元件電性連接，接觸結構18的製程也屬於本領域的習知技術，在此不多加贅述。
綜合以上說明書與圖式，本發明提供一種半導體結構，包含一基底10，一金屬閘極16，位於基底10上，且金屬閘極16沿著一第一方向D1延伸，以及多個支撐圖案14A，位於金屬閘極16內，其中多個支撐圖案14A彼此分離且沿著一第二方向D2排列，其中第二方向D2垂直於第一方向D1。
在本發明的一些實施例中，其中更包含有一源極S與汲極D，分別位於金屬閘極16的兩側。
在本發明的一些實施例中，其中源極S與汲極D之間的連線，平行於第二方向D2。
在本發明的一些實施例中，其中多個支撐圖案14A組成複數個支撐圖案虛線15，其中每一條支撐圖案虛線15沿著第二方向D2延伸。
在本發明的一些實施例中，其中支撐圖案14A的材質包含氧化矽。
在本發明的一些實施例中，其中金屬閘極16的材質包含有高介電常數金屬。
本發明另提供一種半導體結構的形成方法，包含提供一基底10，形成一金屬閘極16於基底10上，且金屬閘極16沿著一第一方向D1延伸，以及形成多個支撐圖案14A於金屬閘極16內，其中多個支撐圖案14A彼此分離且沿著一第二方向D2排列，其中第二方向D2垂直於第一方向。
在本發明的一些實施例中，其中形成支撐圖案14A於金屬閘極16中的方法包含:形成一犧牲閘極12於基底10上，對犧牲閘極12進行一蝕刻步驟，以在犧牲閘極12中形成多個孔洞，填入一絕緣層於犧牲閘極旁以及填入些孔洞內，進行一平坦化步驟移除部分絕緣層，並露出犧牲閘極12的表面，移除犧牲閘極層，並留下該些絕緣層，並定義出一閘極空槽，以及形成一高介電常數金屬層於閘極空槽內。
本發明的特徵在於，在閘極中形成多個支撐圖案，以避免在對閘極進行平坦化步驟時，閘極頂部產生凹陷的問題。此外，本發明中的支撐圖案的排列方向與電流方向(也就是源極至汲極的方向)平行，因此對於電流的流經路徑較少阻礙，對於閘極電性的表現較為良好。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:基底 12:犧牲閘極 14:支撐圖案 14A:支撐圖案 15:支撐圖案虛線 16:金屬閘極 18:接觸結構 I:電流方向 G:閘極 D:汲極 S:源極 D1:第一方向 D2:第二方向
圖1至圖2繪示本發明一實施例的半導體元件的上視示意圖。 圖3至圖4繪示本發明另一實施例的半導體元件的上視示意圖。
10:基底
14A:支撐圖案
15:支撐圖案虛線
16:金屬閘極
18:接觸結構
I:電流方向
G:閘極
D:汲極
S:源極
D1:第一方向
D2:第二方向

Claims (13)

  1. 一種半導體結構，包含: 一基底； 一閘極結構，位於該基底上，且該閘極結構沿著一第一方向延伸；以及 多個支撐圖案，位於該閘極結構內，其中該多個支撐圖案彼此分離且沿著一第二方向排列，其中該第二方向垂直於該第一方向。
  2. 如申請專利範圍第1項所述的半導體結構，其中更包含有一源極與該汲極，分別位於該閘極結構的兩側。
  3. 如申請專利範圍第2項所述的半導體結構，其中該源極與該汲極之間的連線，平行於該第二方向。
  4. 如申請專利範圍第1項所述的半導體結構，其中該多個支撐圖案組成複數個支撐圖案虛線，其中每一條支撐圖案虛線沿著該第二方向延伸。
  5. 如申請專利範圍第1項所述的半導體結構，其中該支撐圖案的材質包含氧化矽。
  6. 如申請專利範圍第1項所述的半導體結構，其中該閘極結構的材質包含有高介電常數金屬。
  7. 一種半導體結構的形成方法，包含: 提供一基底； 形成一閘極結構於該基底上，且該閘極結構沿著一第一方向延伸；以及 形成多個支撐圖案於該閘極結構內，其中該多個支撐圖案彼此分離且沿著一第二方向排列，其中該第二方向垂直於該第一方向。
  8. 如申請專利範圍第7項所述的方法，其中形成該支撐圖案於該閘極結構中的方法包含: 形成一犧牲閘極於該基底上； 對該犧牲閘極進行一蝕刻步驟，以在該犧牲閘極中形成多個孔洞； 填入一絕緣層於該犧牲閘極旁以及填入該些孔洞內； 進行一平坦化步驟移除部分該絕緣層，並露出該犧牲閘極的表面； 移除該犧牲閘極層，並留下該些絕緣層，並定義出一閘極空槽；以及 形成一高介電常數金屬層於該閘極空槽內。
  9. 如申請專利範圍第7項所述的方法，更包含有一源極與該汲極，分別位於該閘極結構的兩側。
  10. 如申請專利範圍第9項所述的方法，其中該源極與該汲極之間的連線，平行於該第二方向。
  11. 如申請專利範圍第7項所述的方法，其中該多個支撐圖案組成複數個支撐圖案虛線，其中每一條支撐圖案虛線沿著該第二方向延伸。
  12. 如申請專利範圍第7項所述的方法，其中該支撐圖案的材質包含氧化矽。
  13. 如申請專利範圍第7項所述的方法，其中該閘極結構的材質包含有高介電常數金屬。
TW111122335A 2021-06-17 2022-06-16 半導體結構及其形成方法 TW202301690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110671747.X 2021-06-17
CN202110671747.XA CN115497817A (zh) 2021-06-17 2021-06-17 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
TW202301690A true TW202301690A (zh) 2023-01-01

Family

ID=84465054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111122335A TW202301690A (zh) 2021-06-17 2022-06-16 半導體結構及其形成方法

Country Status (3)

Country Link
US (2) US12040370B2 (zh)
CN (1) CN115497817A (zh)
TW (1) TW202301690A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5415835A (en) 1992-09-16 1995-05-16 University Of New Mexico Method for fine-line interferometric lithography
KR20160034492A (ko) * 2014-09-19 2016-03-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법 및 이를 이용하여 형성된 반도체 소자
KR102551589B1 (ko) * 2016-09-29 2023-07-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11881520B2 (en) 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication

Also Published As

Publication number Publication date
CN115497817A (zh) 2022-12-20
US12040370B2 (en) 2024-07-16
US20240222457A1 (en) 2024-07-04
US20220406912A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US10916443B2 (en) Spacer-damage-free etching
US10840097B2 (en) Semiconductor methods and devices
TWI618146B (zh) 在鰭式電晶體裝置上形成取代閘極結構之方法及其裝置
CN108807531B (zh) 半导体装置及其制造方法
JP2003140319A (ja) 半導体素子製造用マスク基板，及び，半導体素子の製造方法
TW202301690A (zh) 半導體結構及其形成方法
JP2004511086A (ja) マイクロ電子デバイスにおける均一な研磨の方法
US9275960B2 (en) Integrated circuit formed using spacer-like copper deposition
CN108573953B (zh) 一种半导体器件及其制备方法和电子装置
KR100954909B1 (ko) Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법
US20230069801A1 (en) Metal Gate Structure of High-Voltage Device and Method for Making the Same
KR100935245B1 (ko) 더미 폴리를 이용한 층간 절연막 평탄화 균일도 개선 방법
KR100732297B1 (ko) 반도체 소자의 랜딩플러그 콘택홀 형성방법
KR101051155B1 (ko) 반도체 소자 및 그 제조 방법
KR20090026619A (ko) 반도체 소자 및 그 제조방법
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR20080010996A (ko) 반도체 소자의 랜딩플러그 형성방법
KR20060009419A (ko) 반도체 소자의 제조방법
TW201330172A (zh) 用於加強旋塗式介電材料平坦化之介電填充物
KR101037419B1 (ko) 반도체 소자 및 그의 형성 방법
CN115020330A (zh) 有源区金属零层的制造方法
US20150076707A1 (en) Integrated circuit via structure and method of fabrication
CN108878525A (zh) 鳍式结构的制作方法
KR20070079806A (ko) 반도체 소자의 제조 방법
KR20090123201A (ko) 반도체 소자의 형성 방법