CN115497817A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115497817A
CN115497817A CN202110671747.XA CN202110671747A CN115497817A CN 115497817 A CN115497817 A CN 115497817A CN 202110671747 A CN202110671747 A CN 202110671747A CN 115497817 A CN115497817 A CN 115497817A
Authority
CN
China
Prior art keywords
gate
supporting
semiconductor structure
substrate
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110671747.XA
Other languages
English (en)
Inventor
洪伟诚
刘又仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110671747.XA priority Critical patent/CN115497817A/zh
Priority to US17/376,151 priority patent/US12040370B2/en
Priority to TW111122335A priority patent/TW202301690A/zh
Publication of CN115497817A publication Critical patent/CN115497817A/zh
Priority to US18/608,949 priority patent/US20240222457A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种半导体结构及其形成方法，其中该半导体结构包含一基底，一栅极结构，位于该基底上，且该栅极结构沿着一第一方向延伸，以及多个支撑图案，位于该栅极结构内，其中该多个支撑图案彼此分离且沿着一第二方向排列，其中该第二方向垂直于该第一方向。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制作工艺领域，尤其是涉及一种包含有支撑图案的栅极以及其制作方法，可避免在栅极制作过程中产生碟型下陷(dishing)现象。
背景技术
在半导体制作工艺领域中，经常使用平坦化步骤来移除部分材料层，使得元件的表面呈现平面。但是当元件区与周围区域的密度差异较大时，使用平坦化步骤(例如化学机械研磨，CMP)时，因为移除元件密集区域(常称为dense区)与元件松散区域(常称为iso区)的速率不同，可能会导致特定区域或元件(通常是元件密度较低的区域)的顶部受到较多的研磨，并且产生下凹状的剖面轮廓，此种现象称为碟型下陷(dishing)现象。
上述碟型下陷现象，可能会对元件的品质产生不良影响，因此需要找寻解决方案以克服上述问题。
发明内容
本发明提供一种半导体结构，包含一基底，一栅极结构，位于该基底上，且该栅极结构沿着一第一方向延伸，以及多个支撑图案，位于该栅极结构内，其中该多个支撑图案彼此分离且沿着一第二方向排列，其中该第二方向垂直于该第一方向。
本发明另提供一种半导体结构的形成方法，包含提供一基底，形成一栅极结构于该基底上，且该栅极结构沿着一第一方向延伸，以及形成多个支撑图案于该栅极结构内，其中该多个支撑图案彼此分离且沿着一第二方向排列，其中该第二方向垂直于该第一方向。
本发明的特征在于，在栅极中形成多个支撑图案，以避免在对栅极进行平坦化步骤时，栅极顶部产生凹陷的问题。此外，本发明中的支撑图案的排列方向与电流方向(也就是源极至漏极的方向)平行，因此对于电流的流经路径较少阻碍，对于栅极电性的表现较为良好。
附图说明
图1至图2为本发明一实施例的半导体元件的上视示意图；
图3至图4为本发明另一实施例的半导体元件的上视示意图。
主要元件符号说明
10:基底
12:牺牲栅极
14:支撑图案
14A:支撑图案
15:支撑图案虚线
16:金属栅极
18:接触结构
I:电流方向
G:栅极
D:漏极
S:源极
D1:第一方向
D2:第二方向
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
图1至图2绘示本发明一实施例的半导体元件的上视示意图。如图1所示，首先，提供一基底10，例如为硅基底，并且在基底10上方形成一牺牲栅极12(或栅极G)。其中，牺牲栅极12例如为一多晶硅材质，在后续的步骤中，会在牺牲栅极12的两侧形成源/漏极区以及介电层(图未示)，然后依序进行平坦化步骤以及蚀刻步骤，移除牺牲栅极12后将其替换成金属等其他材质的栅极。将会在下段落继续详细介绍。
在牺牲栅极12完成后，接着如图2所示，以例如离子注入等方式在牺牲栅极12的两侧定义出源极S以及漏极D。此处定义第一方向D1以及第二方向D2，其中第一方向D1平行于牺牲栅极12的延伸方向，第二方向D2与第一方向相互垂直，而此处的栅极G、源极S与漏极D可组成一晶体管，其中晶体管的电流方向I由源极S流向漏极D，第二方向D2与电流方向I平行。
在后续的步骤中，先在牺牲栅极12周围形成介电层(图未示)覆盖牺牲栅极12，然后进行平坦化步骤(例如化学机械研磨，CMP)移除多余的介电层，使介电层的顶面与牺牲栅极12的顶面切齐，并曝露出牺牲栅极12的顶面。接着进行蚀刻步骤，将牺牲栅极12移除，再填入其他材料层(例如高介电常数金属层，high-k metal layer)，以在原先牺牲栅极12的位置形成新的金属栅极(图未示)。然而，在上述平坦化的步骤中，栅极顶面可能会产生如现有技术所述的碟型下陷(dishing)现象。因此为了避免此种问题发生，本发明在牺牲栅极12完成后，还包含在牺牲栅极12中形成多个支撑图案14。其中支撑图案14的材质例如为氧化硅等绝缘材料。形成支撑图案14的方法例如包含:在牺牲栅极12完成后，先进行一图案化蚀刻步骤，以在牺牲栅极中形成一些凹槽(对应最终支撑图案的形状)，然后在牺牲栅极12的周围填入介电层的同时，也同时填满该些凹槽，因此可以同时形成牺牲栅极12周围的介电层(图未示)以及位于牺牲栅极12内的支撑图案14。
在本实施例中，支撑图案14呈现类似方格状的形状，也就是说支撑图案14包含多个线条，其中一部分的线条沿着第一方向D1延伸、另一部分的线条则沿着第二方向D2延伸。然而申请人的实验结果发现，虽然形成支撑图案14确实可以降低碟型下陷发生的机率，但是若支撑图案14包含有与第一方向D1平行(也就是与电流方向I相互垂直)的线条图案时，会阻碍电流在栅极内的传递效果。换句话说，如此一来将会显著地降低栅极的电流传导效能，不利于栅极的电性表现。
图3至图4绘示本发明另一实施例的半导体元件的上视示意图。为了进一步改善以上问题，在本发明的另外一实施例中，如图3与图4所示，本实施例中改变支撑图案的形状，将原先的支撑图案14以支撑图案14A取代。其中支撑图案14A与支撑图案14的主要不同在于，支撑图案14A所排列的图案并不阻挡电流方向I，更详细而言，支撑图案14A构成多条沿着第二方向D2排列的支撑图案虚线15，且在相邻的支撑图案虚线15之间的空隙，仍留有栅极的材料且并未形成支撑图案14A。因此，多个支撑图案14A并不会挡住晶体管主要的电流流经的路径(电流方向I)。如此一来，相较于上述实施例，本实施例即使在栅极内部形成支撑图案14A，对于栅极的电性的影响较小。
后续，如图4所示，以一蚀刻步骤(图未示)将牺牲栅极12移除，并且留下各支撑图案14A，然后再重新填入一金属层，例如一高介电常数(high-k)金属层至原先牺牲栅极12的凹槽内，以形成一金属栅极16。上述步骤又称为替代金属栅极(RMG，replacement metalgate)制作工艺，属于本领域的现有技术，在此不多加赘述。此外，在金属栅极16完成后，可以在金属栅极12、以及源极S/漏极D上形成多个接触结构18，接触结构18可以将晶体管与其它的电子元件电连接，接触结构18的制作工艺也属于本领域的现有技术，在此不多加赘述。
综合以上说明书与附图，本发明提供一种半导体结构，包含一基底10，一金属栅极16，位于基底10上，且金属栅极16沿着一第一方向D1延伸，以及多个支撑图案14A，位于金属栅极16内，其中多个支撑图案14A彼此分离且沿着一第二方向D2排列，其中第二方向D2垂直于第一方向D1。
在本发明的一些实施例中，其中还包含有一源极S与漏极D，分别位于金属栅极16的两侧。
在本发明的一些实施例中，其中源极S与漏极D之间的连线，平行于第二方向D2。
在本发明的一些实施例中，其中多个支撑图案14A组成多个支撑图案虚线15，其中每一条支撑图案虚线15沿着第二方向D2延伸。
在本发明的一些实施例中，其中支撑图案14A的材质包含氧化硅。
在本发明的一些实施例中，其中金属栅极16的材质包含有高介电常数金属。
本发明另提供一种半导体结构的形成方法，包含提供一基底10，形成一金属栅极16于基底10上，且金属栅极16沿着一第一方向D1延伸，以及形成多个支撑图案14A于金属栅极16内，其中多个支撑图案14A彼此分离且沿着一第二方向D2排列，其中第二方向D2垂直于第一方向。
在本发明的一些实施例中，其中形成支撑图案14A于金属栅极16中的方法包含:形成一牺牲栅极12于基底10上，对牺牲栅极12进行一蚀刻步骤，以在牺牲栅极12中形成多个孔洞，填入一绝缘层于牺牲栅极旁以及填入些孔洞内，进行一平坦化步骤移除部分绝缘层，并露出牺牲栅极12的表面，移除牺牲栅极层，并留下该些绝缘层，并定义出一栅极空槽，以及形成一高介电常数金属层于栅极空槽内。
本发明的特征在于，在栅极中形成多个支撑图案，以避免在对栅极进行平坦化步骤时，栅极顶部产生凹陷的问题。此外，本发明中的支撑图案的排列方向与电流方向(也就是源极至漏极的方向)平行，因此对于电流的流经路径较少阻碍，对于栅极电性的表现较为良好。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (13)

1.一种半导体结构，包含:
基底；
栅极结构，位于该基底上，且该栅极结构沿着第一方向延伸；以及
多个支撑图案，位于该栅极结构内，其中该多个支撑图案彼此分离且沿着第二方向排列，其中该第二方向垂直于该第一方向。
2.如权利要求1所述的半导体结构，其中还包含有源极与该漏极，分别位于该栅极结构的两侧。
3.如权利要求2所述的半导体结构，其中该源极与该漏极之间的连线，平行于该第二方向。
4.如权利要求1所述的半导体结构，其中该多个支撑图案组成多个支撑图案虚线，其中每一条支撑图案虚线沿着该第二方向延伸。
5.如权利要求1所述的半导体结构，其中该支撑图案的材质包含氧化硅。
6.如权利要求1所述的半导体结构，其中该栅极结构的材质包含有高介电常数金属。
7.一种半导体结构的形成方法，包含:
提供基底；
形成栅极结构于该基底上，且该栅极结构沿着第一方向延伸；以及
形成多个支撑图案于该栅极结构内，其中该多个支撑图案彼此分离且沿着第二方向排列，其中该第二方向垂直于该第一方向。
8.如权利要求7所述的形成方法，其中形成该支撑图案于该栅极结构中的方法包含:
形成牺牲栅极于该基底上；
对该牺牲栅极进行蚀刻步骤，以在该牺牲栅极中形成多个孔洞；
填入绝缘层于该牺牲栅极旁以及填入该些孔洞内；
进行平坦化步骤移除部分该绝缘层，并露出该牺牲栅极的表面；
移除该牺牲栅极层，并留下该些绝缘层，并定义出栅极空槽；以及
形成高介电常数金属层于该栅极空槽内。
9.如权利要求7所述的形成方法，还包含有源极与该漏极，分别位于该栅极结构的两侧。
10.如权利要求9所述的形成方法，其中该源极与该漏极之间的连线，平行于该第二方向。
11.如权利要求7所述的形成方法，其中该多个支撑图案组成多个支撑图案虚线，其中每一条支撑图案虚线沿着该第二方向延伸。
12.如权利要求7所述的形成方法，其中该支撑图案的材质包含氧化硅。
13.如权利要求7所述的形成方法，其中该栅极结构的材质包含有高介电常数金属。
CN202110671747.XA 2021-06-17 2021-06-17 半导体结构及其形成方法 Pending CN115497817A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110671747.XA CN115497817A (zh) 2021-06-17 2021-06-17 半导体结构及其形成方法
US17/376,151 US12040370B2 (en) 2021-06-17 2021-07-14 Semiconductor structure and forming method thereof
TW111122335A TW202301690A (zh) 2021-06-17 2022-06-16 半導體結構及其形成方法
US18/608,949 US20240222457A1 (en) 2021-06-17 2024-03-19 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110671747.XA CN115497817A (zh) 2021-06-17 2021-06-17 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115497817A true CN115497817A (zh) 2022-12-20

Family

ID=84465054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110671747.XA Pending CN115497817A (zh) 2021-06-17 2021-06-17 半导体结构及其形成方法

Country Status (3)

Country Link
US (2) US12040370B2 (zh)
CN (1) CN115497817A (zh)
TW (1) TW202301690A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5415835A (en) 1992-09-16 1995-05-16 University Of New Mexico Method for fine-line interferometric lithography
KR20160034492A (ko) * 2014-09-19 2016-03-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법 및 이를 이용하여 형성된 반도체 소자
KR102551589B1 (ko) * 2016-09-29 2023-07-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2019108237A1 (en) 2017-11-30 2019-06-06 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication

Also Published As

Publication number Publication date
TW202301690A (zh) 2023-01-01
US20240222457A1 (en) 2024-07-04
US20220406912A1 (en) 2022-12-22
US12040370B2 (en) 2024-07-16

Similar Documents

Publication Publication Date Title
CN111653574B (zh) 三维存储器件及其制造方法
CN108962825B (zh) 半导体元件及其制作方法
US11257673B2 (en) Dual spacer metal patterning
US9070694B2 (en) Manufacturing of electronic devices in a wafer of semiconductor material having trenches with different directions
US9484263B1 (en) Method of removing a hard mask on a gate
KR20120048791A (ko) 수직형 반도체 소자 제조 방법
EP3188225A2 (en) Semiconductor device with local interconnect structure and manufacturing method thereof
US20210351200A1 (en) Multi-division staircase structure of three-dimensional memory device and method for forming the same
TW201926411A (zh) 圖案化方法
CN115497817A (zh) 半导体结构及其形成方法
KR100759215B1 (ko) 반도체소자의 커패시터 및 그 제조방법
CN108573953B (zh) 一种半导体器件及其制备方法和电子装置
KR20030092520A (ko) 반도체 소자의 배선 형성 방법
US7935634B2 (en) Integrated circuits, micromechanical devices, and method of making same
KR100954909B1 (ko) Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법
CN220755376U (zh) 一种半导体器件
US9349813B2 (en) Method for fabricating semiconductor device
TW201916177A (zh) 半導體結構及其形成方法及具有通孔軌和深通孔結構的標準單元
KR20090026620A (ko) 반도체 소자 및 그 제조방법
KR20090026619A (ko) 반도체 소자 및 그 제조방법
KR20090007567A (ko) 파워 모스펫 콘택 금속배선
US20200118995A1 (en) Semiconductor structure, capacitor structure thereof and manufacturing method of the same
CN105446070A (zh) 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片
CN114613723A (zh) 一种金属线的形成方法及dram的形成方法
CN116613127A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination