CN108962818A - 电容结构的制作方法以及电容结构 - Google Patents

电容结构的制作方法以及电容结构 Download PDF

Info

Publication number
CN108962818A
CN108962818A CN201710386699.3A CN201710386699A CN108962818A CN 108962818 A CN108962818 A CN 108962818A CN 201710386699 A CN201710386699 A CN 201710386699A CN 108962818 A CN108962818 A CN 108962818A
Authority
CN
China
Prior art keywords
layer
conductive
groove
capacitance structure
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710386699.3A
Other languages
English (en)
Other versions
CN108962818B (zh
Inventor
韦亚婷
许亮
宋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710386699.3A priority Critical patent/CN108962818B/zh
Publication of CN108962818A publication Critical patent/CN108962818A/zh
Application granted granted Critical
Publication of CN108962818B publication Critical patent/CN108962818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种电容结构的制作方法以及电容结构，本发明通过形成第一导电层；在第一导电层的表面自下至上依次形成刻蚀阻挡层和层间介质层；刻蚀层间介质层及刻蚀阻挡层，形成第一凹槽和第二凹槽，第一凹槽暴露出刻蚀阻挡层，第二凹槽暴露出第一导电层；在第一凹槽中形成第一导电插塞，在第二凹槽中形成第二导电插塞。这样，就形成了包括第一导电层、刻蚀阻挡层、第一导电插塞和第二导电插塞的电容结构。本发明的电容结构的制作方法工艺流程简单，降低生产成本；而且，可以防止金属互连层在进行化学机械研磨工艺中出现金属残留的现象，能够克服金属互连层中出现桥接的缺陷，提高半导体器件的产品性能。

Description

电容结构的制作方法以及电容结构
技术领域
本发明涉及半导体制造领域，特别涉及一种电容结构的制作方法以及电容结构。
背景技术
随着半导体器件发展的需求，越来越多的产品需要在后段工艺(BEOL)形成金属互连层中加入金属-绝缘体-金属(Metal-Insulator-Metal，MIM)电容结构。
现有技术中，在制作MIM电容结构的过程中会增加多个工艺步骤来定义MIM电容结构中金属层的图案以作为MIM电容结构的电极，增加工艺步骤的同时必然提高产品的生产成本和减慢出货速度；而且，由于MIM电容结构的存在，使得MIM电容结构高于其周围位置(即出现一定的台阶高度，step height)，导致后续金属互连层在研磨工艺形成导电焊垫的步骤中出现金属残留(Residue)，造成桥接(bridge)的缺陷，对产品性能有着致命性的影响。
因此，有必要提供一种新的电容结构的制作方法以及电容结构。
发明内容
本发明所要解决的技术问题是提供一种电容结构的制作方法以及电容结构，不仅能够简化工艺流程，降低生产成本；而且能够改善甚至消除现有技术中的台阶高度问题，避免出现后续金属互连层中的桥接现象，提高产品性能。
为解决上述技术问题及相关问题，本发明提供的电容结构的制作方法包括：
形成第一导电层；
在所述第一导电层的表面自下至上依次形成一刻蚀阻挡层和层间介质层；
刻蚀所述层间介质层及刻蚀阻挡层，形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一导电层，所述第二凹槽暴露出所述刻蚀阻挡层；
在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞。
进一步的，在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞的步骤包括：形成导电材料层，所述导电材料层填充满所述第一凹槽和第二凹槽以及覆盖层间介质层；对所述导电材料层进行化学机械研磨工艺，形成所述第一导电插塞和第二导电插塞。
可选的，在所述电容结构的制作方法中，所述导电材料层包括金属阻挡层和金属层。
进一步的，形成导电材料层的步骤包括：形成所述金属阻挡层，所述金属阻挡层覆盖所述第一凹槽、第二凹槽的底部和侧壁、以及覆盖所述层间介质层的表面；形成所述金属层，所述金属层位于所述金属阻挡层之上。
可选的，在所述电容结构的制作方法中，所述金属层为铜层。
可选的，在所述电容结构的制作方法中，采用化学电镀法形成所述铜层。可选的，在所述电容结构的制作方法中，所述金属阻挡层为钽层、氮化钽层或氮化钛层中的一种或两种。
进一步的，形成第一导电层的步骤包括：提供一基底，在所述基底中形成有表面暴露出来的所述第一导电层。
可选的，在所述电容结构的制作方法中，所述第一导电层为铜层。
可选的，在所述电容结构的制作方法中，所述刻蚀阻挡层为氮化硅层。
可选的，在所述电容结构的制作方法中，所述层间介质层为氧化硅层或掺杂碳的氧化硅层。
相应的，根据本发明的另一面，本发明还提供一种电容结构，所述电容结构采用上述制作方法制得。
与现有技术相比，本发明具有以下有益效果：
本发明通过形成第一导电层；在所述第一导电层的表面自下至上依次形成刻蚀阻挡层和层间介质层；刻蚀所述层间介质层及刻蚀阻挡层，形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一导电层，所述第二凹槽暴露出所述刻蚀阻挡层；在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞。这样，就形成了包括第一导电层、刻蚀阻挡层、第一导电插塞和第二导电插塞的MIM电容结构，所述刻蚀阻挡层作为MIM电容结构中的电容介质层，第二导电插塞兼具MIM电容结构中的第二导电层。因此，本发明将制作MIM电容结构中的第二导电层的工艺步骤融入了制作所述第二导电插塞的过程中，使得所述MIM电容结构的制作方法工艺流程简单，不需要额外增加MIM电容结构中的第二导电层的工艺，降低生产成本；而且，更重要的是，因为本发明的MIM电容结构中的第二导电层的制作方法融入了第二导电插塞的制作过程中，大大减小了所述第一导电插塞和第二导电插塞底部的高度差，所以，本发明的MIM电容结构能够改善甚至消除现有技术中的台阶高度，使得整个金属互连层工艺的表面平整，防止金属互连层在进行化学机械研磨工艺中出现金属残留的现象，能够克服金属互连层中出现桥接的缺陷，提高半导体器件的产品性能。
附图说明
图1为一种电容结构示意图；
图2为本发明实施例中所述电容结构的制作方法的流程图；
图3至图7为本发明实施例中所述电容结构的制作方法中各步骤对应的结构示意图；
图8为采用本发明实施例中所述电容结构形成的金属互连层的结构示意图。
具体实施方式
图1为一种MIM电容结构示意图，所述MIM电容结构包括：第一导电层10、电容介质层11、第二导电层12、以及第一导电插塞131和第二导电插塞132，其中，第一导电层10可以位于一基底(图中示意图省略)内，为一个平面结构，第二导电层12形成于第一导电层10的上方，电容介质层11位于所述第二导电层12和第一导电层10之间，第一导电插塞131和第二导电插塞132形成于层间介质层(图中示意图省略，如层间介质层形成于基底的表面，并覆盖所述第二导电层10及第一导电层12)内，第一导电插塞131和第二导电插塞132分别连接所述第一导电层10和第二导电层12，用于电引出第一导电层10和第二导电层12。
上述MIM电容结构的制作过程在第一导电层10形成之后，首先，在所述基底及第一导电层10的表面依次沉积电容介质层11和第二导电层12；然后对所述第二导电层12和电容介质层11进行光刻和刻蚀工艺，留下预设位置的第二导电层12和电容介质层11；接着，形成层间介质层，所述层间介质层位于基底的表面，并覆盖所述第一导电层10及第二导电层12，对所述层间介质层进行光刻和刻蚀，形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一导电层10，所述第二凹槽暴露出所述第二导电层12；接下来，在所述第一凹槽和第二凹槽中形成金属层，以及对所述金属层进行化学机械研磨工艺，最终形成第一导电插塞131和第二导电插塞132，所述第一导电插塞131和第二导电插塞132分别电引出第一导电层10和第二导电层12。
可见，上述MIM电容结构的制作方法需要通过光刻和刻蚀工艺来定义第二导电层的图案，增加工艺步骤和生产成本；而且，通过上述MIM电容结构的制作方法形成的MIM电容结构中，所述第一导电插塞131和第二导电插塞132的底部存在一定的台阶高度H，如图1所示，即所述台阶高度H为MIM电容结构中电容介质层11和第二导电层12的厚度总和。于是，在上述MIM电容结构上继续进行金属互连层工艺(如导电焊垫的形成)时，就会出现后续的金属互连层的表面不平整的现象，并且这种表面不平整的现象会随着MIM电容结构中在金属互连层中的叠加变的更加明显，最终导致形成的金属层(如顶层金属层)的表面非常不平整，通过一定的研磨工艺后，形成的导电焊垫之间就会存在残留的金属，造成桥接的缺陷，这种缺陷会严重影响半导体器件的产品性能。
基于上述发现和研究，本发明提供一种电容结构的制作方法，包括：
步骤S1、形成第一导电层；
步骤S2、在所述第一导电层的表面自下至上依次形成一刻蚀阻挡层和层间介质层；
步骤S3、刻蚀所述层间介质层及刻蚀阻挡层，形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一导电层，所述第二凹槽暴露出所述刻蚀阻挡层；
步骤S4、在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞。
相应的，根据本发明的另一面，本发明还提供一种电容结构，所述电容结构采用上述电容结构的制作方法制得。
本发明通过形成第一导电层；在所述第一导电层的表面自下至上依次形成刻蚀阻挡层和层间介质层；刻蚀所述层间介质层及刻蚀阻挡层，形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一导电层，所述第二凹槽暴露出所述刻蚀阻挡层；在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞。这样，就形成了包括第一导电层、刻蚀阻挡层、第一导电插塞和第二导电插塞的MIM电容结构，所述刻蚀阻挡层作为MIM电容结构中的电容介质层，第二导电插塞兼具MIM电容结构中的第二导电层。因此，本发明将制作MIM电容结构中的第二导电层的工艺步骤融入了制作所述第二导电插塞的过程中，使得所述MIM电容结构的制作方法工艺流程简单，不需要额外增加MIM电容结构中的第二导电层的工艺，降低生产成本；而且，更重要的是，因为本发明的MIM电容结构中的第二导电层的制作方法融入了第二导电插塞的制作过程中，大大减小了所述第一导电插塞和第二导电插塞底部的高度差，所以，本发明的MIM电容结构能够改善甚至消除现有技术中的台阶高度，使得整个金属互连层工艺的表面平整，防止金属互连层在进行化学机械研磨工艺中出现金属残留的现象，能够克服金属互连层中出现桥接的缺陷，提高半导体器件的产品性能。
下面将结合流程图和示意图对本发明的电容结构的制作方法以及电容结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下列举所述电容结构的制作方法以及电容结构的实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其它通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参阅图2至图7，其中图2示出了本发明实施例中所述电容结构的制作方法的流程图，图3至图7示出了所述电容结构的制作方法中各步骤对应的结构示意图。
如图2所示，首先，执行步骤S1，形成第一导电层。本实施例中，形成第一导电层的具体步骤如下：如图3所示，提供一基底2，在所述基底2中形成有表面暴露出来的第一导电层20，其中，所述第一导电层20的材料为金属，例如铜等。所述基底2的材料可以为氧化硅、氮化硅、低K介电材料或超低K介电材料，所述基底2可以为多层堆积结构，包括半导体衬底和位于半导体衬底上的至少一层层间介质层，所述半导体衬底的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)、或碳化硅(SiC)；也可以是绝缘体上硅(SOI)或绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物；所述半导体衬底内可以形成有半导体器件，例如MOS晶体管等；所述第一导电层20可以形成在层间介质层内。所述基底2为本领域的普通技术人员可以理解的，在图3中未具体示出。
接着，执行步骤S2，在所述第一导电层的表面自下至上依次形成一刻蚀阻挡层和层间介质层。如图4所示，在所述基底2及第一导电层20的表面自下至上依次形成一刻蚀阻挡层31和层间介质层32。本实施例中，优选所述刻蚀阻挡层31为氮化硅层，即为了便于后续的刻蚀，也因为氮化硅具有较好的电绝缘性，可以将其作为后续MIM电容结构中的电容介质层；所述层间介质层32可以为氧化硅层或掺杂碳的氧化硅层。
然后，执行步骤S3，刻蚀所述层间介质层及刻蚀阻挡层，形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一导电层，所述第二凹槽暴露出所述刻蚀阻挡层。具体的，请参阅图5，对所述层间介质层32及刻蚀阻挡层31进行刻蚀工艺，形成第一凹槽A和第二凹槽B，所述第一凹槽A暴露出所述第一导电层20，所述第二凹槽B暴露出所述刻蚀阻挡层31。在本实施例中，详细的，首先在所述层间介质层32上涂覆一层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，形成光刻图案，这里的光刻图案同时定义了后续第一凹槽A和第二凹槽B的位置和形状，需要注意的是，为了后续在所述第二凹槽B中得到MIM电容结构的第二导电层，本发明的实施例根据MIM电容器的参数设计掩膜板图案，光刻图案中定义的所述第二凹槽B的形状决定了本发明的实施例制作MIM电容器的第二导电层(上电极板)的面积。此外，在涂覆光刻胶之前，还可以先在所述层间介质层32上涂覆底部抗反射层(BARC)，因BARC主要含有碳元素、氢元素和氧元素，用于减少在曝光过程中的光反射；然后，采用干法刻蚀，例如反应离子刻蚀(RIE)，以光刻图案为掩膜，对没有被光刻图案覆盖的部分进行刻蚀，通过设置相应的刻蚀参数，分别形成暴露出所述刻蚀阻挡层31的第二凹槽B和暴露出所述第一导电层20的第一凹槽A；最后清洗残留在所述层间介质层32上的光刻图案，便得到如图5所示的结构。
接下来，执行步骤S4，在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞。具体的，结合图6和图7，本实施例中，先形成导电材料层，所述导电材料层填充满所述第一凹槽A、第二凹槽B以及覆盖层间介质层32；然后对所述导电材料层进行化学机械研磨(CMP)工艺，形成位于所述第一凹槽A中的第一导电插341、位于所述第二凹槽B中的第二导电插塞342。较佳的，本实施例中，所述导电材料层包括金属阻挡层33和金属层34，其中，所述金属阻挡层33可以是钽(Ta)层、氮化钽(TaN)层或氮化钛(TiN)层中的一种或两种，所述金属阻挡层33覆盖所述第一凹槽A、第二凹槽B的底部和侧壁以及覆盖层间介质层32的表面；所述金属层34可以为铜层，优选的，采用化学电镀法(Electro ChemicalPlating，ECP)形成所述铜层。最后，在进行化学机械研磨工艺(CMP)，得到如图7所示的结构，即在所述第一凹槽A中形成第一导电插塞341，在所述第二凹槽B中形成第二导电插塞342。因为MIM电容结构的第二导电层的材料和第二导电插塞的材料相同，都可以为铜，因此，本实施例中所述第二导电插塞342兼具着MIM电容结构中的第二导电层。
于是，通过上述制作方法，便得到了包括第一导电层20、刻蚀阻挡层31、第一导电插塞341和第二导电插塞341的MIM电容结构，如图7所示。上述电容结构的制作工艺流程简单，不需要额外增加形成第二导电层的步骤，将MIM电容结构中的第二导电层的工艺步骤融入了制作所述第二导电插塞342的过程中，优化工艺流程，降低生产成本；而且，通过本实施例得到的MIM电容结构大大减小了所述第一导电插塞和第二导电插塞底部的高度差。
显然，在半导体器件的BEOL工艺中，还包括金属互连层的形成，例如，请参阅图8，图8示意出了采用本实施例MIM电容结构形成的金属互连层的结构示意图，在上述MIM电容结构的基础上继续形成金属互连层(如顶层金属互连层)，具体的，在上述结构上依次形成顶层刻蚀阻挡层35和顶层层间介质层36，然后，通过一系列本领域普通技术人员所知晓的工艺(如光刻和刻蚀、化学电镀法以及化学机械研磨工艺等)，得到与所述第一导电插塞341和第二导电插塞342分别电连接的顶层导电焊垫(如得到与所述第一导电插塞341电连接第一顶层导电焊垫381、与所述第二导电插塞342电连接的第二顶层导电焊垫382)。当然，在所述顶层金属互连层形成的过程中，也会形成顶层金属阻挡层37。上述顶层金属互连层的制作方法不是本发明的重点，也是本领领域普通技术人员可以理解的，在此不做赘述。本实施例所要体现的的是，在本实施例的MIM电容结构上形成金属互连层时，由于本实施例的MIM电容结构能够改善甚至消除现有技术中的台阶高度，使得金属互连层的表面平整，通过化学机械研磨工艺后，形成的导电焊垫之间不会存在金属的残留，即不会出现导电焊垫间桥接的现象，因此，可以提高半导体器件的产品性能。
综上，本发明通过形成第一导电层；在所述第一导电层的表面自下至上依次形成刻蚀阻挡层和层间介质层；刻蚀所述层间介质层及刻蚀阻挡层，形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一导电层，所述第二凹槽暴露出所述刻蚀阻挡层；在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞。这样，就形成了包括第一导电层、刻蚀阻挡层、第一导电插塞和第二导电插塞的MIM电容结构，所述刻蚀阻挡层作为MIM电容结构中的电容介质层，第二导电插塞兼具MIM电容结构中的第二导电层。因此，本发明将制作MIM电容结构中的第二导电层的工艺步骤融入了制作所述第二导电插塞的过程中，使得所述MIM电容结构的制作方法工艺流程简单，不需要额外增加MIM电容结构中的第二导电层的工艺，降低生产成本；而且，更重要的是，因为本发明的MIM电容结构中的第二导电层的制作方法融入了第二导电插塞的制作过程中，大大减小了所述第一导电插塞和第二导电插塞底部的高度差，所以，本发明的MIM电容结构能够改善甚至消除现有技术中的台阶高度，使得整个金属互连层工艺的表面平整，防止金属互连层在进行化学机械研磨工艺中出现金属残留的现象，能够克服金属互连层中出现桥接的缺陷，提高半导体器件的产品性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种电容结构的制作方法，其特征在于，包括：
形成第一导电层；
在所述第一导电层的表面自下至上依次形成一刻蚀阻挡层和层间介质层；
刻蚀所述层间介质层及刻蚀阻挡层，形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第一导电层，所述第二凹槽暴露出所述刻蚀阻挡层；
在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞。
2.如权利要求1所述的电容结构的制作方法，其特征在于，在所述第一凹槽中形成第一导电插塞，在所述第二凹槽中形成第二导电插塞的步骤包括：
形成导电材料层，所述导电材料层填充满所述第一凹槽和第二凹槽以及覆盖层间介质层；
对所述导电材料层进行化学机械研磨工艺，形成所述第一导电插塞和第二导电插塞。
3.如权利要求2所述的电容结构的制作方法，其特征在于，所述导电材料层包括金属阻挡层和金属层。
4.如权利要求3所述的电容结构的制作方法，其特征在于，形成导电材料层的步骤包括：
形成所述金属阻挡层，所述金属阻挡层覆盖所述第一凹槽、第二凹槽的底部和侧壁、以及覆盖所述层间介质层的表面；
形成所述金属层，所述金属层位于所述金属阻挡层之上。
5.如权利要求3所述的电容结构的制作方法，其特征在于，所述金属层为铜层。
6.如权利要求5所述的电容结构的制作方法，其特征在于，采用化学电镀法形成所述铜层。
7.如权利要求3所述的电容结构的制作方法，其特征在于，所述金属阻挡层为钽层、氮化钽层或氮化钛层中的一种或两种。
8.如权利要求1至7任意一项所述的电容结构的制作方法，其特征在于，形成第一导电层的步骤包括：提供一基底，在所述基底中形成有表面暴露出来的所述第一导电层。
9.如权利要求1至7任意一项所述的电容结构的制作方法，其特征在于，所述第一导电层为铜层。
10.如权利要求1至7任意一项所述的电容结构的制作方法，其特征在于，所述刻蚀阻挡层为氮化硅层。
11.如权利要求1至7任意一项所述的电容结构的制作方法，其特征在于，所述层间介质层为氧化硅层或掺杂碳的氧化硅层。
12.一种电容结构，其特征在于，采用如权利要求1至11任意一项所述的电容结构的制作方法制得。
CN201710386699.3A 2017-05-26 2017-05-26 电容结构的制作方法以及电容结构 Active CN108962818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710386699.3A CN108962818B (zh) 2017-05-26 2017-05-26 电容结构的制作方法以及电容结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710386699.3A CN108962818B (zh) 2017-05-26 2017-05-26 电容结构的制作方法以及电容结构

Publications (2)

Publication Number Publication Date
CN108962818A true CN108962818A (zh) 2018-12-07
CN108962818B CN108962818B (zh) 2020-09-29

Family

ID=64494510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710386699.3A Active CN108962818B (zh) 2017-05-26 2017-05-26 电容结构的制作方法以及电容结构

Country Status (1)

Country Link
CN (1) CN108962818B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725402A (zh) * 2020-07-31 2020-09-29 华虹半导体(无锡)有限公司 电容阻挡层结构、介质层结构及阻挡层结构的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553679B1 (ko) * 2002-03-21 2006-02-24 삼성전자주식회사 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법
CN102456749A (zh) * 2010-10-20 2012-05-16 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
CN103021813A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mim电容及其制作方法
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN105633173B (zh) * 2014-11-06 2020-04-07 联华电子股份有限公司 金属绝缘体金属电容器与其制造方法
CN105845668B (zh) * 2015-01-17 2018-10-16 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
CN105304616B (zh) * 2015-10-12 2018-11-16 上海华虹宏力半导体制造有限公司 Mim电容及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725402A (zh) * 2020-07-31 2020-09-29 华虹半导体(无锡)有限公司 电容阻挡层结构、介质层结构及阻挡层结构的制备方法
CN111725402B (zh) * 2020-07-31 2022-10-04 华虹半导体(无锡)有限公司 电容阻挡层结构及阻挡层结构的制备方法

Also Published As

Publication number Publication date
CN108962818B (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
CN103579175B (zh) 具有阻挡层的铜接触插塞
KR100902581B1 (ko) 반도체 소자의 스택 커패시터 및 그의 형성방법
US9412651B2 (en) Air-gap formation in interconnect structures
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
US8395200B2 (en) Method and system for manufacturing copper-based capacitor
US20140334063A1 (en) Vertical metal insulator metal capacitor
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
CN107369669A (zh) 集成电路
US10163690B2 (en) 2-D interconnections for integrated circuits
CN105489590A (zh) 嵌入式金属-绝缘体-金属电容器
CN110858562B (zh) 半导体元件制造方法及其制得的半导体元件
US10446490B2 (en) Junctionless back end of the line via contact
CN103839878A (zh) 半导体结构的形成方法
CN108962818A (zh) 电容结构的制作方法以及电容结构
US10833149B2 (en) Capacitors
US6853082B1 (en) Method and structure for integrating metal insulator metal capacitor with copper
CN106328616B (zh) 导体插塞及其制造方法
US8212333B2 (en) MIM capacitor of semiconductor device and manufacturing method thereof
CN102044471B (zh) 互连结构及其形成方法
US8664743B1 (en) Air-gap formation in interconnect structures
TWI221300B (en) Method of building metal-insulator-metal capacitors in Cu inter-connects
US11069564B2 (en) Double metal patterning
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법
KR100772074B1 (ko) 반도체 장치의 커패시터의 제조방법
TWI237902B (en) Method of forming a metal-insulator-metal capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant