CN105845668B - Mim电容结构及其制作方法 - Google Patents
Mim电容结构及其制作方法 Download PDFInfo
- Publication number
- CN105845668B CN105845668B CN201510024491.8A CN201510024491A CN105845668B CN 105845668 B CN105845668 B CN 105845668B CN 201510024491 A CN201510024491 A CN 201510024491A CN 105845668 B CN105845668 B CN 105845668B
- Authority
- CN
- China
- Prior art keywords
- hole
- dielectric layer
- bottom crown
- side wall
- notch cuttype
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种MIM电容结构及其制作方法，在下极板上形成下极板侧壁，下极板侧壁位于阶梯型通孔两侧底部，接着在阶梯型通孔内形成电容介质层，最后在电容介质层的表面形成上极板，由于下极板侧壁的高度小于阶梯型通孔的深度，因此形成的电容介质层会全部覆盖下极板侧壁，并且由于下极板侧壁与下极板相连，可以作为下极板的一部分，从而增加了上极板和下极板之间的有效面积，在不额外占用基底平面面积的情况下增大了MIM电容的电容值。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种MIM电容结构及其制作方法。
背景技术
电容元件常用于如射频IC、单片微波IC等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体(MOS)电容、PN结电容以及MIM(metal-insulator-metal，金属-介质层-金属)电容等。其中，MIM电容在某些特殊应用中提供较优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低。而MIM电容可以提供较好的频率以及温度相关特性。此外，在半导体制造中，MIM电容可形成于层间金属以及铜互连制程中，也降低了与CMOS前端工艺整合的困难度及复杂度。
图1为现有技术中MIM电容结构示意图，请参考图1，所述MIM电容结构包括：基底10、下极板21、电容介质层22、上极板23、层间介质层30及金属连线40，其中，下极板21位于基底10内，为一个平面结构，上极板23形成于下极板21的上方，电容介质层22位于所述上极板23和下极板21之间，层间介质层30形成于基底10的表面，并覆盖所述上极板23及下极板21，所述金属连线40形成于所述层间介质层30内，并分别连接所述上极板23和下极板21，用于引出上极板23和下极板21。
可见，在现有技术的MIM电容结构中，若想增大MIM电容的电容值，由于介电常数的改变不大，因此需要改变电容的有效面积。也就是说，需要增大电容上极板23和下极板21的面积，由于两者均是平面结构，增大面积将会占用较大的基底面积，不利于集成度的提高。因此，如何提出一种电容值较大且占用基底面积较小的MIM电容是本领域人员急需解决的技术问题。
发明内容
本发明的目的在于提供一种MIM电容结构及其制作方法，能够在占用相同基底面积的情况下，增大电容的有效面积，提高电容值。
为了实现上述目的，本发明提出了一种MIM电容结构，包括：基底、层间介质层、下极板、下极板侧壁、电容介质层及上极板，其中，
所述下极板形成于所述基底内；
所述层间介质层形成于所述基底上，所述层间介质层中形成设有阶梯型通孔以暴露出所述下极板；
所述下极板侧壁形成于所述下极板上，并分别位于所述阶梯型通孔的底部两侧，所述下极板侧壁的高度小于所述阶梯型通孔的深度；
所述电容介质层形成于所述阶梯型通孔内并覆盖下极板及下极板侧壁；
所述上极板形成于所述电容介质层表面并填满所述阶梯型通孔。
进一步的，在所述的MIM电容结构的制作方法中，所述下极板侧壁为铝、钛、钽或氮化钽。
进一步的，在所述的MIM电容结构的制作方法中，所述层间介质层为氧化硅或掺杂碳的氧化硅。
进一步的，在所述的MIM电容结构的制作方法中，所述电容介质层为氧化硅或氮化硅。
进一步的，在所述的MIM电容结构的制作方法中，所述上极板及下极板均为铜。
本发明还提出了一种如上文所述的MIM电容结构的制作方法，包括步骤：
提供基底，所述基底内形成有下极板；
在所述基底及下极板的表面依次形成刻蚀阻挡层和层间介质层；
依次刻蚀所述层间介质层和刻蚀阻挡层，在所述层间介质层中形成阶梯型通孔，所述阶梯型通孔暴露出所述下极板；
在所述阶梯型通孔的侧壁下部形成下极板侧壁，所述下极板侧壁与所述下极板相连，并且高度小于所述阶梯型通孔的深度；
在所述阶梯型通孔内形成电容介质层，所述电容介质层覆盖所述下极板和下极板侧壁；以及
在所述电容介质层表面形成上极板，所述上极板填满所述阶梯型通孔。
进一步的，在所述的MIM电容结构的制作方法中，所述阶梯型通孔的形成步骤包括：
在所述层间介质层上形成图案化的光阻；
以所述图案化的光阻作为掩膜，刻蚀所述层间介质层形成第一通孔；
对所述图案化的光阻进行修整，进行第二次刻蚀，形成第二通孔，所述第二通孔位于所述第一通孔之上，所述第二通孔的开口宽度大于所述第一通孔的开口宽度，所述第一通孔和第二通孔共同构成所述阶梯型通孔。
进一步的，在所述的MIM电容结构的制作方法中，在所述阶梯型通孔内形成下极板侧壁包括步骤：
在所述层间介质层、暴露出的下极板的表面及阶梯型通孔的内表面沉积金属层；
采用各向异性刻蚀去除位于所述层间介质层及下极板表面的金属层，保留位于所述阶梯型通孔侧壁的金属层；
在所述阶梯型通孔中填充牺牲层，所述牺牲层暴露出位于所述第二通孔侧壁的金属层，所述牺牲层的高度与所述第一通孔的深度一致；
湿法刻蚀去除所述第二通孔侧壁的金属层；
去除所述牺牲层，获得下极板侧壁。
进一步的，在所述的MIM电容结构的制作方法中，所述牺牲层的材质为底部抗反射涂层或不定型碳。
进一步的，在所述的MIM电容结构的制作方法中，形成所述上极板填满所述阶梯型通孔的步骤包括：
在所述层间介质层和阶梯型通孔的表面形成电容介质层；
在所述电容介质层的表面形成上极板层；
采用化学机械研磨工艺对所述上极板层及电容介质层进行研磨，研磨停止于所述层间介质层的表面，获得上极板。
本发明还提出了另一种如上文所述的MIM电容结构的制作方法，包括步骤：
提供基底，所述基底内形成有表面暴露出的下极板；
在所述基底及下极板的表面依次形成刻蚀阻挡层和层间介质层；
刻蚀所述层间介质层及刻蚀阻挡层，形成第一通孔，所述第一通孔暴露出所述下极板；
在所述第一通孔的侧壁形成下极板侧壁，所述下极板侧壁与所述下极板相连；
在所述第一通孔内填充牺牲层；
在所述层间介质层上形成补充介质层；
刻蚀所述补充介质层，形成第二通孔，所述第二通孔暴露出所述牺牲层，所述第二通孔的开口宽度大于所述第一通孔的开口宽度，所述第一通孔和第二通孔共同构成阶梯型通孔；
去除所述牺牲层，暴露出所述下极板侧壁；
在所述阶梯型通孔的内表面依次形成电容介质层和上极板，所述上极板填满所述阶梯型通孔。
进一步的，在所述的MIM电容结构的制作方法中，所述补充介质层的材质为氧化硅或氮化硅。
进一步的，在所述的MIM电容结构的制作方法中，所述牺牲层的材质为底部抗反射涂层或不定型碳。
与现有技术相比，本发明的有益效果主要体现在：在下极板上形成下极板侧壁，下极板侧壁位于阶梯型通孔两侧底部，接着在阶梯型通孔内形成电容介质层，最后在电容介质层的表面形成上极板，由于下极板侧壁的高度小于阶梯型通孔的深度，因此形成的电容介质层会全部覆盖下极板侧壁，并且由于下极板侧壁与下极板相连，可以作为下极板的一部分，从而增加了上极板和下极板之间的有效面积，在不额外占用基底平面面积的情况下增大了MIM电容的电容值。
附图说明
图1为现有技术中MIM电容结构示意图；
图2为本发明实施例一中MIM电容结构的制作方法的流程图；
图3至图9为本发明实施例一中MIM电容结构制备过程中的器件剖面结构示意图；
图10为本发明实施例二中MIM电容结构的制作方法的流程图；
图11至图18为本发明实施例二中MIM电容结构制备过程中的器件剖面结构示意图。
具体实施方式
下面将结合示意图对本发明的MIM电容结构及其制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
请参考图2，在本实施例中，提出了一种MIM电容结构的制作方法，用于制作MIM电容结构，包括步骤：
S100：提供基底，所述基底内形成有下极板；
S110：在所述基底及下极板的表面依次形成刻蚀阻挡层和层间介质层；
S120：依次刻蚀所述层间介质层和刻蚀阻挡层，在所述层间介质层中形成阶梯型通孔，所述阶梯型通孔暴露出所述下极板；
S130：在所述阶梯型通孔的侧壁下部形成下极板侧壁，所述下极板侧壁与所述下极板相连，并且高度小于所述阶梯型通孔的深度；
S140：在所述阶梯型通孔内表面形成电容介质层，所述电容介质层覆盖所述下极板和下极板侧壁；
S150：在所述电容介质层表面形成上极板，所述上极板填满所述阶梯型通孔。
具体的，请参考图3，在步骤S100中，所述基底100内形成有表面暴露出的下极板310；为了方便后续的刻蚀，通常还会在基底100及暴露出的下极板310表面形成刻蚀阻挡层200；所述下极板310通常为铜，所述刻蚀阻挡层200通常为氮化硅。
请参考图4，在所述刻蚀阻挡层200上形成层间介质层400，所述层间介质层400为氧化硅或掺杂碳的氧化硅；接着，在所述层间介质层400上形成图案化的光阻(图未示出)；以所述图案化的光阻作为刻蚀掩膜，刻蚀所述层间介质层400形成第一通孔；对所述图案化的光阻进行修整(PR trimming)，进行第二次刻蚀，形成第二通孔，所述第二通孔位于所述第一通孔之上，所述第二通孔的开口宽度大于所述第一通孔的开口宽度，以获得所述阶梯型通孔410。所述阶梯型通孔410暴露出所述下极板310。
请参考图5，在所述层间介质层400、暴露出的下极板310的表面及阶梯型通孔410的内表面沉积金属层321；接着，采用各向异性刻蚀去除位于所述层间介质层400及下极板310表面的金属层321，保留位于所述阶梯型通孔410侧壁的金属层321，如图6所示；
继续参考图6，接着，在所述阶梯型通孔410中填充牺牲层500，所述牺牲层500暴露出位于所述第二通孔侧壁的金属层321，所述牺牲层500的高度与所述第一通孔的深度一致，用于保护位于所述第一通孔侧壁上的金属层321；
请参考图7，接着，湿法刻蚀去除所述第二通孔侧壁的金属层321，然后去除所述牺牲层500，获得下极板侧壁320。其中，去除所述牺牲层500可以采用刻蚀或者灰化工艺，根据牺牲层500的材质来定，通常情况下，牺牲层500的材质可以为底部抗反射涂层(BARC)或不定型碳(Amorphous carbon)。所述下极板侧壁320为铝、钛、钽或氮化钽。
请参考图8，在所述层间介质层400和阶梯型通孔410的表面形成电容介质层330；所述电容介质层330覆盖所述下极板侧壁320及下极板310的表面。
请参考图9，在所述电容介质层330的表面形成上极板层，接着采用化学机械研磨工艺对所述上极板层及电容介质层330进行研磨，研磨停止于所述层间介质层400的表面，获得上极板340，从而获得MIM电容结构。其中，所述上极板340的材质为铜。
采用本实施例的MIM电容结构的制作方法获得的MIM电容结构包括：基底100、层间介质层400、下极板310、下极板侧壁320、电容介质层330及上极板340，其中，所述下极板310形成于所述基底内，所述层间介质层400形成于所述基底100表面，所述层间介质层400中形成有暴露出所述下极板310的阶梯型通孔410，所述下极板侧壁320形成于所述下极板310上，并分别位于所述阶梯型通孔410的底部两侧，下极板侧壁320的高度小于所述阶梯型通孔410的深度，所述电容介质层330形成于所述阶梯型通孔410内表面，并覆盖所述下极板310及下极板侧壁320，所述上极板340形成于所述电容介质层330的表面，填满所述阶梯型通孔410。
由于本实施例提出的MIM电容结构中，下极板侧壁320的高度小于所述阶梯型通孔410的深度，因此，能够保证后续形成的电容介质层330全面覆盖所述下极板侧壁320，防止出现覆盖不佳导致下极板侧壁320与上极板340之间出现漏电等现象。
实施例二
请参考图10，在本实施例中，提出了另一种MIM电容结构的制作方法，用于制作如上文所述的MIM电容结构，包括步骤：
S200：提供基底，所述基底内形成有表面暴露出的下极板；
S210：在所述基底及下极板的表面依次形成刻蚀阻挡层和层间介质层；
S220：刻蚀所述层间介质层及刻蚀阻挡层，形成第一通孔，所述第一通孔暴露出所述下极板；
S230：在所述第一通孔的侧壁形成下极板侧壁，所述下极板侧壁与所述下极板相连；
S240：在所述第一通孔内填充牺牲层；
S250：在所述层间介质层上形成补充介质层；
S260：刻蚀所述补充介质层，形成第二通孔，所述第二通孔暴露出所述牺牲层，所述第二通孔的开口宽度大于所述第一通孔的开口宽度，所述第一通孔和第二通孔共同构成阶梯型通孔；
S270：去除所述牺牲层，暴露出所述下极板侧壁；
S280：在所述阶梯型通孔的内表面依次形成电容介质层和上极板，所述上极板填满所述阶梯型通孔。
具体的请参考图11，在步骤S200中，所述基底100内形成有表面暴露出的下极板310；为了方便后续的刻蚀，通常还会在基底100及暴露出的下极板310表面形成刻蚀阻挡层200；所述下极板310通常为铜，所述刻蚀阻挡层200通常为氮化硅。
请参考图12，在所述刻蚀阻挡层200上形成层间介质层400，所述层间介质层400为氧化硅或掺杂碳的氧化硅；接着，在所述层间介质层400上涂覆图案化的光阻(图未示出)；以所述图案化的光阻作为刻蚀掩膜，刻蚀所述层间介质层400形成第一通孔410，第一通孔410暴露出所述下极板310。
请参考图13和14，在所述第一通孔410的侧壁形成下极板侧壁320，所述下极板侧壁320与所述下极板310相连，其中，所述下极板侧壁320的形成方式与实施例一中的形成方式相同，均是在层间介质层400及第一通孔410中形成金属层321，然后再采用各向异性刻蚀，去除位于所述层间介质层400及下极板310表面的金属层321，保留位于第一通孔410侧壁上的下极板侧壁320。
请继续参考图14，在所述第一通孔410内填充牺牲层500；接着，请参考图15，在所述层间介质层400上形成补充介质层420，所述补充介质层420的材质可以为氧化硅或氮化硅，接着，在所述补充介质层420的表面涂覆图案化的光阻，并进行刻蚀，形成第二通孔430，所述第二通孔430的开口宽度大于第一通孔410的开口宽度，第一通孔410及第二通孔420组成了阶梯型通孔。
请参考图16，去除牺牲层500，暴露出所述下极板310。所述牺牲层500的材质以及去除方式均与实施例一相同，具体可以参考实施例一，在此不作赘述。
请参考图17和图18，在所述阶梯型通孔中依次形成电容介质层330及上极板340，以获得MIM电容，具体形成方式等均与实施例一相同，具体可以参考实施例一，在此不作赘述。
综上，在本发明实施例提供的MIM电容结构及其制作方法中，在下极板上形成下极板侧壁，下极板侧壁位于阶梯型通孔两侧底部，接着在阶梯型通孔内形成电容介质层，最后在电容介质层的表面形成上极板，并且由于下极板侧壁的高度小于阶梯型通孔的深度，因此形成的电容介质层会全部覆盖下极板侧壁，由于下极板侧壁与下极板相连，可以作为下极板的一部分，从而增加了上极板和下极板之间的有效面积，在不额外占用基底平面面积的情况下增大了MIM电容的电容值。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (13)
1.一种MIM电容结构，其特征在于，包括：基底、层间介质层、下极板、下极板侧壁、电容介质层及上极板，其中，
所述下极板形成于所述基底内；
所述层间介质层形成于所述基底上，所述层间介质层中形成设有阶梯型通孔以暴露出所述下极板；
所述下极板侧壁形成于所述下极板上，并分别位于所述阶梯型通孔的底部两侧，所述下极板侧壁的高度小于所述阶梯型通孔的深度；
所述电容介质层形成于所述阶梯型通孔内并覆盖下极板及下极板侧壁；
所述上极板形成于所述电容介质层表面并填满所述阶梯型通孔。
2.如权利要求1所述的MIM电容结构，其特征在于，所述下极板侧壁为铝、钛、钽或氮化钽。
3.如权利要求1所述的MIM电容结构，其特征在于，所述层间介质层为氧化硅或掺杂碳的氧化硅。
4.如权利要求1所述的MIM电容结构，其特征在于，所述电容介质层为氧化硅或氮化硅。
5.如权利要求1所述的MIM电容结构，其特征在于，所述上极板及下极板均为铜。
6.一种制作如权利要求1至5中任意一项所述的MIM电容结构的制作方法，其特征在于，包括步骤：
提供基底，所述基底内形成有下极板；
在所述基底及下极板的表面依次形成刻蚀阻挡层和层间介质层；
依次刻蚀所述层间介质层和刻蚀阻挡层，在所述层间介质层中形成阶梯型通孔，所述阶梯型通孔暴露出所述下极板；
在所述阶梯型通孔的侧壁下部形成下极板侧壁，所述下极板侧壁与所述下极板相连，并且高度小于所述阶梯型通孔的深度；
在所述阶梯型通孔内形成电容介质层，所述电容介质层覆盖所述下极板和下极板侧壁；以及
在所述电容介质层表面形成上极板，所述上极板填满所述阶梯型通孔。
7.如权利要求6所述的MIM电容结构的制作方法，其特征在于，所述阶梯型通孔的形成步骤包括：
在所述层间介质层上形成图案化的光阻；
以所述图案化的光阻作为掩膜，刻蚀所述层间介质层形成第一通孔；
对所述图案化的光阻进行修整，进行第二次刻蚀，形成第二通孔，所述第二通孔位于所述第一通孔之上，所述第二通孔的开口宽度大于所述第一通孔的开口宽度，所述第一通孔和第二通孔共同构成所述阶梯型通孔。
8.如权利要求7所述的MIM电容结构的制作方法，其特征在于，在所述阶梯型通孔内形成下极板侧壁包括步骤：
在所述层间介质层、暴露出的下极板的表面及阶梯型通孔的内表面沉积金属层；
采用各向异性刻蚀去除位于所述层间介质层及下极板表面的金属层，保留位于所述阶梯型通孔侧壁的金属层；
在所述阶梯型通孔中填充牺牲层，所述牺牲层暴露出位于所述第二通孔侧壁的金属层，所述牺牲层的高度与所述第一通孔的深度一致；
湿法刻蚀去除所述第二通孔侧壁的金属层；
去除所述牺牲层，获得下极板侧壁。
9.如权利要求8所述的MIM电容结构的制作方法，其特征在于，所述牺牲层的材质为底部抗反射涂层或不定型碳。
10.如权利要求6所述的MIM电容结构的制作方法，其特征在于，形成所述上极板填满所述阶梯型通孔的步骤包括：
在所述层间介质层和阶梯型通孔的表面形成电容介质层；
在所述电容介质层的表面形成上极板层；
采用化学机械研磨工艺对所述上极板层及电容介质层进行研磨，研磨停止于所述层间介质层的表面，获得上极板。
11.一种制作如权利要求1至5中任意一项所述的MIM电容结构的制作方法，其特征在于，包括步骤：
提供基底，所述基底内形成有表面暴露出的下极板；
在所述基底及下极板的表面依次形成刻蚀阻挡层和层间介质层；
刻蚀所述层间介质层及刻蚀阻挡层，形成第一通孔，所述第一通孔暴露出所述下极板；
在所述第一通孔的侧壁形成下极板侧壁，所述下极板侧壁与所述下极板相连；
在所述第一通孔内填充牺牲层；
在所述层间介质层上形成补充介质层；
刻蚀所述补充介质层，形成第二通孔，所述第二通孔暴露出所述牺牲层，所述第二通孔的开口宽度大于所述第一通孔的开口宽度，所述第一通孔和第二通孔共同构成阶梯型通孔；
去除所述牺牲层，暴露出所述下极板侧壁；
在所述阶梯型通孔的内表面依次形成电容介质层和上极板，所述上极板填满所述阶梯型通孔。
12.如权利要求11所述的MIM电容结构的制作方法，其特征在于，所述补充介质层的材质为氧化硅或氮化硅。
13.如权利要求11所述的MIM电容结构的制作方法，其特征在于，所述牺牲层的材质为底部抗反射涂层或不定型碳。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510024491.8A CN105845668B (zh) | 2015-01-17 | 2015-01-17 | Mim电容结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510024491.8A CN105845668B (zh) | 2015-01-17 | 2015-01-17 | Mim电容结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105845668A CN105845668A (zh) | 2016-08-10 |
| CN105845668B true CN105845668B (zh) | 2018-10-16 |
Family
ID=56580268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510024491.8A Active CN105845668B (zh) | 2015-01-17 | 2015-01-17 | Mim电容结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105845668B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962818B (zh) * | 2017-05-26 | 2020-09-29 | 中芯国际集成电路制造(上海)有限公司 | 电容结构的制作方法以及电容结构 |
| CN111048489B (zh) * | 2018-10-15 | 2022-03-01 | 无锡华润上华科技有限公司 | Mim电容结构及mim电容的制备方法 |
| CN111128956A (zh) * | 2019-12-20 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 铜互连mim电容器的制造工艺和铜互连mim电容器结构 |
| CN111649660A (zh) * | 2020-05-29 | 2020-09-11 | 天津大学 | 一种基于锁相放大的电容式位移测量装置与方法 |
| CN114758987A (zh) * | 2022-06-15 | 2022-07-15 | 浙江创芯集成电路有限公司 | 互连结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315932A (zh) * | 2007-05-31 | 2008-12-03 | 罗姆股份有限公司 | 半导体器件及其制造方法 |
| CN103839917A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | Mim电容及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531419B1 (ko) * | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
| US6790780B2 (en) * | 2001-09-27 | 2004-09-14 | Intel Corporation | Fabrication of 3-D capacitor with dual damascene process |
-
2015
- 2015-01-17 CN CN201510024491.8A patent/CN105845668B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315932A (zh) * | 2007-05-31 | 2008-12-03 | 罗姆股份有限公司 | 半导体器件及其制造方法 |
| CN103839917A (zh) * | 2012-11-27 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | Mim电容及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105845668A (zh) | 2016-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105845668B (zh) | Mim电容结构及其制作方法 | |
| CN104716019B (zh) | 堆叠型电容器的制造方法 | |
| TW201921534A (zh) | 半導體裝置的製作方法 | |
| JP2007180493A (ja) | 半導体装置の製造方法 | |
| CN108470710B (zh) | 一种形成半导体存储装置的方法 | |
| CN106463507A (zh) | 集成的薄膜电阻器和mim电容器 | |
| US20120267763A1 (en) | Integrated circuits having place-efficient capacitors and methods for fabricating the same | |
| US6825080B1 (en) | Method for forming a MIM capacitor | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN108615732B (zh) | 半导体元件及其制作方法 | |
| CN104752154A (zh) | 电容器的制作方法 | |
| KR100816247B1 (ko) | Ｍｉｍ 캐패시터 및 그 제조방법 | |
| CN101609795A (zh) | 半导体存储器元件的制作方法 | |
| CN205177824U (zh) | 金属层-绝缘层-金属层电容器 | |
| CN107403757B (zh) | 半导体器件的制备方法 | |
| KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US11980017B2 (en) | Capacitor structure and its formation method and memory | |
| CN103367116A (zh) | 高密度电容器结构及其制作方法 | |
| CN105304609A (zh) | 金属层-绝缘层-金属层电容器及其制作方法 | |
| KR20040065975A (ko) | 반도체장치의 제조방법 | |
| KR100909780B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20230052079A (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN103474479B (zh) | 垂直mim电容及其制造方法 | |
| KR100779343B1 (ko) | 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 형성 방법 | |
| TW201703042A (zh) | 記憶元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |