CN103474479B - 垂直mim电容及其制造方法 - Google Patents
垂直mim电容及其制造方法 Download PDFInfo
- Publication number
- CN103474479B CN103474479B CN201210187209.4A CN201210187209A CN103474479B CN 103474479 B CN103474479 B CN 103474479B CN 201210187209 A CN201210187209 A CN 201210187209A CN 103474479 B CN103474479 B CN 103474479B
- Authority
- CN
- China
- Prior art keywords
- metal
- insulating barrier
- layer
- groove
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种垂直MIM电容，包括：在绝缘层内形成的两个相互平行的凹槽，其中，一个凹槽的一侧壁与另一凹槽的一侧壁之间的绝缘层构成所述电容的绝缘层；两层金属层分别沿所述电容的绝缘层两侧端面自上而下经沟槽的底部和沟槽的另一侧壁一直延伸到所述凹槽上侧端端面，由所述金属层引出所述电容的两端电极。本发明还公开了一种所述垂直MIM电容的制造方法。当需要制作电容量比较大的电容时，采用本发明也能避免加大芯片面积，且能保持电容的击穿特性和精度。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种垂直MIM(metal/insulator/metal，金属/绝缘层/金属)电容。本发明还涉及一种所述电容的制造方法。
背景技术
在半导体集成电路中常常用到不同的电容。其中MIM电容，因为其良好的频率和温度特性经常被选用于射频，嵌入式存储器等集成电路中。
传统的MIM电容横截面示意图如图1所示，其中，由虚线框标出的部分是MIM电容本体；包括第X-1层金属(作为电容的下级板)102，上极板金属层(作为电容的上极板)113，及位于其中间的绝缘层104。该电容的上下极板为水平设置，由于电容的大小与上下极板的面积成正比，当要求的电容比较大的时候，需要很大面积的上下极板，这样将会加大芯片的面积。而且该电容制作时必须设置一层掩模板，增加了成本。图1中的103为第X层金属布线层，101为第一绝缘层，111为第二绝缘层，109为接触孔内金属。
发明内容
本发明要解决的技术问题是提供一种垂直MIM电容，当需要制作电容量比较大的电容时，也能避免加大芯片面积，且能保持电容的击穿特性和精度；为此，本发明还要涉及一种所述垂直MIM电容的制造方法。
为解决上述技术问题，本发明的垂直MIM电容，包括：在绝缘层内形成的两个相互平行的凹槽，其中，一个凹槽的一侧壁与另一凹槽的一侧壁之间的绝缘层构成所述电容的绝缘层；两层金属层分别沿所述电容的绝缘层两侧端面自上而下经沟槽的底部和沟槽的另一侧壁一直延伸到所述凹槽上侧端端面，由所述金属层引出所述电容的两端电极；所述绝缘层以及位于其两侧的金属层均沿垂直方向构成。
所述绝缘层为IMD(inter metal dielectric，金属层之间的绝缘层)或PMD(Poly metal dielectric，多晶硅与金属层之间的绝缘层)；或者是由IMD和PMD构成的组合绝缘层。
所述垂直MIM电容的制造方法，包括如下步骤：
步骤1，在绝缘层的上方淀积一层硬掩模层；
步骤2，在所述绝缘层及其之上的硬掩模层中形成接触孔；
步骤3，在所述硬掩模层的上方涂覆光刻胶，利用光刻定义出凹槽的位置；所述凹槽的宽度大于所述接触孔的宽度；
步骤4，通过各向异性的干法刻蚀形成凹槽，然后通过干法和/或湿法刻蚀将残留的光刻胶去除；
步骤5，采用刻蚀方法去除所述硬掩模层；
步骤6，在所述绝缘层的上端面，以及所述凹槽内的表面淀积接触孔内金属；
步骤7，进行各向同性的所述接触孔内金属的回刻；
步骤8，进行金属布线层的淀积；
步骤9，在所述金属布线层上端涂覆光刻胶，进行金属布线层的光刻，利用光刻定义出金属布线；
步骤10，进行各向异性的所述金属布线层的干法刻蚀，然后采用干法和/或湿法刻蚀去除光刻胶；形成垂直金属/绝缘层/金属MIM电容的结构。
本发明利用了芯片固有的垂直方向的材质，即使在制作容量比较大的电容时，也能避免加大芯片(在水平方向的)面积。并且该电容中的金属层和绝缘层之间的界面是完全平滑的，即没有凹凸不平的起伏的情况，这有利于保证电容的击穿特性以及精度。所述绝缘层的厚度由该绝缘层的线宽决定，完全不受其它层的影响。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的水平MIM电容的横截面结构示意图；
图2是垂直MIM电容的横截面结构示意图；
图3是垂直MIM电容的3维结构示意图；
图4是实施例一淀积硬掩模层后的横截面示意图；
图5是实施例一形成第X-1层接触孔后的横截面示意图；
图6是实施例一光刻、定义凹槽区域的示意图；
图7是实施例一形成凹槽的示意图；
图8是实施例一去除硬掩模层后的横截面示意图；
图9是实施例一进行第X-1层接触孔内金属淀积的示意图；
图10是实施例一进行第X-1层接触孔内金属回刻的示意图；
图11是实施例一进行第X层布线金属淀积的示意图；
图12是实施例一进行第X层金属光刻的示意图；
图13是实施例一进行第X层金属刻蚀的示意图；
图14是实施例一进行后续绝缘层淀积的示意图；
图15是实施例二进行第X-1层接触孔和凹槽光刻的示意图。
具体实施方式
图2是所述垂直MIM电容的横截面结构示意图，其中由虚线框标出的是该垂直MIM电容的本体。图3是所述垂直MIM电容的3维结构示意图。图2和图3中的两个凹槽110从上往下看，可以是两个长方形的相互平行的凹槽，也可以是两个半圆形的相互平行的凹槽，或者其他形状的相互平行的凹槽。一个凹槽的一侧壁与另一凹槽的一侧壁之间的绝缘层101、111构成电容的绝缘层；该电容的绝缘层以及位于其两侧的第X层金属布线层(构成所述电容的两个极板)103都是沿垂直方向构成的；由所述第X层金属布线层103引出所述电容的两端电极。图2中101为第一绝缘层，111为第二绝缘层，112为第三绝缘层。109为第X-1层接触孔内金属，102为第X-1层金属层，105为第一金属层。
实施例一
所述垂直MIM电容的制造方法包括如下步骤：
步骤1，参见图4，在第二绝缘层111上方淀积另一层绝缘层作为硬掩模层120。所述硬掩模层120的厚度为1000埃～10000埃。所述硬掩模层120采用与第二绝缘层111不同的材质。例如:第二绝缘层111采用二氧化硅,硬掩模层120采用氮化硅。
步骤2，参见图5，在第二绝缘层111及其之上的硬掩模层120中位于第X-1层金属层102的上方形成第X-1层接触孔106。
步骤3，参见图6，在所述硬掩模层120的上方和第X-1层接触孔106中涂覆光刻胶108，利用光刻定义出凹槽的位置，使得在需要形成垂直MIM电容的凹槽的位置被露出。该凹槽的宽度大于该X-1层接触孔106的宽度。
步骤4，参见图7，通过各向异性的干法刻蚀形成凹槽110，然后通过干法和/或湿法刻蚀将残留的光刻胶108去除。形成凹槽110的各向异性的干法刻蚀采用所述第二绝缘层111(例如：二氧化硅)对于所述硬掩模层120(例如：氮化硅)的刻蚀速率具有高选择比(例如刻蚀速率之比大于10：1)的刻蚀，这样就可以在光刻胶108被刻蚀完的时候，利用硬掩模层120作为刻蚀的硬掩模，以便刻出足够深(例如深度在1微米到10微米之间)的凹槽。
所述凹槽110的深度通过控制干法刻蚀的时间来控制。
步骤5，参见图8，采用具有所述硬掩模层120(例如：氮化硅)对于第二绝缘层111(例如：二氧化硅)和第X-1层金属层102的刻蚀速率都具有高选择比(例如刻蚀速率之比大于10：1)的刻蚀方法去除硬掩模层120。
步骤6，参见图9，进行第X-1层接触孔106内金属109的淀积。由于垂直MIM电容的凹槽110的宽度大于该第X-1层接触孔106的宽度，淀积接触孔内金属109后将填满第X-1层接触孔106，但是不会填满凹槽110。
步骤7，参见图10，进行各向同性的接触孔内金属109的回刻。由于金属填满第X-1层接触孔106，但是没有填满凹槽110，接触孔内金属109只会在第X-1层接触孔106内有残留。
步骤8，参见图11，进行第X层金属布线层103的淀积。在所述第二绝缘层111和接触孔内金属109的上端面，以及所述凹槽110内的表面(即侧壁和底部)淀积第X层金属布线层103。
步骤9，参见图12，在所述第X层金属布线层103上端涂覆光刻胶108，进行第X层金属布线层103的光刻，利用光刻定义出所述第X层金属布线层103。由于所述凹槽110比所述电容内其它地方要明显低很多，可以选取合适的光刻胶厚度以及曝光、显影条件，使得在凹槽110内的部分不管是否被曝光，始终存在光刻胶108的残留。
步骤10，参见图13，进行各向异性的第X层金属布线层103的干法刻蚀，然后采用干法和/或湿法刻蚀去除光刻胶108。位于两个凹槽110之间的第二绝缘层111上端的第X层金属布线层103，由于未被光刻胶108保护而被刻蚀掉，位于凹槽110内侧壁的第X层金属布线层103形成侧墙；第X层金属布线层103沿两个凹槽110之间的绝缘层两侧端面自上而下延伸到所述凹槽110底部，再由凹槽110侧壁自下而上一直延伸到所述凹槽110上侧端端面，形成垂直MIM电容的结构。
进行各向异性的第X层金属布线层103的干法刻蚀时采用金属布线层对绝缘层的刻蚀速率具有高选择比的刻蚀方法,例如刻蚀速率之比大于10：1。
步骤11，参见图14，进行后续第三绝缘层112的淀积。
实施例二
本实施例与实施例一的区别在于，参见图15所示，利用正常的第X-1层接触孔106的光刻，同时使得在需要形成垂直MIM电容的凹槽的位置被露出。该凹槽110的宽度大于该层的接触孔的宽度。然后通过各向异性的干法刻蚀形成凹槽110(参见图8)，其余部分与实施例一完全相同。
实施例一需要增加一层掩模板，而实施例二不需要增加任何掩模板。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种制造垂直金属/绝缘层/金属MIM电容的方法，其特征在于，包括如下步骤：
步骤1，在绝缘层之上淀积一层硬掩模层；
步骤2，在所述绝缘层及其之上的硬掩模层中形成接触孔；
步骤3，在所述硬掩模层的上方涂覆光刻胶，利用光刻定义出凹槽的位置；所述凹槽的宽度大于所述接触孔的宽度；
步骤4，通过各向异性的干法刻蚀形成凹槽，然后通过干法和/或湿法刻蚀将残留的光刻胶去除；
步骤5，采用刻蚀方法去除所述硬掩模层；
步骤6，在所述绝缘层的上端面，以及所述凹槽内的表面淀积接触孔内金属；
步骤7，进行各向同性的所述接触孔内金属的回刻；
步骤8，进行金属布线层的淀积；
步骤9，在所述金属布线层的上方涂覆光刻胶，进行金属布线层的光刻，利用光刻定义出金属布线层；
步骤10，进行各向异性的所述金属布线层的干法刻蚀，然后采用干法和/或湿法刻蚀去除光刻胶；形成垂直金属/绝缘层/金属MIM电容的结构。
2.如权利要求1所述的方法，其特征在于：所述硬掩模层采用与绝缘层不同的材质。
3.如权利要求1所述的方法，其特征在于：所述硬掩模层的厚度为1000埃～ 10000埃。
4.如权利要求1所述的方法，其特征在于：实施步骤4时，采用所述绝缘层对于硬掩模层的刻蚀速率具有高选择比的刻蚀方法进行干法刻蚀形成凹槽。
5.如权利要求1所述的方法，其特征在于：所述凹槽的深度通过控制干法刻蚀的时间来控制。
6.如权利要求1所述的方法，其特征在于：实施步骤5时，采用所述硬掩模层对于绝缘层和第X-1层金属层的刻蚀速率都具有高选择比的刻蚀方法。
7.如权利要求1所述的方法，其特征在于：实施步骤6时，所述接触孔内金属淀积后填满接触孔，且不填满所述凹槽。
8.如权利要求1所述的方法，其特征在于：实施步骤7进行各向同性的接触孔内金属的回刻后接触孔内金属只在接触孔内有残留。
9.如权利要求1所述的方法，其特征在于：实施步骤9时，利用光刻定义出金属布线层，使得垂直金属/绝缘层/金属MIM电容的绝缘层顶部被露出，而在垂直金属/绝缘层/金属MIM电容的凹槽内存在光刻胶的残留。
10.如权利要求1所述的方法，其特征在于：实施步骤10进行各向异性的所述金属布线层的干法刻蚀后，在垂直金属/绝缘层/金属MIM电容的绝缘层两边外侧由金属布线层形成侧墙；该干法刻蚀采用金属布线层对绝缘层的刻蚀速率具有高选择比的刻蚀方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210187209.4A CN103474479B (zh) | 2012-06-08 | 2012-06-08 | 垂直mim电容及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210187209.4A CN103474479B (zh) | 2012-06-08 | 2012-06-08 | 垂直mim电容及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103474479A CN103474479A (zh) | 2013-12-25 |
| CN103474479B true CN103474479B (zh) | 2016-09-07 |
Family
ID=49799265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210187209.4A Active CN103474479B (zh) | 2012-06-08 | 2012-06-08 | 垂直mim电容及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103474479B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432113A (en) * | 1992-08-04 | 1995-07-11 | Nippon Steel Corporation | Method of making a semiconductor memory device |
| CN1259225A (zh) * | 1997-06-06 | 2000-07-05 | 艾利森电话股份有限公司 | 埋置式电容器的装设方法和用这种方法装设的埋置式电容器 |
| US6821861B1 (en) * | 2001-02-21 | 2004-11-23 | Infineon Technologies Ag | Method for fabricating an electrode arrangement for charge storage |
-
2012
- 2012-06-08 CN CN201210187209.4A patent/CN103474479B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432113A (en) * | 1992-08-04 | 1995-07-11 | Nippon Steel Corporation | Method of making a semiconductor memory device |
| CN1259225A (zh) * | 1997-06-06 | 2000-07-05 | 艾利森电话股份有限公司 | 埋置式电容器的装设方法和用这种方法装设的埋置式电容器 |
| US6821861B1 (en) * | 2001-02-21 | 2004-11-23 | Infineon Technologies Ag | Method for fabricating an electrode arrangement for charge storage |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103474479A (zh) | 2013-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101096186B1 (ko) | 패턴의 무너짐을 방지하는 반도체장치 제조 방법 | |
| KR100695513B1 (ko) | 반도체 소자의 제조방법 | |
| KR20140074655A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| CN103441061A (zh) | 电容器结构及其制作方法 | |
| KR100960933B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR101051159B1 (ko) | 반도체 소자의 형성 방법 | |
| CN103474479B (zh) | 垂直mim电容及其制造方法 | |
| KR20090032880A (ko) | 반도체 소자의 형성 방법 | |
| US9209239B2 (en) | Method of fabricating semiconductor device | |
| TW201248787A (en) | Stack capacitor structure and forming method | |
| CN103515350B (zh) | 垂直金属/绝缘层/金属mim电容及其制造方法 | |
| KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR101110388B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100909778B1 (ko) | 반도체 소자의 형성 방법 | |
| KR101076811B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100909780B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101129862B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20040065975A (ko) | 반도체장치의 제조방법 | |
| KR20120042576A (ko) | 반도체 소자의 제조 방법 | |
| KR20090001005A (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100913015B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20120007711A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20090037261A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20080085525A (ko) | 반도체 소자의 제조 방법 | |
| KR20080010887A (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140113 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140113 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |