CN105633173B - 金属绝缘体金属电容器与其制造方法 - Google Patents

金属绝缘体金属电容器与其制造方法 Download PDF

Info

Publication number
CN105633173B
CN105633173B CN201410621397.6A CN201410621397A CN105633173B CN 105633173 B CN105633173 B CN 105633173B CN 201410621397 A CN201410621397 A CN 201410621397A CN 105633173 B CN105633173 B CN 105633173B
Authority
CN
China
Prior art keywords
layer
dielectric
dielectric layer
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410621397.6A
Other languages
English (en)
Other versions
CN105633173A (zh
Inventor
周志飙
吴少慧
古其发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201410621397.6A priority Critical patent/CN105633173B/zh
Priority to US14/549,549 priority patent/US9577029B2/en
Publication of CN105633173A publication Critical patent/CN105633173A/zh
Application granted granted Critical
Publication of CN105633173B publication Critical patent/CN105633173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开一种金属绝缘体金属电容器与其制造方法。制造金属绝缘体金属电容器的方法包括以下步骤：提供五层双介电质结构于基板上。五层双介电质结构包括底部金属层、第一介电层、中间金属层、第二介电层以及上部金属层依序堆叠而上。第一介电层与第二介电层具有不同厚度。

Description

金属绝缘体金属电容器与其制造方法
技术领域
本发明涉及一种集成电路制作工艺技术，尤其是涉及一种金属绝缘体金属电容器与其制造方法。
背景技术
在集成电路的领域中，金属绝缘体金属(Metal-Insulator-Metal，MIM)电容器的发展逐渐受到重视，尤其在功能性电路的使用上，例如，混合信号电路、模拟电比、射频电路、动态随机存取存储器(DRAM)以及逻辑运算电路等。
在美国专利US8,143,699中，即公开一种使用两层介电质的MIM电容器。图1为美国专利US8,143,699所公开的MIM电容器横截面图。在图1中，MIM电容器10的基板12可分为一第一区域100与一第二区域200，其上方各有一个电容器102与202。电容器102具有上部电极124、底部电极122以及其所包夹的介电层130。在图1中，介电层130更是由第一介电层1301以及第二介电层1302所构成。电容器102可通过插塞106连接到下方的电路110。同理，电容器202具有上部电极224、底部电极222以及其所包夹的介电层230所构成，并且可以通过插塞206连接到下方的晶体管240。
由于上述MIM电容器10的两个电容器102与202位于同一高度上，相对占据较多的芯片面积，对于追求高积成密度的集成电路开发相对不利，因此亟需提供一种采用垂直式电容结构的MIM电容器与其制造方法，可以大幅减少电容器所占据的芯片面积。
发明内容
本发明的一目的在于提供一种MIM电容器以及该电容器的制造方法，采用垂直式电容结构，可以大幅减少MIM电容器所占据的芯片面积。
本发明的另一目的在于提供一种MIM电容器以及该电容器的制造方法，采用五层双介电质结构，可以同时提供具有高密度(high density)及/或高电压(high voltage)特性的电容器。
本发明的又一目的在于提供一种MIM电容器以及该电容器的制造方法，采用垂直式电容结构，可以通过不同插塞的配置方式，得到不同的电容值。
为达成上述目的，在一具体实施例中，本发明提供一种制造金属绝缘体金属电容器的方法，包括以下步骤：提供一五层双介电质结构于一基板上。五层双介电质结构包括底部金属层、第一介电层、中间金属层、第二介电层以及上部金属层依序堆叠而上。第一介电层与第二介电层具有不同厚度。
为达成上述目的，在另一具体实施例中，本发明还提供一种金属绝缘体金属电容器，包括五层双介电质结构于一基板上。五层双介电质结构包括底部金属层、第一介电层、中间金属层、第二介电层以及上部金属层依序堆叠而上。第一介电层与第二介电层具有不同厚度。
附图说明
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附的附图，作详细说明如下。其中：
图1为美国专利US8,143,699所公开的MIM电容器横截面图；
图2A至图2F为本发明第一具体实施例的MIM电容器制作方法的横截面图；
图3A至图3F为本发明第二具体实施例的MIM电容器制作方法的横截面图；以及
图4A至图4F为本发明第三具体实施例的MIM电容器制作方法的横截面图。
符号说明
10 MIM电容器
12 基板
100 第一区域
102 电容器
106 插塞
110 电路
122 底部电极
124 上部电极
130 介电层
1301 第一介电层
1302 第二介电层
200 第二区域
202 电容器
206 插塞
222 底部电极
224 上部电极
230 介电层
240 晶体管
30 MIM电容器
31 五层双介电质结构
311 底部金属层
312、3121 第一介电层
313、3131 中间金属层
314、3141 第二介电层
315、3151 上部金属层
32 基板
321 介电层
322 金属层
33、331 盖层
34 光致抗蚀剂层
35、351 第一沟槽
36、361 第二沟槽
37 介电层
381 第一插塞
382 第二插塞
50 MIM电容器
51 五层双介电质结构
511 底部金属层
512 第一介电层
513 中间金属层
514、5141 第二介电层
515、5151 上部金属层
52 基板
521 介电层
522 金属层
53、531 盖层
54 光致抗蚀剂层
55、551 第一沟槽
56、561 第二沟槽
57 介电层
581 第一插塞
582 第二插塞
70 MIM电容器
71 五层双介电质结构
711 底部金属层
712、7121 第一介电层
713、7131 中间金属层
714、7141、7143 第二介电层
715、7151 上部金属层
72 基板
721 介电层
722 金属层
73、731 盖层
74 光致抗蚀剂层
75、751 第一沟槽
76、761 第二沟槽
77 介电层
781 第一插塞
782 第二插塞
具体实施方式
为说明本发明的要义，请参阅图2A至图2F，其为绘示本发明第一具体实施例的MIM电容器30制作方法的横截面图。
首先，如图2A所示，提供五层双介电质结构31于基板32上。其中，五层双介电质结构31包括底部金属层311、第一介电层312、中间金属层313、第二介电层314以及上部金属层315依序堆叠而上。基板32包括低介电系数介电材料层321于金属层322上。值得注意的是，第一介电层312与第二介电层314具有不同厚度。
在一些具体实施例中，底部金属层311、中间金属层313以及上部金属层315可以使用金属氮化物，例如氮化钛(TiN)、氮化钽(TaN)等，然而本发明并不局限于上述金属电极的材料。
在一些具体实施例中，第一介电层312与第二介电层314可以根据需求而采用具有不同特性的材料。举例来说，第一介电层312与第二介电层314可以分别具有高密度(highdensity)或高电压(high voltage)的特性。在一具体实施例中，第一介电层312可为具有高密度的特性，而第二介电层314可为具有高电压的特性。此时，第一介电层312可以使用厚度介于20至40nm的氮化物，例如氮化硅(SiN)，而第二介电层314可以使用厚度介于70至150nm的氮化物，例如氮化硅。优选的，第一介电层312的厚度约为30nm，而第二介电层314的厚度约为100nm。
可替换地，在其他具体实施例中，第一介电层312可为具有高密度的特性，而第二介电层314可为具有高电压的特性。此时，第一介电层312可以使用厚度介于3至10nm的高介电系数(high-k)介电材料，例如氧化铪(HfO)，而第二介电层314可以使用厚度介于70至150nm的氮化物，例如氮化硅。优选的，第一介电层312的厚度约为5nm，而第二介电层314的厚度约为100nm。
然而本发明并不局限于上述第一介电层312与第二介电层314的配置与使用的材料。举例来说，在一些具体实施例中，第一介电层312可为具有高电压的特性，而第二介电层314可为具有高密度的特性。此时，第一介电层312可以使用厚度介于70至150nm的氮化物，例如氮化硅(SiN)，而第二介电层314可以使用厚度介于20至40nm的氮化物，例如氮化硅。优选的，第一介电层312的厚度约为30nm，而第二介电层314的厚度约为100nm。优选的，第一介电层312的厚度约为100nm，而第二介电层314的厚度约为30nm。可替换地，第一介电层312可以使用厚度介于70至150nm的氮化物，例如氮化硅，而第二介电层314可以使用厚度介于3至10nm的高介电系数(high-k)介电材料，例如氧化铪(HfO)。优选者，第一介电层312的厚度约为100nm，而第二介电层314的厚度约为5nm。
接着，如图2B所示，将五层双介电质结构31图案化，以形成一沟槽，以曝露第一介电层312。详而言之，沟槽由图案化的中间金属层3131、第二介电层3141以及上部金属层3151所定义。
在图2C中，形成一盖层33，均匀覆盖(conformally)五层双介电质结构31。在本具体实施例中，盖层33可以包括氮化物。然而本发明并不局限于上述盖层33的材料。
然后，如图2D所示，提供图案化光致抗蚀剂层34，以形成第一沟槽35以及第二沟槽36。第一沟槽35曝露第一介电层312上的盖层33的第一部分。第二沟槽36曝露上部金属层3151上的盖层33的第二部分。
接着，在图2E中，移除盖层331的第一部分以及盖层331的第一部分下方的第一介电层3121的一部分，使得第一沟槽351曝露底部金属层311，并且移除盖层331的第二部分，使得第二沟槽361曝露上部金属层3151。
最后，在图2F中，移除图案化光致抗蚀剂层34并形成图案化介电层37，并且分别在第一沟槽351与第二沟槽361中填入导体，形成第一插塞381与第二插塞382。此时，具有串连组态的MIM电容器30于是形成。
此外，为进一步说明本发明的要义，请参阅图3A至图3F，其为绘示本发明第二具体实施例的MIM电容器50制作方法的横截面图。
首先，如图3A所示，提供五层双介电质结构51于基板52上。其中，五层双介电质结构51包括底部金属层511、第一介电层512、中间金属层513、第二介电层514以及上部金属层515依序堆叠而上。基板52包括低介电系数介电材料层521于金属层522上。值得注意的是，第一介电层512与第二介电层514具有不同厚度。
在本具体实施例中，图3A所示的各元件所使用的材料与厚度大致与图2A相同，在此不予赘述。
接着，如图3B所示，将五层双介电质结构51图案化，以形成一沟槽，以曝露第二介电层514。详而言之，沟槽由图案化的上部金属层5151所定义。
在图3C中，形成一盖层53，均匀覆盖(conformally)五层双介电质结构51。在本具体实施例中，盖层33可以包括氮化物。然而本发明并不局限于上述盖层53的材料。
然后，如图3D所示，提供图案化光致抗蚀剂层54，以形成第一沟槽55以及第二沟槽56。第一沟槽55曝露第二介电层514上的盖层53的第一部分。第二沟槽56曝露上部金属层5151上的盖层53的第二部分。
接着，在图3E中，移除盖层531的第一部分以及盖层531的第一部分下方的第二介电层5141的一部分，使得第一沟槽551曝露中间金属层513，并且移除盖层531的第二部分，使得第二沟槽561曝露上部金属层5151。
最后，在图3F中，移除图案化光致抗蚀剂层54并形成图案化介电层57，并且分别在第一沟槽551与第二沟槽561中填入导体，形成第一插塞581与第二插塞582。此时，使用第二介电层5141的MIM电容器50于是形成。
此外，为更进一步说明本发明的要义，请参阅图4A至图4F，其为绘示本发明第三具体实施例的MIM电容器70制作方法的横截面图。
首先，如图4A所示，提供五层双介电质结构71于基板72上。其中，五层双介电质结构71包括底部金属层711、第一介电层712、中间金属层713、第二介电层714以及上部金属层715依序堆叠而上。基板72包括低介电系数介电材料层721于金属层722上。值得注意的是，第一介电层712与第二介电层714具有不同厚度。
在本具体实施例中，图4A所示的各元件所使用的材料与厚度大致与图2A相同，在此不予赘述。
接着，如图4B所示，将五层双介电质结构71图案化，以形成第一沟槽与第二沟槽。第一沟槽由图案化的中间金属层7131、第二介电层7141以及上部金属层7151所定义，以曝露第一介电层712。五层双介电质结构71还形成第二沟槽，其由图案化的上部金属层7151所定义。
在图4C中，形成一盖层73，均匀覆盖(conformally)五层双介电质结构71。在本具体实施例中，盖层73可以包括氮化物。然而本发明并不局限于上述盖层73的材料。
然后，如图4D所示，提供图案化光致抗蚀剂层74，以形成第三沟槽75以及第四沟槽76。第三沟槽75曝露第一介电层712上的盖层73的第一部分。第四沟槽76曝露第二介电层7141上的盖层73的第二部分。
接着，在图4E中，移除盖层731的第一部分以及盖层731的第一部分下方的第一介电层7121的一部分，使得第三沟槽751曝露底部金属层711，并且移除盖层731的第二部分以及盖层731的第二部分下方的第二介电层7142的一部分，使得第四沟槽761曝露中间金属层7131。
最后，在图4F中，移除图案化光致抗蚀剂层74并形成图案化介电层77，并且分别在第一沟槽751与第二沟槽761中填入导体，形成第一插塞781与第二插塞782。此时，使用第一介电层7121的MIM电容器70于是形成。
值得注意的是，在本发明中，由于采用垂直式五层双介电质电容结构，除了可以大幅减少MIM电容器所占据的芯片面积，更可以弹性设计插塞的配置方式，获得具有高密度(high density)及/或高电压(high voltage)特性的电容器，并且获得不同的电容值。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作各种的更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (13)

1.一种制造金属绝缘体金属电容器的方法，包括以下步骤：
提供一五层双介电质结构于一基板上；
其中该五层双介电质结构包括一底部金属层、一第一介电层、一中间金属层、一第二介电层以及一上部金属层依序堆叠而上；
其中该第一介电层与该第二介电层具有不同厚度；
图案化该五层双介电质结构，以形成一沟槽，以曝露该第一介电层或该第二介电层；
形成一盖层，均匀覆盖该五层双介电质结构；
提供一图案化光致抗蚀剂层，在该沟槽中形成一第一沟槽且曝露该第一介电层或该第二介电层上的该盖层的一第一部分，以及形成一第二沟槽且曝露该上部金属层上的该盖层的一第二部分；
移除该盖层的该第一部分以及该盖层的该第一部分下方的该五层双介电质结构的一部分以曝露该底部金属层或该中间金属层，并且移除该盖层的该第二部分以曝露该上部金属层；
形成一第一插塞，连接该底部金属层或该中间金属层；
形成一第二插塞，连接该上部金属层；以及
移除该图案化光致抗蚀剂层，并形成一图案化介电层于该盖层上，
其中该金属绝缘体金属电容器具有串联组态，且该底部金属层、该中间金属层及该上部金属层互相电性隔绝。
2.如权利要求1所述的方法，其中该第一介电层具有20至40nm的厚度，而且该第二介电层具有70至150nm的厚度。
3.如权利要求1所述的方法，其中该第一介电层以及该第二介电层包含氮化物。
4.如权利要求1所述的方法，其中该第一介电层具有70至150nm的厚度，而且该第二介电层具有20至40nm的厚度。
5.如权利要求1所述的方法，其中该第一介电层以及该第二介电层包含氮化物。
6.如权利要求1所述的方法，其中该第一介电层具有3至10nm的厚度，而且该第二介电层具有70至150nm的厚度。
7.如权利要求1所述的方法，其中该第一介电层包含一高介电系数介电材料而且该第二介电层包含氮化物。
8.如权利要求1所述的方法，其中该第一介电层具有70至150nm的厚度，而且该第二介电层具有20至40nm的厚度。
9.如权利要求8所述的方法，其中该第一介电层包含氮化物而且该第二介电层包含高介电系数介电材料。
10.如权利要求1所述的方法，其中该基板包括一低介电系数介电材料层于一金属层上。
11.一种金属绝缘体金属电容器结构，包括：
五层双介电质结构于一基板上；
其中该五层双介电质结构包括一底部金属层、一第一介电层、一中间金属层、一第二介电层以及一上部金属层依序堆叠而上；
其中该第一介电层与该第二介电层具有不同厚度；
第一插塞，连接该底部金属层或该中间金属层；
第二插塞，连接该上部金属层；
盖层，均匀覆盖该五层双介电质结构；以及
图案化介电层，形成于该盖层上，
其中该金属绝缘体金属电容器具有串联组态，且该底部金属层、该中间金属层及该上部金属层互相电性隔绝。
12.一种金属绝缘体金属电容器结构，包括：
五层双介电质结构于一基板上；
其中该五层双介电质结构包括一底部金属层、一第一介电层、一中间金属层、一第二介电层以及一上部金属层依序堆叠而上；
其中该第一介电层与该第二介电层具有不同厚度；
第一插塞，连接该底部金属层；
第二插塞，连接该中间金属层；
盖层，均匀覆盖该五层双介电质结构；以及
图案化介电层，形成于该盖层上，
其中该金属绝缘体金属电容器具有串联组态，且该底部金属层、该中间金属层及该上部金属层互相电性隔绝。
13.一种制造金属绝缘体金属电容器的方法，包括以下步骤：
提供一五层双介电质结构于一基板上；
其中该五层双介电质结构包括一底部金属层、一第一介电层、一中间金属层、一第二介电层以及一上部金属层依序堆叠而上；
其中该第一介电层与该第二介电层具有不同厚度；
图案化该五层双介电质结构，以形成一第一沟槽，以曝露该第一介电层，并且形成一第二沟槽，以曝露该第二介电层；
形成一盖层，均匀覆盖该五层双介电质结构；
提供一图案化光致抗蚀剂层，在该第一沟槽中形成一第三沟槽且曝露该第一介电层上的该盖层的一第一部分，以及在该第二沟槽中形成一第四沟槽且曝露该第二介电层上的该盖层的一第二部分；
移除该盖层的该第一部分以及该盖层的该第一部分下方的该第一介电层的一部分以曝露该底部金属层，并且移除该盖层的该第二部分以及该盖层的该第二部分下方的该第二介电层的一部分以曝露该中间金属层；
形成一第一插塞，连接该底部金属层；
形成一第二插塞，连接该中间金属层；以及
移除该图案化光致抗蚀剂层，并形成一图案化介电层于该盖层上，
其中该金属绝缘体金属电容器具有串联组态，且该底部金属层、该中间金属层及该上部金属层互相电性隔绝。
CN201410621397.6A 2014-11-06 2014-11-06 金属绝缘体金属电容器与其制造方法 Active CN105633173B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410621397.6A CN105633173B (zh) 2014-11-06 2014-11-06 金属绝缘体金属电容器与其制造方法
US14/549,549 US9577029B2 (en) 2014-11-06 2014-11-21 Metal-insulator-metal capacitor structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410621397.6A CN105633173B (zh) 2014-11-06 2014-11-06 金属绝缘体金属电容器与其制造方法

Publications (2)

Publication Number Publication Date
CN105633173A CN105633173A (zh) 2016-06-01
CN105633173B true CN105633173B (zh) 2020-04-07

Family

ID=55912894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410621397.6A Active CN105633173B (zh) 2014-11-06 2014-11-06 金属绝缘体金属电容器与其制造方法

Country Status (2)

Country Link
US (1) US9577029B2 (zh)
CN (1) CN105633173B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962818B (zh) * 2017-05-26 2020-09-29 中芯国际集成电路制造(上海)有限公司 电容结构的制作方法以及电容结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992268A (zh) * 2005-12-29 2007-07-04 台湾积体电路制造股份有限公司 半导体电容装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329234B1 (en) 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
KR100816247B1 (ko) * 2006-12-28 2008-03-21 동부일렉트로닉스 주식회사 Ｍｉｍ 캐패시터 및 그 제조방법
US8143699B2 (en) 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
US8617949B2 (en) 2009-11-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor and method for making same
US8809149B2 (en) * 2012-12-12 2014-08-19 Globalfoundries Inc. High density serial capacitor device and methods of making such a capacitor device
US20140167265A1 (en) * 2012-12-14 2014-06-19 Globalfoundries Inc. Methods of forming a bi-layer cap layer on copper-based conductive structures and devices with such a cap layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992268A (zh) * 2005-12-29 2007-07-04 台湾积体电路制造股份有限公司 半导体电容装置

Also Published As

Publication number Publication date
US20160133687A1 (en) 2016-05-12
US9577029B2 (en) 2017-02-21
CN105633173A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP5613363B2 (ja) 半導体記憶装置及びその製造方法
US7300840B2 (en) MIM capacitor structure and fabricating method thereof
US7884409B2 (en) Semiconductor device and method of fabricating the same
TWI440140B (zh) 記憶體電容結構與其製作方法
KR100801849B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
US20230207448A1 (en) Three dimensional mim capacitor having a comb structure and methods of making the same
US11127736B2 (en) MIM capacitor and method for making the same
TWI755679B (zh) 電容結構以及其製作方法
TWI709248B (zh) 電容及其製作方法
US7230434B1 (en) Multi-layered capacitor
US7456065B2 (en) Fabricating method of DRAM cylindrical capacitor
US20090059466A1 (en) Metal-insulator-metal capacitor and method for manufacturing the same
CN105633173B (zh) 金属绝缘体金属电容器与其制造方法
US20070040205A1 (en) Stud capacitor device and fabrication method
CN109755243B (zh) 半导体元件及其制作方法
US8912065B2 (en) Method of fabricating semiconductor device
TWI505446B (zh) 半導體元件及其製造方法
KR100672684B1 (ko) 커패시터 및 그의 제조방법
KR100641983B1 (ko) 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법
TWI749983B (zh) 金屬-絕緣體-金屬電容結構及其製作方法
US11887889B2 (en) Semiconductor device and method for manufacturing the same
US20230307351A1 (en) Three-dimensional integrated structure and manufacturing method thereof
JP2009170637A (ja) 半導体記憶装置の製造方法および半導体記憶装置
KR100593957B1 (ko) 인버스 구조의 ｍｉｍ 커패시터를 이용한 ｒｆ 아날로그디바이스의 제조 방법
TW202249251A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant