CN108012561A - 用于后端工艺（beol）互连件的借助使用自底向上交联的电介质的图像色调反转 - Google Patents

用于后端工艺（beol）互连件的借助使用自底向上交联的电介质的图像色调反转 Download PDF

Info

Publication number
CN108012561A
CN108012561A CN201580080204.3A CN201580080204A CN108012561A CN 108012561 A CN108012561 A CN 108012561A CN 201580080204 A CN201580080204 A CN 201580080204A CN 108012561 A CN108012561 A CN 108012561A
Authority
CN
China
Prior art keywords
layer
groove
dielectric
catalyst layer
dielectric substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580080204.3A
Other languages
English (en)
Other versions
CN108012561B (zh
Inventor
R·L·布里斯托尔
J·M·布莱克韦尔
R·胡拉尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108012561A publication Critical patent/CN108012561A/zh
Application granted granted Critical
Publication of CN108012561B publication Critical patent/CN108012561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

说明了用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转。在示例中，一种包括金属化层的半导体结构，包括衬底上方的层间电介质(ILD)层中的多个沟槽。预催化剂层在多个沟槽中的一个或多个沟槽(但不是全部沟槽)的侧壁上。电介质材料的交联部分在多个沟槽中的一个或多个沟槽中靠近预催化剂层。导电结构在沟槽中的剩余沟槽中。

Description

用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介 质的图像色调反转
技术领域
本发明的实施例属于半导体结构和工艺领域，具体而言，用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转(tone reversal)。
背景技术
过去几十年来，集成电路中的部件的缩放已经成为日益增长的半导体工业背后的驱动力。缩放到越来越小的部件实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，缩小晶体管尺寸允许在芯片上包含增大数量的存储器或逻辑器件，导致制造出具有增大容量的产品。然而，对于更大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。
集成电路通常包括导电的微电子结构，它们在本领域中称为过孔，用以将过孔上方的金属线或其它互连件电连接到过孔下方的金属线或其它互连件。过孔典型地通过光刻工艺形成。有代表性地，可以将光致抗蚀剂层旋涂在电介质层上方，使光致抗蚀剂层通过经图案化的掩模曝光于经图案化的光化辐射，随后可以对经曝光的层进行显影以便在光致抗蚀剂层中形成开口。接下来，通过将光致抗蚀剂层中的开口用作蚀刻掩模，可以在电介质层中蚀刻用于过孔的开口。这个开口被称为过孔开口。最后，可以用一种或多种金属或其它导电材料填充过孔开口以形成过孔。
在过去，逐步减小了过孔的尺寸和间隔，预计将来过孔的尺寸和间隔会继续逐步减小，至少对于一些类型的集成电路(例如，高级微处理器、芯片组部件、图形芯片等)。过孔尺寸的一个量度是过孔开口的临界尺寸。过孔间隔的一个量度是过孔间距。过孔间距表示最接近的相邻过孔之间的中心到中心的距离。
当通过这种光刻工艺以极小的间距来图案化极小的过孔时，会存在几个难题，尤其是当间距约为70纳米(nm)和/或更小时和/或当过孔开口的临界尺寸约为35nm或更小时。一个此类难题是过孔与上覆互连件之间的重叠和过孔与下面的连接盘互连件(landinginterconnect)之间的重叠通常需要被控制到约四分之一过孔间距的高容限。随着过孔间距随着时间的推移而不断缩小，重叠容限往往以甚至大于光刻设备所能够保持的速度而随之一起缩小。
另一个此类难题是过孔开口的临界尺寸通常往往比光刻扫描仪的分辨能力更快地缩小。存在用以缩小过孔开口的临界尺寸的缩小技术。然而，缩小量往往受到最小过孔间距的限制，并且受到缩小工艺足够光学临近效应修正(OPC)中性的能力的限制，而不显著地损害线宽度粗糙度(LWR)和/或临界尺寸均匀性(CDU)。
又一个此类难题是光致抗蚀剂的LWR和/或CDU特性通常随着过孔开口的临界尺寸减小而需要改进，以便保持临界尺寸预算的相同总体比例。但当前，大多数光致抗蚀剂的LWR和/或CDU特性的改进不如过孔开口的临界尺寸减小得快。
另一个此类难题是极小的过孔间距通常往往低于极紫外(EUV)光刻扫描仪的分辨能力。结果，通常会使用两个、三个或更多个不同的光刻掩模，这往往增大了成本。在某一点，如果间距继续减小，即使用多个掩模也不可能使用EUV扫描仪为这些极小的间距打印过孔开口。
在用于制造金属线、金属过孔和电介质插塞的后端金属化制造技术领域需要改进。
附图说明
图1示出了根据本发明的实施例的层间电介质(ILD)线和抗蚀剂线的交替图案的倾斜视图，其中，在抗蚀剂线中的一个抗蚀剂线中形成孔。
图2A-2H示出了根据本发明的实施例的包括借助使用自底向上交联的电介质的图像色调反转的制造过程中的横截面图，其中：
图2A示出了在ILD材料中的沟槽的预图案化之后的起始结构的横截面图；
图2B示出了用预催化剂层处理空的沟槽或孔之后的图2A的结构的横截面图；
图2C示出了在用电介质材料填充所得到的经修饰孔之后的图2B的结构的横截面图；
图2D示出了在电介质材料的部分交联之后的图2C的结构的横截面图；
图2E示出了去除电介质材料的过覆区域之后的图2D的结构的横截面图；
图2F示出了去除对交联区域有选择性的抗蚀剂之后的图2E的结构的横截面图；
图2G示出了形成金属填充层之后的图2F的结构的横截面图；以及
图2H示出了在金属填充层的平坦化之后的图2G的结构的横截面图。
图3示出了根据本发明的实施例的三硅杂环己烷分子。
图4示出了根据本发明的实施例的用以形成交联材料的两种交联(XL)的三硅杂环己烷分子。
图5示出了根据本发明的实施例的联接的三硅杂环己烷结构的理想化表示。
图6A-6I示出了根据本发明的另一个实施例的集成电路层的部分，其表示减法自对准过孔和插塞图案化的方法中的各个操作，其中：
图6A示出了在深金属线制造之后的减法过孔和插塞工艺的起始点结构；
图6B示出了在金属线凹陷之后的图6A的结构；
图6C示出了在形成层间电介质(ILD)层之后的图6B的结构；
图6D示出了在硬掩模层的沉积和图案化之后的图6C的结构；
图6E示出了在使用图6D的硬掩模的图案限定的沟槽形成之后的图6D的结构；
图6F示出了抗蚀剂和电介质材料形成之后的图6E的结构；
图6G示出了在电介质材料交联以形成交联部分之后的图6F的结构；
图6H示出了在形成色调反转的永久ILD材料之后的图6G的结构；以及
图6I示出了在金属线和过孔形成之后的图6H的结构。
图7示出了根据本发明的实施例的一个实施方式的计算设备。
图8是实施本发明的一个或多个实施例的内插器(interposer)。
具体实施方式
说明了用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转。在以下说明中，阐述了许多特定细节，例如特定集成和材料状况，以便提供对本发明的实施例的透彻理解。对于本领域技术人员来说显而易见的是，本发明的实施例的实践可以无需这些特定细节。在其它情况下，没有详细说明诸如集成电路设计布局之类的公知特征，以免不必要地使得本发明的实施例难以理解。而且，会理解，附图中所示的各个实施例是说明性表示，不一定按照比例绘制。
本文描述的一个或多个实施例涉及一类具有实现图案反转(例如，对孔反转成柱)的特殊性质的材料以及相关的处理方法和由此产生的结构。这类材料可以是一类软材料，例如光致抗蚀剂类材料。作为一般方法，将抗蚀剂类材料沉积在预图案化的硬掩模中。然后可以用高分辨率光刻工具(例如，远紫外(EUV)处理工具)来选出该抗蚀剂类材料。另一方面，可以代之以留下抗蚀剂类材料以永久地保留在最终制造的结构中，例如作为在金属线之间形成断开部的层间电介质(ILD)材料或结构(“插塞”)。对下一代插塞图案化所预期的上覆(边缘放置)问题可通过本文所述的一种或多种方法来解决。
更具体地，本文描述的一个或多个实施例涉及具有特定性质的旋涂电介质(例如，ILD)的使用，所述特定性质使得能够填充图案化的光致抗蚀剂层中的孔(“桶”)而不破坏光致抗蚀剂层图案。首先，将旋涂电介质材料引入不溶解或使得光致抗蚀剂和电介质材料混合的溶剂中。可以理解，要求孔的良好可填充性。旋涂电介质膜的初始交联(或设定)是在光致抗蚀剂和旋涂电介质不混合并丢失图案信息的情况下实现的。一旦图案反转，桶内的材料随后通过烘烤/固化转变成具有期望的性质(例如，k值、模量、蚀刻选择性等)的电介质。虽然不限于这种材料，但可以实施基于1,3,5-三硅杂环己烷构建块的旋涂电介质材料以满足上述标准。通过使用酸、碱或路易斯酸催化剂工艺，可以热引发或者在较低温度下引发这种材料(或者其它硅基电介质)的溶解性丧失的交联。在一个实施例中，这种低温催化对于实施本文所述的方法是至关重要的。
在实施例中，本文所述的方法涉及获得最佳的成像性能(例如，来自正性色调材料)，以便产生负性色调图案，其中最终的膜具有所追求的材料性质。最终的材料性质可能类似于高性能低k电介质/ILD材料的性质。相比之下，用于电介质膜的直接图案化的现有技术选择是有限的，并且预计不会展现所需的光刻性能，以便对于将来规模缩小的技术代是可制造的。
如下面结合图1和图2A-2H更详细描述的，根据本文描述的实施例，在ILD材料中预图案化的沟槽被填充有化学放大的光致抗蚀剂。使用高分辨率光刻(例如，EUV)，沟槽内的选定孔通过传统的正性色调处理被曝光和去除。在这个阶段，用预催化剂层处理空的孔。在一个这样的实施例中，预催化剂层是含有自组装单层(SAM)的附接的催化剂层。然后用电介质前体填充所得的经修饰孔，伴随有过覆部。催化剂在孔中的局部化(或紧密接近)导致仅在孔中的选择性交联和对电介质的设置。去除过覆部和光致抗蚀剂，然后进行电介质的最终固化(如果需要)和金属化工艺。
根据本发明的实施例，本文描述的方法的关键特征涉及适应随着过覆部的厚度变化而变化的图案密度。在一个实施例中，由于交联仅发生在孔和通过平坦化(例如，通过化学机械抛光)最终去除的过覆部中/附近，所以能够实现这种适应。在实施例中，实现了孔中的电介质材料的选择性交联，而没有在过覆区域中实现这一点。在特定实施例中，在正性色调光刻图案化和显影之后，将亲水性Si-OH封端的表面暴露在孔中以及去除光致抗蚀剂的任何地方。亲水表面可以在光致抗蚀剂涂覆之前存在，或者在例如四甲基氢氧化铵(TMAH)显影或随后的漂洗过程中产生。应当理解，未曝光和显影的光致抗蚀剂将保持特征性的适度或强的疏水性质，因此，图案化过程有效地产生亲水性和疏水性区域。
在实施例中，暴露的亲水性表面用表面接枝剂功能化，表面接枝剂携带使电介质材料交联所需的催化剂或预催化剂。如上所述并且如下面更详细地示出的，电介质的后续涂覆导致过覆填充孔。在用例如低温烘烤进行预催化剂的活化和受控扩散时，电介质材料在孔中选择性地交联，在过覆部中即在孔的正上方发生最小程度的交联。然后可以使用浇铸溶剂或溶解在另一溶剂中去除过覆电介质材料。应当理解，去除过程也可以去除光致抗蚀剂，或者可以用另一种溶剂或通过灰化工艺去除光致抗蚀剂。在实施例中，在色调反转的情况下，可在金属化或其它处理之前在相对较高的温度下烘烤/固化电介质材料。
根据本文所述的一个或多个实施例，存在几种用于将催化剂或预催化剂安置在孔中的方法。对于一些电介质材料，需要强的布朗斯台德酸。在其它情况下，可以使用强的路易斯酸。本文为了便于描述，术语“酸”用于指代两种情况。在实施例中，使用催化剂或预催化剂的直接吸附。在这种情况下，催化剂被涂覆到亲水性表面上，并通过氢键或其它静电相互作用牢固地保持。电介质材料的后续涂覆导致酸和电介质前体定位于孔中，其中热引发或其它活化作用引发所需的交联化学反应。在示例性实施例中，富Si-OH表面与强路易斯酸B(C6F5)3的反应导致形成Si-O-B(C6F5)3H+。该产生的路易斯酸用于催化氢硅烷前体分子在比非催化过程相对较低的温度下交联。在一个实施例中，所使用的催化剂的大尺寸使得到过覆区域中的扩散最小化。
在另一个实施例中，方法涉及通过硅烷化学物质(如氯硅烷、硅氧烷和氨基硅烷)或可以包括硅氧烷、甲硅烷基氯化物、烯烃、炔烃、胺、膦、硫醇、膦酸或羧酸的其它表面接枝基团的催化剂或预催化剂的共价粘附。在这种情况下，催化剂或预催化剂共价联接到接枝剂。例如，基于鎓盐的公知的酸产生剂(例如，光或热)可以附接到硅氧烷(例如，[(MeO)3Si-CH2CH2CH2SR2][X]，其中R＝烷基或芳基团，X＝弱配位阴离子，如三氟甲磺酸盐、壬磺酸盐、H-B(C6F5)3、BF4等)。催化剂或预催化剂可以选择性地附接到感兴趣的ILD，或者使用热、干法蚀刻或湿法蚀刻工艺从抗蚀剂选择性地去除。在又一个实施例中，使用类似技术在光致抗蚀剂涂覆之前引入催化剂或预催化剂。在这种情况下，为了有效，接枝材料不得干扰光刻，并且必须经受住后续处理。
作为用于展示本文描述的概念的示例性手段，图1示出了根据本发明的实施例的层间电介质(ILD)线和抗蚀剂线的交替图案的倾斜视图，其中，在抗蚀剂线中的一个中形成有孔。参考图1，图案100包括交替的ILD线102和抗蚀剂线104。例如通过常规光刻在抗蚀剂线104中的一个中形成孔106。如下结合图2A-2H所述，诸如图案100之类的图案可经受色调反转。
在示例性工艺流程中，图2A-2H示出了根据本发明的实施例的在涉及借助使用自底向上交联的电介质的图像色调反转的制造过程中的横截面图。
图2A示出了在ILD材料202中的沟槽204的预图案化之后起始结构的横截面图。沟槽204中的选定沟槽中填充有化学放大的光致抗蚀剂206，而其它的已经被处理以提供未填充的沟槽(或未填充的沟槽部分，如图1所示)。例如，在一个实施例中，使用高分辨率光刻技术(例如，远紫外(EUV)光刻技术)，沟槽204内的选定孔通过传统的正性色调处理被曝光和去除。
虽然为了简单起见没有示出，但是应当理解，未填充的沟槽(或在填充的沟槽内形成的孔)可以暴露区域208中的下面的部件，例如下面的金属线。此外，在实施例中，可以以格栅状图案来图案化起始结构，在该格栅状图案中沟槽以恒定间距间隔开并具有恒定宽度。例如，该图案可以通过间距减半或间距减为四分之一方法来制造。一些沟槽可以与下面的过孔或较低层级金属化线相关联。例如，应当理解，结合图2A描述的层和材料通常形成在下面的半导体衬底或结构(例如，集成电路的下面的器件层)上或上方。在实施例中，下面的半导体衬底表示用于制造集成电路的普通工件对象。半导体衬底通常包括硅或另一半导体材料的晶圆或其它件。合适的半导体衬底包括但不限于单晶硅、多晶硅和绝缘体上硅(SOI)以及由其它半导体材料形成的类似衬底。取决于制造的阶段，半导体衬底通常包括晶体管、集成电路等。衬底还可以包括半导体衬底中常见的半导体材料、金属、电介质、掺杂剂和其它材料。此外，图2A中所示的结构可以制造在下面的较低层级互连层上。
总体上参考本文描述的实施例，如本说明书全文所使用的，层间电介质(ILD)材料由电介质或绝缘材料的层构成或包括电介质或绝缘材料的层。合适的电介质材料的示例包括但不限于硅的氧化物(例如，二氧化硅(SiO2))、经掺杂的硅的氧化物、硅的氟化氧化物、硅的碳掺杂氧化物、本领域公知的各种低k电介质材料(例如，介电常数小于二氧化硅的介电常数的那些材料)及其组合。层间电介质材料可以通过常规技术形成，例如化学气相沉积(CVD)、物理气相沉积(PVD)或其它沉积方法。形成在ILD材料中的互连线(金属线和过孔结构)在本领域中有时也被称为迹线、引线、线、金属或简单地称为互连件。
图2B示出了在用预催化剂层210处理空的沟槽或孔之后的图2A的结构的横截面图，在一个实施例中，预催化剂层210是含有自组装单层(SAM)的催化剂材料。在一个这样的实施例中，如图所示，预催化剂层210形成在ILD 202的暴露部分上，但不形成在抗蚀剂206的暴露部分上或任何暴露的金属上，例如在区域208处。在实施例中，预催化剂层210通过将图2A的结构暴露于气相的预催化剂形成分子或溶解于溶剂中的分子而形成。在一个实施例中，如上所述，预催化剂层是通过直接吸附形成的催化剂层或预催化剂层。在另一个实施例中，预催化剂层210是通过共价粘附形成的催化剂层或预催化剂层。
图2C示出了在用电介质材料212填充所得到的经修饰孔之后的图2B的结构的横截面图。应当理解，电介质材料212具有填充沟槽或孔的部分212A以及沟槽或孔上方的部分212B。部分212B在本文中被称为过覆部。在一个实施例中，电介质材料212是旋涂电介质材料。
在实施例中，电介质材料212选自基于氢硅烷前体分子的一类材料，其中，催化剂促进Si-H键与交联剂(如水、原硅酸四乙酯(TEOS)、六乙氧基三硅杂环己烷或类似的多功能交联剂)的反应。在一个这样的实施例中，电介质材料212包括可随后通过O基团联接在一起的三硅杂环己烷。在其它实施例中，将基于烷氧基硅烷的电介质前体或倍半硅氧烷(SSQ)用于电介质材料212。
图2D示出了在电介质材料212的部分212A交联之后的图2C的结构的横截面图。在实施例中，催化剂(例如，预催化剂层210)在未填充的沟槽或孔中的定位(或紧密接近)导致选择性交联以形成交联区域214并且仅将电介质材料212的部分212A设置在孔中。即，在实施例中，电介质材料212的部分212B不交联。在实施例中，用于形成区域214的交联通过热固化过程，即通过加热来实现。
在实施例中，电介质材料212包括三硅杂环己烷，并且用于形成区域214的交联包括通过O基团将三硅杂环己烷联接在一起。参考图3，示出了三硅杂环己烷300。参考图4，两个交联的(XL)三硅杂环己烷分子300形成交联材料400。图5示出了联接的三硅杂环己烷结构500的理想化表示。应当理解，实际上，结构500用来表示低聚物的复杂混合物，但共同点是H-封端的三硅杂环己烷环。
图2E示出了在去除电介质材料212的过覆区域212B之后的图2D的结构的横截面图。图2F示出了去除对交联区域214有选择性的抗蚀剂206之后的图2E的结构的横截面图。在实施例中，如图所示，在后续的与用于去除电介质材料212的过覆区域212B的处理操作(例如，第一湿法化学显影操作)不同的处理操作(例如，第二湿法化学显影操作)中去除抗蚀剂206。然而，在另一个实施例中，在与用于去除电介质材料212的过覆区域212B的处理操作(例如，湿法化学显影操作)相同的处理操作中去除抗蚀剂206。在实施例中，剩余的交联区域214经历另外的固化过程(例如，在交联固化过程之后，另外加热)。在一个实施例中，在去除抗蚀剂206和过覆区域212B之后执行另外的固化。
图2G示出了在形成金属填充层216之后的图2F的结构的横截面图。金属填充层216可以形成在图2F的开口沟槽(或孔)中，并且形成在过覆区域中。金属填充层可以是单个材料层，或者可以由若干层形成，包括导电衬垫层和填充层。可以使用诸如电镀、化学气相沉积或物理气相沉积之类的任何合适的沉积工艺来形成金属填充层216。在实施例中，金属填充层216由导电材料组成，例如但不限于，Al、Ti、Zr、Hf、V、Ru、Co、Ni、Pd、Pt、Cu、W、Ag、Au或其合金。
图2H示出了在金属填充层的平坦化以形成金属部件218(例如，金属线或过孔)之后的图2G的结构的横截面图。在实施例中，使用化学机械抛光工艺来执行金属填充层216的平坦化以形成金属部件218。图2H中示出了示例性的所得结构，其中金属部件218在ILD材料202中与交联(电介质)区域214交替。
应当理解，图2H的所得结构可以随后用作形成后续金属线/过孔和ILD层的基础。可替换地，图2H的结构可以表示集成电路中的最终金属互连层。此外，应当理解，以上示例在附图中不包括蚀刻停止或金属覆盖层，而其对图案化可能是必需的。然而，为了清楚起见，这些层没有包括在附图中，因为它们不影响整体的自底向上填充概念。
再次参考图2A-2H，这样的图案化方案可以被实现为集成图案化方法，其涉及创建覆盖所有可能位置的规则结构，随后仅选择性地图案化所期望的部件。如下面提供的示例性实施例中更详细描述的，交叉线区域214表示可以作为金属线的端部之间的ILD(例如，作为插塞)保留在最终结构中的材料。
为了提供色调反转工艺流程的示例性实施方式的背景，可以根据本文所述的方法来制造导电过孔和金属之间的不导电间隔或中断(被称为“插塞”)。在示例中，图6A-6I示出了根据本发明的另一个实施例的集成电路层的部分，其表示减法自对准过孔和插塞图案化的方法中的各个操作。在每个所描述的操作的每个图示中，提供了倾斜的三维横截面图。
图6A示出了根据本发明的实施例的在深金属线制造之后的减法过孔和插塞工艺的起始点结构600。参考图6A，结构600包括层间电介质(ILD)线604居间的金属线602。应当理解，线602中的一些可以与下面的过孔相关联以用于耦合到先前的互连层。在实施例中，通过将沟槽图案化到ILD材料(例如，线604的ILD材料)中来形成金属线602。然后用金属填充沟槽，并且如果需要的话，将沟槽平坦化到ILD线604的顶部。在实施例中，金属沟槽和填充工艺涉及高纵横比部件。例如，在一个实施例中，金属线高度与金属线宽度的纵横比大约在5-10的范围内。
图6B示出了根据本发明的实施例的在金属线凹陷之后的图6A的结构。参考图6B，金属线602被选择性地凹陷以提供第一级金属线606。对ILD线604选择性地执行凹陷。可以通过利用干法蚀刻、湿法蚀刻或其组合的蚀刻来执行凹陷。凹陷的程度可以由第一级金属线606的目标厚度确定，以用作后端工艺(BEOL)互连结构内的合适的导电互连线。
图6C示出了根据本发明的实施例的在形成层间电介质(ILD)层之后的图6B的结构。参考图6C，沉积ILD材料层608并且如果必要的话将其平坦化到凹陷金属线606和ILD线604之上的水平。
图6D示出了根据本发明的实施例的在硬掩模层的沉积和图案化之后的图6C的结构。参考图6D，在ILD层608上形成硬掩模层610。在一个这样的实施例中，用与第一级金属线606/ILD线604的栅格图案正交的栅格图案来形成硬掩模层610，如图6D所示。在实施例中，由硬掩模层610形成的栅格结构是紧密间距栅格结构。在一个这样的实施例中，紧密间距不能通过常规光刻直接实现。例如，可以首先形成基于传统光刻的图案，但是可以通过使用间隔物掩模图案化将间距减半。甚至进一步，初始间距可以通过第二轮间隔物掩模图案化而减为四分之一。因此，图6D的第二硬掩模层610的栅格状图案可以具有以恒定间距间隔开并具有恒定宽度的硬掩模线。
图6E示出了根据本发明的实施例的在使用图6D的硬掩模的图案限定沟槽形成之后的图6D的结构。参考图6E，蚀刻ILD层608的暴露区域(即，未被610保护的区域)以形成沟槽612和图案化的ILD层614。蚀刻停止在第一级金属线606和ILD线604的顶面上并由此暴露第一级金属线606和ILD线604的顶面。
图6F示出了根据本发明的实施例的在抗蚀剂和电介质形成之后的图6E的结构。参考图6F，在凹陷的金属线606的暴露部分上方的可能的过孔位置中形成化学放大的光致抗蚀剂616(例如，化学放大的光致抗蚀剂206)和电介质材料617(例如，在预催化剂层210上形成的电介质材料212)。此外，再次参考图6F，可以从图案化ILD层614去除硬掩模层610。
图6G示出了在电介质材料617交联以形成交联部分620之后的图6F的结构。然后从图6F去除化学放大的光致抗蚀剂616。
图6H示出了根据本发明的实施例的在交联部分620进一步交联以形成色调反转的ILD之后图6G的结构。参考图6H，如结合图2A-2H所述，最终的交联材料具有层间电介质性质，因此可以保留在最终的金属化结构中。
再次参考图6H，在实施例中，所得到的结构包括在金属化结构的单个平面650中多达三个不同的电介质材料区域(ILD线604+ILD线614+色调反转ILD 620)。在一个这样的实施例中，ILD线604、ILD线614和色调反转ILD 620中的两个或全部由相同的材料组成。在另一个这样的实施例中，ILD线604、ILD线614和色调反转ILD 620全都由不同的ILD材料组成。在任一情况下，在一个具体实施例中，可以在最终结构中观察到诸如ILD线604和ILD线614的材料之间的垂直缝隙(例如，缝隙697)和/或ILD线604和色调反转的ILD 620之间的垂直缝隙(例如，缝隙698)和/或ILD线614与色调反转的ILD 620之间的垂直缝隙(例如，缝隙699)之类的区别。
图6I示出了根据本发明的实施例的在金属线和过孔形成之后的图6H的结构。参考图6I，在图6H的开口的金属填充物之上形成金属线622和过孔624。金属线622通过过孔624耦合到下面的金属线606。在实施例中，开口以镶嵌方式或自底向上填充方式填充以提供图6I中所示的结构。因此，以上方法中用以形成金属线和过孔的金属(例如，铜以及相关联的阻挡层和种子层)沉积可以是通常用于标准后端工艺(BEOL)处理的方法。在实施例中，在随后的制造操作中，可以去除ILD线614以提供所得金属线624之间的气隙。
随后可将图6I的结构用作形成后续金属线/过孔和ILD层的基础。可替换地，图6I的结构可表示集成电路中的最终金属互连层。应当理解，上述工艺操作可以以替代的顺序实施，不是每个操作都必须执行和/或可以执行另外的工艺操作。在任何情况下，所得到的结构都能够制造以下面的金属线为正中心的过孔。即，例如由于不理想的选择性蚀刻处理，过孔可能比下面的金属线更宽、更窄或者厚度相同。尽管如此，在实施例中，过孔的中心与金属线的中心正对准(匹配)。此外，用于选择哪个插塞和过孔的ILD可能与初始ILD相差很大，并且将在两个方向上完全自对准。如此，在实施例中，由于传统的光刻/双镶嵌图案化所造成的偏移(否则必须被容忍)不是本文所述的所得结构的因素。再次参考图6I，于是在此阶段可以完成通过减法方法的自对准制造。以类似的方式制造的下一层可能需要再次启动整个过程。可替换地，在此阶段可以使用其它方法来提供额外的互连层，例如传统的双镶嵌或单镶嵌方法。
在实施例中，再次参考图6A-6I，用于金属线、ILD线或硬掩模线的术语“栅格结构”用于表示紧密间距栅格结构。在一个这样的实施例中，紧密间距不能通过常规光刻直接实现。例如，可以首先形成基于传统光刻的图案，但是可以通过使用间隔物掩模图案化将间距减半，如本领域公知的。甚至进一步，初始间距可以通过第二轮间隔物掩模图案化而减为四分之一。因此，上述的栅格状图案可以具有以恒定间距间隔开并具有恒定宽度的金属线、ILD线或硬掩模线。该图案可以通过间距减半或间距减为四分之一法来制造。
在实施例中，再次参考图6A-6I，层间电介质(ILD)材料由电介质或绝缘材料的层构成或包括电介质或绝缘材料的层。合适的电介质材料的示例包括但不限于硅的氧化物(例如，二氧化硅(SiO2))、经掺杂的硅的氧化物、硅的氟化氧化物、硅的碳掺杂氧化物、本领域公知的各种低k电介质材料及其组合。层间电介质材料可以通过常规技术形成，例如化学气相沉积(CVD)、物理气相沉积(PVD)或其它沉积方法。
在实施例中，再次参考图6A-6I，互连件材料(例如，金属线和/或过孔)由一个或多个金属或其它导电结构组成。一个常见的示例是使用铜线和结构，其可以包括或不包括铜和周围的ILD材料之间的阻挡层。如本文所使用的，术语金属包括多种金属的合金、叠置体和其它组合。例如，金属互连线可以包括阻挡层、不同金属的叠置体或合金等。互连线在本领域有时也被称为迹线、引线、线、金属或简单地称为互连件。
在实施例中，再次参考图6A-6I，插塞和/或覆盖部和/或硬掩模材料由不同于层间电介质材料的电介质材料组成。在一个实施例中，这些材料是牺牲性的，而层间电介质材料至少在某种程度上被保留在最终结构中。在一些实施例中，插塞和/或覆盖部和/或硬掩模材料包括硅的氮化物层(例如，氮化硅)或硅的氧化物层、或两者、或其组合。其它合适的材料可以包括碳基材料。在另一个实施例中，插塞和/或覆盖部和/或硬掩模材料包括金属物质。例如，硬掩模或其它上覆材料可以包括钛或另一种金属的氮化物层(例如，氮化钛)。在这些层中的一个或多个层中可能潜在地包含较少量的其它材料，例如氧。可替换地，取决于具体的实施方式，可以使用本领域公知的其它插塞和/或覆盖部和/或硬掩模材料层。插塞和/或覆盖部和/或硬掩模材料层可以通过CVD、PVD或其它沉积方法形成。
再次参考图6A-6I，应当理解，上述层和材料通常形成在下面的半导体衬底或结构(例如，集成电路的下面的器件层)上或上方。在实施例中，下面的半导体衬底表示用于制造集成电路的普通工件对象。半导体衬底通常包括硅或另一半导体材料的晶圆或其它件。合适的半导体衬底包括但不限于单晶硅、多晶硅和绝缘体上硅(SOI)以及由其它半导体材料形成的类似衬底。取决于制造的阶段，半导体衬底通常包括晶体管、集成电路等。衬底还可以包括半导体衬底中常见的半导体材料、金属、电介质、掺杂剂和其它材料。此外，上述的结构可以制造在下面的较低层级后端工艺(BEOL)互连层上。
总体上，根据本发明的一个或多个实施例，本文描述的方法涉及使用色调反转层间电介质(ILD)来选择插塞的位置。色调反转的ILD组成通常与标准ILD极为不同。
本文公开的实施例可以用于制造各种不同类型的集成电路和/或微电子器件。这种集成电路的示例包括但不限于处理器、芯片组部件、图形处理器、数字信号处理器、微控制器等。在其它实施例中，可以制造半导体存储器。此外，集成电路或其它微电子器件可以用于本领域公知的各种各样的电子设备中。例如，在计算机系统(例如，台式机、膝上型电脑、服务器)、蜂窝电话、个人电子设备等中。集成电路可以与系统中的总线和其它部件耦合。例如，处理器可以通过一个或多个总线耦合到存储器、芯片组等。处理器、存储器和芯片组中的每一个可以潜在地使用本文公开的方法制造。
图7示出了根据本发明的实施例的一个实施方式的计算设备700。计算设备700容纳板702。板702可以包括多个部件，包括但不限于，处理器704和至少一个通信芯片706。处理器704物理且电耦合到板702。在一些实施方式中，至少一个通信芯片706也物理且电耦合到板702。在进一步的实施方式中，通信芯片706是处理器704的一部分。
取决于其应用，计算设备700可以包括其它部件，其可以或可以不物理且电耦合到板702。这些其它部件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速度计、陀螺仪、扬声器、相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字多用途盘(DVD)等等)。
通信芯片706实现了无线通信，用于向计算设备700传送数据并传送来自计算设备700的数据。术语“无线”及其派生词可以用于描述可以通过使用经过非固态介质的经调制电磁辐射来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何引线，尽管在一些实施例中它们可以不包含。通信芯片706可以实施多个无线标准或协议中的任意一个，包括但不限于，Wi-Fi(IEEE 802.11族)、WiMAX(IEEE802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及更高的任何其它无线协议。计算设备700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于近距离无线通信，例如Wi-Fi和蓝牙，第二通信芯片706可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备700的处理器704包括封装在处理器704内的集成电路管芯。在本发明的实施例的一些实施方式中，处理器的集成电路管芯包括根据本发明的实施例的实施方式构建的一个或多个结构，例如借助使用自底向上交联的电介质由图像色调反转形成的用于后端工艺(BEOL)互连件的插塞。术语“处理器”可以指代任何设备或设备的部分，该设备对来自寄存器和/或存储器的电子数据进行处理，以将该电子数据转变为可以存储在寄存器和/或存储器中的其它电子数据。
通信芯片706也包括封装在通信芯片706内的集成电路管芯。根据本发明的实施例的另一个实施方式，通信芯片的集成电路管芯包括根据本发明的实施例的实施方式构建的一个或多个结构，例如借助使用自底向上交联的电介质由图像色调反转形成的用于后端工艺(BEOL)互连件的插塞。
在进一步的实施方式中，容纳在计算设备700内的另一个部件可以包含集成电路管芯，集成电路管芯包括根据本发明的实施例的实施方式构建的一个或多个结构，例如借助使用自底向上交联的电介质由图像色调反转形成的用于后端工艺(BEOL)互连件的插塞。
计算设备700可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实施方式中，计算设备700可以是处理数据的任何其它电子设备。
图8示出了包括本发明的一个或多个实施例的内插器800。内插器800是用于将第一衬底802桥接到第二衬底804的居间衬底。第一衬底802可以是例如集成电路管芯。第二衬底804可以是例如存储器模块、计算机主板或另一集成电路管芯。通常，内插器800的目的是将连接扩展到更宽的间距或者将连接重新布线到不同的连接。例如，内插器800可以将集成电路管芯耦合到球栅阵列(BGA)806，其随后可耦合到第二衬底804。在一些实施例中，第一衬底802和第二衬底804附接到内插器800的相对侧。在其它实施例中，第一衬底802和第二衬底804附接到内插器800的同一侧。在另外的实施例中，三个或更多个衬底通过内插器800的方式互连。
内插器800可以由环氧树脂、玻璃纤维增强的环氧树脂、陶瓷材料或如聚酰亚胺的聚合物材料形成。在进一步的实施方式中，内插器可以由交替的刚性或柔性材料形成，其可以包括上述用于半导体衬底中的相同材料，例如硅、锗、以及其它III-V族和IV族材料。
内插器可以包括金属互连件808和过孔810，包括但不限于穿硅过孔(TSV)812。内插器800还可以包括嵌入器件814，包括无源器件和有源器件。这样的器件包括但不限于电容器、解耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器和静电放电(ESD)器件。也可以在内插器800上形成更复杂的器件，例如射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和MEMS器件。根据本发明的实施例，本文公开的装置或工艺可以用于制造内插器800。
因此，本发明的实施例包括用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转。
在实施例中，一种包括金属化层的半导体结构，包括衬底上方的层间电介质(ILD)层中的多个沟槽。预催化剂层在多个沟槽中的一个或多个沟槽(但不是全部沟槽)的侧壁上。电介质材料的交联部分在多个沟槽中的一个或多个沟槽中靠近预催化剂层。导电结构在沟槽中的剩余沟槽中。
在一个实施例中，所述多个沟槽暴露出半导体结构的多个下面的金属线。
在一个实施例中，预催化剂层不在半导体结构的暴露出的多个下面的金属线上。
在一个实施例中，所述多个沟槽包括栅格状图案。
在一个实施例中，电介质材料的交联部分包括通过O基团联接在一起的交联的三硅杂环己烷。
在一个实施例中，一种借助使用自底向上交联的电介质执行色调反转的方法，包括在形成在衬底上方的层间电介质(ILD)层中形成多个沟槽。该方法还包括在ILD层的暴露出的部分上，包括在多个沟槽中的一个或多个沟槽(但不是全部沟槽)的侧壁上形成预催化剂层。该方法还包括在预催化剂层上形成电介质材料。该方法还包括使电介质材料靠近预催化剂层的部分交联。该方法还包括在多个沟槽中的剩余沟槽中形成导电结构。
在一个实施例中，多个沟槽暴露出在衬底上方的金属化层中的多个下面的金属线。
在一个实施例中，预催化剂层未形成在暴露出的多个下面的金属线上。
在一个实施例中，形成多个沟槽包括使用基于间距减半或间距减为四分之一的图案化方案来形成栅格状图案。
在一个实施例中，形成预催化剂层包括通过直接吸附形成催化剂层或预催化剂层。
在一个实施例中，形成预催化剂层包括通过共价粘附形成催化剂层或预催化剂层。
在一个实施例中，形成电介质材料包括通过旋涂工艺形成电介质材料。
在实施例中，一种制造用于半导体结构的金属化层的方法，包括在形成在衬底上方的层间电介质(ILD)层中形成多个沟槽。该方法还包括在多个沟槽中形成化学放大的光致抗蚀剂。该方法还包括使用正性色调处理从多个沟槽中的一个或多个沟槽去除化学放大的光致抗蚀剂，但不是从多个沟槽中的全部沟槽去除化学放大的光致抗蚀剂。该方法还包括在ILD层的暴露出的部分上，包括在多个沟槽中的一个或多个沟槽的侧壁上但不在化学放大的光致抗蚀剂的剩余部分上，形成预催化剂层。该方法还包括在ILD层上方、在预催化剂层上、在多个沟槽中的一个或多个沟槽中以及在化学放大的光致抗蚀剂的剩余部分上方形成电介质材料。该方法还包括使电介质材料的在多个沟槽中的一个或多个沟槽中靠近预催化剂层的部分交联，但不使电介质层的在化学放大的光致抗蚀剂的剩余部分上方的部分交联。该方法还包括去除未交联的电介质层的部分。该方法还包括去除化学放大的光致抗蚀剂的剩余部分。该方法还包括在去除化学放大的光致抗蚀剂之后形成的ILD层上形成的沟槽中形成导电结构。
在一个实施例中，从多个沟槽中的一个或多个沟槽去除化学放大的光致抗蚀剂暴露出了半导体结构的多个下面的金属线。
在一个实施例中，预催化剂层未形成在半导体结构的暴露出的多个下面的金属线上。
在一个实施例中，形成多个沟槽包括使用基于间距减半分或间距减为四分之一的图案化方案形成栅格状图案。
在一个实施例中，形成预催化剂层包括通过直接吸附形成催化剂层或预催化剂层。
在一个实施例中，形成预催化剂层包括通过共价粘附形成催化剂层或预催化剂层。
在一个实施例中，形成电介质材料包括通过旋涂工艺形成电介质材料。
在一个实施例中，使电介质材料的部分交联包括热固化电介质材料的部分。
在一个实施例中，在相同的工艺操作中去除电介质层的未交联部分和化学放大的光致抗蚀剂的剩余部分。
在一个实施例中，在与用于去除电介质层的未交联部分的工艺操作不同的随后的工艺操作中去除化学放大的光致抗蚀剂的剩余部分。
在一个实施例中，所述方法还包括：在去除化学放大的光致抗蚀剂的剩余部分和电介质层的未交联部分之后，执行对电介质材料的交联部分的附加固化。
在一个实施例中，形成导电结构包括形成过量的金属填充材料并随后平坦化金属填充材料。
在一个实施例中，使电介质材料的部分交联包括形成由O基团联接在一起的交联的三硅杂环己烷。

Claims (25)

1.一种包括金属化层的半导体结构，所述金属化层包括：
多个沟槽，所述多个沟槽在衬底上方的层间电介质(ILD)层中；
预催化剂层，所述预催化剂层在所述多个沟槽中的一个或多个沟槽的侧壁上，但不是在所述多个沟槽中的全部沟槽的侧壁上；
电介质材料的交联部分，所述电介质材料的所述交联部分在所述多个沟槽中的所述一个或多个沟槽中靠近所述预催化剂层；以及
导电结构，所述导电结构在所述沟槽的剩余沟槽中。
2.根据权利要求1所述的半导体结构，其中，所述多个沟槽暴露出所述半导体结构的多个下面的金属线。
3.根据权利要求2所述的半导体结构，其中，所述预催化剂层不在所述半导体结构的所述暴露出的多个下面的金属线上。
4.根据权利要求1所述的半导体结构，其中，所述多个沟槽包括栅格状图案。
5.根据权利要求1所述的半导体结构，其中，所述电介质材料的所述交联部分包括通过O基团联接在一起的交联的三硅杂环己烷。
6.一种借助使用自底向上交联的电介质执行色调反转的方法，所述方法包括：
在形成在衬底上方的层间电介质(ILD)层中形成多个沟槽；
在所述ILD层的暴露出的部分上，包括在所述多个沟槽中的一个或多个沟槽的侧壁上但不是在所述多个沟槽中的全部沟槽的侧壁上，形成预催化剂层；
在所述预催化剂层上形成电介质材料；
使所述电介质材料靠近所述预催化剂层的部分交联；以及
在所述多个沟槽中的剩余沟槽中形成导电结构。
7.根据权利要求6所述的方法，其中，所述多个沟槽暴露出在所述衬底上方的金属化层中的多个下面的金属线。
8.根据权利要求7所述的方法，其中，所述预催化剂层未形成在所述暴露出的多个下面的金属线上。
9.根据权利要求6所述的方法，其中，形成所述多个沟槽包括使用基于间距减半或间距减为四分之一的图案化方案来形成栅格状图案。
10.根据权利要求6所述的方法，其中，形成所述预催化剂层包括通过直接吸附形成催化剂层或预催化剂层。
11.根据权利要求6所述的方法，其中，形成所述预催化剂层包括通过共价粘附形成催化剂层或预催化剂层。
12.根据权利要求6所述的方法，其中，形成所述电介质材料包括通过旋涂工艺形成所述电介质材料。
13.一种制造用于半导体结构的金属化层的方法，所述方法包括：
在形成在衬底上方的层间电介质(ILD)层中形成多个沟槽；
在所述多个沟槽中形成化学放大的光致抗蚀剂；
使用正性色调处理从所述多个沟槽中的一个或多个沟槽去除所述化学放大的光致抗蚀剂，但不是从所述多个沟槽中的全部沟槽去除所述化学放大的光致抗蚀剂；
在所述ILD层的暴露出的部分上，包括在所述多个沟槽中的一个或多个沟槽的侧壁上但不是在所述化学放大的光致抗蚀剂的剩余部分上，形成预催化剂层；
在所述ILD层上方、在所述预催化剂层上、在所述多个沟槽中的一个或多个沟槽中以及在所述化学放大的光致抗蚀剂的所述剩余部分上方形成电介质材料；
使电介质材料的在所述多个沟槽中的所述一个或多个沟槽中靠近所述预催化剂层的部分交联，但不使电介质层的在所述化学放大的光致抗蚀剂的所述剩余部分上方的部分交联；
去除所述电介质层的未交联的部分；
去除所述化学放大的光致抗蚀剂的所述剩余部分；以及
在去除所述化学放大的光致抗蚀剂之后形成的ILD层上形成的沟槽中形成导电结构。
14.根据权利要求13所述的方法，其中，从所述多个沟槽中的所述一个或多个沟槽去除所述化学放大的光致抗蚀剂暴露出所述半导体结构的多个下面的金属线。
15.根据权利要求14所述的方法，其中，所述预催化剂层未形成在所述半导体结构的所述暴露出的多个下面的金属线上。
16.根据权利要求13所述的方法，其中，形成所述多个沟槽包括使用基于间距减半分或间距减为四分之一的图案化方案来形成栅格状图案。
17.根据权利要求13所述的方法，其中，形成所述预催化剂层包括通过直接吸附形成催化剂层或预催化剂层。
18.根据权利要求13所述的方法，其中，形成所述预催化剂层包括通过共价粘附形成催化剂层或预催化剂层。
19.根据权利要求13所述的方法，其中，形成所述电介质材料包括通过旋涂工艺形成所述电介质材料。
20.根据权利要求13所述的方法，其中，使所述电介质材料的所述部分交联包括热固化所述电介质材料的所述部分。
21.根据权利要求13所述的方法，其中，在相同的工艺操作中去除所述电介质层的未交联部分和所述化学放大的光致抗蚀剂的所述剩余部分。
22.根据权利要求13所述的方法，其中，在与用于去除所述电介质层的所述未交联部分的工艺操作不同的随后的工艺操作中去除所述化学放大的光致抗蚀剂的所述剩余部分。
23.根据权利要求13所述的方法，还包括：
在去除所述化学放大的光致抗蚀剂的所述剩余部分和所述电介质层的所述未交联部分之后，执行对所述电介质材料的所述交联部分的附加固化。
24.根据权利要求13所述的方法，其中，形成所述导电结构包括形成过量的金属填充材料并随后平坦化所述金属填充材料。
25.根据权利要求13所述的方法，其中，使所述电介质材料的部分交联包括形成由O基团联接在一起的交联的三硅杂环己烷。
CN201580080204.3A 2015-06-22 2015-06-22 用于后端工艺(beol)互连件的借助使用自底向上交联的电介质的图像色调反转 Active CN108012561B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/036984 WO2016209205A1 (en) 2015-06-22 2015-06-22 Image tone-reversal with a dielectric using bottom-up cross-linking for back end of line (beol) interconnects

Publications (2)

Publication Number Publication Date
CN108012561A true CN108012561A (zh) 2018-05-08
CN108012561B CN108012561B (zh) 2022-03-04

Family

ID=57584709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580080204.3A Active CN108012561B (zh) 2015-06-22 2015-06-22 用于后端工艺(beol)互连件的借助使用自底向上交联的电介质的图像色调反转

Country Status (6)

Country Link
US (1) US10269623B2 (zh)
EP (1) EP3311404A4 (zh)
KR (1) KR102460463B1 (zh)
CN (1) CN108012561B (zh)
TW (1) TW201709464A (zh)
WO (1) WO2016209205A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896051A (zh) * 2018-09-13 2020-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN111584421A (zh) * 2019-02-15 2020-08-25 中芯国际集成电路制造(上海)有限公司 一种互连结构及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770291B2 (en) * 2015-12-21 2020-09-08 Intel Corporation Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
CN109075121B (zh) * 2016-05-27 2023-10-13 太浩研究有限公司 用于半导体结构的后端线金属化层及其制造方法
US10879120B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Self aligned via and method for fabricating the same
US10892223B2 (en) 2016-12-23 2021-01-12 Intel Corporation Advanced lithography and self-assembled devices
WO2019022715A1 (en) * 2017-07-25 2019-01-31 Intel Corporation IMPROVED DIELECTRIC MATERIALS FOR SEMICONDUCTOR DEVICES
US11437284B2 (en) 2018-08-31 2022-09-06 Applied Materials, Inc. Contact over active gate structure
US10930555B2 (en) 2018-09-05 2021-02-23 Applied Materials, Inc. Contact over active gate structure
US10930556B2 (en) 2018-09-05 2021-02-23 Applied Materials, Inc. Contact over active gate structure
US11437273B2 (en) 2019-03-01 2022-09-06 Micromaterials Llc Self-aligned contact and contact over active gate structures
KR102693845B1 (ko) * 2019-04-16 2024-08-08 어플라이드 머티어리얼스, 인코포레이티드 트렌치들에서의 박막 증착 방법
US20210202275A1 (en) * 2019-12-27 2021-07-01 Intel Corporation Tools and methods for subtractive metal patterning
US11094590B1 (en) * 2020-03-09 2021-08-17 International Business Machines Corporation Structurally stable self-aligned subtractive vias

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421744A (zh) * 2001-11-27 2003-06-04 富士通株式会社 抗蚀图增厚材料、抗蚀图及其形成工艺以及半导体器件及其制造工艺
US20050079705A1 (en) * 2002-03-22 2005-04-14 Koichi Takeuchi Process for producing semiconductor device and semiconductor device
JP2009269994A (ja) * 2008-05-07 2009-11-19 Taiyo Ink Mfg Ltd プリント配線板の穴埋め用熱硬化性樹脂組成物及びそれを用いたプリント配線板
CN102760696A (zh) * 2012-07-27 2012-10-31 上海华力微电子有限公司 通孔优先铜互连制作方法
US20130032945A1 (en) * 2011-08-03 2013-02-07 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
EP2579304A1 (en) * 2010-05-28 2013-04-10 JSR Corporation Insulation pattern forming method and insulation pattern forming material for damascene process
CN103492465A (zh) * 2011-04-29 2014-01-01 国际商业机器公司 来自可热固化嵌段共聚物的纳米结构有机硅酸盐
CN104217991A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
US20150093702A1 (en) * 2013-09-27 2015-04-02 Paul A. Nyhus Exposure activated chemically amplified directed self-assembly (dsa) for back end of line (beol) pattern cutting and plugging
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
CN107004635A (zh) * 2014-12-24 2017-08-01 英特尔公司 使用光敏材料对预定义结构进行界面化学控制和图案化的材料和沉积方案

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041748B2 (en) 2003-01-08 2006-05-09 International Business Machines Corporation Patternable low dielectric constant materials and their use in ULSI interconnection
JP5672906B2 (ja) * 2010-09-28 2015-02-18 ソニー株式会社 レジスト組成物及び半導体装置の製造方法
US8945677B2 (en) * 2011-01-25 2015-02-03 Aspen Aerogels, Inc. Electronic device manufacture using low-k dielectric materials
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
KR102017205B1 (ko) * 2012-12-07 2019-09-03 삼성디스플레이 주식회사 나노 구조체의 제조 방법 및 이를 이용한 패턴 형성 방법
JP5802233B2 (ja) 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法
US9291909B2 (en) * 2013-05-17 2016-03-22 Az Electronic Materials (Luxembourg) S.A.R.L. Composition comprising a polymeric thermal acid generator and processes thereof
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
TWI686838B (zh) 2014-12-26 2020-03-01 美商艾克塞利斯科技公司 改善混合式掃描離子束植入機之生產力的系統及方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421744A (zh) * 2001-11-27 2003-06-04 富士通株式会社 抗蚀图增厚材料、抗蚀图及其形成工艺以及半导体器件及其制造工艺
US20050079705A1 (en) * 2002-03-22 2005-04-14 Koichi Takeuchi Process for producing semiconductor device and semiconductor device
JP2009269994A (ja) * 2008-05-07 2009-11-19 Taiyo Ink Mfg Ltd プリント配線板の穴埋め用熱硬化性樹脂組成物及びそれを用いたプリント配線板
EP2579304A1 (en) * 2010-05-28 2013-04-10 JSR Corporation Insulation pattern forming method and insulation pattern forming material for damascene process
CN103492465A (zh) * 2011-04-29 2014-01-01 国际商业机器公司 来自可热固化嵌段共聚物的纳米结构有机硅酸盐
US20130032945A1 (en) * 2011-08-03 2013-02-07 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
CN102760696A (zh) * 2012-07-27 2012-10-31 上海华力微电子有限公司 通孔优先铜互连制作方法
CN104217991A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
US20150093702A1 (en) * 2013-09-27 2015-04-02 Paul A. Nyhus Exposure activated chemically amplified directed self-assembly (dsa) for back end of line (beol) pattern cutting and plugging
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
CN107004635A (zh) * 2014-12-24 2017-08-01 英特尔公司 使用光敏材料对预定义结构进行界面化学控制和图案化的材料和沉积方案

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
马云龙: "用加光敏固化剂的方法制备电致发光屏及绝缘层 ", 《发光快报》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110896051A (zh) * 2018-09-13 2020-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN110896051B (zh) * 2018-09-13 2022-06-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
CN111584421A (zh) * 2019-02-15 2020-08-25 中芯国际集成电路制造(上海)有限公司 一种互连结构及其形成方法
CN111584421B (zh) * 2019-02-15 2023-08-25 中芯国际集成电路制造(上海)有限公司 一种互连结构及其形成方法

Also Published As

Publication number Publication date
EP3311404A4 (en) 2019-02-20
WO2016209205A1 (en) 2016-12-29
CN108012561B (zh) 2022-03-04
KR102460463B1 (ko) 2022-10-31
US20180122690A1 (en) 2018-05-03
EP3311404A1 (en) 2018-04-25
US10269623B2 (en) 2019-04-23
TW201709464A (zh) 2017-03-01
KR20180019079A (ko) 2018-02-23

Similar Documents

Publication Publication Date Title
CN108012561A (zh) 用于后端工艺（beol）互连件的借助使用自底向上交联的电介质的图像色调反转
CN104051257B (zh) 用于集成电路设计的间隔蚀刻工艺
CN105745745B (zh) 用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化
CN105745746B (zh) 用于制造后段（beol）互连中改进的重叠的对角线硬掩模
US20220102207A1 (en) Bottom-up fill dielectric materials for semiconductor structure fabrication and their methods of fabrication
TWI705482B (zh) 用於後段製程（ｂｅｏｌ）互連的預形成通孔和插塞的自對準等向蝕刻
US10636700B2 (en) Metal via processing schemes with via critical dimension (CD) control for back end of line (BEOL) interconnects and the resulting structures
CN105900227B (zh) 用于形成具有紧密间距的互连结构的互连层的方法
CN107017154A (zh) 使用多重光刻多重蚀刻的通孔图案化
US10522402B2 (en) Grid self-aligned metal via processing schemes for back end of line (BEOL) interconnects and structures resulting therefrom
CN108040499B (zh) 防止通孔着落短接的倒置选择性电介质交联
CN106469675A (zh) 用于互连的结构和方法
TWI751188B (zh) 具有選擇性嫁接的光桶地板顏色
CN102738076B (zh) 通孔优先铜互连制作方法
JP7151976B2 (ja) 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造
US10529660B2 (en) Pore-filled dielectric materials for semiconductor structure fabrication and their methods of fabrication
CN105632886B (zh) 半导体结构的形成方法
CN109952637A (zh) 用于后段工艺(beol)互连制造的表面对准光刻图案化方式
CN116344499A (zh) 具有不同过孔和金属选择性沉积的交错的且垂直间隔开的集成电路线金属化
JP2007149953A (ja) 半導体製造方法
JP2009130291A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant