CN110896051A - 一种半导体器件的制造方法和半导体器件 - Google Patents

一种半导体器件的制造方法和半导体器件 Download PDF

Info

Publication number
CN110896051A
CN110896051A CN201811069015.8A CN201811069015A CN110896051A CN 110896051 A CN110896051 A CN 110896051A CN 201811069015 A CN201811069015 A CN 201811069015A CN 110896051 A CN110896051 A CN 110896051A
Authority
CN
China
Prior art keywords
layer
mask
material layer
mask material
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811069015.8A
Other languages
English (en)
Other versions
CN110896051B (zh
Inventor
袁可方
罗杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811069015.8A priority Critical patent/CN110896051B/zh
Publication of CN110896051A publication Critical patent/CN110896051A/zh
Application granted granted Critical
Publication of CN110896051B publication Critical patent/CN110896051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法和半导体器件。所述方法包括：提供半导体衬底，在所述半导体衬底上形成第一掩膜材料层；图形化所述第一掩膜材料层，以形成第一掩膜层，所述第一掩膜层露出所述半导体衬底上拟形成第一金属层的区域，所述拟形成第一金属层的区域包括第一部分，位于所述第一部分的所述第一掩膜层设置为间断结构；以所述第一掩膜层为掩膜刻蚀所述半导体衬底。根据本发明的半导体器件的制造方法和半导体器件，对形成第一金属层的掩膜进行图形化控制，形成间断的掩膜，从而切断第一金属层，切断的第一金属层分别与接触金属插塞接触，从而将接触插塞分别逐一接出至外电路，实现了在现有光刻和刻蚀工艺下将接触金属插塞有效接出。

Description

一种半导体器件的制造方法和半导体器件
技术领域
本发明涉及半导体制造领域，具体而言涉及一种半导体器件的制造方法和半导体器件。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度以及性能的要求越来越高。为了满足不断增加的集成度要求，半导体器件的尺寸逐渐减小，目前半导体器件的关键尺寸发展到7nm节点甚至是以下。随着半导体器件尺寸的减小，对半导体器件的互连结构的要求也越来越高。
在典型的互连结构中，通常采用将晶体管的源漏极通过与晶体管源漏极接触的接触金属插塞以及与接触金属插塞连接的由多层金属层构成的互连结构连接到外电路。由于，半导体器件的尺寸减小，接触金属插塞之间的间距逐渐减小，对于位于接触金属插塞上方与之接触的第一金属层的尺寸也提出了新的要求。
在一个典型的14nm节点及以下的半导体器件中，如SRAM器件中，由于接触金属插塞之间的间距为44nm，而现有技术中互连结构中的第一金属层具有48nm金属间距(pitch)，并且第一金属层往往采用连续的线状结构；其无法实现将晶体管中的接触金属插塞有效接出至外电路。
因此，有必要提出一种新的半导体器件和半导体器件的制造方法，用以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成第一掩膜材料层；
图形化所述第一掩膜材料层，以形成第一掩膜层，所述第一掩膜层露出所述半导体衬底上拟形成第一金属层的区域，所述拟形成第一金属层的区域包括第一部分，位于所述第一部分的所述第一掩膜层设置为间断结构；
以所述第一掩膜层为掩膜刻蚀所述半导体衬底。
示例性地，所述图形化所述第一掩膜材料层的步骤包括：
在所述第一掩膜材料层上形成掩膜阻挡层，所述掩膜阻挡层覆盖所述第一掩膜材料层中拟形成位于所述第一部分上的所述第一掩膜层的区域；
形成覆盖所述第一掩膜材料层的第二掩膜层，所述第二掩膜层露出所述拟形成第一金属层的区域上的所述第一掩膜材料层和所述掩模阻挡层；
以所述第二掩膜层为掩膜刻蚀所述第一掩膜材料层以形成所述第一掩膜层，其中，位于所述第一部分的所述第一掩膜层由于其上部分覆盖的所述掩膜阻挡层而形成间断结构。
示例性地，所述掩膜阻挡层相对所述第二掩膜层的选择比高于所述第一掩膜层相对所述第二掩膜层的选择比。
示例性地，所述拟形成第一金属层的区域还包括第二部分，位于所述第二部分上的所述第一掩膜层设置为连续线状结构。
示例性地，所述形成覆盖所述第一掩膜材料层的第二掩膜层的步骤包括：
执行沉积工艺，形成覆盖所述第一掩膜材料层和所述掩膜阻挡层的第二掩膜材料层；
对所述第二掩膜材料层执行第一图形化工艺，以露出所述第二部分上的所述第一掩膜材料层；
对所述第二掩膜材料层执行第二图形化工艺，以露出所述第一部分上的所述第一掩膜材料层和所述掩膜阻挡层。
示例性地，在对所述第二掩膜材料层执行第二图形化工艺之前，还包括去除位于所述第二部分中的所述第一刻蚀掩膜材料层上方的所述掩膜阻挡层的步骤。
示例性地，所述去除位于所述第二部分中的所述第一刻蚀掩膜材料层上方的所述掩膜阻挡层的步骤包括湿法刻蚀。
示例性地，所述第二图形化工艺的步骤包括：
形成覆盖所述第二掩膜材料层的覆盖层，所述覆盖层填充在所述第一图形化工艺中形成的位于所述第二掩膜材料层中的所述露出所述第二部分中的所述第一掩膜材料层的区域；
对所述覆盖层执行图形化工艺，以形成露出所述第一部分上的所述第二掩膜材料层的图案化的覆盖层；
以所述图案化的覆盖层为掩膜刻蚀所述第二掩膜材料层，以露出位于所述第一部分上的所述第一掩膜材料层和所述掩膜阻挡层；
去除所述图案化的覆盖层。
示例性地，所述掩膜阻挡层的材料包括AlN材料。
本发明还提供了一种半导体器件，采用上面任意一项所述的方法制造。
根据本发明的半导体器件的制造方法，在形成与接触金属插塞连接的第一金属层之前，对形成第一金属层的掩膜进行图形化控制，形成具有间断结构的掩膜，从而对后续形成的第一金属层进行切断，切断的第一金属层分别与接触金属插塞接触，从而将接触插塞分别逐一接出至外电路，实现了在现有光刻和刻蚀工艺下将接触金属插塞有效接出，根据本发明的半导体器件的制造方法，工艺效果稳定，并且减少了工艺成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为一种半导体器件的膜层结构示意图；
图2为根据本发明的一个实施例的一种半导体器件的制造方法的示意性流程图；
图3A-图3P为根据本发明的一个实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述的半导体器件的制造方法和半导体器件。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
在典型的互连结构中，通常采用将晶体管的源漏极通过与晶体管源漏极接触的接触金属插塞以及与接触金属插塞连接的由多层金属层构成的互连结构连接到外电路。由于，半导体器件的尺寸减小，接触金属插塞之间的间距逐渐减小，对于位于接触孔上方与之接触的第一金属层的尺寸也提出了新的要求。
在一个典型的14nm节点及以下的半导体器件中，如SRAM器件中，由于接触金属插塞之间的间距为44nm，而现有技术中互连结构中的第一金属层具有48nm金属间距(pitch)，并且第一金属层往往采用连续的线状结构；其无法实现将晶体管中的接触金属插塞有效接出。如图1所示，一种典型的半导体器件中膜层结构的平面结构示意图。半导体器件包括从下到上依次设置的半导体衬底100、形成在半导体衬底上与半导体衬底100上的器件层相连的接触金属插塞101，以及将接触金属插塞101连接到外电路的第一金属层102。从图1中可以看出，由于第一金属层102为线状，无法将接触金属插塞101中形成的金属插塞逐一分别接出。
实施例一
为了解决现有技术中的技术问题，本发明提供了一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成第一掩膜材料层；
图形化所述第一掩膜材料层，以形成第一掩膜层，所述第一掩膜层露出所述半导体衬底上拟形成第一金属层的区域，所述拟形成第一金属层的区域包括第一部分，位于所述第一部分的所述第一掩膜层设置为间断结构；
以所述第一掩膜层为掩膜刻蚀所述半导体衬底。
下面参看图2和图3A-图3P对本发明所提出的一种半导体器件的制造方法进行示例性说明，其中，图2为根据本发明的一个实施例的一种半导体器件的制造方法的示意性流程图；图3A-图3P为根据本发明的一个实施例的一种半导体器件的制造方法中形成的半导体器件的结构示意图。
参看图2和图3A，执行步骤S1：提供半导体衬底300，在所述半导体衬底300上覆盖第一掩膜材料层301。
半导体衬底300，具体地，可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，如绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。示例性地，所述半导体衬底100上形成有源器件层。所述有源器件层，示例性地，包含栅极结构、源漏区、与源漏区接触的金属插塞等结构的晶体管。在本实施例中，所述半导体衬底300上形成有层间介电层303，所述层间介电层303中将形成与位于半导体衬底300中的有源器件层接触连接的第一金属层。示例性地，所述层间介电层303包括从下到上依次设置的Al2O3层、TEOS层、超低K介电层、OMCT层以及碳掺杂氧化硅(SiOC)等。需要理解的是，所述层间介电层的设置仅仅是示例性地，本领域技术人员还可以设置其他类型的单层或多层材料作为层间介电层。
示例性地，所述第一掩膜材料层包括TiN等具有高选择比的材料。示例性地，所述第一掩膜材料层的厚度为
Figure BDA0001799038750000051
在本实施例中，所示第一掩膜层为TiN，所述第一掩膜材料层的厚度为
Figure BDA0001799038750000061
形成所述第一掩膜材料层301的方法包括低压物理气相沉积(PVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它本领域技术人员所熟知的方法。
接着，参看图2和图3M、图3N、图3O，执行步骤S2：图形化所述第一掩膜材料层301，以形成第一掩膜层3011。图3O示出了图形化第一掩膜材料层之后的平面结构示意；图3M和图3N分别为沿着图3O中所示出的X方向和Y方向观测的截面结构示意图。所述第一掩膜层3011覆盖所述半导体衬底上拟形成第一金属层的区域，所述拟形成第一金属层的区域包括第一部分31，位于所述第一部分31的所述第一掩膜层3011设置为间断结构。由于位于拟形成第一金属层的区域的第一部分31上的第一掩膜层3011设置为间断结构，从而后续形成第一金属层时，在第一部分中的第一金属层因为其上的第一掩膜层3011位间断结构而形成间断设置的第一金属层。这种间断设置的第一金属层相较于现有技术中的第一金属层形成有效的切断形式，在这种切断形式下，每一个切断的第一金属层与位于其底部的接触孔中的接触插塞分别接触，从而将接触插塞分别逐一接出至外电路。
继续参看图3O，在一个示例中，所述拟形成第一金属层的区域还包括第二部分32，位于所述第二部分32上的第一掩膜层3011为连续结构，即所述第二部分上的第一掩膜层3011设置为未被掩膜阻挡层302所覆盖，其具有完整的线状结构，从而使后续在第二部分中形成的金属层为具有完整线状结构的金属层。由于在实际互连结构的设置过程中，并非所有的第一金属层均需设置为切断形式而与底部的接触金属插塞进行连接，因此，在设置第一金属层的过程中，往往包括需要切断而与接触金属插塞进行连接的第一部分和不需要切断而连接至外电路的第二部分。
示例性地，所述图形化所述第一掩膜材料层的步骤包括：
在所述第一掩膜材料层上形成掩膜阻挡层，所述掩膜阻挡层覆盖所述第一掩膜材料层中拟形成位于所述第一部分上的所述第一掩膜层的区域；
形成覆盖所述第一掩膜材料层的第二掩膜层，所述第二掩膜层露出所述拟形成第一金属层的区域上的第一掩膜材料层和所述掩膜阻挡层；
以所述第二掩膜层为掩膜刻蚀所述第一掩膜材料层以形成所述第一掩膜层，其中，位于所述第一部分的所述第一掩膜材料层由于其上部分覆盖的所述掩膜阻挡层而间断。
下面参看图3A-图3O对根据本发明的一种半导体器件的制造方法中形成第一掩膜层的方法进行示例性说明。
首先，参看图3A，在所述第一掩膜材料层301上形成掩膜阻挡层302。图3B和图3C分别示出了图3A中沿X方向和沿Y方向的截面图。
示例性地，在所述第一掩膜材料层301上形成掩膜阻挡层302：首先，执行沉积工艺，以在所述第一掩膜材料层上形成覆盖所述第一掩膜材料层的掩膜阻挡材料层；接着，图形化所述掩膜阻挡材料层，以形成所述掩膜阻挡层。在本发明中，通过设置掩膜阻挡层，使得在对第一掩膜材料层进行图形化的过程中，使形成第一金属层的第一掩膜层被切断，从而形成被切断的第一金属层，从而在不改变现有光刻工艺的情况下，实现通过现有金属互连结构将金属插塞有效接出至外电路。
示例性地，所述掩膜阻挡层的材料设置为AlN材料。设置AlN材料为掩膜阻挡层材料，对于第一掩膜材料层为硬掩膜(如TiN)具有较高的选择比，同时，在图形化过程中可以保证线条精度。示例性地，所述AlN材料的厚度设置为
Figure BDA0001799038750000071
需要理解的是，将掩膜阻挡层的材料设置为AlN材料仅仅是示例性地，本领域技术人员还可以设置其他对硬掩膜层第一掩膜材料层具有较高选择比的材料。
接着，参看图3K形成覆盖所述第一掩膜材料层301和所述掩膜阻挡层302的第二掩膜层304，所述第二掩膜层304露出所述拟形成第一金属层的区域上的第一掩膜层3011和所述阻挡层302。
示例性地，形成覆盖所述第一掩膜材料层和所述掩膜阻挡层的第二掩膜层的步骤包括：执行沉积工艺，形成覆盖所述第一掩膜材料层和所述掩膜阻挡层的第二掩膜材料层；对所述第二掩膜材料层执行第一图形化工艺，以露出所述第二部分上的第一掩膜材料层；对所述第二掩膜材料层执行第二图形化工艺，以露出所述第一部分上的第一掩膜材料层和所述掩膜阻挡层。
下面，参看图3D-图3K对根据本发明的一种半导体器件的制造方法中形成所述第二掩膜层304的过程进行描述。
首先，参看3D所示，形成覆盖所述第一掩膜材料层301和所述掩膜阻挡层302的第二掩膜材料层3041，示例性地，所述第二掩膜材料层3041为碳掺杂SiO2(SiOC)层，所述SiOC层的厚度为
Figure BDA0001799038750000081
在一个示例中，所述SiOC层的厚度为
Figure BDA0001799038750000082
形成所述第二掩膜材料层3041的方法包括化学气相沉积，在此并不限定。
接着，参看图3E，对所述第二掩膜材料层3041执行第一图形化工艺，以露出所述第二部分32上第一掩膜材料层301。参看图3F，其示出了图3E的半导体器件的平面示意图。其中，图3E为根据图3F中X方向观测的截面结构示意图。
示例性地，所述第一图形化工艺包括：首先在所述第二掩膜材料层上形成图形化的光刻胶层，所述图形化的光刻胶层露出所述拟形成第一部分的区域；以所述图形化的光刻胶层为掩膜刻蚀所述第二掩膜材料层。其中，形成所述图形化的光刻胶层的光刻版可以采用与现有技术中互连结构形成工艺光刻版相一致的光刻版。
示例性地，在对所述第二掩膜材料层执行第二图形化工艺之前，还包括去除位于所述第二部分中的所述第一刻蚀掩膜材料层上方的所述掩膜阻挡层的步骤。由于在实际工艺中，形成的掩膜阻挡层的尺寸往往超出间断结构中的间隔的尺寸，如图3E和图3F所示，形成的掩膜阻挡层302超出间断结构中尺寸而进入覆盖位于第二部分32上的第一掩膜材料层301上，为避免掩膜阻挡层302在第二部分32中形成残留，往往对第二掩膜材料层进行图形化工艺的过程中，先形成露出第二部分32上的第一掩膜材料层301的图形，并对第二部分32上的第一掩膜材料层301上残留的掩膜阻挡材料层进行去除。同时，本步骤的设置，也使得在现有接触金属插塞间距设置极小，而在现有图形化掩膜阻挡层工艺无法达到其精度的情况下，实现通过掩膜阻挡层的设置对第一掩膜层的切断成为可能；即，通过首先将不需要切换的区域(第二部分32)的第二掩膜材料层进行图形化，将不需要切断的区域上的掩膜阻挡层进行去除，再将需要切断的区域(第一部分31)的第二掩膜材料层进行图形化，其上保留有进行切断的掩膜阻挡层，从而实现在需要切断的区域上的掩膜阻挡层的设置。
示例性地，所述去除位于所述第二部分中的所述第一刻蚀掩膜材料层上方的所述掩膜阻挡层的步骤采用湿法刻蚀工艺，由于在第一图形化工艺中往往采用干法刻蚀进行图形化工艺，其造成掩膜阻挡层材料的损伤，为此第一图形化工艺之后采用湿法刻蚀工艺保证掩膜阻挡层完全去除。在一个示例中，由于在第一图形化工艺中，执行干法刻蚀对以AlN作为的掩膜阻挡层产生
Figure BDA0001799038750000091
的损伤，因而将掩膜阻挡层的AlN材料的厚度设置为
Figure BDA0001799038750000092
以使得后续湿法刻蚀工艺能够完全去除位于第二部分中的AlN材料。如图3G和3H所示，去除位于第二部分32上的掩膜阻挡材料层之后，露出第二部分32上的第一掩膜材料层301。其中，图3G为图3H中沿着X方向观测的截面结构示意图。
接着，参看图3K和图3L，对所述第二掩膜材料层3041执行第二图形化工艺，以露出所述第一部分31上的第一掩膜材料层301和掩膜阻挡层302。其中图3K示出了沿着图3L中X方向所观测的半导体器件的截面结构示意图。下面参看图3I和图3J，对根据本发明的一个实施例的执行第二图形化工艺的步骤进行描述。
示例性地，所述第二图形化工艺包括：首先，如图3I所示，形成覆盖所述第二掩膜材料层的覆盖层305，所述覆盖层305填充所述第一图形化工艺中位于所述第二掩膜材料层3041中的露出所述第二部分的第一掩膜材料层的区域；接着，对所述覆盖层305执行图形化工艺，以形成露出所述第一部分上的第二掩膜材料层的图案化的覆盖层305；接着，如图3J所示，以所述图案化的覆盖层305为掩膜刻蚀所述第二掩膜材料层3041，以露出所述第一部分31上的第一掩膜材料层301和掩膜阻挡层302；最后，去除所述图案化的覆盖层305，形成如图3K所示的第二掩膜层304。
示例性地，所述覆盖层305的材料可以是有机分布层(OLD)或有机硅烷聚合物等一种或多种的叠层。其可以采用涂布、化学气相沉积的方法形成。对覆盖层305执行图形化工艺的过程可以现有互连结构形成工艺的光刻版。
需要理解的是，本实施例中采用对第二掩膜材料层依次执行第一图形化工艺和第二图形化工艺对第二掩膜材料层进行图形化的过程仅仅是示例性地，本领域技术人员可以根据需要选择其他任何可行的方式进行。
参看图3M、图3N和图3O，在形成第二掩膜层304之后，以所述第二掩膜层304为掩膜刻蚀所述第一掩膜材料层301以形成所述第一掩膜层3011，其中，位于所述第一部分的所述第一掩膜层301由于其上部分覆盖的所述掩膜阻挡层302而间断。其中，图3M和图3N分别为沿着图3O中X方向和Y方向进行观测的截面结构示意图。
示例性地，所述掩膜阻挡层相对所述第二掩膜层的选择比高于所述第一掩膜层相对所述第二掩膜层的选择比。从而在以所述第二掩膜层为掩膜刻蚀所述第一掩膜材料层形成所述第一掩膜层之后，位于第一部分中的所述第一掩膜层之上还具有掩膜阻挡层，其具有保护位于第一部分中的第一掩膜层的效果，避免在刻蚀过程中对位于第一部分中的第一掩膜层产生损伤。
至此，已完成了根据本发明的一种半导体器件的制造方法的全部示例性介绍。在根据本发明的一个实施例中，在完成第一掩膜层3011的制作后，以第一掩膜层为掩膜刻蚀半导体衬底的步骤，参看图2和图3P，执行步骤S3：以第一掩膜层3011位掩膜对半导体衬底300上的层间介电层303进行刻蚀，以露出拟填充第一金属层的沟槽，包括第一部分31和第二部分32。在根据本发明的一个实施例中，在完成对层间介电层303的刻蚀后，还包括进一步填充金属材料形成第一金属层的过程。由于根据本发明的第一掩膜层在拟形成第一金属层的区域的第一部分上设置为间断结构，其后续刻蚀半导体衬底的层间介质层形成拟填充金属材料形成第一金属层的区域的第一部分也具有间断结构，相应的填充金属材料后形成的第一金属层的第一部分也具有间断结构，从而将线性第一金属层间断设置，实现了将位于第一金属层下方距离较近的接触金属插塞中的金属插塞分别连接到外电路。同时，根据本发明的方法，通过在掩膜上设置掩膜阻挡层的方法对掩膜进行切断，不需要对掩膜形成的光刻工艺进行进一步的要求，在现有互连结构的工艺中形成互连结构的第一金属层的光刻工艺下即能实现。
实施例二
本发明还提供了一种半导体器件，其采用如实施例一所示的半导体器件的制造方法制备。如实施例一的半导体器件的制造方法所述，将第一掩膜层在拟形成第一金属层的区域的第一部分上设置为间断结构，其形成的半导体器件中的第一金属层的第一部分也具有间断结构，通过将线性第一金属层间断设置，从而实现了将位于第一金属层下方距离较近的接触金属插塞中的金属插塞分别逐一连接到外电路。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成第一掩膜材料层；
图形化所述第一掩膜材料层，以形成第一掩膜层，所述第一掩膜层露出所述半导体衬底上拟形成第一金属层的区域，所述拟形成第一金属层的区域包括第一部分，位于所述第一部分的所述第一掩膜层设置为间断结构；
以所述第一掩膜层为掩膜刻蚀所述半导体衬底。
2.如权利要求1所述的方法，其特征在于，所述图形化所述第一掩膜材料层的步骤包括：
在所述第一掩膜材料层上形成掩膜阻挡层，所述掩膜阻挡层覆盖所述第一掩膜材料层中拟形成位于所述第一部分上的所述第一掩膜层的区域；
形成覆盖所述第一掩膜材料层的第二掩膜层，所述第二掩膜层露出所述拟形成第一金属层的区域上的所述第一掩膜材料层和所述掩模阻挡层；
以所述第二掩膜层为掩膜刻蚀所述第一掩膜材料层以形成所述第一掩膜层，其中，位于所述第一部分的所述第一掩膜层由于其上部分覆盖的所述掩膜阻挡层而形成间断结构。
3.如权利要求2所述的方法，其特征在于，所述掩膜阻挡层相对所述第二掩膜层的选择比高于所述第一掩膜层相对所述第二掩膜层的选择比。
4.如权利要求2所述的方法，其特征在于，所述拟形成第一金属层的区域还包括第二部分，位于所述第二部分上的所述第一掩膜层设置为连续线状结构。
5.如权利要求4所述的方法，其特征在于，所述形成覆盖所述第一掩膜材料层的第二掩膜层的步骤包括：
执行沉积工艺，形成覆盖所述第一掩膜材料层和所述掩膜阻挡层的第二掩膜材料层；
对所述第二掩膜材料层执行第一图形化工艺，以露出所述第二部分上的所述第一掩膜材料层；
对所述第二掩膜材料层执行第二图形化工艺，以露出所述第一部分上的所述第一掩膜材料层和所述掩膜阻挡层。
6.如权利要求5所述的方法，其特征在于，在对所述第二掩膜材料层执行第二图形化工艺之前，还包括去除位于所述第二部分中的所述第一刻蚀掩膜材料层上方的所述掩膜阻挡层的步骤。
7.如权利要求6所述的方法，其特征在于，所述去除位于所述第二部分中的所述第一刻蚀掩膜材料层上方的所述掩膜阻挡层的步骤包括湿法刻蚀。
8.如权利要求5所述的方法，其特征在于，所述第二图形化工艺的步骤包括：
形成覆盖所述第二掩膜材料层的覆盖层，所述覆盖层填充在所述第一图形化工艺中形成的位于所述第二掩膜材料层中的所述露出所述第二部分中的所述第一掩膜材料层的区域；
对所述覆盖层执行图形化工艺，以形成露出所述第一部分上的所述第二掩膜材料层的图案化的覆盖层；
以所述图案化的覆盖层为掩膜刻蚀所述第二掩膜材料层，以露出位于所述第一部分上的所述第一掩膜材料层和所述掩膜阻挡层；
去除所述图案化的覆盖层。
9.如权利要求2所述的方法，其特征在于，所述掩膜阻挡层的材料包括AlN材料。
10.一种半导体器件，其特征在于，采用如权利要求1-9任意一项所述的方法制造。
CN201811069015.8A 2018-09-13 2018-09-13 一种半导体器件的制造方法和半导体器件 Active CN110896051B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811069015.8A CN110896051B (zh) 2018-09-13 2018-09-13 一种半导体器件的制造方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811069015.8A CN110896051B (zh) 2018-09-13 2018-09-13 一种半导体器件的制造方法和半导体器件

Publications (2)

Publication Number Publication Date
CN110896051A true CN110896051A (zh) 2020-03-20
CN110896051B CN110896051B (zh) 2022-06-21

Family

ID=69785424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811069015.8A Active CN110896051B (zh) 2018-09-13 2018-09-13 一种半导体器件的制造方法和半导体器件

Country Status (1)

Country Link
CN (1) CN110896051B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318058A (zh) * 2009-02-19 2012-01-11 美光科技公司 交叉点存储器结构及形成存储器阵列的方法
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9437481B2 (en) * 2014-12-05 2016-09-06 Globalfoundries Inc. Self-aligned double patterning process for two dimensional patterns
US20170092861A1 (en) * 2015-03-13 2017-03-30 Boe Technology Group Co., Ltd. A metal mask plate and an organic electroluminescent display device manufactured using the same
CN106952865A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107039246A (zh) * 2015-11-02 2017-08-11 三星电子株式会社 半导体器件及其制造方法
CN107464744A (zh) * 2016-06-02 2017-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN108012561A (zh) * 2015-06-22 2018-05-08 英特尔公司 用于后端工艺（beol）互连件的借助使用自底向上交联的电介质的图像色调反转
CN108122738A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体方法和器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318058A (zh) * 2009-02-19 2012-01-11 美光科技公司 交叉点存储器结构及形成存储器阵列的方法
CN104347371A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9437481B2 (en) * 2014-12-05 2016-09-06 Globalfoundries Inc. Self-aligned double patterning process for two dimensional patterns
US20170092861A1 (en) * 2015-03-13 2017-03-30 Boe Technology Group Co., Ltd. A metal mask plate and an organic electroluminescent display device manufactured using the same
CN108012561A (zh) * 2015-06-22 2018-05-08 英特尔公司 用于后端工艺（beol）互连件的借助使用自底向上交联的电介质的图像色调反转
CN107039246A (zh) * 2015-11-02 2017-08-11 三星电子株式会社 半导体器件及其制造方法
CN106952865A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107464744A (zh) * 2016-06-02 2017-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN108122738A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体方法和器件

Also Published As

Publication number Publication date
CN110896051B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US9196609B2 (en) Semiconductor device
US10050129B2 (en) Method of forming fine patterns
CN110323181B (zh) 一种半导体器件的制造方法
KR20110001189A (ko) 반도체 소자의 형성 방법
US6221714B1 (en) Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole
CN114446769A (zh) 半导体器件的制备方法
KR100924611B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN110896051B (zh) 一种半导体器件的制造方法和半导体器件
JP2005354046A (ja) 半導体装置の製造方法
US7429527B2 (en) Method of manufacturing self-aligned contact openings
KR100834440B1 (ko) 반도체 소자의 형성방법
KR20040048039A (ko) 반도체 소자의 제조 방법
CN117545275B (zh) 半导体结构的制作方法
KR0140733B1 (ko) 반도체소자의 미세콘택 형성방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR960011864B1 (ko) 반도체 소자의 도전배선 제조방법
US20130102123A1 (en) Method for fabricating single-sided buried strap in a semiconductor device
KR100923763B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
CN117545275A (zh) 半导体结构的制作方法
KR100356482B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100504948B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20100076752A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant