CN101740626A - Ldmos晶体管及其制造方法 - Google Patents
Ldmos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101740626A CN101740626A CN200910224012A CN200910224012A CN101740626A CN 101740626 A CN101740626 A CN 101740626A CN 200910224012 A CN200910224012 A CN 200910224012A CN 200910224012 A CN200910224012 A CN 200910224012A CN 101740626 A CN101740626 A CN 101740626A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- contact
- dielectric
- metal line
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 5
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 5
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical group [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 100
- 238000002955 isolation Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明披露了一种LDMOS晶体管及其制造方法。横向双扩散金属氧化物半导体(LDMOS)晶体管包括：第一介电层，形成在衬底的上表面的正面区域上；多个第二介电层，多层层叠在第一介电层的上表面的正面区域上；多个接触插塞，在有源区中以预定的距离彼此隔开，并穿过第一和第二介电层；以及桥接金属线，形成在第二介电层中，在水平方向上内部连接隔开的接触插塞。形成桥接金属线以与接触插塞交叉的形式来内部连接接触插塞。结果，在与传统的晶体管相同的尺寸中可以流过更多的电流。
Description
本申请要求于2008年11月17日提交的韩国专利申请第10-2008-0113894号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件及其制造方法。更具体地，本发明涉及一种横向双扩散金属氧化物半导体(LDMOS)器件及其制造方法。
背景技术
以下将参照相应附图来描述传统的横向双扩散金属氧化物半导体(LDMOS)晶体管。
图1是示出了传统的LDMOS晶体管的平面图。
参照图1，形成至少一条金属线20和接触插塞22以及在金属线20之间形成介电层10。
图2是示出了沿着A-A’方向截取的LDMOS晶体管的截面图。图3是示出了沿着B-B’方向截取的图1的LDMOS晶体管的截面图。
参照图1和2，在具有由隔离层36限定的有源区的n-型衬底30上形成n-型阱38。p-型本体区60和n-型扩展漏极区34和40在n-型阱38内以预定的距离隔离开。n+型源极区62设置在p-型本体区60上，与n+型源极区62相邻并与栅极介电层72和栅极导电层70都重叠的p型本体区60的预定的上表面区域是沟道区。n+型漏极区32和42设置在n-型扩展漏极区34和40上。栅极介电层72和栅极导电层70顺序设置在沟道区。栅极隔离体层(gate spacerlayer)76形成在栅极导电层70的侧壁上。栅极隔离体层76可以由两层介电层72和74形成。尽管在图中未具体示出，然而在形成栅极隔离体层76之前执行了第一离子注入。形成栅极隔离体层76之后，执行第二离子注入以实现双扩散。然后，完成了DMOS晶体管结构。
如上所述，介电层80、82、84、90、92、94、96、100和102形成在以上结构上。经由每个相应的介电层形成接触插塞22。每一个接触插塞与相应的金属线91、93和98接触。接触阻挡层24形成在接触插塞22的外表面。此外，硅化层50形成在漏极区32和42、源极区62和栅极导电层70与接触插塞22接触的区域中。
上述LDMOS晶体管通过应用最小设计规则限定了尽可能多的接触插塞以在充分短的时间内具有大量工作电压和电流。这里，特别地，大量的接触插塞有利于具有大量电流，但是根据晶体管的尺寸，其限制了接触插塞数目的增加。
发明内容
因此，本发明针对一种LDMOS晶体管及其制造方法。
本发明的一个目的在于提供一种LDMOS晶体管及其制造方法，该LDMOS晶体管能够以预定数目的接触插塞和预定尺寸的晶体管来流过尽可能多的电流。
本发明的其他优点、目的和特征一部分将在下文中阐述，一部分对于本领域的普通技术人员而言通过下文的实验将变得显而易见或者可以从本发明的实践中获得。通过所写的说明书及其权利要求以及附图中特别指出的结构，可以了解和获知本发明的这些目的和其他优点。
为了实现这些目的和其他优点以及根据本发明的目的，如在本文中所体现和概括描述的，横向双扩散金属氧化物半导体(LDMOS)晶体管包括：第一介电层，形成在衬底的上表面的正面区域上；多个第二介电层，多层层叠在第一介电层的上表面的正面区域上；多个接触插塞，在有源区中以预定的距离彼此隔开，并穿过第一和第二介电层；以及桥接金属线，形成在第二介电层中，在水平方向上内部连接隔开的接触插塞。
在本发明的另一方面中，一种用于制造LDMOS晶体管的方法包括：在衬底的上表面的正面区域上形成第一介电层；在第一介电层的上表面的正面区域上分别顺序形成具有不同密度的多个第二介电层；通过刻蚀第一和第二介电层敞开彼此以预定距离隔开的多个接触区；在预定的具有不同密度的第二介电层中的具有最低密度的一个第二介电层中分别形成桥接金属线区，该桥接金属线区在水平方向上穿过接触区；以及通过在敞开的接触区和桥接金属线区中嵌入金属来形成以预定距离隔开的多个接触插塞以及桥接金属线。
可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解释。
附图说明
附图被包括用来提供对本发明的进一步理解，并结合于此而构成本申请的一部分。本发明的示例性实施例连同描述都用来解释本发明的原理。在附图中：
图1是示出了传统的LDMOS晶体管的平面图；
图2是示出了沿着A-A’方向截取的LDMOS晶体管的截面图。
图3是示出了沿着B-B’方向截取的图1的LDMOS晶体管的截面图。
图4是根据本发明的示例性实施例的LDMOS晶体管的截面图；以及
图5A至5F是示出了用来制造根据本发明的示例性实施例的LDMOS器件的方法的截面图。
具体实施方式
现在将详细地参照本发明的优选实施方式，附图中示出了多个示例性实施例。在所有可能的地方，在整个附图中使用相同的标号以表示相同或相似的部件。
以下，将参照附图描述根据本发明的示例性实施例的LDMOS晶体管。
图4是根据本发明的示例性实施例的沿着图1所示的B-B’方向截取的LDMOS晶体管的截面图。
根据本发明示例性实施例的LDMOS晶体管沿着图1中所示的A-A’线截取的截面图与图2相同，因此将省略其说明。为使本发明容易理解，采用了n-型LDMOS晶体管来解释本发明但本发明并不限于此。相同的技术理论可以适用于p-型LDMOS晶体管。
参照图4，n型阱202形成在具有由隔离层201限定的有源区的n型衬底200上，而p-型本体区204形成在n-型阱202中。图4中所示的隔离层201通过LOCOS(Local Oxidation of Silicon，硅的局部氧化)工艺形成，当然其也可以通过STI(Shallow TrenchIsolation，浅沟槽隔离)工艺形成。n-型源极区206设置在p-型本体区204上。硅化物层220形成在源极区206与接触插塞224接触的区域中。
介电层210、212、214、230、250、232、252、234和254形成在衬底200上由隔离层201限定的有源区中。经由相应的介电层形成多个接触插塞224。介电层212和214对应于ILD(层间电介质)而其他的介电层230、250、232、252、234和254对应于IMD(Inter Metal Dielectrics，金属间电介质)。这里，介电层250、252和254可以由正硅酸乙酯(Tetra Ethyl Ortho Silicate)形成。每一个接触插塞与每个相应的金属层240接触。接触阻挡层222形成在接触插塞224的外表面上。接触阻挡层222可以由Tin或Ti形成。将参照图4详细描述与图3中所示的晶体管的不同的部分。
第一介电层210形成在衬底200上的正面区域(front area)上。例如，第一介电层210可以是SiO2。
第二介电层216堆积在第一介电层210的正面区域上。第二介电层216可以是单层或图4中所示的多层212和214。例如，第二介电层216可以由磷硅酸盐玻璃(Phosphorous Silicate Glass，PSG)或硼磷硅酸盐玻璃(Boron Phosphorous Silicate Glass，BPSG)形成。
多个接触插塞224以预定的距离彼此隔开，且穿过第一和第二介电层210和216。接触插塞224可以由钨形成。
与图3中所示的传统的LDMOS晶体管不同的是，根据本发明示例性实施例的LDMOS晶体管包括桥接金属线(bridge metal line)226。桥接金属线226形成在第二介电层216中，穿过并连接隔开的接触插塞224。此外，与图3中所示的传统的LDMOS晶体管不同的是，由于桥接金属线226，根据本发明示例性实施例的LDMOS晶体管可以比传统的LDMOS晶体管流过更多的电流。
根据本发明，设置在桥接金属线226上的第二介电层212或216的厚度与桥接金属线226下方的第二介电层212或212和210的厚度之比可以是1∶5/3至1∶3，优选地，为3∶7。
接触阻挡层(contact barrier layer)222形成在每一个接触插塞224和第二介电层212之间以及在每一个接触插塞224和第一介电层210之间。
以下，将参照附图描述根据本发明示例性实施例的制造以上LDMOS晶体管的方法。形成其他部件的方法和传统的方法相同，因此省略了对它们的说明。
图5A至5F是示出了用来制造根据本发明示例性实施例的LDMOS晶体管的方法的截面图。
图5A至5F是示出了用来形成图4中所示的区域的方法。
如图5A所示，在形成在源极区206上的硅化物层220的正面区域上形成第一介电层210A。这里，第一介电层210A对应于金属前电介质(Pre-metal Dielectric，PMD)，其可以是SiO2。之后，在第一介电层210A的正面区域上顺序地多层层叠具有不同密度的多个第二介电层216A。这里，第二介电层216A可以仅指第二介电层212。例如，多个第二介电层216A可以按照以下步骤形成。在图5A的情况下，可以以六个处理工艺(disposition process)形成第二介电层216A，但本发明不限于此。当然也可以执行多于六个及很多或较少的处理工艺以形成第二介电层216A。
首先，在第一介电层210A上顺序地多层层叠形成第二介电层216A中的预定数目的第二介电层242A、244A、246A和248A。然后，在第二介电层中的多层的预定的第二介电层242A、244A、246A和248A上形成介电层242A至252中的具有最低密度的第二介电层250A。之后，在第二介电层250A上形成第二介电层216A中的另一第二介电层252A。根据本发明，第二介电层中的预定的第二介电层242A、244A、246A和248A的厚度与另外的第二介电层的厚度之比可以是1∶3/5至1.3，优选地，为3∶7。例如，预定的第二介电层242A、244A、246A和248A的厚度可以是6000～7000埃。即，第二介电层242A、244A、246A和248A中的每一个以1500埃的厚度顺序层叠。在这种情况下，第二介电层250A的厚度是1500埃，其他的第二介电层的厚度可以是1500～2500埃。
这里，为防止碱性离子Na或K渗透，掺杂了具有优良的俘获功能的磷并添加了在大约800℃高温下具有流动特性的硼以改善平坦化特性(planarization characteristic)并提高刻蚀效率。为此，PSG或BPSG可以用作第二介电层216A。这里，具有最低密度的第二介电层250A的密度与其他的第二介电层242A、244A、246A、248A和252A的密度不同。其他的第二介电层242A、244A、246A、248A或252A的BPSG中包含的硼的浓度可以是2wt/％，而磷的浓度可以是5wt/％。根据本发明，可以在650℃～750℃的温度下执行形成的第二介电层216A的热处理，优选地，在N2气中700℃的温度下执行热处理。
如上所述，沉积预定次数的BPSG以形成第二介电层216A。之后，可以以化学机械抛光(CMP)工艺平坦化第二介电层216A以平坦化第二介电层250A的上表面。
因此，如图5B中所示，在衬底200的有源区中刻蚀第一和第二介电层210A和216A以敞开彼此隔开预定距离的多个接触区(contact region)400和402。例如，在第二介电层216A上形成光刻胶图样(未示出)，该光刻胶图样用于暴露将形成接触区400和402的第二介电层252A的预定区域。通过使用形成的光刻胶图样作为刻蚀掩模来刻蚀第一和第二介电层210和216A，以便可以如图5B中所示形成接触区400和402。
因此，如图5C和5D所示，可以清洗敞开的接触区400和402。使用化学制品执行至少一次清洗工艺之后，在第二介电层250D上形成分别水平穿过接触区400和402的桥接金属线区406，其中，第二介电层250D具有多个第二介电层216B(具有不同的密度)中最低的密度。
例如，根据本发明可以执行两次清洗工艺。首先，为了去除刻蚀第一和第二介电层210A和216A之后剩余的残留，敞开的接触区400和402首先被刻蚀。因此，在嵌入图5F中所示的金属之前再次清洗敞开的接触区400和402。然后，如图5D所示，沿着接触区400和402的水平方向形成水平穿过第二介电层250C的桥接金属线区406。如上所述，具有相对低的密度的第二介电层具有与其它的介电层248B和252B相对弱的结合。结果，如果完成了根据传统的LDMOS晶体管基本上执行两次的清洗工艺，则可以在水平方向上顺利地去除具有最低密度的第二介电层250B，从而可以形成桥接金属线区406。这里，清洗工艺执行的次数并不限于两次，其可以根据第二介电层250B的密度而改变。
因此，如图5E所示，在嵌入金属224之前，在接触区400和402的侧面或下部表面上形成接触阻挡层222。接触阻挡层222可以由Tin或Ti形成。
因此，如图5F所示，在敞开的接触区400和402中嵌入金属以形成彼此以预定距离隔开的多个接触插塞224。例如，金属可以是钨。当形成接触插塞224时，在桥接金属线区406中嵌入金属，从而形成桥接金属线226。结果，可以将接触插塞224通过桥接金属线226彼此内部连接。
根据上述LDMOS晶体管及其制造方法，形成桥接金属线以与接触插塞交叉的形式内部连接接触插塞。结果，在与传统的LDMOS晶体管相同的尺寸中可以流过更多的电流。
在不脱离本发明的精神和范围内可以作各种修改及变形，这对于本领域的技术人员而言是显而易见的。因此，本发明意在涵盖在所附权利要求及其等同替换的范围内的对本发明的修改和变形。
Claims (10)
1.一种横向双扩散金属氧化物半导体(LDMOS)晶体管，包括：
第一介电层，形成在衬底的上表面的正面区域上；
多个第二介电层，多层层叠在所述第一介电层的上表面的正面区域上；
多个接触插塞，在有源区中以预定的距离彼此隔开，并穿过所述第一和所述第二介电层；以及
桥接金属线，形成在所述第二介电层中，在水平方向上内部连接隔开的所述接触插塞。
2.根据权利要求1所述的LDMOS晶体管，其中，所述第一介电层是SiO2，以及其中所述第二介电层是硼磷硅酸盐玻璃(BPSG)。
3.根据权利要求1所述的LDMOS晶体管，进一步包括：
接触阻挡层，形成在每个所述接触插塞和每个所述第二介电层之间以及每个所述接触插塞和所述第一介电层之间。
4.一种用于制造LDMOS晶体管的方法，包括：
在衬底的上表面的正面区域上形成第一介电层；
在所述第一介电层的上表面的正面区域上分别顺序形成具有不同密度的多个第二介电层；
通过刻蚀所述第一和所述第二介电层，敞开以预定距离彼此隔开的多个接触区；
在预定的具有不同密度的所述第二介电层中的具有最低密度的一个所述第二介电层中分别形成桥接金属线区，所述桥接金属线区在水平方向上穿过所述接触区；以及
通过在所述敞开的接触区和所述桥接金属线区中嵌入金属来形成以预定距离隔开的多个接触插塞和桥接金属线。
5.根据权利要求4所述的方法，进一步包括：
在嵌入所述金属之前在所述接触区中形成接触阻挡层。
6.根据权利要求4所述的方法，其中，形成所述多个所述第二介电层的步骤，包括：
在所述第一介电层上顺序地多层层叠所述第二介电层的预定的一些第二介电层；
在所述形成的所述第二介电层的预定的一些第二介电层上形成具有最低密度的所述第二介电层的一个；以及
在具有所述最低密度的所述第二介电层的所述一个上形成所述第二介电层的其它的第二介电层。
7.根据权利要求4所述的方法，其中所述第二介电层由硼磷硅酸盐玻璃(BPSG)形成。
8.根据权利要求7所述的方法，其中具有所述最低密度的所述第二介电层的一个的密度与其它的所述第二介电层的密度不同。
9.根据权利要求4所述的方法，其中形成桥接金属线的步骤包括：通过使用化学制品至少清洗一次所述敞开的接触区。
10.根据权利要求9所述的方法，其中所述清洗步骤包括：
在刻蚀所述第一和第二介电层之后，清洗所述敞开的接触区；
在嵌入金属之前，再次清洗所述敞开的接触区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080113894A KR101035615B1 (ko) | 2008-11-17 | 2008-11-17 | 수평형 디모스 트랜지스터 및 그의 제조 방법 |
| KR10-2008-0113894 | 2008-11-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101740626A true CN101740626A (zh) | 2010-06-16 |
Family
ID=42171307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910224012A Pending CN101740626A (zh) | 2008-11-17 | 2009-11-17 | Ldmos晶体管及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8105939B2 (zh) |
| KR (1) | KR101035615B1 (zh) |
| CN (1) | CN101740626A (zh) |
| TW (1) | TW201023364A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102971855A (zh) * | 2010-06-21 | 2013-03-13 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN110364478A (zh) * | 2018-03-26 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | 金属连接结构的形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9142671B2 (en) * | 2009-10-30 | 2015-09-22 | Vanguard International Semiconductor Corporation | Lateral double-diffused metal oxide semiconductor |
| US11532599B2 (en) * | 2012-12-22 | 2022-12-20 | Monolitic 3D Inc. | 3D semiconductor device and structure with metal layers |
| JP6912971B2 (ja) * | 2017-08-30 | 2021-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN110137134B (zh) * | 2019-05-05 | 2021-02-09 | 中国科学院微电子研究所 | 互连结构、电路及包括该互连结构或电路的电子设备 |
| US10981780B2 (en) * | 2019-08-19 | 2021-04-20 | Infineon Technologies Ag | Membrane support for dual backplate transducers |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010084644A (ko) * | 2000-02-28 | 2001-09-06 | 박종섭 | 반도체 소자 및 그의 제조 방법 |
| US20030013284A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Structure and method for fabricating power combining amplifiers |
| KR20040008901A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| CN1532911A (zh) * | 2003-03-19 | 2004-09-29 | 矽统科技股份有限公司 | 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法 |
| CN1574335A (zh) * | 2003-06-06 | 2005-02-02 | 半导体元件工业有限责任公司 | 具有金刚石形金属互连配置的半导体功率器件 |
-
2008
- 2008-11-17 KR KR1020080113894A patent/KR101035615B1/ko active IP Right Grant
-
2009
- 2009-11-09 US US12/614,768 patent/US8105939B2/en not_active Expired - Fee Related
- 2009-11-11 TW TW098138322A patent/TW201023364A/zh unknown
- 2009-11-17 CN CN200910224012A patent/CN101740626A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010084644A (ko) * | 2000-02-28 | 2001-09-06 | 박종섭 | 반도체 소자 및 그의 제조 방법 |
| US20030013284A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Structure and method for fabricating power combining amplifiers |
| KR20040008901A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| CN1532911A (zh) * | 2003-03-19 | 2004-09-29 | 矽统科技股份有限公司 | 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法 |
| CN1574335A (zh) * | 2003-06-06 | 2005-02-02 | 半导体元件工业有限责任公司 | 具有金刚石形金属互连配置的半导体功率器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102971855A (zh) * | 2010-06-21 | 2013-03-13 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN102971855B (zh) * | 2010-06-21 | 2016-02-24 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| US11114527B2 (en) | 2010-06-21 | 2021-09-07 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing same |
| CN110364478A (zh) * | 2018-03-26 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | 金属连接结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8105939B2 (en) | 2012-01-31 |
| KR101035615B1 (ko) | 2011-05-19 |
| TW201023364A (en) | 2010-06-16 |
| KR20100055010A (ko) | 2010-05-26 |
| US20100123196A1 (en) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11075162B2 (en) | Device-manufacturing scheme for increasing the density of metal patterns in inter-layer dielectrics | |
| CN101740626A (zh) | Ldmos晶体管及其制造方法 | |
| KR102057340B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN100466205C (zh) | 半导体器件及其制造方法 | |
| KR20020039232A (ko) | 반도체장치 및 그 제조방법과 설계방법 | |
| CN102024784B (zh) | 用于mos器件的块状接触塞 | |
| US20120098071A1 (en) | High Sheet Resistor in CMOS Flow | |
| CN1832131B (zh) | 制造半导体器件的方法 | |
| US10600737B2 (en) | Prevention of premature breakdown of interline porous dielectrics in an integrated circuit | |
| US7649218B2 (en) | Lateral MOS transistor and method for manufacturing thereof | |
| CN102420174B (zh) | 一种双大马士革工艺中通孔填充的方法 | |
| CN101452880A (zh) | 形成用于半导体器件的层间电介质的方法 | |
| KR100688023B1 (ko) | 반도체 소자의 제조 방법 | |
| CN104716030B (zh) | 半导体器件及其制作方法 | |
| JP2009060143A (ja) | 半導体装置 | |
| KR20050038533A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100432788B1 (ko) | 반도체 소자의 제조방법 | |
| CN104681423B (zh) | 半导体器件及其制作方法 | |
| JP2009537074A (ja) | パワーｍｏｓｆｅｔのコンタクトメタライゼーション | |
| JP2006191129A (ja) | 半導体装置およびその製造方法 | |
| KR101102963B1 (ko) | 반도체 소자의 컨택홀 형성방법 | |
| CN104716172A (zh) | 半导体器件及其制作方法 | |
| CN101431027B (zh) | 高电压半导体器件及其制造方法 | |
| KR100671691B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 이를 이용한 반도체소자의 제조 방법 | |
| KR100550646B1 (ko) | 에스오지 공정을 이용한 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100616 |