CN104716172A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN104716172A
CN104716172A CN201310684018.3A CN201310684018A CN104716172A CN 104716172 A CN104716172 A CN 104716172A CN 201310684018 A CN201310684018 A CN 201310684018A CN 104716172 A CN104716172 A CN 104716172A
Authority
CN
China
Prior art keywords
tungsten
alloy
layer
semiconductor device
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310684018.3A
Other languages
English (en)
Other versions
CN104716172B (zh
Inventor
蒋莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310684018.3A priority Critical patent/CN104716172B/zh
Publication of CN104716172A publication Critical patent/CN104716172A/zh
Application granted granted Critical
Publication of CN104716172B publication Critical patent/CN104716172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件及其制作方法。该半导体器件包括:半导体衬底;层间介电层,所述层间介电层位于所述半导体衬底上,且所述层间介电层中形成有暴露所述半导体衬底的凹槽;以及栅极结构,所述栅极结构位于所述凹槽内,所述栅极结构包括栅极介电层和位于所述栅极介电层之上的栅极金属层,所述栅极金属层的至少上部由钨合金形成。根据本发明的半导体器件在化学机械抛光过程中,栅极金属层的表面不易出现断裂等缺陷,不会对半导体器件的性能带来不利影响。

Description

半导体器件及其制作方法
技术领域
本发明涉及半导体技术领域,具体地,涉及一种半导体器件及其制作方法。
背景技术
随着半导体器件尺寸变得越来越小,栅极结构的尺寸也相应地减小。当半导体器件尺寸小于0.1μm时,通常需要采用金属栅(例如铝栅极)代替多晶硅栅。当半导体器件尺寸进一步减小时,例如小于20nm技术节点,通常采用钨栅极代替铝栅极。
在钨栅极的制作过程中,通常需要使用化学机械抛光使表面平坦化。然而,钨是一种具有高硬度、高熔点的金属,并且在化学机械抛光器件很容易发生低温脆性断裂。低温脆性断裂包括穿晶脆断和沿晶界的晶间脆断两种断裂方式。穿晶脆断主要是解理断裂。常见的低温脆性断裂大多数是沿解理面的穿晶断裂;而晶间脆断通常在应力腐蚀或发生回火脆性的情况下出现。
化学机械抛光过程中产生的钨的低温脆性断裂会导致在最终形成的钨栅极表面留下缺陷。这种缺陷将给半导体器件的性能带来不利影响。
因此,需要提出一种半导体器件及其制作方法,以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,根据本发明的一个方面,提出了一种半导体器件。该半导体器件包括:半导体衬底;层间介电层,所述层间介电层位于所述半导体衬底上,且所述层间介电层中形成有暴露所述半导体衬底的凹槽;以及栅极结构,所述栅极结构位于所述凹槽内,所述栅极结构包括栅极介电层和位于所述栅极介电层之上的栅极金属层,所述栅极金属层的至少上部由钨合金形成。
优选地,所述钨合金包括钨钼合金、钨铼合金、钨铝合金、钨钽合金、钨钍合金以及钨硅合金中的至少一种。
优选地,所述钨合金中的钨的质量百分比为80%~97%。
优选地,所述钨合金为钨钼合金,且所述钨钼合金中钼的质量百分比为3%-20%。
优选地,所述钨合金为所述钨铼合金,且所述钨铼合金中铼的质量百分比为3%-20%。
优选地,所述栅极金属层全部由所述钨合金形成。
优选地,所述半导体器件还包括阻挡层和/或功函数层,所述阻挡层和/或功函数层在所述凹槽内包围所述栅极金属层。
根据本发明的另一个方面,还提供一种半导体器件的制作方法。该方法包括:提供半导体衬底;在所述半导体衬底上形成层间介电层,在所述层间介电层中形成有暴露所述半导体衬底的凹槽;在所述凹槽的底部沉积栅极介电层;以及在所述栅极介电层上形成栅极金属层,其中所述栅极金属层的至少上部由钨合金形成。
优选地,所述栅极金属层的形成方法包括:在所述栅极介电层上直接沉积钨合金;以及进行化学机械抛光,去除所述凹槽以外的钨合金。
优选地,所述栅极金属层的形成方法包括:在所述栅极介电层上沉积钨层;在所述钨层上沉积待合金层;进行热处理,以使所述待合金层与所述钨层反应形成所述钨合金;以及进行化学机械抛光工艺,去除所述凹槽以外的钨合金。
根据本发明的半导体器件的栅极金属层的至少上部由钨合金形成。钨合金的塑性较钨高,因此在化学机械抛光过程中在栅极金属层的表面不易出现断裂等缺陷,不会对半导体器件的性能带来不利影响。
以下结合附图,详细说明本发明的优点和特征。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1是根据本发明的一个实施例的半导体器件的制作方法的流程图;以及
图2A-2E以及图3A-图3D是采用图1中示出的流程图来制作半导体器件过程中各步骤获得的器件的剖视图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其他元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其他元件或层时,则不存在居间的元件或层。
根据本发明的一个方面,提供一种半导体器件的制作方法。图1示出了根据本发明一个实施例的半导体器件的制作方法的流程图,图2A-2E以及图3A-3D示出了采用图1中示出的流程图来制作半导体器件过程中各步骤获得的器件的剖视图。根据图1所示的流程图可以最终得到如图2E或图3D所示的半导体器件。下面将结合图1所示的流程图以及图2A-2E和图3A-3D所示的半导体器件剖视图描述本发明的半导体器件的制作方法。
执行步骤S110:提供半导体衬底。
如图2A所示,提供半导体衬底210。该半导体衬底210可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。半导体衬底210中可以形成有用于隔离有源区的浅沟槽隔离(STI)等,浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然,半导体衬底210中还可以形成有掺杂阱(未示出)等等。为了图示简洁,在这里仅用方框来表示。
执行步骤S120:在半导体衬底上形成层间介电层,在该层间介电层中形成有暴露半导体衬底的凹槽。
如图2B所示,在半导体衬底210上形成层间介电层220。层间介电层220可为氧化硅层,包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层,例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外,层间介电层220也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass,SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
此外,层间介电层220的材料还可以包括例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者,也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层220还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。
层间介电层220上形成有暴露半导体衬底的凹槽230。其中,凹槽230可以通过例如预先形成伪栅极的方式形成。具体地,可以首先在衬底210上形成伪栅极,该伪栅极可以包括例如多晶硅。然后在衬底210中形成源极/漏极区域,源极/漏极区域可以以本领域公知的任何方式形成。之后,在半导体衬底210之上形成层间介电层220,并且使层间介电层220平坦化,以露出伪栅极。最后,去除伪栅极。该伪栅极可以通过例如刻蚀的方式去除,从而在层间介电层220中间形成凹槽230。
执行步骤S130:在凹槽的底部沉积栅极介电层。
如图2C所示,在凹槽230的底部沉积栅极介电层240。在实践中,栅极介电层240可以仅形成在凹槽的底部。在仅形成在凹槽230底部的实施例中,可以采用本领域已知的氧化工艺来形成。栅极介电层240例如是炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等氧化工艺形成氧化硅材质的栅极介质层。当然,还可以如图2C所示的,栅极介电层240不仅形成在凹槽230的底部,还形成在凹槽230的侧壁上。在图2C所示的实施例中,栅极介电层240可以通过原子层沉积法或其他合适的方式形成。栅极介电层240可以为高K介电材料,例如氧化铪(HfO2)。
此外,在实践中,为了防止后续要形成于其上的材料,例如栅极金属层扩散到栅极介电层240中,优选地,如图2D所示,还可以在栅极介电层240上形成阻挡层250。阻挡层250可以包括TiN、TaN中的一种或多种。阻挡层250可以通过物理气相沉积或化学气相沉积等的方法形成在栅极介电层240上。
另外,优选地,如图2D所示,还可以在栅极介电层240上(当栅极介电层240上沉积有阻挡层250的情况下,可以在阻挡层250上)形成功函数层260,以提供高有效功函数(EWF)值。功函数层260可以包括具有期望的功函数值的材料,例如TiAl合金、TaC、TaCNO、TaCN、TaN、TiN。功函数层260可以通过物理气相沉积、化学气相沉积或其他合适的方式形成。
执行步骤S140:在栅极介电层上形成栅极金属层,其中栅极金属层的至少上部由钨合金形成。
如图2D-2E或图3A-3D所示,本发明提供了两种在栅极介电层240上形成栅极金属层270或270’的方法。其中栅极金属层270或270’的至少上部由钨合金形成,例如钨钼合金、钨铼合金、钨铝合金、钨钍合金、钨钽合金、钨硅合金等。
在根据本发明的一个实施例中,如图2E所示,栅极金属层270全部由钨合金组成。在该实施例中,可以先如图2D所示地,在栅极介电层220上直接通过例如物理气相沉积、化学气相沉积或其他合适的沉积方式沉积钨合金280。然后再进行化学机械抛光工艺,去除凹槽230以外的钨合金部分,从而形成最终的栅极金属层270。该方法操作简单,只需要一次沉积即可以实现。
在根据本发明的另一个实施例中,如图3C所示,栅极金属层270’可以只在上部由钨合金形成,其下部可以是钨层271。
在该实施例中,可以先如3A所示地,在栅极介电层220上通过物理气相沉积、化学气相沉积或其他合适的方式沉积钨层271。在栅极介电层220上形成有阻挡层250和/或功函数层260的情况下,在阻挡层250和/或功函数层260上形成钨层271,参见图3A。
然后如图3B所示,在钨层271上沉积要与钨层271形成钨合金的待合金层272。待合金层272可以包括能与钨形成合金的金属,例如钼、铼、铝、钽、钍、硅等。待合金层层272同样可以通过物理气相沉积、化学气相沉积或其他任何合适的方式形成。
接下来,如图3C所示,进行热处理,以使待合金层272与钨层271反应形成钨合金层271’。根据本发明的一个实施例,整个钨层271与待合金层272发生反应,生成钨合金层(未示出)。根据本发明的另一个实施例,如图3C所示,并非所有的钨层271都与待合金层272反应生成钨合金层,而是只有钨层271的上部与待合金层272的下部发生反应,形成钨合金层271’。在这种情况下,为了在化学机械抛光过程中,不抛光至凹槽230内的钨层271,优选地,经过热处理之后所形成的钨合金层271’的最低处的表面A-A不高于最终要形成的栅极金属层270’(参见图3D)的上表面,例如图3C中的线B-B所指示的表面B-B。在实际操作中,化学机械抛光很可能至层间介电层220的上表面以下,在这种情况下,最终要形成的栅极金属层270’的上表面会低于图中所示的表面B-B。此外,钨合金层271’在凹槽230处的上表面C-C应当高于最终要形成的栅极金属层270’的上表面,例如表面B-B,以避免最终形成的栅极金属层中包含杂质。
最后进行化学机械抛光,如图3D所示,去除凹槽以外的材料层,凹槽以外的材料层可能包括栅极介电层240、阻挡层250、功函数层260、钨层271、钨合金层271’和待合金层272中的一种或多种,视情况而定。这样,可以形成上部为钨合金层271’的栅极金属层270’。如前所述地,化学机械抛光最终可以停止在钨合金层271’上。
根据本发明的制作半导体的方法,通过使栅极金属层270或270’的至少上部采用塑性较高的钨合金层,可以减小随后的化学机械抛光过程中对栅极金属层270或270’的影响,避免了由于栅极金属层270或270’在化学机械抛光过程中出现断裂等缺陷给半导体器件带来的不利影响。
根据本发明的另一个方面,提供一种半导体器件200或200’。如图2E和3D所示,该半导体器件200或200’包括半导体衬底210、层间介电层220、栅极结构。
层间介电层220位于半导体衬底210上。层间介电层220中形成有暴露半导体衬底210的凹槽。栅极结构位于凹槽内。对于半导体衬底210、层间介电层220和凹槽可以参见上文所描述的方法中的相应描述,此处不再详述。
栅极结构包括栅极介电层240和位于栅极介电层240之上的栅极金属层270或270’。其中,栅极金属层270或270’的至少上部由钨合金形成。在根据本发明的一个优选实施例中,如图2E所示,半导体器件200的栅极金属层270全部由钨合金形成。在该实施例中,栅极金属层270可以通过例如直接通过物理气相沉积、化学气相沉积或其他合适的方式在栅极介电层240上沉积钨合金形成,其也可以通过预先沉积一层钨层,然后在钨层上沉积一层能够与钨形成钨合金的待合金层并进行热处理,以使整个钨层与待合金层反应,形成钨合金。在根据本发明的另一个实施例中,如图3D所示,半导体器件200’的栅极金属层270’包括钨层271和形成在钨层上面的钨合金层271’。在该实施例中,栅极金属层270可以先通过物理气相沉积、化学气相沉积或其他合适的方式在栅极介电层240上沉积钨层271,然后在钨层271上沉积钨合金层271’并进行化学机械抛光形成。其还可以先沉积一层钨层271,然后在钨层上沉积一层能够与钨形成钨合金的待合金层(参见图3B),并进行热处理,以使钨层的上部与待合金层反应,使钨层上部形成钨合金。本领域的技术人员可以理解的是,本发明提供的半导体器件并不限于由本文所列举的方法来制作形成。
优选地,栅极金属层270或270’的至少上部由钨钼合金、钨铼合金、钨铝合金、钨钽合金、钨钍合金以及钨硅合金中的至少一种形成。钨是一种具有高硬度、高熔点的金属,并且在化学机械抛光器件很容易发生低温脆性断裂。但是,在钨中加入少量的上述钼、铼、铝、钽、钍等合金元素形成的钨合金相较于钨而言,具有良好的强度和塑性,在化学机械抛光过程中不容易发生低温脆性断裂。优选地,钨合金中钨的质量百分比为80%~97%。
申请人发现,在众多钨合金材料中,钨铼合金和钨钼合金具有相对较高的塑性。因此,进一步优选地,形成栅极金属层的钨合金可以为钨铼合金或钨钼合金。在一个实施例中,钨合金可以为钨铼合金,其中铼的质量百分比为3%-20%。在钨中加入质量百分比为3%-20%的铼能够使钨的再结晶起始温度升高300℃~500℃,从而提高其强度和塑性。在另一个实施例中,钨合金可以为钨钼合金,在钨中加入质量百分比3%-20%的钼也能够提高其强度和塑性。
优选地,半导体器件200或200’还可以包括阻挡层250。如上所述的,阻挡层250位于栅极介电层240与栅极金属层270或270’之间。阻挡层250可以通过例如物理气相沉积、化学气相沉积或其他合适的方式沉积在栅极介电层240上。阻挡层250可以用来防止后续要形成于其上的材料,例如栅极金属层270或270’,扩散到栅极介电层240中。
优选地,半导体器件200或200’还可以包括功函数层260。如上所述的,功函数层260位于栅极介电层240与栅极金属层270或270’之间。功函数层260可以通过例如物理气相沉积、化学气相沉积或其他合适的方式沉积在栅极介电层240上。其中,当栅极介电层240上沉积有阻挡层250的情况下,功函数层260可以沉积在阻挡层250上。阻挡层250和/或功函数层260在凹槽230内包围栅极金属层270。功函数层260可以提供较高的有效功函数(EWF)值。
综上所述,根据本发明的半导体器件200或200’的栅极金属层270或270’的至少上部由钨合金形成。钨合金的塑性较钨高,因此在化学机械抛光过程中在栅极金属层270或270’的表面不易出现断裂等缺陷,不会对半导体器件200或200’的性能带来不利影响。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件,其特征在于,所述半导体器件包括:
半导体衬底;
层间介电层,所述层间介电层位于所述半导体衬底上,且所述层间介电层中形成有暴露所述半导体衬底的凹槽;以及
栅极结构,所述栅极结构位于所述凹槽内,所述栅极结构包括栅极介电层和位于所述栅极介电层之上的栅极金属层,所述栅极金属层的至少上部由钨合金形成。
2.如权利要求1所述的半导体器件,其特征在于,所述钨合金包括钨钼合金、钨铼合金、钨铝合金、钨钽合金、钨钍合金以及钨硅合金中的至少一种。
3.如权利要求2所述的半导体器件,其特征在于,所述钨合金中的钨的质量百分比为80%~97%。
4.如权利要求2所述的半导体器件,其特征在于,所述钨合金为钨钼合金,且所述钨钼合金中钼的质量百分比为3%-20%。
5.如权利要求2所述的半导体器件,其特征在于,所述钨合金为所述钨铼合金,且所述钨铼合金中铼的质量百分比为3%-20%。
6.如权利要求1所述的半导体器件,其特征在于,所述栅极金属层全部由所述钨合金形成。
7.如权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括阻挡层和/或功函数层,所述阻挡层和/或功函数层在所述凹槽内包围所述栅极金属层。
8.一种半导体器件的制作方法,其特征在于,所述方法包括:
提供半导体衬底;
在所述半导体衬底上形成层间介电层,在所述层间介电层中形成有暴露所述半导体衬底的凹槽;
在所述凹槽的底部沉积栅极介电层;以及
在所述栅极介电层上形成栅极金属层,其中所述栅极金属层的至少上部由钨合金形成。
9.如权利要求8所述的方法,其特征在于,所述栅极金属层的形成方法包括:
在所述栅极介电层上直接沉积钨合金;以及
进行化学机械抛光,去除所述凹槽以外的钨合金。
10.如权利要求8所述的方法,其特征在于,所述栅极金属层的形成方法包括:
在所述栅极介电层上沉积钨层;
在所述钨层上沉积待合金层;
进行热处理,以使所述待合金层与所述钨层反应形成所述钨合金;以及
进行化学机械抛光工艺,去除所述凹槽以外的钨合金。
CN201310684018.3A 2013-12-12 2013-12-12 半导体器件及其制作方法 Active CN104716172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310684018.3A CN104716172B (zh) 2013-12-12 2013-12-12 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310684018.3A CN104716172B (zh) 2013-12-12 2013-12-12 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN104716172A true CN104716172A (zh) 2015-06-17
CN104716172B CN104716172B (zh) 2018-10-23

Family

ID=53415325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310684018.3A Active CN104716172B (zh) 2013-12-12 2013-12-12 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN104716172B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409677A (zh) * 2015-07-30 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917996A (ja) * 1995-06-27 1997-01-17 Toshiba Corp Mos型半導体装置及びその製造方法
JP2004228547A (ja) * 2002-11-29 2004-08-12 Sony Corp 半導体装置およびその製造方法
US20050051854A1 (en) * 2003-09-09 2005-03-10 International Business Machines Corporation Structure and method for metal replacement gate of high performance
CN102810561A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917996A (ja) * 1995-06-27 1997-01-17 Toshiba Corp Mos型半導体装置及びその製造方法
JP2004228547A (ja) * 2002-11-29 2004-08-12 Sony Corp 半導体装置およびその製造方法
US20050051854A1 (en) * 2003-09-09 2005-03-10 International Business Machines Corporation Structure and method for metal replacement gate of high performance
CN102810561A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409677A (zh) * 2015-07-30 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106409677B (zh) * 2015-07-30 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN104716172B (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
TWI406331B (zh) 半導體裝置及其製造方法
TWI527237B (zh) 半導體裝置及其製造方法
TWI437708B (zh) 用於場效應電晶體之閘極電極以及場效應電晶體
US9076816B2 (en) Method and device for self-aligned contact on a non-recessed metal gate
US8420490B2 (en) High-performance semiconductor device and method of manufacturing the same
US8652884B2 (en) Semiconductor device structure and method for manufacturing the same
CN101950756A (zh) n型场效应晶体管、其金属栅极及其制造方法
CN103094209B (zh) 半导体器件的制作方法
TWI546973B (zh) 積體電路裝置與其形成方法
US7649218B2 (en) Lateral MOS transistor and method for manufacturing thereof
CN104716035A (zh) 化学机械抛光的方法
CN104716030B (zh) 半导体器件及其制作方法
CN104716172A (zh) 半导体器件及其制作方法
CN107424926B (zh) 一种半导体器件及其制造方法
CN104681423B (zh) 半导体器件及其制作方法
KR100589490B1 (ko) 반도체 소자의 제조 방법
US10032672B1 (en) Method of fabricating a semiconductor device having contact structures
JP2006060173A (ja) 半導体装置及びその製造方法
CN103177944B (zh) 制作半导体器件的方法
KR100791707B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US20220336663A1 (en) Semiconductor structure and method for forming the same
KR100881729B1 (ko) 반도체 소자 및 그 제조 방법
KR100744248B1 (ko) 반도체 소자의 제조 방법
CN103779321A (zh) 具有接触插栓的半导体结构与其形成方法
CN104051245A (zh) 一种半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant