CN104716030B - 半导体器件及其制作方法 - Google Patents

Abstract

本发明公开了一种半导体器件及其制作方法。该方法包括：提供半导体衬底；在所述半导体衬底上形成层间介电层，在所述层间介电层中形成有暴露所述半导体衬底的凹槽；在所述凹槽的底部形成栅极介电层；在所述栅极介电层和所述层间介电层上形成钨层，所述钨层填满所述凹槽；在所述钨层上形成保护层；以及进行化学机械抛光去除所述保护层和所述凹槽以外的钨层，以形成栅极金属层。根据本发明的半导体器件的制作方法，避免了最终形成的栅极金属层中出现断裂等缺陷，得到平整的表面。

Description

半导体器件及其制作方法

技术领域

本发明涉及半导体技术领域，具体地，涉及一种半导体器件及其制作方法。

背景技术

随着半导体器件尺寸变得越来越小，栅极结构的尺寸也相应地减小。当半导体器件尺寸小于0.1μm时，通常需要采用金属栅（例如铝栅极）代替多晶硅栅。当半导体器件尺寸进一步减小时，例如小于20nm技术节点，通常采用钨栅极代替铝栅极。

在钨栅极的制作过程中，通常需要使用化学机械抛光使表面平坦化。然而，钨是一种具有高硬度、高熔点的金属，并且在化学机械抛光器件很容易发生低温脆性断裂。低温脆性断裂包括穿晶脆断和沿晶界的晶间脆断两种断裂方式。穿晶脆断主要是解理断裂。常见的低温脆性断裂大多数是沿解理面的穿晶断裂；而晶间脆断通常在应力腐蚀或发生回火脆性的情况下出现。

化学机械抛光过程中产生的钨的低温脆性断裂会导致在最终形成的钨栅极表面留下缺陷。这种缺陷将给半导体器件的性能带来不利影响。

因此，需要提出一种半导体器件及其制作方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，根据本发明的一个方面，提出了一种半导体器件的制作方法。该方法包括：提供半导体衬底；在所述半导体衬底上形成层间介电层，在所述层间介电层中形成有暴露所述半导体衬底的凹槽；在所述凹槽的底部形成栅极介电层；在所述栅极介电层和所述层间介电层上形成钨层，所述钨层填满所述凹槽；在所述钨层上形成保护层；以及进行化学机械抛光去除所述保护层和所述凹槽以外的钨层，以形成栅极金属层。

优选地，所述保护层的抛光速率小于所述钨层的抛光速率。

优选地，所述保护层的结合力大于所述钨层的结合力。

优选地，所述保护层包括TiN、TaN、Ti、Ta中的一种或多种。

优选地，所述保护层的厚度为

优选地，所述方法还包括在形成所述钨层之前，在所述凹槽内和所述层间介电层上形成功函数层。

优选地，所述功函数层包括Ti、TaN、TiN、AlCo、TiAlN中的一种或多种。

优选地，所述方法还包括在形成所述钨层之前，在所述凹槽内和所述层间介电层上形成阻挡层。

优选地，所述钨层的形成方法包括：采用低压化学气相沉积法在所述栅极介电层和所述层间介电层上沉积钨；以及执行热处理工艺。

根据本发明的另一个方面，还提供一种半导体器件。该半导体器件是采用上述任一种方法形成的。

根据本发明的半导体器件的制作方法，在钨层的上面形成一层保护层。该保护层在化学机械抛光过程中覆盖钨层，可以保护钨层，使其不容易发生脆断，从而避免了最终形成的栅极金属层中出现断裂等缺陷，得到平整的表面。

以下结合附图，详细说明本发明的优点和特征。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1是根据本发明一个实施例的半导体器件的制作方法的流程图；以及

图2A-2F是采用图1中示出的流程图来制作半导体器件过程中各步骤获得的器件的剖视图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其他元件或层时，则不存在居间的元件或层。

根据本发明的一个方面，提供一种半导体器件的制作方法。图1示出了根据本发明一个实施例的半导体器件的制作方法的流程图，图2A-2F示出了采用图1中示出的流程图来制作半导体器件过程中各步骤获得的器件的剖视图。根据图1所示的流程图可以最终得到如图2F所示的半导体器件。下面将结合图1所示的流程图以及图2A-2F所示的半导体器件剖视图描述本发明的半导体器件的制作方法。

执行步骤S110：提供半导体衬底。

如图2A所示，提供半导体衬底210。该半导体衬底210可以是硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）中的至少一种。半导体衬底210中可以形成有用于隔离有源区的浅沟槽隔离（STI）等，浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然，半导体衬底210中还可以形成有掺杂阱（未示出）等等。为了图示简洁，在这里仅用方框来表示。

执行步骤S120：在半导体衬底上形成层间介电层，在层间介电层中形成有暴露半导体衬底的凹槽。

如图2B所示，在半导体衬底210上形成层间介电层220。层间介电层220可为氧化硅层，包括利用热化学气相沉积（thermal CVD）制造工艺或高密度等离子体（HDP）制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃（USG）、磷硅玻璃（PSG）或硼磷硅玻璃（BPSG）。此外，层间介电层220也可以是掺杂硼或掺杂磷的自旋涂布式玻璃（spin-on-glass，SOG）、掺杂磷的四乙氧基硅烷（PTEOS）或掺杂硼的四乙氧基硅烷（BTEOS）。

此外，层间介电层220的材料还可以包括例如碳氟化合物（CF）、掺碳氧化硅（SiOC）、或碳氮化硅（SiCN）等。或者，也可以使用在碳氟化合物（CF）上形成了SiCN薄膜的膜等。碳氟化合物以氟（F）和碳（C）为主要成分。碳氟化合物也可以使用具有非晶体（非结晶性）构造的物质。层间介电层220还可以使用例如掺碳氧化硅（SiOC）等多孔质构造。

层间介电层220上形成有暴露半导体衬底的凹槽230。其中，凹槽230可以通过例如预先形成伪栅极的方式形成。具体地，可以首先在衬底210上形成伪栅极，该伪栅极可以包括例如多晶硅。然后在衬底210中形成源极/漏极区域，源极/漏极区域可以以本领域公知的任何方式形成。之后，在半导体衬底210之上形成层间介电层220，并且使层间介电层220平坦化，以露出伪栅极。最后，去除伪栅极。该伪栅极可以通过例如刻蚀的方式去除，从而在层间介电层220中间形成凹槽230。

执行步骤S130：在凹槽的底部形成栅极介电层。

如图2C所示，在凹槽230的底部形成栅极介电层240。在实践中，栅极介电层240可以仅形成在凹槽的底部。在仅形成在凹槽230底部的实施例中，可以采用本领域已知的氧化工艺来形成。栅极介电层240例如是炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等氧化工艺形成氧化硅材质的栅极介质层。当然，还可以如图2C所示的，栅极介电层240不仅形成在凹槽230的底部，还形成在凹槽230的侧壁上。在图2C所示的实施例中，栅极介电层240可以通过原子层沉积法或其他合适的方式形成。栅极介电层240可以为高K介电材料，例如氧化铪（HfO₂）。

此外，在实践中，为了防止后续要形成于其上的材料，例如栅极金属层扩散到栅极介电层240中，优选地，如图2D所示，还可以在栅极绝缘层240上形成阻挡层250。阻挡层250可以包括TiN、TaN中的一种或多种。阻挡层250可以通过物理气相沉积或化学气相沉积等的方法形成在栅极介电层240上。

另外，优选地，如图2D所示，还可以在栅极介电层240上（当栅极介电层240上沉积有阻挡层250的情况下，可以在阻挡层250上）形成功函数层260，以提高有效功函数（EWF）值。功函数层260可以包括具有期望的功函数值的材料，例如Ti、TaN、TiN、AlCo、TiAlN中的一种或多种。功函数层260可以通过物理气相沉积、化学气相沉积或其他合适的方式形成。

执行步骤S140：在栅极介电层和层间介电层上形成钨层，钨层填满凹槽。

如图2D所示，在栅极介电层240和层间介电层220上形成钨层270’，且钨层270’填满凹槽230。钨层270’可以通过例如物理气相沉积、化学气相沉积或其他合适的方式形成。优选地，可以采用低压化学气相沉积法在栅极介电层240和层间介电层220上沉积钨。低压化学气相沉积可以使钨能够较好地填满凹槽230，并且还能够使钨具有较大的晶粒尺寸。然后，执行热处理工艺。通过热处理可以使原始沉积的钨层的晶粒尺寸进一步增大。这样形成的钨层270’具有较大的晶粒尺寸，从而可以降低最终形成的栅极金属层270（图2F）的电阻。优选地，可以通过快速热处理（RTP）的方式增大钨层的晶粒尺寸，其热处理温度例如可以为800℃-1000℃。快速热处理的升温速度快，升温时间短。

执行步骤S150：在钨层上形成保护层。

如图2E所示，在钨层270’上形成保护层280。保护层280覆盖钨层270’，在随后的化学机械抛光过程中，保护层280可以避免钨层270’发生低温脆性断裂。作为示例，保护层280的厚度可以为保护层280的厚度在该范围内即可以起到良好的保护作用，又能够避免延长工艺时间。

优选地，保护层280的抛光速率小于钨层270’的抛光速率。如上文所述，期望形成晶粒尺寸较大的钨层270’来降低最终形成的栅极金属层的电阻，但是带来的不利影响是钨层270’表面的粗糙度较大。如果对钨层270’表面直接进行抛光，大尺寸的晶粒很容易倒掉或被拔出，这样会在钨层270’表面留下缺陷。并且，由于被拔出处残留的凹陷会导致钨层270’表面的粗糙度进一步增大，结果可能是不断地会有晶粒被拔出。此外，被拔出的晶粒在抛光过程中会在钨层270’表面移动，刮划钨层270’表面，而对钨层270’带来二次伤害。

在化学机械抛光的起始时间段内，抛光主要针对钨层270’中晶粒的尖端，在同样材料的情况下，尖端处的材料层相对于平坦处的材料层具有较大的抛光速率。理想的情况是，较快速地使尖端处变得平整，例如在抛光钨层270’的起始时间段内就在一定程度上避免钨层270’的晶粒倒掉或被拔出，避免发生低温脆性断裂。这样能够在一定程度上保证最后得到平坦的表面。在该优选实施例中，选择抛光速率较小的材料层作为保护层280。在这种情况下，尖端处的周围的相对平坦处的抛光速率小于尖端处抛光的速率，因此，可以有利于抛光的初始时间段内尖端处达到和相对平坦处一样的高度，因而使钨层270’的整个表面变得平坦，进而降低在随后的抛光过程中钨层270’发生低温脆性断裂的风险。

此外，优选地，保护层280的结合力优选地大于钨层270’的结合力。该结合力是指晶体中粒子之间存在的相互作用力。保护层280内部的粒子之间具有较大的结合力。保护层280覆盖在钨层270’的表面可以对钨层270’表面的晶粒起到束缚作用。即使在对钨层270’的尖端进行抛光的初始时间段，尖端处的晶粒的侧壁上也会由保护层280束缚。这样在化学机械抛光过程中，钨层270’表面的晶粒不容易倒掉或被拔出，进一步避免抛光过程中钨层270’发生低温脆性断裂。

优选地，保护层280可以为TiN、TaN、Ti、Ta中的一种或多种。上述材料不但具有较低的抛光速率，而且还具有较大的结合力。

执行步骤S160：进行化学机械抛光去除保护层和凹槽以外的钨层，以形成栅极金属层。

如图2F所示，进行化学机械抛光，去除保护层280和凹槽230以外的钨层270’，以形成栅极金属层270。将凹槽以外的材料层（包括整个保护层280以及凹槽230以外的钨层270’）都去除，由于在步骤S140中钨层已经填满整个凹槽，因而形成栅极金属层270。化学机械抛光具有高选择性，能够提供栅极金属层270和层间介电层220平坦的表面。在抛光凹槽230以外的钨层270’时，如前所述的，由于有保护层270的保护作用，钨层270’不容易发生低温脆性断裂。

综上所述，根据本发明的半导体器件的制作方法，在钨层270’的上面形成一层保护层280。该保护层280在化学机械抛光过程中覆盖钨层270’，可以保护钨层270’，使其不容易发生脆断，从而避免了最终形成的栅极金属层中出现断裂等缺陷，得到平整的表面。

根据本发明的另一个方面，还提供一种半导体器件200。该半导体器件200是采用上述任一种方法形成。如图2F所示，该半导体器件包括半导体衬底210、形成在半导体衬底210上的中间具有凹槽的层间介电层220、形成在凹槽内的栅极介电层240以及位于栅极介电层240上的栅极金属层270。此外，优选地，为了防止例如栅极金属层270中的金属扩散到栅极介电层240中，可以在栅极介电层240和栅极金属层270之间形成阻挡层250。阻挡层250可以包括TiN、TaN中的一种或多种。另外，还可以在栅极介电层240和栅极金属层270之间形成功函数层260，以提高有效功函数（EWF）值。功函数层260可以包括具有期望的功函数值的材料，例如Ti、TaN、TiN、AlCo、TiAlN中的一种或多种。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制作方法，其特征在于，所述方法包括：

提供半导体衬底；

在所述半导体衬底上形成层间介电层，在所述层间介电层中形成有暴露所述半导体衬底的凹槽；

在所述凹槽的底部形成栅极介电层；

在所述栅极介电层和所述层间介电层上形成钨层，所述钨层填满所述凹槽；

在所述钨层上形成保护层，所述保护层覆盖所述钨层；以及

进行化学机械抛光去除所述保护层和所述凹槽以外的钨层，以形成栅极金属层，所述保护层的抛光速率小于所述钨层的抛光速率。

2.如权利要求1所述的方法，其特征在于，所述保护层的结合力大于所述钨层的结合力。

3.如权利要求1所述的方法，其特征在于，所述保护层包括TiN、TaN、Ti、Ta中的一种或多种。

4.如权利要求1所述的方法，其特征在于，所述保护层的厚度为

5.如权利要求1所述的方法，其特征在于，所述方法还包括在形成所述钨层之前，在所述凹槽内和所述层间介电层上形成功函数层。

6.如权利要求5所述的方法，其特征在于，所述功函数层包括Ti、TaN、TiN、AlCo、TiAlN中的一种或多种。

7.如权利要求1所述的方法，其特征在于，所述方法还包括在形成所述钨层之前，在所述凹槽内和所述层间介电层上形成阻挡层。

8.如权利要求1所述的方法，其特征在于，所述钨层的形成方法包括：

采用低压化学气相沉积法在所述栅极介电层和所述层间介电层上沉积钨；以及

执行热处理工艺。

9.一种半导体器件，所述半导体器件是采用权利要求1-8中任一项所述的方法形成的。