CN101431027B - 高电压半导体器件及其制造方法 - Google Patents

高电压半导体器件及其制造方法 Download PDF

Info

Publication number
CN101431027B
CN101431027B CN2008101758247A CN200810175824A CN101431027B CN 101431027 B CN101431027 B CN 101431027B CN 2008101758247 A CN2008101758247 A CN 2008101758247A CN 200810175824 A CN200810175824 A CN 200810175824A CN 101431027 B CN101431027 B CN 101431027B
Authority
CN
China
Prior art keywords
film
oxide
semiconductor substrate
high voltage
fsg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101758247A
Other languages
English (en)
Other versions
CN101431027A (zh
Inventor
金廷澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101431027A publication Critical patent/CN101431027A/zh
Application granted granted Critical
Publication of CN101431027B publication Critical patent/CN101431027B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明披露了一种半导体器件，具体地，披露了一种用于制造高电压半导体器件的方法。该方法包括：在具有高电压器件区和低电压器件区的半导体衬底上形成高电压栅氧化膜，在具有高电压栅氧化膜的半导体衬底上形成栅电极，在包括栅电极的半导体衬底的整个表面上顺序形成氟化硅酸盐玻璃(FSG)膜和衬垫膜，以及在衬垫膜上形成层间绝缘膜。从而，防止诸如MOS晶体管的高电压半导体器件的漏电流增加是可能的。

Description

高电压半导体器件及其制造方法
本申请基于35U.S.C119要求第10-2007-0112588号(于2007年11月6日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件，更具体地，涉及一种用于制造高电压半导体器件的方法。
背景技术
通常，当需要高电压或高电流输出来驱动电机或当从外部源(external source)输入高电压时，可以利用高电压半导体器件。典型地，高电压半导体器件包括片上系统结构中的高电压驱动区和低电压驱动区。在高电压器件中，当低电压施加至栅电极而高电压仅施加至漏电极时，低电压驱动区和高电压驱动区同时形成。在高电压半导体器件的制造过程中实施经由栅氧化物注入(throughgate-oxide implantation)(TGI)工艺来在芯片上和/或上方形成低电压驱动区和高电压驱动区，同时维持现有的特性。在TGI工艺中，实施离子注入工艺以在半导体衬底上和/或上方形成阱区，其中在该半导体衬底上和/或上方沉积了高电压栅氧化膜(gate oxide film)。
如实例图1所示，高电压半导体器件包括具有高电压器件区和低电压器件区的半导体衬底1、阱区2、器件隔离膜3、栅氧化膜4、栅电极5、衬垫膜(liner film)6和层间绝缘膜7。在具有高电压器件区和低电压器件区的半导体衬底1上和/或上方形成器件隔离膜3以限定器件隔离区。在高电压器件区中的半导体衬底1上和/或上方形成栅氧化膜4。在形成高电压栅氧化膜4之后，在衬底1的整个表面的一部分形成光刻胶图样。然后，使用光刻胶图样作为掩膜在半导体衬底1上实施离子注入工艺以在其中形成阱区2。在用于形成阱区2的离子注入工艺中，离子还被注入至暴露的高电压栅氧化膜4中。因此，可以在注入了离子的栅氧化膜4中形成陷阱区(trapsite)。然后去除光刻胶图样。
在具有阱区2的半导体衬底1上和/或上方形成栅电极5。栅电极5形成在衬底1的有源区中。通过使用优先金属沉积(preferentialmetal deposition)(PMD)形成正硅酸乙酯(TEOS)膜来在包括栅电极5的半导体衬底1的整个表面上和/或上方形成衬垫膜6。在包括衬垫膜6的所产生的结构(resultant structure)的整个表面上和/或上方形成层间绝缘膜7。包括在层间绝缘膜7中诸如氢和硼的材料可能移至栅氧化膜4中的陷阱区。因此，在高电压半导体器件的阈值电压区中漏电流增加，从而引起功耗增加和器件特性降低的问题。此外，当TEOS膜被用作衬垫膜6时，半导体器件的漏电流可以根据其中沉积有衬垫膜6的腔室(chamber)的状态和气氛(atmosphere)而显著增加。特别地，C3F8气体被用于清洁腔室，在该腔室中沉积有衬垫膜6的TEOS膜。如果包括在C3F8气体中的氟具有高密度，则测出NMOS晶体管的漏电流为低级别(low level)。另一方面，如果包括在C3F8气体中的氟具有低密度，则测出NMOS晶体管的漏电流为高级别(high level)。意味着，存在着半导体器件的漏电流根据其中沉积有TEOS膜的腔室中的氟气气氛而大量增加的问题。
发明内容
本发明实施例涉及一种用于制造高电压半导体器件的方法，该方法防止了诸如MOS晶体管的高电压半导体器件的漏电流增加，以使器件特性最佳化。
本发明实施例涉及一种用于制造高电压半导体器件的方法，该方法可以包括下列中的至少之一：在具有高电压器件区和低电压器件区的半导体衬底上和/或上方形成高电压栅氧化膜；在具有高电压栅氧化膜的半导体衬底中形成阱区；在具有高电压栅氧化膜的半导体衬底上和/或上方形成栅电极；在包括栅电极的半导体衬底的整个表面上和/或上方顺序形成氟化硅酸盐玻璃(fluorinated silicateglass)(FSG)膜和衬垫膜；在具有衬垫膜的半导体衬底的整个表面上实施退火处理以形成退火的衬垫膜；以及然后在衬垫膜上和/或上方形成层间绝缘膜。
本发明实施例涉及一种用于制造高电压半导体器件的方法，该方法可以包括下列中的至少之一：在其高电压器件区中的半导体衬底上方形成栅氧化膜；在包括栅氧化膜的半导体衬底上方形成栅电极；在包括栅电极的半导体衬底上方顺序形成氟化硅酸盐玻璃(FSG)膜和衬垫膜；以及然后在FSG膜和衬垫膜中的一个的上方形成层间绝缘膜。
本发明实施例涉及一种高电压半导体器件，该高电压半导体器件可以包括下列中至少一个：形成于具有高电压器件区和低电压器件区的半导体衬底中的器件隔离膜；在高电压器件区中的半导体衬底上方形成的第一氧化膜，其中至少部分第一氧化膜包括陷阱区；形成于半导体衬底中的阱区；形成于第一氧化膜上方的栅电极；形成于栅电极上方的第二氧化膜；在第二氧化膜的上部表面中形成的第一介电膜；以及形成于第一介电膜上方的第二介电膜。
本发明实施例涉及一种用于制造高电压半导体器件的方法，该方法可以包括下列中的至少之一：在具有高电压器件区和低电压器件区的半导体衬底中形成用于限定器件隔离区的器件隔离膜；在高电压器件区中的半导体衬底上方形成第一氧化膜；同时在半导体衬底中形成阱区和在第一氧化膜中形成陷阱区；在第一氧化膜上方形成栅电极；在栅电极上方形成第二氧化膜；在第二氧化膜中形成第一介电膜；以及然后在第一介电膜上方形成第二介电膜。
根据本发明实施例，衬垫膜形成为优先金属沉积(preferentialmetal deposition)(PMD)膜、中温氧化物(MTO)膜和高温氧化物(HTO)膜中的任意一种。根据本发明实施例，层间绝缘膜形成为硼磷硅酸盐玻璃(BPSG)膜、磷硅酸盐玻璃(PSG)膜和非掺杂硅酸盐玻璃(USG)膜中的任意一种。根据本发明实施例，顺序形成FSG膜和衬垫膜包括：在包含栅电极的半导体衬底的整个表面上和/或上方沉积FSG膜，以及然后在FSG膜上和/或上方沉积衬垫氧化膜。根据本发明实施例，顺序形成FSG膜和衬垫膜包括：在包含栅电极的半导体衬底的整个表面上和/或上方沉积衬垫氧化膜，以及然后通过在半导体衬底的整个表面上和/或上方实施离子注入来在衬垫氧化膜中形成FSG膜。根据本发明实施例，在形成诸如TEOS膜的PMD衬垫膜之前或之后，薄FSG膜进一步形成在栅电极和衬垫膜之间。因此，可以防止包括在层间绝缘膜中的材料移至形成在栅氧化膜中的陷阱区，并且还可以减小诸如NMOS晶体管的高电压半导体器件的漏电流。从而，存在着使器件特性最佳化的效果。
通常，当在腔室中氟具有高密度时，测出器件的漏电流为低级别。根据本发明实施例，在形成衬垫膜之前或之后，通过FSG膜，氟被充分地施加。从而，与氟具有低密度时相比，包括在衬垫膜中的氧化物的特性被最佳化。因此，有效地防止包括在层间绝缘膜中的材料诸如氢和硼渗透至栅氧化膜中的陷阱区中是可能的。
附图说明
实例图1示出了高电压半导体器件。
实例图2到图3示出了根据本发明实施例的高电压半导体器件以及用于制造高电压半导体器件的方法。
具体实施方式
现在将详细地描述实施方式，其实例在附图中示出。在任何可能的地方，在整个附图中使用相同的标号以表示相同或相似的部件。
参照附图来描述实施方式的结构和效果。附图中所示和实施方式中所描述的实施方式的结构和效果被描述为至少一个实施例，而本发明实施方式的技术构思、核心结构和效果并不局限于此。
根据本发明实施例的半导体器件可以是NMOS晶体管诸如高电压NMOS晶体管。
如实例图2A所示，用于制造根据本发明实施例的高电压半导体器件的方法包括在具有高电压器件区和低电压器件区的半导体衬底10中形成用于限定器件隔离区的器件隔离膜30。为了形成器件隔离膜30，在半导体衬底10的器件隔离区中形成沟槽，且然后在沟槽中填充绝缘膜。然后在高电压器件区中的半导体衬底10上和/或上方沉积高电压栅氧化膜40。同样在低电压器件区中的半导体衬底10上和/或上方形成低电压栅氧化膜。在形成高电压栅氧化膜40之后，在衬底10的整个表面的一部分处形成光刻胶图样。然后使用光刻胶图样作为掩膜来在半导体衬底10上实施离子注入工艺以在半导体衬底10中形成阱区20。然后去除光刻胶图样。在离子注入工艺期间，在高电压栅氧化膜40中同时形成陷阱区。特别地，可以在通过光刻胶图样暴露的高电压栅氧化膜40的区域中形成陷阱区。
如实例图2B所示，然后诸如多晶硅的导电材料(conductivematerial)在高电压栅氧化膜40上和/或上方沉积并且然后被图样化以在高电压栅氧化膜40上和/或上方形成栅电极50。可以在栅电极50的相对的侧壁处形成具有预定厚度的隔离体(spacer)。然后在包括栅电极50的半导体衬底10的整个表面上和/或上方顺序形成FSG膜60和衬垫膜70。
实例图2C和图2D示出了FSG膜60和衬垫膜70形成的方式。如实例图2C所示，在包括栅电极50的半导体衬底10的整个表面上和/或上方形成FSG膜60。然后，如实例图2D所示，在FSG膜60上和/或上方沉积衬垫膜70。衬垫膜70是氧化膜，诸如优先金属沉积(PMD)膜、中温氧化物(MTO)膜、高温氧化物(HTO)膜和正硅酸乙酯(TEOS)膜中的一种。衬垫膜70用来使栅电极50与随后将形成的金属线隔离。可选地，可以在形成FSG膜60之前形成衬垫膜70。在这样的情况下，可以通过离子注入来形成FSG膜60。特别地，在包括栅电极50的半导体衬底10的整个表面上和/或上方形成具有预定厚度的衬垫膜70。然后可以将氟离子注入至半导体衬底10的整个表面中以在衬垫膜70中形成具有几十埃到几百埃厚度的薄FSG膜60。
如实例图3所示，在形成FSG膜60和衬垫膜70之后，在包括FSG膜60和衬垫膜70中之一的半导体衬底10的整个表面上和/或上方形成层间绝缘膜80。层间绝缘膜80可以是硼磷硅酸盐玻璃(BPSG)膜、磷硅酸盐玻璃(PSG)膜和非掺杂硅酸盐玻璃(USG)膜中的任意一种。例如，在FSG膜60上和/或上方形成衬垫膜70之后，可以在半导体衬底10的整个表面上和/或上方实施退火处理以在形成层间绝缘膜80之前形成退火的衬垫膜70。以在大约600℃到1000℃之间范围内的温度在氮气(N2)气氛(nitrogen atmosphere)或氢气(H2)气氛(hydrogen atmosphere)中的一种下实施退火处理。退火的衬垫膜70和FSG膜60结合以有效地防止包括在层间绝缘膜80中的材料诸如氢和硼渗透到栅氧化膜40的陷阱区中。与未退火的(non-annealed)衬垫膜70相比，退火的衬垫膜70还更有效地防止相邻膜之间的材料的移动。
因此，如实例图3所示，根据本发明实施例的半导体器件包括具有高电压器件区和低电压器件区的半导体衬底10、阱区20、器件隔离膜30、栅氧化膜40、栅电极50、氟化硅酸盐玻璃(FSG)膜60、衬垫膜70(退火的或未退火的)和层间绝缘膜80。
在半导体衬底10中形成器件隔离膜30以限定器件隔离区。在高电压器件区中的半导体衬底10上和/或上方沉积栅氧化膜以从而形成高电压(HV)栅氧化膜40。在HV栅氧化膜40形成之后，通过在衬底10中注入P型掺杂质或N型掺杂质中的一种来在衬底10中形成阱区20。在半导体衬底10的有源区中包括在栅氧化膜40上和/或上方形成栅电极50。可以在栅电极50相对的侧壁处形成具有预定厚度的隔离体。在包括栅电极50的半导体衬底10的整个表面上和/或上方形成FSG膜60以从而覆盖栅电极50。在包括FSG膜60的半导体衬底10的整个表面上和/或上方形成衬垫膜70以从而覆盖FSG膜60。
根据本发明实施例，可以顺序形成FSG膜60和衬垫膜70。例如，在薄FSG膜60被沉积具有在大约几十埃到几百埃之间范围内的厚度之后，可以在其上和/或其上方沉积衬垫膜70。可选地，可以在形成FSG膜60之前形成衬垫膜70。例如，在足够厚地形成衬垫膜70以覆盖栅电极50之后，可以注入氟离子以在衬垫膜70中形成具有在大约几十埃到几百埃之间范围内的厚度的薄FSG膜60。然后在衬垫膜70上和/或上方形成层间绝缘膜80。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本公开的原则的精神和范围内。更特别地，在本公开、附图、以及所附权利要求的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可选的使用对本领域技术人员来说也是显而易见的。

Claims (18)

1.一种用于制造高电压半导体器件的方法，包括：
在其高电压器件区中的半导体衬底上方形成栅氧化膜；
在包括所述栅氧化膜的所述半导体衬底上方形成栅电极；
在包括所述栅电极的所述半导体衬底上方形成氟化硅酸盐玻璃(FSG)膜和衬垫膜；以及
在所述FSG膜或者所述衬垫膜的上方形成层间绝缘膜。
2.根据权利要求1所述的方法，在形成所述栅氧化膜之后和在形成所述栅电极之前，进一步包括：在所述半导体衬底中形成阱区。
3.根据权利要求2所述的方法，其中，形成所述阱区包括在所述半导体衬底中注入P型掺杂质和N型掺杂质中的一种。
4.根据权利要求3所述的方法，其中，形成所述阱区包括在所述栅氧化膜中同时形成陷阱区。
5.根据权利要求1所述的方法，在形成所述衬垫膜之后和在形成所述层间绝缘膜之前，进一步包括：在所述衬垫膜上实施退火处理。
6.根据权利要求5所述的方法，其中，在氮气(N2)气氛和氢气(H2)气氛中的一种下实施所述退火处理。
7.根据权利要求1所述的方法，所述衬垫膜包括优先金属沉积(PMD)膜、中温氧化物(MTO)膜和高温氧化物(HTO)膜中的一种。
8.根据权利要求1所述的方法，其中，所述层间绝缘膜包括硼磷硅酸盐玻璃(BPSG)膜、磷硅酸盐玻璃(PSG)膜和非掺杂硅酸盐玻璃(USG)膜中的一种。
9.根据权利要求1所述的方法，其中，形成所述FSG膜和所述衬垫膜包括：
在包括所述栅电极的所述半导体衬底的整个表面上方形成所述FSG膜；
在所述FSG膜上方形成所述衬垫膜；以及
在所述衬垫膜上实施退火处理。
10.根据权利要求1所述的方法，其中，形成所述FSG膜和所述衬垫膜包括：
在包括所述栅电极的所述半导体衬底的整个表面上方形成所述衬垫膜；以及
通过实施离子注入工艺来在所述衬垫膜的上部表面中形成所述FSG膜。
11.根据权利要求10所述的方法，其中，形成所述FSG膜包括将氟离子注入至所述衬垫膜的上部表面中。
12.根据权利要求1所述的方法，其中，在所述半导体衬底的整个表面上方形成所述衬垫膜以覆盖所述FSG膜。
13.一种用于制造高电压半导体器件的方法，包括：
在具有高电压器件区和低电压器件区的半导体衬底中形成用于限定器件隔离区的器件隔离膜；
在所述高电压器件区中的所述半导体衬底上方形成第一氧化膜；
同时在所述半导体衬底中形成阱区和在所述第一氧化膜中形成陷阱区；
在所述第一氧化膜上方形成栅电极；
在所述栅电极上方形成第二氧化膜；
在所述第二氧化膜中形成氟化硅酸盐玻璃(FSG)膜；以及然后
在所述第二氧化膜上方形成介电膜。
14.根据权利要求13所述的方法，其中，同时形成所述阱区和所述陷阱区包括：
在所述第一氧化膜上方形成暴露部分所述第一氧化膜的光刻胶图样；
使用所述光刻胶图样作为掩膜实施离子注入工艺以在所述半导体衬底中形成所述阱区并在所述第一氧化膜的所述暴露部分中形成所述陷阱区；以及
去除所述光刻胶图样。
15.根据权利要求13所述的方法，其中，形成所述氟化硅酸盐玻璃膜包括在所述第二氧化膜上实施离子注入工艺。
16.根据权利要求15所述的方法，其中，实施所述离子注入工艺包括将氟离子注入至所述第二氧化膜的上部表面中。
17.根据权利要求13所述的方法，其中，所述第二氧化膜包括优先金属沉积(PMD)膜、中温氧化物(MTO)膜和高温氧化物(HTO)膜中的一种。
18.一种高电压半导体器件，包括：
器件隔离膜，形成于具有高电压器件区和低电压器件区的半导体衬底中；
第一氧化膜，在所述高电压器件区中的所述半导体衬底上方形成，其中至少部分所述第一氧化膜包括陷阱区；
阱区，形成于所述半导体衬底中；
栅电极，形成于所述第一氧化膜上方；
第二氧化膜，形成于所述栅电极上方；
氟化硅酸盐玻璃(FSG)，形成于所述第二氧化膜的上部表面中；以及
介电膜，形成于所述第二氧化膜上方。
CN2008101758247A 2007-11-06 2008-11-04 高电压半导体器件及其制造方法 Expired - Fee Related CN101431027B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070112588A KR100943487B1 (ko) 2007-11-06 2007-11-06 고전압용 반도체 소자 제조 방법
KR10-2007-0112588 2007-11-06
KR1020070112588 2007-11-06

Publications (2)

Publication Number Publication Date
CN101431027A CN101431027A (zh) 2009-05-13
CN101431027B true CN101431027B (zh) 2010-09-22

Family

ID=40587238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101758247A Expired - Fee Related CN101431027B (zh) 2007-11-06 2008-11-04 高电压半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7947587B2 (zh)
KR (1) KR100943487B1 (zh)
CN (1) CN101431027B (zh)
TW (1) TW200921793A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990070938A (ko) * 1998-02-26 1999-09-15 김덕중 전력 모스 트랜지스터
US6159872A (en) * 1998-09-03 2000-12-12 National Semiconductor Corporation F ion implantation into oxide films to form low-K intermetal dielectric
US6784115B1 (en) * 1998-12-18 2004-08-31 Mosel Vitelic, Inc. Method of simultaneously implementing differential gate oxide thickness using fluorine bearing impurities
US6346442B1 (en) * 1999-02-04 2002-02-12 Tower Semiconductor Ltd. Methods for fabricating a semiconductor chip having CMOS devices and a fieldless array
US6177362B1 (en) * 1999-08-17 2001-01-23 United Microelectronics Corp. Fabrication method for gate structure having gate dielectric layers of different thickness
US6501139B1 (en) * 2001-03-30 2002-12-31 Matrix Semiconductor, Inc. High-voltage transistor and fabrication process
US20040129986A1 (en) * 2002-11-28 2004-07-08 Renesas Technology Corp. Nonvolatile semiconductor memory device and manufacturing method thereof
KR100559609B1 (ko) * 2003-05-16 2006-03-10 동부아남반도체 주식회사 반도체 금속 배선 공정에서의 산화막 형성 방법
JP2005101597A (ja) 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
US6972229B2 (en) * 2003-12-23 2005-12-06 02Ic, Inc. Method of manufacturing self-aligned non-volatile memory device
US7390718B2 (en) * 2004-02-20 2008-06-24 Tower Semiconductor Ltd. SONOS embedded memory with CVD dielectric
KR100602378B1 (ko) 2004-12-30 2006-07-18 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조 방법

Also Published As

Publication number Publication date
CN101431027A (zh) 2009-05-13
US20090114990A1 (en) 2009-05-07
KR20090046437A (ko) 2009-05-11
KR100943487B1 (ko) 2010-02-22
TW200921793A (en) 2009-05-16
US7947587B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
CN102737974B (zh) 制造多个栅极结构的方法
TW201707147A (zh) 氧氮氧堆疊的形成方法
CN101431055A (zh) 双功函数半导体装置及其制造方法
TW201347149A (zh) 非揮發性半導體記憶體及非揮發性半導體記憶體之製造方法
TWI273709B (en) Semiconductor integrated circuit device and its manufacturing method
KR20080053217A (ko) 불휘발성 반도체 메모리 장치 및 그 제조 방법
CN103545186A (zh) 一种制造金属栅半导体器件的方法
CN108735671A (zh) 半导体器件的制造方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN105355599B (zh) 一种半导体存储器件及其制备方法、电子装置
CN101431027B (zh) 高电压半导体器件及其制造方法
CN107799471A (zh) 一种半导体器件及其制造方法和电子装置
JP2004095957A (ja) 半導体装置およびその製造方法
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
CN103681263A (zh) 一种用于减小接触插塞和栅极结构之间的寄生电容的方法
CN103632940B (zh) 一种半导体器件的制造方法
CN102569303A (zh) 浮栅型半导体存储器件及其制造方法
CN102931126A (zh) 提高mos器件窄宽度效应的方法
JP2010045239A (ja) 不揮発性半導体記憶装置の製造方法
CN106960817A (zh) 一种半导体器件以及制备方法、电子装置
CN102543824B (zh) 一种浅沟槽隔离制作方法
CN101069278B (zh) 增强场效氧化物的方法和具有增强的场效氧化物的集成电路
CN107818947A (zh) 一种半导体器件及其制造方法
KR20080110119A (ko) 반도체 소자 및 그의 제조 방법
CN106992183A (zh) 一种电荷捕获型非易失存储器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100922

Termination date: 20131104