TW201023364A - LDMOS transistor and method for manufacturing the same - Google Patents

LDMOS transistor and method for manufacturing the same Download PDF

Info

Publication number
TW201023364A
TW201023364A TW098138322A TW98138322A TW201023364A TW 201023364 A TW201023364 A TW 201023364A TW 098138322 A TW098138322 A TW 098138322A TW 98138322 A TW98138322 A TW 98138322A TW 201023364 A TW201023364 A TW 201023364A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
dielectric
contact
dielectric layers
oxide semiconductor
Prior art date
Application number
TW098138322A
Other languages
English (en)
Inventor
Cheol-Ho Cho
Original Assignee
Dongbu Hitek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Hitek Co Ltd filed Critical Dongbu Hitek Co Ltd
Publication of TW201023364A publication Critical patent/TW201023364A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

201023364 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法。特別地，本發 明關於一種橫向雙擴散金屬氧化物半導體（Lateral Double Diffosed Metal Oxide Semiconductor, LDMOS)裝置及其製造方法。 【先前技術】 以下，將結合圖式部份描述一習知技術之橫向雙擴散金屬氧 化物半導體（LDMOS)電晶體。 「第1圖」係為一習知技術之橫向雙擴散金屬氧化物半導體 (LDMOS)電晶體之平面圖。 如「第1圖」所示，形成至少一個金屬線20及一接觸插塞22 且一介電層10形成於金屬線20之間。 第2圖」係為沿「第1圖」之A-A’方向切開之橫向雙擴散 金屬氧化物半導體（LDMOS)電晶體之橫截面圖。「第3圖」係 為沿「第1圖」2B_B，方向切開之橫向雙擴散金屬氧化物半導體 (LDMOS)電晶體之橫截面圖。 如「第1圖」及「第2圖」所示，一 n型井38形成於一 n型 基板30之上，其中η型基板30具有一透過一絕緣層36定義之活 性區。一 ρ型主體區6〇與一 η型延伸沒極區34及4〇在η型井％ 之中以—預定距軸間隔。—獅極區62制於ρ型主體區 6〇之上且靠近η+型源極區62 ’並且與閘極介電層72及間極導電 201023364 層70相重疊的p型主體區60之一預定頂表面區域為一通道區。 一 n+型汲極區32及42排列於η型延伸汲極區34及4〇之上。閘 極介電層72及閘極導電層70順次提供於此通道區域之上。一間 極間隔層76形成於閘極導電層70之一側壁之上。閘極間隔層％ 可由閘極介電層72及介電層74形成。雖然圖中沒有具體表示， 在形成閘極間隔層76之前執行一第一離子植入。在形成閘極間隔 層76之後，執行一第二離子植入用以實現雙擴散。然後，形成一 ❹擴散金屬氧化物半導體（DiffusedMOS，DMOS)電晶體結構。 如上所述，介電層80、82、84、90、92、94、96、100以及 102形成於上述結構之上通過每一對應的介電層形成每一接觸插 塞22。每一接觸插塞與對應金屬線91、93及98相接觸。一接觸 阻檔層24形成於接觸插塞22之一外部表面之上。此外，一矽化 層50形成於n+型汲極區32及42、n+型源極區62以及閘極導電 φ 層70與接觸插塞22相接觸之區域中。 上述橫向雙擴散金屬氧化物半導體（LDM〇s；)電晶體透過應 用最小设計規則定義盡可能多的接觸插塞，用以在充分短時間内 具有許多作業電壓及電流。這裡，特別地，較多數目之接觸插塞 具有獲得許多電流之優點但是輯電晶體之尺相以增加接觸插 塞之數目具有限制。 【發明内容】 因此，雲於以上之問題，本發明關於一種橫向雙擴散金屬氧 5 201023364 化物半導體（LDMOS)電晶體及其製造方法。 本發明之目的之一在於提供一種橫向雙擴散金屬氧化物半導 體（LDMOS)電晶體及其製造方法，此種橫向雙擴散金屬氧化物 半導體（LDMOS)電晶體能夠使用預定數目之接觸插塞及一預定 尺寸之電晶體實現盡可能多的電流流動。 本發明其他的優點、目的和特徵將在如下的說明書中部分地 加以闡述’並且本發明其他的優點、目的和特徵對於本領域的普 通技術人員來說’可以透過本發明如下的說明得以部分地理解或 者可以從本發明的實踐中得出。本發明的目的和其他優點可以透 過本發明所記載的說明書和申請專利範圍中特別指明的結構並結 合圖式部份，得以實現和獲得。 為了獲得本發明的這些目的和其他優點，現對本發明作具體 化和概括性的描述，本發明的—種橫向雙擴散金屬氧化物半導體 (LDMOS)電晶體包含有—第—介電層，第—介電層形成於一基 板之一頂表面之-前區域之上；複數個第二介電層，這些第二介 電層多層層疊於第一介電層之一頂表面之一前區域之上;複數個 接觸插塞’其穿過第—介電叙第二介電層，並且在—活性區之 :彼此以知距離烟隔；以及—橋接金屬線，其形成於這些 二介電層之中，並且在—水平方向上將烟隔之接觸插塞互相 在本發明之另—方面中，—種橫向雙擴散金屬氧化物半導體 201023364 (LDMOS)電晶體之製造方法包含以下步驟：形成—第一介電層 於基板之頂表面之一别區域之上；順次形成複數個具有不同 密度之第二介電層於第一介電層之一頂表面之上的一前區域之 上；透過_第-介電層及第二介電層，㈣複數個彼此以一預 定距離相f摘之接躯域；形成—橋接金屬線區域於—預定第二 介電層之中，此預定第二介電層在分職有不同密度之第二介電 層之中具有最小密度，並且橋接金屬顧域在—水平方向上穿過 ❹這些接_域；錢透職金雜人於㈣的接_域及橋接金 屬線區域中’形成複數個以一定距離相間隔的接觸插塞及一橋接 金屬線。 可以理解岐’如上職的本發明之迪朗和賴所述的 本發明之詳細朗均是具有代紐和轉性的說明，並且是為了 進一步揭示本發明之申請專利範圍。 【實施方式】 以下’將結合圖式部份詳細插述本發明之較佳實施例。圖式 中之相同標號表示相同或類似元件。 下文中’將結合圖式部份描述本發明之一實施例之一橫向雙 擴散金屬氧化物半導體（LDM〇s)電晶體。 —帛圖」係為本發明之一實施例之一橫向雙擴散金屬氧化 物半導體（LDMOS)電晶體之剖視圖，並且為沿「第丄圖」b_b， 線方向切開之示意圖。 7 201023364 本發明之一實施例之沿「第1圖」a-a，線切開的橫向雙擴散 金屬氧化物半導體（LDMOS )電晶體之剖視圖與「第2圖」相同， 並且因此省去其洋細描述。為了容易理解本發明，使用一種n型 橫向雙擴散金屬氧化物半導體（LDMOS)電晶體以解釋本發明且 本發明並不限制於此。相同之技術原理可應用於一 p型橫向雙擴 散金屬氧化物半導體（LDMOS)電晶體。 請參閱「第4圖」，一 η型井202形成於一 η型基板200之上， 其中η型基板200具有一透過一絕緣層201定義之活性區，並且 一 Ρ型主體區204形成於η型井202之中。「第4圖」所示之絕緣 層 201 透過區域氧化珍（Local Oxidation of Silicon, LOCOS)製程 形成’當然其也可透過淺溝道隔離（Shallow Trench Isolation, STI) 製程形成。一 n+型源極區206排列於p型主體區204之上。一矽 化層220形成於n+型源極區206與一接觸插塞224相接觸之區域 中〇 第一介電層210、第二介電層212以及介電層214、230、250、 232、252、234以及254形成於η型基板200之上透過絕緣層201 定義之活性區中。複數個接觸插塞224通過對應的介電層形成。 第二介電層212及介電層214對應於夾層介電層（Inter-Layer Dielectrics，ILD)且其他介電層 230、250、232、252、234 以及 254 對應於金屬線間介電層（Inter-Metal Dielectric，IMD)。這裡，介電 層 250、252 以及 254 可由四乙基碎酸鹽（Tetra Ethyl Ortho Silicate， 201023364 TEOS)形成。每一接觸插塞與每一對應金屬層24〇相接觸。一接 觸阻擋層222形成於接觸插塞224之一外表面之上。接觸阻擔層 222可由錫或鈦（Ti)形成。將結合「第4圖」詳細描述與「第3 圖」所示之電晶體不相同之部份。 一第一介電層210形成於η型基板200之一前區域之上。舉 例而言，第一介電層210可為二氧化石夕（si〇2)。 一第一介電層216堆積於第一介電層210之一前區域之上。 ® 第二介電層216可為一單層或如「第4圖」所示之複數個層（第 二介電層212及介電層214)。舉例而言，第二介電層216可由碟 矽玻璃（Phosphorus Silicate Glass，PSG)或硼磷矽玻璃（Boron Phosphorous Silicate Glass，BPSG)形成。 複數個接觸插塞224通過第一及第二介電層210及216彼此 之間以一預定之距離相間隔。這些接觸插塞224可由鎢形 成0 ❿ 與「第3圖」所示之習知技術之橫向雙擴散金屬氧化物半導 體（LDM0S)電晶體不相同，本發明之實施例之橫向雙擴散金屬 氧化物半導體（LDM0S)電晶體包含有一橋接金屬線226。橋接 金屬線226形成於第二介電層216之中，並且橋接金屬線226穿 過彼此相間隔的接觸插塞224且將這些接觸插塞224相連接。此 外’與「第3圖」所示之習知技術之橫向雙擴散金屬氧化物半導 體（LDMOS)電晶體不相同，由於橋接金屬線226，本發明之橫 9 201023364 向雙擴散金屬氧化物半導體（LDMOS)電晶體相比較於習知技術 之橫向雙擴散金屬氧化物半導體（LDMOS)電晶體可流動更多之 電流。 根據本發明，橋接金屬線226之上提供的第二介電層212或 216之厚度（hi)相比較於橋接金屬線226之下的第二介電層212 或第二介電層212及第一介電層210之厚度(h2)的比例可為1:5/3 至1:3，較佳為3:7。 一接觸阻擂層222形成於每一接觸插塞224與第二介電層212 之間以及每一接觸插塞224與第一介電層210之間。 如下’將結合對應之圖式描述本發明之實施例之一橫向雙擴 散金屬氧化物半導體（LDMOS)電晶體之製造方法。根據該橫向 雙擴散金屬氧化物半導體（LDMOS)電晶體之製造方法，僅描述 橋接金屬線226之製造方法。其他元件之製造方法與習知技術之 方法相同且因此省去這些方法之描述。 「第5A圖」至「第5F圖」係為本發明一實施例之橫向雙擴 散金屬氧化物半導體（LDMOS)電晶體之製造方法之剖視圖。 「第5A圖」至「第5F圖」表不「第4圖」所示之一區域3〇〇 之製造方法。 如「第5A圖」所示，第一介電層210A形成於石夕化層220之 一前區域之上，其中石夕化層220形成於n+型源極區206之上。這 裡，第一介電層210A對應於一前金屬介電質（Pre-metal Dieleetrie， 201023364 PMD)且其可為二氧化梦娜2)。其後複數個具有不同密度的 第二介電層212順次多層層疊於第—介電層2祖之—前區域之 上。這裡，第二介電層216A可僅表示第二介電層212。舉例而言， 複數個第二介電層216A可按照如下形成。在「第5八圓」之情況 下’第二介電層216A可在六個沉積製程中形成且本發明並不限制 於此。當S，可執行超過六次及更多或更少次的沉積製程用以形 成第二介電層216A。 首先，第二介電層216A之中預定數目之第二介電層242A、 244A、246A及248A順次多層層疊於第一介電層21〇A之上。然
後’在第二介電層242A至252A之中具有最低密度的第二介電層 250A形成於多層層疊的第二介電層242A、244A、246八及248A 之上。其後’第二介電層216A中之另一第二介電層252A形成於 第二介電層250A之上。根據本發明，第二介電層中預定的第二介 電層242A、244A、246A及248A之厚度相比較於其他第二介電 層之厚度的比例可為1:3/5至1:3，較佳為3:7。舉例而言，預定的 第二介電層242A、244A、246A及248A之厚度可為6000埃至7〇〇〇 埃。也就是說，每一第二介電層242A、244A、246A及248A以 具有15⑽埃之厚度順次多層堆疊。此種情況下，第二介電層250A 之厚度為1500埃且其他第二介電層之厚度可為15〇〇至25〇〇埃。 這裡’為了防止鹼離子鈉（Na)或鉀（κ)的滲透，摻雜具 有優良捕獲性此的磷且在一大約8〇〇攝氏度（¾)之高溫下添加 11 201023364
具有一流動特性的硼（B)，用以提高平坦化特性且用以改善蝕刻 效率。為此，磷石夕玻璃（PSG)或硼磷石夕玻璃（BPSG)可用作第 二介電層216A。這裡，具有最小密度的第二介電層250A之密度 與其他第二介電層242A、244A、246A、248A及252A之密度不 相同。其他的第二介電層242A、244A、246A、248A及252A之 领碟石夕玻璃（BPSG)中包含的硼（B)之密度可為2wt/%且磷之 密度可為5wt/%。根據本發明，在氮氣（N2)之中，可在650攝 氏度（°C )至750攝氏度（°C )之溫度下，較佳在700攝氏度（°C ) G 之溫度下，執行用以形成第二介電層216A之熱製程。 如上所述，沉積預定次數的硼磷矽玻璃（BPSG)用以形成第 一介電層216A。其後’可在一化學機械研磨（chemical Mechanical Polishing，CMP)製程中平坦化第二介電層216A，用以平坦化第 -一介電層250A之·一頂表面。 因此’如「第5B圖」所示，在n型基板200之活性區中蝕刻 第-及第二介電層210Α及216Α，用以打開複數個彼此以預定距參 離相間隔的第一及第二接觸區域4〇〇及4〇2。舉例而言，一光阻抗 触圖案（圖未示）形成於第二介電層216Α之上，光阻抗侧案用 以暴露第—介電層252Α之待形成第-及第二接觸區域伽及4〇2 的預定區域。透過使用該形成的光阻抗侧案作為一侧光罩蝕 刻第一及第二介電層210及216Α，以使得如「第5β圖」所示可 形成第一及第二接觸區域400及402。 12 201023364 因此’如「第5C圖」及「第5D圖」所示，可清洗打開的第 -及第二接觸區域400及402。在使用化學製劑執行至少一次的清 洗製程之後，水平通過第一及第二接觸區域4〇〇及4〇2的橋接金 屬線區域406形成於第二介電層25〇D之上，第二介電層25〇d在 複數個分別具有不同密度之第二介電層216B中具有最小之密度。 舉例而言，根據本發明，清洗製程可執行兩次。首先，為了 去除在侧第一及第二介電層210A及216A之後保留的殘留物， 首先侧一次打開的第一及第二接觸區域400及402。因此，在如 「第5F圖」所示植入金屬之前，再次清洗打開的第一及第二接觸 區域400及402。然後’如「第5D圖」所示，水平通過第二介電 層25〇c的橋接金屬線區域4〇6沿第一及第二接觸區域及似 之一水平方向形成。如上所述，具有相對較低密度之第二介電層 具有與其他第二介電層248B及252B相對弱之結合。結果，如果 ❹橫向雙擴散金屬氧化物半導體（LDM〇s)電晶體執行完兩次清洗 t程之後’在—水平方向上平穩去除具有最低密度的第二介電層 且可形成橋接金屬線區域406。這裡，清洗製程之次數並不 限制於兩次且其可根據第二介電層25〇b之密度變化。 ®此’如「第5E圖」所示，在植入金屬插塞224之金屬之前， 推層222形成於第一及第二接觸區域4〇〇及之侧及底 表面之上。接觸阻擋層222可由錫或鈦（Ti)形成。 因此，如「第5F圖」所示，金屬植入於開口的第一及第二接 13 201023364 觸區域400及402之中用以形成複數個彼此以預定距離相間隔之 接觸插塞224。舉例而言，接觸_ 224之金屬可為鶴（w)。當 形成接觸插塞224之時，金屬植入於橋接金屬線區域々％之中且 形成橋接金屬線226。結果，接觸插塞224可透過橋接金屬線226 彼此之間相連接。 根據上述之橫向雙擴散金屬氧化物半導體（LDM〇s)電晶體 及其製造方法，橋接金屬線通過接觸插塞形成為穿過且互相連接 接觸插塞。結果，在與習知技術之雙擴散金屬氧化物半導體❿ (LDMOS)電晶體具有相同尺寸之纽下可流過更多之電流。 雖然本發明以前述之較佳實施例揭露如上，然其並非用以限 疋本發明。本躺之技術人貞應當意識到在视離本發明所附之 申請專利範圍所揭示之本發明之精神和顧哺況下，所作之更 動與潤飾’均屬本發明之專梅護範圍之内。_本發明所界定 之保護範圍請參照所附之申請專利範圍。 【圖式簡單說明】 參 第1圖係為習知技術之—橫向雙擴散金屬氧化物半導體 (LDMOS)電晶體之平面圖； 第2圖係為沿第1圖之从，方向_向雙讎金屬氧化 物半導體(LDMOS)電晶體之橫截面圖； 第3圖係為沿第丨圖之Β·Β，方向切開的橫向雙擴散金屬氧化 物半導體（LDMOS)電晶體之剖視圖； 201023364 第4圖係為本發明之一實施例之一橫向雙擴散金屬氧化物半 導體（LDMOS)電晶體之剖視圖；以及 第5A圖至第5F圖係為本發明一實施例之橫向雙擴散金屬氧 化物半導體（LDMQS)衫體之製造絲之剖視圖。 【主要元件符號說明】 10 20 22 24 30 32、42 34'40 36 38 50 60 62 70 72 74 76
❹ 介電層 金屬線 接觸插塞 接觸阻擋層 η型基板 η+型没極區 η型延伸汲極區 絕緣層 η型井 矽化層 Ρ型主體區 型源極區 閘極導電層 閘極介電層 介電層 閘極間隔層 15 201023364 80、82、84、90、92、94、96、100、102 介電層 91、93、98 金屬線 200 201 202 204 206
210 > 210A η型基板 絕緣層 η型井 Ρ型主體區 型源極區 第一介電層
212、216、216Α、216Β 第二介電層 214、230、250、232、252、234、254 介電層 220 發化層 222 接觸阻擋層 224 接觸插塞 226 橋接金屬線
242Α、244Α、246Α、248Α、250Α、252Α 第二介電層 248Β、250Β、250C、250D、252Β 第二介電層 240 金屬層 300 區域 400 第一接觸區域 402 第-一接觸區域 406 橋接金屬線區域 16 201023364

Claims (1)

  1. 201023364 七、申請專利範圍： 1. 一種橫向雙擴散金屬氧化物半導體電晶體，係包含有： 一第一介電層，係形成於一基板之一頂表面之一前區域之 上； 複數個第二介電層，係多層層疊於該第一介電層之一頂表 面之一前區域之上； 複數個接觸插塞，係穿過該第一介電層及該等第二介電 層，並且在一活性區之中彼此以一預定距離相間隔；以及 儀 一橋接金屬線’係形成於該等第二介電層之中，並且在一 水平方向上將該等相間隔之接觸插塞互相連接。 2. 如4求項第1項所述之橫向雙擴散金屬氧化物半導體電晶體， 其中該第一介電層係為二氧化矽（Si02)，並且其中該第二介 電層係為硼磷矽玻璃（BPSG)。 3. 如請求項第1項所述之橫向雙擴散金躲化辨導體電晶體， 更包含有： ❹ 一接觸阻擔層，係形成於每一該等接觸插塞與每一該等第 二介電層之間以及每一該等接觸插塞與該第一介電層之間。 4. -種橫向雙擴散金屬氧化物半導體電晶體之製造方法係包含 以下步驟： 形成-第-介電層於-基板之一頂表面之—前區域之上； 順次形成複數個具有不同密度之第二介電層於該第一介 18 201023364 電層之一頂表面之上的一前區域之上； 透過蝕刻該第一介電層及該等第二介電層，打開複數個彼 此以一預定距離相間隔之接觸區域； 形成一橋接金屬線區域於一預定第二介電層之中，該預定 第二介電層在分別具有不同密度之該等第二介電層之中具有 隶小雄、度，並且該橋接金屬線區域在一水平方向上穿過該等接 觸區域；以及 透過將金屬植入於該等打開的接觸區域及該橋接金屬線 區域中’形成複數個以一定距離相舰的接觸插塞及一橋接金 屬線。 5· 6. 如凊求項第4項所述之橫向雙擴散金屬氧化物半導體電晶體之 製造方法，更包含： 中 在植入該金屬之前，形成—接觸阻擋層於該等接觸區域之 1請求項第4項所述之橫向雙擴散金屬氧化物轉體電晶體之 製造方法，其中形成該等第二介電層之該步驟包含： "順-欠形成該等第二介電層之多層層疊的預定第二介電層 於該第一介電層之上； ，成該等第二介電層之中具有該最小密度之—第二介電 、夕層層疊的該等預定第二介電層之上；以及 成該等第一介電層之中的其他第二介電層於具有該最 201023364 低密度之該第二介電層之上。 7. 如明求項第4項所述之橫向雙擴散金魏化物半導體電晶體之 製^3方去，其中該第二介電層係由硼磷矽玻璃（BPSG)製造。· 8. 如明求項第7項所述之橫肖雙擴散金屬氧化物半導體電晶體之 製造方法，其中該等第二介電層之中具有該最小密度之該第二 介電層之該密度與其他該等第二介電層之密度不相同。 9. 如请求項第4酬述之橫向雙擴散金屬氧化物半導體電晶體之 裝1^方法，其中形成該橋接金屬線之該步驟包含透過使用化學⑩ 製劑清洗至少一次該打開細區域。 10. 如請求項第9項所述之橫向雙擴散金屬氧化物半導體電晶體之 製造方法’其中該清洗步驟包含： 在餘刻該第一介電層及該等第二介電層之後，蝕刻該打開 之接觸區域；以及 在植入金屬之前再次清洗該打開之接觸區域。 20
TW098138322A 2008-11-17 2009-11-11 LDMOS transistor and method for manufacturing the same TW201023364A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080113894A KR101035615B1 (ko) 2008-11-17 2008-11-17 수평형 디모스 트랜지스터 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
TW201023364A true TW201023364A (en) 2010-06-16

Family

ID=42171307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098138322A TW201023364A (en) 2008-11-17 2009-11-11 LDMOS transistor and method for manufacturing the same

Country Status (4)

Country Link
US (1) US8105939B2 (zh)
KR (1) KR101035615B1 (zh)
CN (1) CN101740626A (zh)
TW (1) TW201023364A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731390B (zh) * 2019-05-05 2021-06-21 中國科學院微電子研究所 互連結構、電路及包括該互連結構或電路的電子設備

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142671B2 (en) * 2009-10-30 2015-09-22 Vanguard International Semiconductor Corporation Lateral double-diffused metal oxide semiconductor
WO2011161748A1 (ja) 2010-06-21 2011-12-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11532599B2 (en) * 2012-12-22 2022-12-20 Monolitic 3D Inc. 3D semiconductor device and structure with metal layers
JP6912971B2 (ja) * 2017-08-30 2021-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN110364478B (zh) * 2018-03-26 2022-01-28 中芯国际集成电路制造(上海)有限公司 金属连接结构的形成方法
US10981780B2 (en) * 2019-08-19 2021-04-20 Infineon Technologies Ag Membrane support for dual backplate transducers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084644A (ko) * 2000-02-28 2001-09-06 박종섭 반도체 소자 및 그의 제조 방법
US20030013284A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Structure and method for fabricating power combining amplifiers
KR100863130B1 (ko) * 2002-07-19 2008-10-15 매그나칩 반도체 유한회사 반도체소자의 금속배선 형성방법
CN1532911A (zh) * 2003-03-19 2004-09-29 矽统科技股份有限公司 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法
US6897561B2 (en) * 2003-06-06 2005-05-24 Semiconductor Components Industries, Llc Semiconductor power device having a diamond shaped metal interconnect scheme

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731390B (zh) * 2019-05-05 2021-06-21 中國科學院微電子研究所 互連結構、電路及包括該互連結構或電路的電子設備

Also Published As

Publication number Publication date
US20100123196A1 (en) 2010-05-20
KR101035615B1 (ko) 2011-05-19
CN101740626A (zh) 2010-06-16
KR20100055010A (ko) 2010-05-26
US8105939B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
KR101967541B1 (ko) 접촉 플러그 및 이를 형성하는 방법
US7879707B2 (en) Semiconductor integrated circuit device and related method
TWI485753B (zh) 積體電路元件的形成方法
TW445469B (en) Semiconductor device and method for manufacturing the same
TW201023364A (en) LDMOS transistor and method for manufacturing the same
JP5357401B2 (ja) 半導体装置およびその製造方法
TWI455287B (zh) 功率半導體元件之終端結構及其製作方法
TW200811935A (en) Method for fabricating a semiconductor device comprising surface cleaning
TWI556429B (zh) 積體電路裝置與其形成方法
KR20120041642A (ko) 반도체 소자
TW201539529A (zh) 半導體裝置之製造方法
US20230290818A1 (en) Semiconductor devices having gate isolation layers
US9379176B2 (en) Well resistors and polysilicon resistors
US20240047387A1 (en) Semiconductor doped region with biased isolated members
TWI546973B (zh) 積體電路裝置與其形成方法
US7649218B2 (en) Lateral MOS transistor and method for manufacturing thereof
CN112185817A (zh) Ldmos器件的形成方法和ldmos器件
CN104183575A (zh) 一种半导体器件及其制备方法
US20110151656A1 (en) Semiconductor device and method of fabricating the same
TW202236437A (zh) 半導體裝置的形成方法
KR101386115B1 (ko) 낮은 게이트 저항을 갖는 ＳｉＣ ＵＭＯＳＦＥＴ 제조방법
CN113725077B (zh) 肖特基势垒器件及其形成方法
KR100432788B1 (ko) 반도체 소자의 제조방법
TW201301442A (zh) 導電接觸物之製造方法
TWI732349B (zh) 半導體結構及其形成方法