KR102371186B1 - 하드 마스크 재료의 패터닝 - Google Patents

하드 마스크 재료의 패터닝 Download PDF

Info

Publication number
KR102371186B1
KR102371186B1 KR1020150083395A KR20150083395A KR102371186B1 KR 102371186 B1 KR102371186 B1 KR 102371186B1 KR 1020150083395 A KR1020150083395 A KR 1020150083395A KR 20150083395 A KR20150083395 A KR 20150083395A KR 102371186 B1 KR102371186 B1 KR 102371186B1
Authority
KR
South Korea
Prior art keywords
layer
hard mask
barc
oxide
oxide pillars
Prior art date
Application number
KR1020150083395A
Other languages
English (en)
Other versions
KR20150143357A (ko
Inventor
조이딥 구하
카멜리아 루수
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150143357A publication Critical patent/KR20150143357A/ko
Application granted granted Critical
Publication of KR102371186B1 publication Critical patent/KR102371186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H01L21/203—
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

기판을 프로세싱하기 위한 방법은 PR/BARC (photoresist/bottom anti-reflection coating) 층, 하드 마스크층, 정지층, 탄소층 및 복수의 층들을 포함하는 스택을 포함하는 기판을 제공하는 단계를 포함한다. 이 방법은 포토리소그래피를 사용하여 PR/BARC 층 내에 복수의 홀들을 포함하는 홀 패턴을 규정하는 단계; 홀 패턴을 탄소층 내로 전사하고 정지층 상에서 정지하는 단계; 산화물 필라들 (pillars) 을 생성하기 위해 홀 패턴 내의 복수의 홀들을 산화물로 충진하는 단계; 하드 마스크층, PR/BARC 층 및 정지층의 남아 있는 부분을 제거하기 위해 평탄화 (planarization) 기법을 사용하는 단계; 산화물 필라들을 노출시키기 위해 탄소층을 스트립핑하는 단계 (stripping); 금속을 포함하는 하드 마스크 재료로 산화물 필라들 간의 공간을 충진하는 단계; 하드 마스크 재료의 적어도 일부를 평탄화하는 단계; 및 하드 마스크 재료 내의 홀 패턴을 노출시키기 위해 산화물 필라들을 스트립핑하는 단계를 포함한다.

Description

하드 마스크 재료의 패터닝{PATTERNING OF A HARD MASK MATERIAL}
본 개시는 기판 프로세싱 방법들에 관련되고, 보다 구체적으로 금속과 같은 하드 마스크 재료의 패터닝을 위한 방법들에 관련된다.
본 명세서에 제공된 배경기술 설명은 일반적으로 본 개시의 맥락을 제공하기 위한 것이다. 본 발명자들의 성과로서 본 배경기술 섹션에 기술되는 정도의 성과 및 출원시 종래 기술로서 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 점점 더, 반도체 웨이퍼들과 같은 기판들의 피처들을 프로세싱할 때 고 애스팩트 비 에칭을 사용해야 한다. 예를 들어, 고 애스팩트 비 에칭은 DRAM (dynamic random access memory) 을 위한 기판들을 프로세싱할 때 사용될 수도 있다. 이들 애플리케이션들에서, 매우 높은 애스팩트 비 실린더들이 산화물 또는 폴리 재료들에서 에칭된다.
2차원 (2D) 공간에서 축소되고 3차원 (3D) 애플리케이션들로 이동하는 기술을 사용하여, 고 애스팩트 비 피처들을 에칭하기 위해 개선된 방법들이 필요할 것이다. 3D 구조들의 예들은, 서로 수직으로 스택된 2D 플래시 디바이스들을 갖는 3D 수직 NAND 구조들을 포함한다. 3D 스케일링 (scaling) 은 또한 매우 높은 애스팩트 비 에칭을 요구한다. 예를 들어, 3D 스케일링은 3D 수직 NAND 플래시 애플리케이션들에서의 메모리 홀 에칭을 위해 사용될 수도 있다. 피처들의 고 애스팩트 비 에칭이 또한 요구되는, 크로스포인트 메모리 구조들 (cross-point memory structures) 과 같은 다른 애플리케이션들이 있다.
고 애스팩트 비들은 일반적으로 고 애스팩트 비 피처들을 에칭하기 위해 고 이온 에너지를 요구한다. 고 이온 충격 에너지 레벨들에서, 마스크 선택도가 매우 중요하다. 따라서 보다 단단하고 고 이온 충격 에너지 레벨들 하에서 매우 높은 에칭 내성을 갖는 새로운 마스크 재료들이 고려된다. 마스크들로서 평가되는 재료들은 금속 또는 금속-기반 유도체들을 포함한다. 이들 재료들은, 하드 마스크 재료들은 실질적으로 휘발성 에칭 부산물들을 갖지 않기 때문에, 플라즈마 에칭을 사용하여 패터닝하기 보다 어렵다.
기판을 프로세싱하기 위한 방법은 PR/BARC (photoresist/bottom anti-reflection coating) 층, 하드 마스크층, 정지층, 탄소층 및 복수의 층들을 포함하는 스택을 포함하는 기판을 제공하는 단계를 포함한다. 이 방법은 포토리소그래피를 사용하여 PR/BARC 층 내에 홀 패턴을 구성하는 단계; 복수의 홀들을 포함하는 홀 패턴을 탄소층으로 전사하고 정지층 상에서 정지하는 단계; 및 산화물 필라들 (pillars) 을 생성하기 위해 홀 패턴 내의 복수의 홀들을 산화물로 충진하는 단계를 더 포함한다.
다른 특징들에서, 방법은 하드 마스크층, PR/BARC 층의 남아 있는 부분 및 정지층을 제거하기 위해 평탄화 (planarization) 기법을 사용하는 단계를 포함한다. 평탄화 기법은 CMP (chemical mechanical polishing) 를 사용하는 것을 포함한다.
다른 특징들에서, 방법은 산화물 필라들을 노출시키기 위해 탄소층을 스트립핑하는 단계 (stripping) 를 포함한다.
다른 특징들에서, 방법은 금속을 포함하는 하드 마스크 재료로 산화물 필라들 간의 공간을 충진하는 단계를 포함한다. 공간을 충진하는 단계는, PVD (physical vapor deposition), 또는 CVD (chemical vapor deposition), 또는 ALD (atomic layer deposition) 또는 ELD (electroless deposition) 를 사용하는 것을 포함한다. 공간을 충진하는 단계는, CVD (chemical vapor deposition) 를 사용하는 것을 포함하고, 상기 방법은 글루층 (glue layer) 을 디포지션하는 단계를 더 포함한다. 글루층은 텅스텐 (W) 층을 포함한다.
다른 특징들에서, 방법은 하드 마스크 재료의 적어도 일부를 평탄화하는 단계를 포함한다. 평탄화는 산화물 필라들에서 정지하고 산화물 필라들을 노출시킨다.
다른 특징들에서, 방법은 하드 마스크 재료 내의 홀 패턴을 노출시키기 위해 산화물 필라들을 스트립핑하는 단계를 포함한다. 복수의 층들은 교번하는 산화 실리콘층 및 질화 실리콘층을 포함한다.
기판을 프로세싱하기 위한 방법은, PR/BARC (photoresist/bottom anti-reflection coating) 층, 하드 마스크층, 정지층, 탄소층 및 복수의 층들을 포함하는 스택을 포함하는 기판을 제공하는 단계를 포함한다. 방법은 포토리소그래피를 사용하여 PR/BARC층 내에 복수의 홀들을 포함하는 홀 패턴을 구성하는 단계; 탄소층으로 홀 패턴을 전사하고 정지층 상에서 정지하는 단계; 산화물 필라들을 생성하기 위해 산화물로 홀 패턴 내의 복수의 홀들을 충진하는 단계; 하드 마스크층, PR/BARC 층의 남아있는 부분 및 정지층을 제거하기 위해 평탄화 기법을 사용하는 단계; 산화물 필라들을 노출시키기 위해 탄소층을 스트립핑하는 단계; 및 금속을 포함하는 하드 마스크 재료로 산화물 필라들 간의 공간을 충진하는 단계를 포함한다.
다른 특징들에서, 평탄화 기법은 CMP (chemical mechanical polishing) 를 사용하는 것을 포함한다. 공간을 충진하는 단계는, PVD (physical vapor deposition), 또는 CVD (chemical vapor deposition), 또는 ALD (atomic layer deposition) 또는 ELD (electroless deposition) 를 사용하는 것을 포함한다. 공간을 충진하는 단계는, CVD (chemical vapor deposition) 를 사용하는 것을 포함하고, 방법은 글루층을 디포지션하는 단계를 더 포함한다. 글루층은 텅스텐 (W) 층을 포함한다.
다른 특징들에서, 방법은 하드 마스크 재료의 적어도 일부를 평탄화하는 단계를 포함한다. 평탄화는 산화물 필라들에서 정지하고 산화물 필라들을 노출시킨다.
다른 특징들에서, 방법은 하드 마스크 재료 내의 홀 패턴을 노출시키기 위해 산화물 필라들을 스트립핑하는 단계를 포함한다.
본 개시의 추가 적용가능 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시를 목적으로 의도되고, 본 개시의 범위를 제한하는 것으로 의도되지 않았다.
본 개시는 상세한 기술 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1은 본 개시에 따른, 고 애스팩트 비 피처들을 갖는 하드 마스크 재료를 포함하도록 프로세싱된 기판의 예의 평면도이다.
도 2 내지 도 11은 본 개시에 따른, 고 애스팩트 비 피처들을 갖는 금속과 같은 하드 마스크 재료를 제공하기 위한 프로세싱의 다양한 단계들 동안 기판을 예시하는 단면도들의 예들이다.
도 12는 본 개시에 따른, 고 애스팩트 비 피처들을 갖는 하드 마스크 재료를 생성하기 위한 방법의 예이다.
도면들에서, 유사한 및/또는 동일한 엘리먼트들을 식별하기 위해 참조 번호들이 재사용될 수도 있다.
관련 출원들에 대한 교차 참조
본 출원은 2014년 6월 13일 출원된 미국 가 출원 번호 제 62/011,900 호의 이익을 주장한다. 상기 참조된 출원의 전체 개시는 본 명세서에 참조로서 인용되었다.
본 개시는 고 애스팩트 비 피처들을 위한 금속과 같은 하드 마스크 재료들을 패터닝하는 것에 관련된다. 구체적인 예들이 본 명세서에 개시되지만, 본 개시는 다른 하드 마스크 재료들 및 다른 애플리케이션들에 적용된다.
본 명세서에 기술된 방법들은 하드 마스크 재료들을 패터닝하기 위해 플라즈마 에칭을 채용하지 않는다. 오히려, 디포지션 및 평탄화 방법이 하드 마스크 재료들을 패터닝하기 위해 사용된다. ONON (Oxide-Nitride-Oxide-Nitride) 스택을 위한 금속 하드 마스크를 패터닝하기 위한 구체적인 예가 도시되지만, 본 명세서에 기술된 방법들은 종래의 방법들로는 에칭하기 힘든 다른 하드 마스크 재료들을 패터닝하기 위해 사용될 수 있다. 또한, 이하에 제시된 예들에서 하드 마스크 재료 내에 홀 패턴을 형성하기 위한 방법들이 기술되지만, 유사한 방법이 (이들로 제한되는 것은 아니지만) 사각형 패턴들, 라인들/공간 패턴들, 등과 같은 다른 패턴들을 구성하기 위해 채용될 수 있다.
이제 도 1을 참조하면, 본 개시에 따른 기판 (10) 의 예가 도시된다. 기판 (10) 은 복수의 홀들 (18) 을 포함하는 홀 패턴 (16) 을 구성하는 PR/BARC (photoresist/bottom anti-reflection coating) 층 (14) 을 포함한다. 홀 패턴 (16) 은 포토리소그래피 또는 다른 유사한 방법들을 사용하여 PR/BARC 층 (14) 내에 형성될 수도 있다.
이제 도 2 내지 도 11을 참조하면, 고 애스팩트 비 피처들을 갖는 하드 마스크 재료를 제공하기 위한 본 개시에 따른 프로세싱의 다양한 단계들 동안의 기판 (10) 이 도시된다. 도 2에서, 기판 (10) 은 층들의 스택 (30) 을 포함한다. 일부 예들에서, 층들의 스택은 교번하는 질화 실리콘 (SiN) 층들 (34) 및 이산화 실리콘 (SiO2) 층들 (36) 을 포함할 수도 있다. 탄소층 (38) 은 층들의 스택 (30) 상에 배열된다.
SiN 층과 같은 정지층 (40) 은 탄소층 (38) 상에 배열된다. 하드 마스크층 (42) 은 정지층 (40) 상에 배열된다. 단지 예를 들어, 하드 마스크층 (42) 은 SoG (spin on glass), TEOS (tetraethyl orthosilicate) 또는 다른 적합한 하드 마스크층을 사용하여 형성될 수도 있다. PR/BARC 층 (14) 은 하드 마스크층 (42) 상에 배열된다.
도 3에서, SiN 층 (34) 상에서 정지하는, PR/BARC 층 (14) 내에서 구성된 홀 패턴 (16) 을 탄소층 (38) 상으로 전사하기 위해 플라즈마 에칭이 사용된다. 도 4에서, 홀 패턴 (16) 은 산화물 필라들 (50) 을 형성하기 위해 이산화 실리콘 (SiO2) 으로 충진된다. 도 5에서, PR/BARC 층 (14), 하드 마스크층 (42) 및 정지층 (40) 을 제거하기 위해 평탄화가 사용된다. 단지 예를 들어, CMP (chemical mechanical polishing) 와 같은 기법들이 사용될 수도 있다.
도 6 및 도 7에서, 탄소층 (38) 은 산화물 필라들 (50) 을 노출시키기 위해 스트립핑된다. 도 8에서, 산화물 필라들 (50) 간의 공간은 패터닝될 하드 마스크 재료 (60) 로 충진된다. 일부 예들에서, 하드 마스크 재료 (60) 는 금속이거나 금속을 포함한다. 일부 예들에서, PVD (physical vapor deposition), 또는 CVD (chemical vapor deposition), 또는 ALD (atomic layer deposition) 또는 ELD (electroless deposition) 가 하드 마스크 재료 (60) 를 디포지션하기 위해 사용될 수도 있다. CVD가 사용되면, 하드 마스크 재료 (60) 전에 글루층이 디포지션될 수도 있다. 단지 예를 들어, 글루층은 텅스텐 (W) 층을 포함할 수도 있다.
도 9에서, 과잉 하드 마스크 재료 (60) 를 제거하기 위해 평탄화가 수행된다. 평탄화는 산화물 필라들 (50) 에서 정지하고 산화물 필라들 (50) 을 노출시킨다. 도 10 및 도 11에서, 산화물 필라들 (50) 은 스트립핑되고 복수의 홀들 (70) 을 포함하는 홀 패턴 (68) 이 노출된다. 복수의 홀들 (70) 은 고 애스팩트 비를 가질 수도 있다.
이제 도 12를 참조하면, 220에서 포토리소그래피를 사용하여 PR/BARC 층 (14) 내에 홀 패턴 (16) 이 구성된다. 224에서, 탄소층 (38) 으로 홀 패턴 (16) 을 전사하고 SiN 층 (34) 에서 정지하기 위해 플라즈마 에칭이 사용된다. 226에서, 홀 패턴 (16) 내의 복수의 홀들 (18) 은 산화물 필라들 (50) 을 생성하기 위해 산화물로 충진된다.
230에서, CMP와 같은 평탄화 기법이 하드 마스크층 (42), PR/BARC 층 (14) 의 남아 있는 부분 및 (CMP 동안 정지층으로 기능하는) 정지층 (40) 을 제거하기 위해 사용된다. 234에서, 탄소층 (38) 은 산화물 필라들 (50) 을 노출시키기 위해 스트립핑된다.
238에서, 산화물 필라들 (50) 간의 공간이 후속하여 패터닝될 하드 마스크 재료 (60) 로 충진된다. 이해될 수 있는 바와 같이, PVD (physical vapor deposition), 또는 CVD (chemical vapor deposition), 또는 ALD (atomic layer deposition) 또는 ELD (electroless deposition) 가 사용될 수도 있다. CVD가 사용되면, 금속 디포지션 전에 글루층이 디포지션될 수도 있다. 예를 들어, 글루층은 텅스텐 (W) 층을 포함할 수도 있다.
242에서, 과잉 하드 마스크 재료 (60) 가 평탄화된다. 평탄화는 산화물 필라들 (50) 에서 정지하고 산화물 필라들 (50) 을 노출시킨다. 246에서, 산화물 필라들 (50) 은 하드 마스크 재료 (60) 내의 홀 패턴 (68) 을 노출시키기 위해 스트립된다.
전술한 기술은 본질적으로 단순히 예시적이고 어떠한 방법으로도 개시, 이들의 애플리케이션 또는 용도들을 제한하도록 의도되지 않는다. 개시의 광범위한 교시가 다양한 형태들로 구현될 수 있다. 따라서, 본 개시는 특정한 예들을 포함하지만, 다른 수정 사항들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에, 본 개시의 진정한 범위는 이렇게 제한되지 않아야 한다. 방법 내의 하나 이상의 단계들이 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기에 기술되었지만, 본 개시의 임의의 실시예에 대하여 기술된 임의의 하나 이상의 이들 피처들은, 조합이 명시적으로 기술되지 않아도, 임의의 다른 실시예들의 피처들로 및/또는 임의의 다른 실시예들의 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 또 다른 실시예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "접속된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계는 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트가 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에서 논의된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다.

Claims (21)

  1. 기판을 프로세싱하기 위한 방법에 있어서,
    복수의 층들을 포함하는 스택, 상기 스택 상의 탄소층, 상기 탄소층 상의 정지층, 상기 정지층 상의 하드 마스크층, 및 상기 하드 마스크층 상의 PR/BARC (photoresist/bottom anti-reflection coating) 층을 포함하는 상기 기판을 제공하는 단계;
    포토리소그래피를 사용하여 상기 PR/BARC 층 내에 복수의 홀들을 포함하는 홀 패턴을 구성하는 단계;
    상기 PR/BARC 층에 구성된 바와 같이, 상기 PR/BARC 층으로부터 상기 탄소층으로 상기 홀 패턴을 전사하는 단계;
    상기 PR/BARC 층 및 상기 탄소층에 구성된 바와 같이, 산화물 필라들 (pillars) 을 생성하기 위해 산화물로 상기 홀 패턴 내의 상기 복수의 홀들을 충진하는 단계;
    상기 하드 마스크층, 상기 PR/BARC 층의 남아있는 부분 및 상기 정지층을 제거하기 위해 평탄화 기법을 사용하는 단계;
    상기 산화물 필라들을 노출시키기 위해 상기 탄소층을 스트립핑하는 단계 (stripping); 및
    금속을 포함하는 하드 마스크 재료로 상기 산화물 필라들 간의 공간을 충진하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 평탄화 기법은 CMP (chemical mechanical polishing) 를 사용하는 것을 포함하는, 방법.
  3. 제 1 항에 있어서,
    상기 공간을 충진하는 단계는, PVD (physical vapor deposition), 또는 CVD (chemical vapor deposition), 또는 ALD (atomic layer deposition) 또는 ELD (electroless deposition) 를 사용하는 것을 포함하는, 방법.
  4. 제 1 항에 있어서,
    상기 공간을 충진하는 단계는,
    CVD (chemical vapor deposition) 를 사용하는 것을 포함하고,
    글루층 (glue layer) 을 디포지션하는 단계를 더 포함하는, 방법.
  5. 제 4 항에 있어서,
    상기 글루층은 텅스텐 (W) 층을 포함하는, 방법.
  6. 제 1 항에 있어서,
    과잉 하드 마스크 재료를 평탄화하는 단계를 더 포함하는, 방법.
  7. 제 6 항에 있어서,
    상기 평탄화는 상기 산화물 필라들에서 정지하고 상기 산화물 필라들을 노출시키는, 방법.
  8. 제 1 항에 있어서,
    상기 하드 마스크 재료 내의 상기 홀 패턴을 노출시키기 위해 상기 산화물 필라들을 스트립핑하는 단계를 더 포함하는, 방법.
  9. 제 1 항에 있어서,
    상기 복수의 층들은 교번하는 산화 실리콘층 및 질화 실리콘층을 포함하는, 방법.
  10. 기판을 프로세싱하기 위한 방법에 있어서,
    복수의 층들을 포함하는 스택, 상기 스택 상의 탄소층, 상기 탄소층 상의 정지층, 상기 정지층 상의 하드 마스크층, 및 상기 하드 마스크층 상의 PR/BARC (photoresist/bottom anti-reflection coating) 층을 포함하는 상기 기판을 제공하는 단계;
    포토리소그래피를 사용하여 상기 PR/BARC 층 내에 홀 패턴을 구성하는 단계;
    상기 PR/BARC 층에 구성된 바와 같이, 상기 PR/BARC 층으로부터 상기 탄소층으로 복수의 홀들을 포함하는 상기 홀 패턴을 전사하는 단계; 및
    상기 PR/BARC 층 및 상기 탄소층에 구성된 바와 같이, 산화물 필라들을 생성하기 위해 산화물로 상기 홀 패턴 내의 상기 복수의 홀들을 충진하는 단계를 포함하고,
    상기 산화물 필라들은 금속을 포함하는 하드 마스크 재료를 패터닝하기 위해 후속하여 사용되는, 기판을 프로세싱하기 위한 방법.
  11. 제 10 항에 있어서,
    상기 하드 마스크층, 상기 PR/BARC 층의 남아 있는 부분 및 정지층을 제거하기 위해 평탄화 기법을 사용하는 단계를 더 포함하는, 기판을 프로세싱하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 평탄화 기법은 CMP (chemical mechanical polishing) 를 사용하는 것을 포함하는, 기판을 프로세싱하기 위한 방법.
  13. 제 11 항에 있어서,
    상기 산화물 필라들을 노출시키기 위해 상기 탄소층을 스트립핑하는 단계를 더 포함하는, 기판을 프로세싱하기 위한 방법.
  14. 제 13 항에 있어서,
    상기 하드 마스크 재료로 상기 산화물 필라들 간의 공간을 충진하는 단계를 더 포함하는, 기판을 프로세싱하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 공간을 충진하는 단계는, PVD (physical vapor deposition), 또는 CVD (chemical vapor deposition), 또는 ALD (atomic layer deposition) 또는 ELD (electroless deposition) 를 사용하는 것을 포함하는, 기판을 프로세싱하기 위한 방법.
  16. 제 14 항에 있어서,
    상기 공간을 충진하는 단계는,
    CVD (chemical vapor deposition) 를 사용하는 것을 포함하고,
    글루층을 디포지션하는 단계를 더 포함하는, 기판을 프로세싱하기 위한 방법.
  17. 제 16 항에 있어서,
    상기 글루층은 텅스텐 (W) 층을 포함하는, 기판을 프로세싱하기 위한 방법.
  18. 제 14 항에 있어서,
    상기 하드 마스크 재료의 적어도 일부를 평탄화하는 단계를 더 포함하는, 기판을 프로세싱하기 위한 방법.
  19. 제 18 항에 있어서,
    상기 평탄화는 상기 산화물 필라들에서 정지하고 상기 산화물 필라들을 노출시키는, 기판을 프로세싱하기 위한 방법.
  20. 제 19 항에 있어서,
    상기 하드 마스크 재료 내의 상기 홀 패턴을 노출시키기 위해 상기 산화물 필라들을 스트립핑하는 단계를 더 포함하는, 기판을 프로세싱하기 위한 방법.
  21. 제 10 항에 있어서,
    상기 복수의 층들은 교번하는 산화 실리콘층 및 질화 실리콘층을 포함하는, 기판을 프로세싱하기 위한 방법.
KR1020150083395A 2014-06-13 2015-06-12 하드 마스크 재료의 패터닝 KR102371186B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462011900P 2014-06-13 2014-06-13
US62/011,900 2014-06-13
US14/712,327 US9514955B2 (en) 2014-06-13 2015-05-14 Patterning of a hard mask material
US14/712,327 2015-05-14

Publications (2)

Publication Number Publication Date
KR20150143357A KR20150143357A (ko) 2015-12-23
KR102371186B1 true KR102371186B1 (ko) 2022-03-04

Family

ID=54836756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150083395A KR102371186B1 (ko) 2014-06-13 2015-06-12 하드 마스크 재료의 패터닝

Country Status (3)

Country Link
US (1) US9514955B2 (ko)
KR (1) KR102371186B1 (ko)
TW (1) TWI654682B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7086758B2 (ja) * 2018-07-06 2022-06-20 キオクシア株式会社 パターン形成方法および半導体装置の製造方法
US11392036B2 (en) 2020-01-31 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048674A1 (en) 2005-09-01 2007-03-01 Wells David H Methods for forming arrays of small, closely spaced features
US20100187600A1 (en) 2008-02-15 2010-07-29 Unisantis Electronics (Japan) Ltd. Semiconductor device and method of producing the same
US20100207199A1 (en) 2008-02-15 2010-08-19 Fujio Masuoka Semiconductor device and production method therefor
US20110177691A1 (en) 2010-01-15 2011-07-21 Sang-Kil Kang Method for forming hole pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048674A1 (en) 2005-09-01 2007-03-01 Wells David H Methods for forming arrays of small, closely spaced features
US20100187600A1 (en) 2008-02-15 2010-07-29 Unisantis Electronics (Japan) Ltd. Semiconductor device and method of producing the same
US20100207199A1 (en) 2008-02-15 2010-08-19 Fujio Masuoka Semiconductor device and production method therefor
US20110177691A1 (en) 2010-01-15 2011-07-21 Sang-Kil Kang Method for forming hole pattern

Also Published As

Publication number Publication date
TWI654682B (zh) 2019-03-21
KR20150143357A (ko) 2015-12-23
TW201614731A (en) 2016-04-16
US20150364337A1 (en) 2015-12-17
US9514955B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
TWI657534B (zh) 半導體製程及形成罩幕圖案之方法
US10170306B2 (en) Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
TWI579840B (zh) 無遮罩建立自對準磁性穿隧接面之拓樸方法
CN105321874B (zh) 形成半导体器件的方法
TWI579998B (zh) 半導體裝置與其形成方法
KR101992569B1 (ko) 반복적인 셀프얼라인 패터닝
KR102065481B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TW201545204A (zh) 藉由交叉多重圖案化層以增加圖案密度的方法
US8404580B2 (en) Methods for fabricating semiconductor devices
US10636698B2 (en) Skip via structures
TWI660424B (zh) 在積體電路中形成ａｎａ區域之方法
CN108257919A (zh) 随机动态处理存储器元件的形成方法
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
TWI713147B (zh) 半導體裝置的形成方法
KR102105726B1 (ko) 디바이스 제조 방법
TWI675499B (zh) 半導體結構及形成半導體結構的方法
US9406609B1 (en) Opening structure and manufacturing method thereof and interconnection structure
US9543502B2 (en) Small pitch and high density contact array
KR102371186B1 (ko) 하드 마스크 재료의 패터닝
JP2013065772A (ja) 半導体装置の製造方法
CN105448925B (zh) 半导体结构及其制造方法
TWI543234B (zh) 半導體結構之雙重圖案製程方法
US8703562B2 (en) Manufacturing method of random access memory
KR102327667B1 (ko) 반도체 소자의 제조 방법
TWI396261B (zh) 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant