TWI654682B - 硬遮罩材料之圖案化 - Google Patents
硬遮罩材料之圖案化Info
- Publication number
- TWI654682B TWI654682B TW104119010A TW104119010A TWI654682B TW I654682 B TWI654682 B TW I654682B TW 104119010 A TW104119010 A TW 104119010A TW 104119010 A TW104119010 A TW 104119010A TW I654682 B TWI654682 B TW I654682B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- processing
- hard mask
- substrate according
- oxide
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 43
- 238000000059 patterning Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 40
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 100
- 238000005229 chemical vapour deposition Methods 0.000 claims description 22
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 239000006117 anti-reflective coating Substances 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- 238000003672 processing method Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- NQKXFODBPINZFK-UHFFFAOYSA-N dioxotantalum Chemical compound O=[Ta]=O NQKXFODBPINZFK-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 1
- 229960004583 pranlukast Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一種基板處理方法，包含提供一基板，該基板包含光阻/底部抗反射塗佈（PR/BARC：photoresist/bottom anti-reflection coating）層、硬遮罩層、中止層、碳層及包含複數層之堆疊層。該方法包括用光刻法在PR/BARC層定義出包含複數孔之孔圖案；將該孔圖案轉移至碳層；用氧化物填補孔圖案中的複數孔以產生氧化物柱；使用平面化技術去除硬遮罩層、PR/BARC層之剩餘部分和中止層；剝離碳層以露出氧化物柱；用包含金屬之硬遮罩材料填補氧化物柱間的空間；使至少部分硬遮罩材料平面化；剝離氧化物柱以露出硬遮罩材料中之孔圖案。
Description
本發明是關於基板處理方法，且更特別相關於諸如金屬之硬遮罩材料的圖案化方法。 ［相關申請案之交互參照］
本申請案主張於2014年6月13日申請之美國臨時專利申請案第62/011,900號之權利。其整體揭示內容併入於此作為參考。
此處提供之背景技術說明是以概括呈現本揭示內容為目的。在此先前技術部分所描述之方面的，目前署名之發明人的工作、及申請時可能尚無法作為先前技術之說明書中的實施態樣，皆不明示或暗示性地承認其為相對本發明的先前技術。
當處理例如半導體晶圓之基板之特徵部時，基板處理系統日益需要使用高深寬比蝕刻。譬如，在處理用於動態隨機存取記憶體（DRAM，dynamic random access memory）之基板時就可使用高深寬比蝕刻。在這些應用中，在氧化物或者聚合材料中蝕刻出極高深寬比的圓柱。
隨著技術在二維（2D，two dimensions）空間上萎縮並轉向三維（3D，three dimensions）應用，會需要改善的高深寬比特徵部的蝕刻方法。3D結構實例包含具備彼此垂直堆疊之2D快閃光元件之3D垂直NAND結構。3D縮放也需要極高深寬比蝕刻。譬如，3D縮放可用於3D垂直NAND快閃應用中的記憶體孔蝕刻。還有也需要高深寬比特徵部蝕刻的諸如交叉點記憶體結構之其他應用
高深寬比通常需要高離子能量以蝕刻高深寬比特徵部。在高離子轟擊能階上，遮罩選擇性非常重要。因此，正考量更堅硬且在高離子轟擊能階下具備極高抗蝕刻性的新型遮罩材料。經評估做為遮罩的材料包括金屬或金屬基衍生物。因為硬遮罩材料不具備實質的揮發性蝕刻副產物，所以這些材料較難使用電漿蝕刻加以圖案化。
基板的處理方法包括提供一基板，該基板包含光阻/底部抗反射膜塗佈（PR/BARC：photoresist/bottom anti-reflection coating）層、硬遮罩層、中止層、碳層和包含複數層之堆疊層。該方法更包含用光刻法在PR/BARC層定義出孔圖案；將包含複數孔之孔圖案轉移至碳層並停止在中止層上；及用氧化物填補孔圖案中的複數孔以產生氧化物柱。
在其他特徵中，該方法包括使用平面化技術以去除硬遮罩層、PR/BARC層之剩餘部分和中止層。該平面化技術包含使用化學機械拋光。
在其他特徵中，該方法包括剝離碳層以露出氧化物柱。
在其他特徵中，該方法包括使用含有金屬之硬遮罩材料來填補氧化物柱間的空間。填補空間的步驟包含使用物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）或者無電沉積（ELD）；填補空間的步驟包含使用化學氣相沉積(CVD)，且該方法更包含沉積一黏著層。該黏著層包含一鎢(W)層。
在其他特徵中，該方法包含使硬遮罩材料的至少一部分平面化。該平面化停止在氧化物柱上並使氧化物柱露出。
在其他特徵中，該方法包含剝離氧化物柱來露出硬遮罩材料中的孔圖案。該複數層包含交替的氮化矽層和氧化矽層。
基板的處理方法包含提供一基板，該基板包含光阻/底部抗反射塗佈(PR/BARC)層、硬遮罩層、中止層、碳層和包含複數層之堆疊層。該方法包含使用光刻法在PR/BARC層中定義出包含複數孔之孔圖案；將該孔圖案轉移至碳層並停止在中止層上；用氧化物填補孔圖案中的複數孔以產生氧化物柱；使用平面化技術去除硬遮罩層、PR/BARC層之剩餘部分和中止層。剝離碳層以露出氧化物柱；以及使用包含金屬之硬遮罩材料來填補氧化物之間的空間。
在其他特徵中，平面化技術包含化學機械拋光。填補空間的步驟包含使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)或者無電沉積(ELD)。填補空間的步驟包含使用化學氣相沉積(CVD)，且該方法更包含沉積一黏著層。該黏著層包含一鎢(W)層。
在其他特徵中，該方法包含使硬遮罩材料的至少一部分平面化。該平面化停止在氧化物柱上並使氧化物柱露出。
在其他特徵中，該方法包含剝離氧化物柱以露出硬遮罩材料中的孔圖案。
本揭示內容的進一步可應用領域將由實施方式、申請專利範圍和圖式而變得顯而易見。實施方式和具體實例僅用於解釋說明之目的，且並不欲限制本揭示內容的範圍。
本揭示內容有關用於高深寬比特徵部之例如金屬的硬遮罩材料的圖案化。雖然在此揭示具體實例，但本揭示內容亦適用於其他硬遮罩材料和其他應用。
此處描述之方法不使用電漿使硬遮罩材料圖案化。反而是，將沉積和平面化方法用以使硬遮罩材料圖案化。儘管顯示使用於氧化物-氮化物-氧化物-氮化物(ONON，Oxide-Nitride-Oxide-Nitride)堆疊層之金屬硬遮罩材料圖案化的具體實例，但此處描述之方法亦可用來使難以藉習知方法蝕刻的其他硬遮罩材料圖案化。另外，雖然在以下提出之實例中敘述在硬遮罩材料中形成孔圖案的方法，但也可使用類似方法來定義其他圖案，諸如（但不限於）方形圖案、線性/空間圖案等。
現在參考圖1，顯示根據本揭示內容的基板10之實例。基板10包含光阻/底部抗反射塗佈（PR/BARC，photoresist/bottom anti-reflection coating）層14，該PR/BARC層14定義包含複數孔18的孔圖案16。孔圖案16可利用光刻法或者其他相似方法形成在PR/BARC層14中。
現在參考圖2至11，顯示根據本揭示內容、用以提供硬遮罩材料具有高深寬比特徵部之諸多處理階段期間的基板10。在圖2中，基板10包含堆疊層30。在一些實例中，堆疊層可包含交替的氮化矽（SiN）層34和二氧化矽（SiO2
）層36。碳層38排在堆疊層30上。
例如SiN層的中止層40排在碳層38上。硬遮罩層42排在中止層40上。僅舉例而言，硬遮罩層42可利用旋塗式玻璃（SoG，Spin on Glass）、原矽酸四乙酯（TEOS，tetraethyl orthosilicate）或者其他合適的硬遮罩層形成。PR/BARC層14排在硬遮罩層42上。
在圖3中，使用電漿蝕刻將定義在PR/BARC層14中的孔圖案16轉移至碳層38並停止在SiN層34上。在圖4中，以二氧化矽（SiO2
）填補孔圖案16以形成氧化物柱50。在圖5中，使用平面化去除PR/BARC14、硬遮罩42和中止層40。僅舉例而言，可使用諸如化學機械拋光（CMP）之技術。
在圖6和圖7中，剝離碳層38以露出氧化物柱50。在圖8中，由待圖案化的硬遮罩材料60填補氧化物柱50間的空間。一些實例中，硬遮罩材料60是金屬或者包含金屬。在一些實例中，可使用物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）或者無電沉積（ELD）來沉積硬遮罩材料60。若使用CVD，可在硬遮罩材料60之前先沉積黏著層。僅舉例而言，該黏著層可包含鎢（W）層。
在圖9中，執行平面化以去除多餘的硬遮罩材料60。平面化停止於氧化物柱50上並使之露出。在圖10和圖11中，剝離氧化物柱50，並露出包含複數孔70的孔圖案68。該複數孔70可具備高深寬比。
現在參考圖12，步驟220中使用光刻法在PR/BARC層14中定義孔圖案16。步驟224中，用電漿蝕刻將孔圖案16轉移至碳層38並停止在SiN層34上。步驟226中，用氧化物填補孔圖案16中的複數孔18以產生氧化物柱50。
步驟230中，使用例如化學機械拋光(CMP)的平面化技術去除硬遮罩層42，PR/BARC層14的剩餘部分和中止層40（其作為CMP的中止層）。步驟234中，剝離碳層38以露出氧化物柱50。
步驟238中，由後續將被圖案化的硬遮罩材料60填補氧化物柱50間的空間。正如吾人可察知，方法有物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)或者無電沉積(ELD)。若使用CVD，可在金屬沉積前先沉積黏著層。例如，黏著層可包含鎢（W）層。
步驟242中，多餘的硬遮罩材料60被平面化處理。平面化停止於氧化物柱50上並使之露出。步驟246中，剝離氧化物柱50以露出硬遮罩材料60中之孔圖案68。
上述說明在本質上僅僅是例示性，絕非要限制本揭示內容、其應用、或者用途。本揭示內容的廣泛教示可經由多種形式實施。因此，即便本揭示內容包含特定的實例，其真正範圍不應該由此被限制，因為在研究圖式、說明書、和以下的申請專利範圍時，其他修改會變得顯而易見。應該理解的是，不改變本揭示內容之原理的前提下，方法中的一或多個步驟可按照不同的次序（或者同時）執行。更進一步，儘管每個實施例中皆於以上敘述為具有特定的特徵，但相關於本揭示內容之任何實施例中所敘述的該等特徵之任何一或多者可在其他實施例之任一者的特徵中實施、及/或與之組合而實施，即使該組合並未明確說明亦然。換句話說，上述實施例並非互相排除，一或多個實施例之間的排列組合仍屬於本揭示內容的範圍內。
元件（如模組，電路元件，半導體層等之間）之間空間和功能上的關係係使用各種用語來表述，包括「連接」、「嚙合」、「耦合」、「相鄰」、「接近」、「在頂端」、「上方」、「下方」和「設置」。除非明確敘述為「直接」，否則當於上述揭示內容中描述第一和第二元件之間的關係時，該關係可為第一及二元件之間沒有其他中間元件存在的直接關係，但也可為第一及二元件之間(空間上或功能上)存在一或多個中間元件的間接關係。如此所述，詞組「A、B和C中至少一者」應解讀為意指使用非排除性邏輯OR的邏輯(A OR B OR C)，且不應解讀為「A中至少一者、B中至少一者、及C中至少一者」。
10‧‧‧基板
14‧‧‧光阻/底部抗反射塗層（PR/BARC）
16‧‧‧孔圖案
18‧‧‧孔
30‧‧‧堆疊層
34‧‧‧SiN層
36‧‧‧SiO2層
38‧‧‧碳層
40‧‧‧中止層
42‧‧‧硬遮罩層
50‧‧‧氧化物柱
60‧‧‧硬遮罩材料
68‧‧‧孔圖案
70‧‧‧孔
220‧‧‧步驟
224‧‧‧步驟
226‧‧‧步驟
230‧‧‧步驟
234‧‧‧步驟
238‧‧‧步驟
242‧‧‧步驟
246‧‧‧步驟
由實施方式及隨附圖式，本揭示內容將變得更受充分理解，其中：
圖1是根據本揭示內容、受處理而包含具有高深寬比特徵部之硬遮罩材料的基板實例的俯視圖。
圖2至11是根據本揭示內容、說明在用以提供例如金屬之具有高深寬比特徵部的硬遮罩材料之諸多處理階段期間的基板之橫剖面圖，以及
圖12是根據本發明產生具備高深寬比特徵部的硬遮罩材料之方法實例。
在圖式中，為識別相似及/或相同元件，參考序號可能會被重複使用。
Claims (21)
- 一種處理基板的方法，包含： 提供一基板，該基板包含光阻/底部抗反射塗佈（PR/BARC：photoresist/bottom anti-reflection coating）層、硬遮罩層、中止層、碳層和堆疊層，該堆疊層包含複數層； 用光刻法在該PR/BARC層中定義出包含複數孔之孔圖案； 將該孔圖案轉移至該碳層； 用氧化物填補該孔圖案中的該複數孔以產生氧化物柱； 使用平面化技術去除該硬遮罩層、該PR/BARC層的剩餘部分和該中止層； 剝離該碳層以露出該氧化物柱；以及 使用包含金屬之硬遮罩材料填補該氧化物柱間的空間。
- 如申請專利範圍第1項之處理基板的方法，其中該平面化技術包含使用化學機械拋光。
- 如申請專利範圍第1項之處理基板的方法，其中填補該空間的步驟包含使用物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）或者無電沉積（ELD） 。
- 如申請專利範圍第1項之處理基板的方法，其中填補該空間的步驟包含使用化學氣相沉積(CVD)，且更包含沉積一黏著層。
- 如申請專利範圍第4項之處理基板的方法，其中該黏著層包含一鎢(W)層。
- 如申請專利範圍第1項之處理基板的方法，更包含平面化多餘的硬遮罩材料。
- 如申請專利範圍第6項之處理基板的方法，其中該平面化停止在該氧化物柱上並使該氧化物柱露出。
- 如申請專利範圍第1項之處理基板的方法，更包含剝離該氧化物柱以露出該硬遮罩材料中的孔圖案。
- 如申請專利範圍第1項之處理基板的方法，其中該複數層包含交替的氧化矽層和氮化矽層。
- 一種處理基板的方法，包含： 提供一基板，該基板包含光阻/底部抗反射塗佈(PR/BARC)層、硬遮罩層、中止層、碳層和堆疊層，該堆疊層包含複數層； 用光刻法在該PR/BARC層定義出孔圖案； 將包含複數孔之該孔圖案轉移至該碳層；以及 用氧化物填補該孔圖案中的該複數孔以產生氧化物柱； 其中該氧化物柱係後續用以使包含金屬之硬遮罩材料圖案化。
- 如申請專利範圍第10項之處理基板的方法，更包含使用平面化技術去除該硬遮罩層、該PR/BARC層的剩餘部分和該中止層。
- 如申請專利範圍第11項之處理基板的方法，其中該平面化技術包含使用化學機械拋光。
- 如申請專利範圍第11項之處理基板的方法，更包含剝離該碳層以露出該氧化物柱。
- 如申請專利範圍第13項之處理基板的方法，更包含使用硬遮罩材料填補該氧化物柱間的空間。
- 如申請專利範圍第14項之處理基板的方法，其中填補該空間的步驟包含使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)或者無電沉積(ELD)。
- 如申請專利範圍第14項之處理基板的方法，其中填補該空間的步驟包含使用化學氣相沉積(CVD)，且更包含沉積一黏著層。
- 如申請專利範圍第16項之處理基板的方法，其中該黏著層包含一鎢(W)層。
- 如申請專利範圍第14項之處理基板的方法，更包含使該硬遮罩材料之至少一部分平面化。
- 如申請專利範圍第18項之處理基板的方法，其中該平面化停止於該氧化物柱上並使該氧化物柱露出。
- 如申請專利範圍第19項之處理基板的方法，更包含剝離該氧化物柱以露出該硬遮罩材料中之孔圖案。
- 如申請專利範圍第10項之處理基板的方法，其中該複數層包含交替的氮化矽層和氧化矽層。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462011900P | 2014-06-13 | 2014-06-13 | |
| US62/011,900 | 2014-06-13 | ||
| US14/712,327 US9514955B2 (en) | 2014-06-13 | 2015-05-14 | Patterning of a hard mask material |
| US14/712,327 | 2015-05-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201614731A TW201614731A (en) | 2016-04-16 |
| TWI654682B true TWI654682B (zh) | 2019-03-21 |
Family
ID=54836756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104119010A TWI654682B (zh) | 2014-06-13 | 2015-06-12 | 硬遮罩材料之圖案化 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9514955B2 (zh) |
| KR (1) | KR102371186B1 (zh) |
| TW (1) | TWI654682B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7086758B2 (ja) * | 2018-07-06 | 2022-06-20 | キオクシア株式会社 | パターン形成方法および半導体装置の製造方法 |
| US11392036B2 (en) | 2020-01-31 | 2022-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photoresist and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110177691A1 (en) | 2010-01-15 | 2011-07-21 | Sang-Kil Kang | Method for forming hole pattern |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7572572B2 (en) * | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8241976B2 (en) | 2008-02-15 | 2012-08-14 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor surrounding gate transistor device and production method therefor |
| US8211758B2 (en) | 2008-02-15 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and method of producing the same |
-
2015
- 2015-05-14 US US14/712,327 patent/US9514955B2/en active Active
- 2015-06-12 TW TW104119010A patent/TWI654682B/zh active
- 2015-06-12 KR KR1020150083395A patent/KR102371186B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110177691A1 (en) | 2010-01-15 | 2011-07-21 | Sang-Kil Kang | Method for forming hole pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201614731A (en) | 2016-04-16 |
| KR102371186B1 (ko) | 2022-03-04 |
| KR20150143357A (ko) | 2015-12-23 |
| US9514955B2 (en) | 2016-12-06 |
| US20150364337A1 (en) | 2015-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI657534B (zh) | 半導體製程及形成罩幕圖案之方法 | |
| US9911646B2 (en) | Self-aligned double spacer patterning process | |
| TWI622861B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| KR101860249B1 (ko) | 다수의 패터닝된 층을 교차시켜 패턴 밀도를 증가시키는 방법 | |
| TWI579998B (zh) | 半導體裝置與其形成方法 | |
| TWI579840B (zh) | 無遮罩建立自對準磁性穿隧接面之拓樸方法 | |
| US9129906B2 (en) | Self-aligned double spacer patterning process | |
| US9209076B2 (en) | Method of double patterning lithography process using plurality of mandrels for integrated circuit applications | |
| US9204538B2 (en) | Method of fine line space resolution lithography for integrated circuit features using double patterning technology | |
| US8404580B2 (en) | Methods for fabricating semiconductor devices | |
| TWI684244B (zh) | 圖案化可變寬度金屬化線之方法 | |
| US9543502B2 (en) | Small pitch and high density contact array | |
| US20180061658A1 (en) | Self-Aligned Patterning Process Utilizing Self-Aligned Blocking and Spacer Self-Healing | |
| TW201833988A (zh) | 使用半雙向圖案化形成半導體裝置的方法以及島構件 | |
| TWI559388B (zh) | 用於微機電系統的化學機械研磨處理流程 | |
| TWI654682B (zh) | 硬遮罩材料之圖案化 | |
| TWI543234B (zh) | 半導體結構之雙重圖案製程方法 | |
| CN108231759B (zh) | 半导体结构 | |
| CN108257910B (zh) | 浅沟槽隔离沟槽的制作方法 | |
| TW201822298A (zh) | 半導體結構 | |
| JP2009094379A (ja) | 半導体装置の製造方法 | |
| JP5276289B2 (ja) | 高アスペクト比ビアエッチング | |
| CN101471284A (zh) | 半导体器件中的金属线及其制造方法 | |
| JP2013172103A (ja) | 配線の形成方法 | |
| JP6092277B2 (ja) | 半導体装置およびその製造方法 |