JPH05291210A - 半導体素子の微細パターンの形成方法 - Google Patents

半導体素子の微細パターンの形成方法

Info

Publication number
JPH05291210A
JPH05291210A JP4252775A JP25277592A JPH05291210A JP H05291210 A JPH05291210 A JP H05291210A JP 4252775 A JP4252775 A JP 4252775A JP 25277592 A JP25277592 A JP 25277592A JP H05291210 A JPH05291210 A JP H05291210A
Authority
JP
Japan
Prior art keywords
intermediate transfer
layer
layers
mask
transfer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4252775A
Other languages
English (en)
Other versions
JP3313776B2 (ja
Inventor
Young-Kwon Jun
クヮン ジュン ヨング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH05291210A publication Critical patent/JPH05291210A/ja
Application granted granted Critical
Publication of JP3313776B2 publication Critical patent/JP3313776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 （修正有） 【目的】小さい線幅及び線間隔を有するパターンの形成
方法を提供する。 【構成】第一中間転写層４と同一の材料を厚さδとなる
ように析出させて第二中間転写層４′を形成し；第一マ
スク層５同一の材料を析出させ、平坦化することによっ
て、第二マスク層５′を形成し；上記平坦化した第二マ
スク層をエッチングバックして、第一のマスク層上に第
二中間転写層を露出させ；上記第一、第二中間転写層を
部分的に等方性エッチングして、線幅及び線間隔がそれ
ぞれ L/2 及び S/2 である第一、第二中間転写層のパタ
ーンを形成する工程；第一、第二中間転写層のパターン
を第一、第二マスク層のエッチングによって被転写層に
転写し、第一、第二中間転写層をマスクとして用いるこ
とによって被転写層を異方性的にドライエッチングし、
さらに第一、第二中間転写層を除去する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子の微細パター
ンの形成方法に係り、特に、中間転写層のパターンを形
成し、さらに中間転写層を用いて最小線幅及び最小線間
隔を有する転写層をパターニングすることによって、0.
2μm以下の最小線幅及び最小線間隔を有する半導体素子
の微細パターンの形成方法に関する。
【０００２】
【従来の技術】近時、半導体製造技術について、高集積
化の要求を満足するためにより微細なパターニングの方
法が要求されているが、露光装置の解像度改善に限界が
あるため、パターニング可能な最小線幅及び最小線間隔
に限界がある。
【０００３】すなわち、パターンサイズがサブミクロン
以下になると、光の干渉及び回折の効果が大きくなり、
解像度が低下し、これによってｇ線(波長 436nm)あるい
はｉ線(波長 365nm)を用いた場合、それぞれ最小線幅0.
5μmあるいは0.4μm以下のパターンを形成することは極
めて困難である。
【０００４】従来は、図１(A)に示すように、シリコン
基板11上の層12上に設けたホトレジスト13を露光し、露
光部分をエッチングプロセスにより除去することによっ
てパターンを形成(転写)していた。次いで、図１(B)に
示すように、上記ホトレジスト13をマスクとして用いて
層12の露光部分をエッチングし、さらにホトレジストを
除去することによって、層12にパターンを形成してい
た。
【０００５】このパターンの線幅を "L" 、線間隔を "
S" として示す。
【０００６】
【発明が解決しようとする課題】上記のような従来方法
においては、ｇ線及びｉ線を用いた場合に、露光装置及
びレジストの解像度の限界に起因して、0.3μm以下の線
幅及び線間隔を有するパターンを形成することは殆ど不
可能であった。
【０００７】本発明の目的は、パターニングについての
上記従来方法の限界を解決して、従来方法の場合よりも
より小さい線幅及び線間隔を有するパターンの形成方法
を提供することにある。
【０００８】
【課題を解決するための手段】上記目的は、下記工程か
らなる形成方法とすることによって達成することができ
る。すなわち、シリコン基板上に被転写層を形成し、該
被転写層上に第一中間転写層を厚さδで形成し、その上
に上記第一中間転写層と大きなエッチング速度差を有す
る材料で第一マスク層を形成した後、線幅 L 、線間隔
S ＝ L ＋ 2δ となるように上記第一マスク層及び第一
中間転写層をパターニングする工程；上記第一中間転写
層と同一の材料を厚さδとなるように析出させて第二中
間転写層を形成する工程；上記第一マスク層と同一の材
料を析出させ、平坦化することによって、第二マスク層
を形成する工程；上記平坦化した第二マスク層をエッチ
ングバックして、第一のマスク層上に第二中間転写層を
露出させる工程；上記第一、第二中間転写層を部分的に
等方性エッチングして、線幅及び線間隔がそれぞれ L/2
及び S/2 である第一、第二中間転写層のパターンを形
成する工程；第一、第二中間転写層のパターンを第一、
第二マスク層のエッチングによって被転写層に転写し、
第一、第二中間転写層をマスクとして用いることによっ
て被転写層を異方性的にドライエッチングし、さらに第
一、第二中間転写層を除去する工程。
【０００９】
【実施例】以下、本発明の方法について図２及び図３に
よってさらに詳細に説明する。なお、図２、図３は連続
した工程を示すものである。まず、図２(A)に示すよう
に、シリコン基板１上に被転写層２を形成し、第一中間
転写層４をδの厚さで形成し、その上に第一中間転写層
４とエッチング速度が著しく異なる材料を用いて第一マ
スク層５を形成する。
【００１０】次いで、ホトリソグラフィ法を用いて、第
一マスク層５及び第一中間転写層の線幅が L 、線間隔
が S ＝ L ＋ 2δとなるようにパターニングを行う。こ
のとき、例えば、第一中間転写層には窒化物を、第一マ
スク層には SOG を用いることができる。
【００１１】続いて、図２(B)に示すように、上記第一
中間転写層４と同じ材料を析出させて、厚さδの第二中
間転写層４'を形成する。さらに、第一マスク層５と同
じ材料を析出させ、平坦化して第二マスク層５'を形成
する(図２(C))。その後、平坦化した第二マスク層５'を
第二マスク層５''までエッチングバックして、第二中間
転写層４'を露出させる(図３(D))。
【００１２】続いて、第一、第二中間転写層４、４'を
等方性ドライエッチングによって部分的に除去して、線
幅及び線間隔がそれぞれ L/2 及び S/2 の第一、第二中
間転写層４、４'を形成する(図３(E))。その後、マスク
層５、５''をウエットエッチングによって除去し(図３
(F))、さらに中間転写層４、４'をマスクとして被転写
層２を異方性ドライエッチングする(図３(G))。続い
て、中間転写層４、４'をウエットエッチングによって
除去することによって、パターニングを完成させる(図
３(H))。
【００１３】
【発明の効果】以上述べたように、本発明の半導体素子
の微細パターン形成方法は、従来技術の線幅及び線間隔
に比較して 1/2 まで減少させた最小の線幅及び線間隔
を可能にすることができる。
【図面の簡単な説明】
【図１】従来技術における微細パターン形成の工程を示
す断面図。
【図２】本発明の方法による微細パターン形成の工程の
一部を示す断面図。
【図３】本発明の方法による微細パターン形成の工程の
一部を示す断面図。
【符号の説明】
１…シリコン基板、２…被転写層、３…ホトレジスト、
４…中間転写層、５…マスク層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】下記工程からなることを特徴とする半導体
    素子の微細パターンの形成方法、 シリコン基板上に被転写層を形成し、該被転写層上に第
    一中間転写層を厚さδで形成し、その上に上記第一中間
    転写層と大きなエッチング速度差を有する材料で第一マ
    スク層を形成した後、線幅 L 、線間隔 S ＝ L ＋ 2δ
    となるように上記第一マスク層及び第一中間転写層をパ
    ターニングする工程；上記第一中間転写層と同一の材料
    を厚さδとなるように析出させて第二中間転写層を形成
    する工程；上記第一マスク層と同一の材料を析出させ、
    平坦化することによって、第二マスク層を形成する工
    程；上記平坦化した第二マスク層をエッチングバックし
    て、第一のマスク層上に第二中間転写層を露出させる工
    程；上記第一、第二中間転写層を部分的に等方性エッチ
    ングして、線幅及び線間隔がそれぞれ L/2 及び S/2 で
    ある第一、第二中間転写層のパターンを形成する工程；
    第一、第二中間転写層のパターンを第一、第二マスク層
    のエッチングによって被転写層に転写し、第一、第二中
    間転写層をマスクとして用いることによって被転写層を
    異方性的にドライエッチングし、さらに第一、第二中間
    転写層を除去する工程。
  2. 【請求項２】上記第一、第二中間転写層が窒化ケイ素で
    あり、第一、第二マスク層が SOGであることを特徴とす
    る請求項１記載の半導体素子の微細パターンの形成方
    法。
JP25277592A 1991-10-10 1992-09-22 半導体素子の微細パターンの形成方法 Expired - Fee Related JP3313776B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910017725A KR940010315B1 (ko) 1991-10-10 1991-10-10 반도체 소자의 미세 패턴 형성 방법
KR1991-17725 1991-10-10

Publications (2)

Publication Number Publication Date
JPH05291210A true JPH05291210A (ja) 1993-11-05
JP3313776B2 JP3313776B2 (ja) 2002-08-12

Family

ID=19320986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25277592A Expired - Fee Related JP3313776B2 (ja) 1991-10-10 1992-09-22 半導体素子の微細パターンの形成方法

Country Status (4)

Country Link
US (1) US5256248A (ja)
JP (1) JP3313776B2 (ja)
KR (1) KR940010315B1 (ja)
DE (1) DE4232821C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208224A (ja) * 2006-02-02 2007-08-16 Hynix Semiconductor Inc 半導体装置の微細パターン形成方法
JP2008244417A (ja) * 2007-03-23 2008-10-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW230266B (ja) * 1993-01-26 1994-09-11 American Telephone & Telegraph
EP0661733A2 (en) * 1993-12-21 1995-07-05 International Business Machines Corporation One dimensional silicon quantum wire devices and the method of manufacture thereof
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
KR100455723B1 (ko) 2001-09-13 2004-11-12 주식회사 하이닉스반도체 비트라인 형성방법
US6818555B2 (en) * 2002-10-07 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for metal etchback with self aligned etching mask
US6858542B2 (en) * 2003-01-17 2005-02-22 Freescale Semiconductor, Inc. Semiconductor fabrication method for making small features
KR100694412B1 (ko) * 2006-02-24 2007-03-12 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US7745339B2 (en) * 2006-02-24 2010-06-29 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
KR100810895B1 (ko) * 2006-08-24 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100834440B1 (ko) * 2006-11-10 2008-06-04 삼성전자주식회사 반도체 소자의 형성방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729967A (en) * 1987-04-09 1988-03-08 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor
DE3714597A1 (de) * 1987-04-29 1988-11-10 Hahn Meitner Kernforsch Werkstueck, insbesondere halbleiterbauelement, mit feinstrukturen und lithografieverfahren zur strukturierung
US5079179A (en) * 1987-10-09 1992-01-07 Hughes Aircraft Company Process of making GaAs electrical circuit devices with Langmuir-Blodgett insulator layer
JPH01118126A (ja) * 1987-10-31 1989-05-10 Fujitsu Ltd パターン形成方法
EP0338102B1 (de) * 1988-04-19 1993-03-10 International Business Machines Corporation Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
DE3888184D1 (de) * 1988-11-17 1994-04-07 Ibm Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich.
FR2646291B1 (fr) * 1989-04-21 1991-06-14 Thomson Hybrides Microondes Procede de realisation d'un transistor autoaligne
US5026665A (en) * 1990-12-24 1991-06-25 Motorola Inc. Semiconductor device electrode method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208224A (ja) * 2006-02-02 2007-08-16 Hynix Semiconductor Inc 半導体装置の微細パターン形成方法
JP4724017B2 (ja) * 2006-02-02 2011-07-13 株式会社ハイニックスセミコンダクター 半導体装置の微細パターン形成方法
JP2008244417A (ja) * 2007-03-23 2008-10-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法

Also Published As

Publication number Publication date
DE4232821C2 (de) 2003-12-18
KR940010315B1 (ko) 1994-10-22
US5256248A (en) 1993-10-26
KR930008512A (ko) 1993-05-21
JP3313776B2 (ja) 2002-08-12
DE4232821A1 (de) 1993-04-15

Similar Documents

Publication Publication Date Title
US6759180B2 (en) Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
WO2006101695B1 (en) Pitch reduced patterns relative to photolithography features
JPH05291210A (ja) 半導体素子の微細パターンの形成方法
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
JP2723476B2 (ja) 位相反転マスクの製造方法
JP2008042174A (ja) マスクパターン形成方法
JPS6211068B2 (ja)
US7939451B2 (en) Method for fabricating a pattern
JPH0513384A (ja) 微細パターンの形成方法
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
JP2000173979A (ja) エッチングマスク及び微細パターンの形成方法
JPH052981B2 (ja)
JPH04291345A (ja) パターン形成方法
JPH03257825A (ja) 半導体装置の製造方法
US6350547B1 (en) Oxide structure having a finely calibrated thickness
KR100367744B1 (ko) 반도체소자의 미세패턴 형성방법
JPS61285725A (ja) 微細パタ−ン形成方法
US7662521B2 (en) Method of mask making to prevent phase edge and overlay shift for chrome-less phase shifting mask
JPH0327521A (ja) Ｍｏｓ型トランジスタの製造方法
KR100382548B1 (ko) 반도체 소자의 제조방법
JPH0294630A (ja) 微細エッチング法
JPH0728225A (ja) 位相シフトマスク及びその製造方法
JPH05267253A (ja) 半導体装置の製造方法
JPS63111619A (ja) 半導体装置の製造方法
JPH04364726A (ja) パターン形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees