JPS61285725A - 微細パタ−ン形成方法 - Google Patents

微細パタ−ン形成方法

Info

Publication number
JPS61285725A
JPS61285725A JP12707185A JP12707185A JPS61285725A JP S61285725 A JPS61285725 A JP S61285725A JP 12707185 A JP12707185 A JP 12707185A JP 12707185 A JP12707185 A JP 12707185A JP S61285725 A JPS61285725 A JP S61285725A
Authority
JP
Japan
Prior art keywords
film
pattern
mask
forming
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12707185A
Other languages
English (en)
Inventor
Kenji Nishi
謙二 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12707185A priority Critical patent/JPS61285725A/ja
Publication of JPS61285725A publication Critical patent/JPS61285725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置の製造における微細パターン形成
方法に係り、特に集積回路(IC)の製造工程において
、サブミクロンのオーダーの微細パターンの形成が可能
な微細パターン形成方法に関する。
(従来の技術) 従来、ICの微細パターン形成方法としては種々の方法
がある。
以下、従来の微細パターンの形成方法の一例として、S
i基板にダイナミックRAMのコンデンサ用のトレンチ
(trench)を形成する場合について説明する。
まず、第2図(a)に示されるように、Si基板1を酸
化してSiQ□膜2(膜厚1000人)を形成する。
次いで、第2図(b)に示されるように、そのSing
膜2上に5iaN4膜3(膜厚2000人)を形成する
次いで、第2図(C)に示されるように、その5isN
a膜3上にStow膜4(膜厚4000人)をCVD法
により形成する。
次いで、第2図(d)に示されるように、そのSing
膜4上にフォトレジスト5を塗布する。
次いで、第2図(e)に示されるように、縮小投影型露
光装置により、フォトレジスト5を所定のマスクパター
ンに従って露光し、フォトレジストパターン5′を形成
する。ここではパターン幅d、の凹パターンを形成する
。この場合、現状のりソグラフィ技術では最少パターン
幅d1はせいぜい1.0μm程度である。
次に、第2図(f)に示されるように、フォトレジスト
パターン5′をマスクとしてドライプロセスにより5i
n2膜4、Si、N、膜3及びSiO2膜2をエツチン
グする。
最後に、第2図(g)に示されるように、前記の5iC
)z膜パターン4′、Si、N、膜パターン3及び5i
Ch膜パターン2をマスクとしてSi基板1をドライプ
ロセスによりエツチングする。
以上のプロセスで、St基板lに、例えば、最少パター
ン幅1μm、深さ2μm〜3μmのトレンチを形成する
ことができる。
(発明が解決しようとする問題点) しかしながら、上記したように、現状のりソグラフィを
用いた微細加工技術では、得られる最少パターン幅は露
光装置の光学系、及び現象時の解像度で決まり、それ以
下の微細なパターンは形成できない。従って、上述のプ
ロセスによる限り、1μm程度のパターン形成が限界で
あった。
本発明は、このような状況に鑑みて、現在の最少微細パ
ターン形成の限界を克服する更なる微細パターンを形成
可能であり、しかもそのパターン精度をより一層高める
ことができる微細パターン形成方法を提供することを目
的とする。
(問題点を解決するための手段) 本発明は、上記問題点を解決するために、パターンを形
成すべきパターン形成材料上に耐酸化性の中間膜を設け
、この中間膜上に酸化により体積膨脹を伴うマスク膜、
及びそのマスク膜上に耐酸化性の被覆膜を形成する。そ
こで、これらのマスク膜及び被覆膜をリソグラフィによ
りバターニングし、凹パターンを形成する。次に、この
凹パターンを酸化し、マスク膜パターンの側面に酸化膜
を成長させる。次にこの酸化膜及び残留マスク膜パター
ンを耐エツチングマスクとしてエツチングを行い、微細
パターンを前記パターン形成材料に形成するようにした
ものである。
(作用) 本発明によれば、耐酸化性の中間膜上のマスク膜及び被
覆膜をリソグラフィによりパターニングし、幅dbの凹
パターンを形成する。そしてこの凹パターンを形成する
マスク膜パターン14′の酸化により、凹パターンの幅
d、はりソグラフィによるパターン幅d、より小さくな
る。この凹パターンの幅d、をエツチングすることによ
り、サブミクロンオーダーの微細パターンを形成するこ
とができる。
(実施例) 以下、本発明の実施例を図面に基づいて詳細に説明する
第1図は本発明の微細パターン形成方法の説明図であり
、この方法を工程順に示したものである。
まず、第1図(a)に示されるように、Si基板11上
にパターンを形成したいパターン形成膜12、例えば5
tot膜(膜厚1.5μm)を形成する。
次に、第1図(b)に示されるように、そのパターン形
成膜12上に耐酸化性の中間膜13、例えば、5itN
4膜(膜厚2000人)を形成する。
次に、第1図(C)に示されるように、その中間膜13
上にマスク膜14、例えば、多結晶Si膜(膜厚0.1
μm)を形成する。
次に、第1図(d)に示されるように、被覆膜】5、例
えば、5izNa膜(膜厚0.2μm)を堆積させる。
次に、第1図(e)に示されるように、通常のりソグラ
フィによりマスク膜14及び被覆膜15をパターニング
し、凹パターン(例えば、パターン幅d、1μm)を形
成する。なお、ここでリソグラフィとは前処理、塗布、
ベータ、露光、現像、ベーク、加工、除去の各工程を含
むものとする。
次に、第1図(f)に示されるように、引き続き酸化を
行い、厚さtaxの酸化膜16、例えば、0.5μmの
S i OH膜を成長させる。この時、酸化膜16はマ
スク膜のパターン14′の側面部のみに成長する。
この酸化膜16の成長はその成長方向が横方向のみであ
り、その酸化膜の厚さtoxは容易に制御することがで
き、かつ再現性にも優れ、パターン精度を高めることが
できる。
ここで、酸化後のパターン幅d1と酸化前のパターン幅
db、酸化膜15の厚さtoxとの関係は、被覆膜とし
て多結晶Si膜を用いる場合、次のように表される。
d*=db  0.56XtoxX2  −(11ここ
で、0.56は多結晶St膜の酸化により成長する酸化
膜が多結晶Si膜の外部へ膨張する場合である。
従って、この式によって、リソグラフィによる限界パタ
ーン幅d、をl p m、 toxを0.5.umとす
ると、この場合、 d、 −1−0,56X0.5X 2     (pm
)−0,44Cμm〕 となる。
最後に、第1図(g)に示されるように、残留被覆膜パ
ターン14#及び酸化膜16をマスクとして中間膜13
及びその下部のパターン形成膜12をエツチングし、酸
化膜16、残留被覆膜パターン14′中間膜13及びパ
ターン形成[12ののエツチング部を除去すれば、パタ
ーン形成膜12にパターン幅dい例えば、0.44μm
の微細パターンを得ることができる。
このように、従来のりソグラフィにおける光学系で決ま
る微細パターンの最少パターン幅d、は大きくても、最
終的に形成されるパターン幅d。
はそのパターン幅db以下に形成することができる。
なお、この本発明においては、上記したように、酸化に
より表面に酸化膜をつくるマスク膜上に更に耐酸化性の
被覆膜を堆積させて、該被覆膜をマスクとしてマスク膜
を酸化するようにしているが、該被覆膜を設けることな
く、マスク膜の酸化を行い、微細パターンを形成するこ
とも有効であり、これについては別出願によって提案し
ている。しかし、この微細パターン形成方法による。と
、パターンの精度の点で本発明に及ばない点がある。即
ち、(1)マスク膜は上方及び側方から酸化されるため
、角の部分が丸くなってブレが生じる。
(2)上方が酸化されるためマスク膜の厚さは酸化され
る量販上に厚(しなければならない0例えば、側面を0
.5μm酸化するためには少なくとも0.5μmのマス
ク膜が必要になる。すると、マスク膜が厚くなるためパ
ターンの精度が劣ることになる。例えば、マスク膜とし
ての多結晶Siが0゜1μm程度であるならば、パター
ン精度は1μmとすると、多結晶Siが1μmであると
、パターニング精度は1.5μm〜2μm程度に劣化す
ることになる。これは多結晶Siのブレーンサイズなど
の影響と思われる。従って、マスク膜の厚さはできるだ
け薄(することが好ましい。
この点からして本発明はパターン精度の向上を図ること
ができる。
また、上記実施例は一例にすぎず、下記のように実施す
ることもできる。
(1)第1図に示される実施例におけるパターン形成材
料を5izN4膜とすることもでき、その場合はSin
g膜12膜設2る必要はない。
(2)第1図に示される実施例におけるパターン形成材
料をS+基板11とすることもできる。
(3)上記実施例においてはマスク膜14として多結晶
Si膜を用いたが、これを無定形Si膜にすることもで
き、これによっても同様の作用効果を得ることができる
(4)同様に、マスク膜14として5t−Geの混在膜
を用いることもできる。この場代、酸化速度が早いので
酸化処理を短時間で終了することができるという利点を
有する。但し、上記(11式は混在するGoの量に応じ
て修正する必要がある。
(5)また、マスク11114として、モリブデンシリ
サイド膜を使用することもできる。この場合も酸化速度
は早く、酸化処理の時間を短縮できる。
なお、上記(1)式は修正を要する。
(6)更に、マスク膜14としてタンタルシリサイド膜
、タングステンシリサイド膜、チタンシリサイド膜、ニ
ッケルシリサイド膜、コバルトシリサイド膜、白金シリ
サイド膜、パラジウムシリサイド膜などを用いることが
できる。
(発明の効果) 以上、詳細に説明したように本発明によれば、パターン
を形成すべきパターン形成材料上に耐酸化性の中間膜を
形成する工程と、該中間膜上に酸化により体積膨脹を伴
うマスク膜を形成する工程と、該マスク上に耐酸化性の
被覆膜を形成する工程と、該被覆膜及びマスク膜をリン
グラフィによってパターニングし、凹パターンを形成す
る工程と、該凹パターンの酸化を行い、マスク膜パター
ンの側面に酸化膜を成長させる工程と、該酸化膜及び残
留マスク膜パターンを耐エツチングマスクとしてエツチ
ングを行い、前記パターン形成材料にパターンを形成す
る工程とを順に施すようにしたので、 (1)現在のりソグラフィ技術による微細パターン形成
の限界を克服し、更なる微細なパターンを形成すること
ができる。従って、ICの高密度化を容易に達成するこ
とができる。
(2)光学系の最少パターン幅の半分程度の最少パター
ン幅を得ることができるので、例えば、最終パターン幅
を1μmとすれば、光学系のパターン幅を2μm程度と
することができ、光学系としては余裕のあるところで微
細パターンを形成することができ、歩留まりの向上を図
ることができる。
(3)マスク膜上を耐酸化性の被覆膜で覆い、しかる後
、このマスク膜の側面のみに酸化膜を成長させるように
しているので、成長する酸化膜の厚さの制御性、再現性
に優れ、また、マスク膜のエッヂのブレを防止すること
ができると共にマスク膜は薄くすることができる。従っ
て、微細パターンの精度の向上を図ることができる。
そして、本発明は、例えば、デバイスの分離技術である
トレンチアイソレーションなどに用いることができ、微
細なデバイスの分離が可能になり、LSI、VLSI化
に寄与するところ大である。
【図面の簡単な説明】
第1図は本発明に係る微細パターン形成方法の説明図、
第2図は従来の微細パターン形成方法の説明図である。 11・・・Si基板、12・・・パターン形成膜(Si
02膜)、13・・・中間膜(Si、N、膜)、14・
・・マスク膜(多結晶Si膜)、15・・・被覆膜(S
isNn膜)、16・・・酸化膜(Sift膜)。

Claims (2)

    【特許請求の範囲】
  1. (1)、(イ)パターンを形成すべきパターン形成材料
    上に耐酸化性の中間膜を形成する工 程と、 (ロ)該中間膜上に酸化により体積膨脹を伴うマスク膜
    を形成する工程と、 (ハ)該マスク膜上に耐酸化性の被覆膜を形成する工程
    と、 (ニ)該被覆膜及びマスク膜をリソグラフィによってパ
    ターニングし、凹パターン を形成する工程と、 (ホ)該凹パターンの酸化を行い、マスク膜パターンの
    側面に酸化膜を成長させる 工程と、 (ヘ)該酸化膜及び残留マスク膜パターンを耐エッチン
    グマスクとしてエッチング を行い、前記パターン形成材料にパタ ーンを形成する工程とを順に施すこと を特徴とする微細パターン形成方法。
  2. (2)前記マスク膜は多結晶シリコン膜であることを特
    徴とする特許請求の範囲第1項記載の微細パターン形成
    方法。
JP12707185A 1985-06-13 1985-06-13 微細パタ−ン形成方法 Pending JPS61285725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12707185A JPS61285725A (ja) 1985-06-13 1985-06-13 微細パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12707185A JPS61285725A (ja) 1985-06-13 1985-06-13 微細パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS61285725A true JPS61285725A (ja) 1986-12-16

Family

ID=14950853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12707185A Pending JPS61285725A (ja) 1985-06-13 1985-06-13 微細パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS61285725A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450531A (en) * 1987-08-21 1989-02-27 Nec Corp Formation of fine pattern
JPH098118A (ja) * 1995-06-16 1997-01-10 Nec Corp 半導体装置の製造方法
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450531A (en) * 1987-08-21 1989-02-27 Nec Corp Formation of fine pattern
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
JPH098118A (ja) * 1995-06-16 1997-01-10 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS5811512B2 (ja) パタ−ン形成方法
US4496419A (en) Fine line patterning method for submicron devices
US5256248A (en) Method for patterning semiconductor
JPS61285725A (ja) 微細パタ−ン形成方法
JPS61285723A (ja) 微細パタ−ン形成方法
JPH0513384A (ja) 微細パターンの形成方法
TW312820B (en) Contact defined photomask and method of applying to etching
JPS61285726A (ja) 微細パタ−ン形成方法
JP3274448B2 (ja) ステンシルマスクの製造方法
JPS61285724A (ja) 微細パタ−ン形成方法
JPH03257825A (ja) 半導体装置の製造方法
JPH07130741A (ja) 半導体装置の製造方法
JPS62257166A (ja) マスクパタ−ンの形成方法
TW515007B (en) Method for producing dense pattern by spacer
JPS63111619A (ja) 半導体装置の製造方法
JPH09181077A (ja) 半導体装置およびその製造方法
JPS62234333A (ja) 微細溝加工用マスクの形成方法
JPH05326503A (ja) 線パターンの形成方法
JPS5854631A (ja) 半導体装置の製造方法
JPS62247530A (ja) マスクパタ−ンの形成方法
JPS5825234A (ja) レジストパタ−ンの形成方法
JPS60106132A (ja) パタ−ン形成方法
JPH04348034A (ja) 配線パターンの形成方法
JPS63157154A (ja) マスクパタ−ン形成方法
JPS63128714A (ja) 半導体装置の製造方法