JPS61285723A - 微細パタ−ン形成方法 - Google Patents
微細パタ−ン形成方法Info
- Publication number
- JPS61285723A JPS61285723A JP12706985A JP12706985A JPS61285723A JP S61285723 A JPS61285723 A JP S61285723A JP 12706985 A JP12706985 A JP 12706985A JP 12706985 A JP12706985 A JP 12706985A JP S61285723 A JPS61285723 A JP S61285723A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- forming
- coating film
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造工程における微細パターン形
成方法に係り、特に集積回路（ＩＣ）の製造工程におい
て、サブミクロンオーダーの微細パターンの形成が可能
な微細パターン形成方法に関する。
成方法に係り、特に集積回路（ＩＣ）の製造工程におい
て、サブミクロンオーダーの微細パターンの形成が可能
な微細パターン形成方法に関する。
（従来の技術）
従来、ＩＣの微細パターン形成方法としては種々の方法
がある。
がある。
以下、従来の微細パターンの形成方法の一例として、シ
リコン（Ｓｌ）基板にダイナミックＲＡＭのコンデンサ
用のトレンチ（ｔｒｅｎｃｈ）を形成する場合について
説明する。
リコン（Ｓｌ）基板にダイナミックＲＡＭのコンデンサ
用のトレンチ（ｔｒｅｎｃｈ）を形成する場合について
説明する。
まず、第２図（ａ）に示されるように、３１基板１を酸
化してＳｉｎ、膜２（膜厚１０００人）を形成する。
化してＳｉｎ、膜２（膜厚１０００人）を形成する。
次に、第２図（ｂ）に示されるようにそのＳｉＯｘ膜２
上ニＳ ｉ ｓ Ｎ ａ膜３（膜厚２０００人）を形成
する。
上ニＳ ｉ ｓ Ｎ ａ膜３（膜厚２０００人）を形成
する。
次いで、第２図（Ｃ）に示されるように、そのＳｉ、Ｎ
、膜３上にＳｉＯ，膜４（膜厚４０００人）をＣＶＤ法
により形成する。
、膜３上にＳｉＯ，膜４（膜厚４０００人）をＣＶＤ法
により形成する。
次いで、第２図（ｄ）に示されるように、そのＳｉｎ、
膜４上にフォトレジスト５を塗布する。
膜４上にフォトレジスト５を塗布する。
次に、第２図（ｅ）に示されるように、縮小型投影露光
装置により、フォトレジスト５を所定のマスクパターン
に従って露光し、フォトレジストパターン５′を形成す
る。即ち、パターン幅ｄ１の凹パターンを形成する。こ
の場合、現状のりソグラフィ技術では最少パターン幅ｄ
、はせいぜい１．０μｍ程度である。
装置により、フォトレジスト５を所定のマスクパターン
に従って露光し、フォトレジストパターン５′を形成す
る。即ち、パターン幅ｄ１の凹パターンを形成する。こ
の場合、現状のりソグラフィ技術では最少パターン幅ｄ
、はせいぜい１．０μｍ程度である。
次に、第２図（ｆ）に示されるように、フォトレジスト
パターン５′をマスクとしてドライプロセスニよりＳ
ｉ Ｏを膜４．５ｌｓＮａ膜３、及びＳ ｉ Ｏ！膜２
を順次エツチングする。
パターン５′をマスクとしてドライプロセスニよりＳ
ｉ Ｏを膜４．５ｌｓＮａ膜３、及びＳ ｉ Ｏ！膜２
を順次エツチングする。
最後に、第２図（ｇ）に示されるように、５ｉｏ８膜４
、Ｓｔ！Ｎ４膜３及びＳｉｇｈ膜２をマスクとしてＳｔ
基板１をドライプロセスによりエツチングする。
、Ｓｔ！Ｎ４膜３及びＳｉｇｈ膜２をマスクとしてＳｔ
基板１をドライプロセスによりエツチングする。
以上のプロセスによって、Ｓ五基板１に最少パターン幅
１μｍ、深さ２μｍ〜３μｍのトレンチを形成すること
ができる。
１μｍ、深さ２μｍ〜３μｍのトレンチを形成すること
ができる。
（発明が解決しようとする問題点）
しかしながら、上記したように、現状のりソグラフィを
用いたｍ線加工技術では、得られる最少パターン幅は露
光装置の光学系、及び現像時の解像度で決まり、それ以
下の微細なパターンは形成できない、従って、上述のプ
ロセスによる限り、１μｍ程度のパターン形成が限界で
あった。
用いたｍ線加工技術では、得られる最少パターン幅は露
光装置の光学系、及び現像時の解像度で決まり、それ以
下の微細なパターンは形成できない、従って、上述のプ
ロセスによる限り、１μｍ程度のパターン形成が限界で
あった。
本発明は、このような状況に鑑みて、現在の最少パター
ン形成の限界を克服する更なる微細パターンの形成が可
能な微細パターン形成方法を提供することを目的とする
。
ン形成の限界を克服する更なる微細パターンの形成が可
能な微細パターン形成方法を提供することを目的とする
。
（問題点を解決するための手段）
本発明は、上記問題点を解決するために、パターンを形
成すべき形成材料上に耐酸化性の中間膜を設け、この中
間膜上に酸化により体積膨脹を伴う被覆膜を形成し、こ
の被覆膜をリソグラフィによりパターニングし、凹パタ
ーンを形成する。そこで、該パターンを形成する被覆膜
パターンを酸化してこの被覆膜に酸化膜を成長させる。
成すべき形成材料上に耐酸化性の中間膜を設け、この中
間膜上に酸化により体積膨脹を伴う被覆膜を形成し、こ
の被覆膜をリソグラフィによりパターニングし、凹パタ
ーンを形成する。そこで、該パターンを形成する被覆膜
パターンを酸化してこの被覆膜に酸化膜を成長させる。
そして、その酸化膜及び前記被覆膜パターンを耐エツチ
ングマスクとしてエツチングを行い、前記パターン形成
材料に微細パターンを形成するようにする。
ングマスクとしてエツチングを行い、前記パターン形成
材料に微細パターンを形成するようにする。
（作用）
本発明によれば、リソグラフィによりバターニングして
凹パターンを形成し、この凹パターンを形成する被覆膜
パターン１４′の酸化により耐エツチングマスクの開孔
は小さくなり、酸化前の凹パターン幅ｄ、は更に微細化
され、サブミクロンオーダの微細パターンを形成するこ
とができる。
凹パターンを形成し、この凹パターンを形成する被覆膜
パターン１４′の酸化により耐エツチングマスクの開孔
は小さくなり、酸化前の凹パターン幅ｄ、は更に微細化
され、サブミクロンオーダの微細パターンを形成するこ
とができる。
（実施例）
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図は本発明に係る微細パターン形成方法の説明図で
あり、この方法を工程順に示したものである。
あり、この方法を工程順に示したものである。
まず、第１図（ａ）に示されるようにＳｉ基板１１上に
パターンを形成したいパターン形成膜１２、例えばＳｉ
Ｏ□膜（膜厚１．５μｍ）を形成する。
パターンを形成したいパターン形成膜１２、例えばＳｉ
Ｏ□膜（膜厚１．５μｍ）を形成する。
次に、第１図（ｂ）に示されるように、そのパターン形
成膜１２上に耐酸化性の中間膜１３、例えば、５ｉ３Ｎ
ａ膜（膜厚２０００人）を形成する。
成膜１２上に耐酸化性の中間膜１３、例えば、５ｉ３Ｎ
ａ膜（膜厚２０００人）を形成する。
次に、第１図（Ｃ）に示されるように、その中間膜１３
上に被覆膜１４、例えば、多結晶Ｓｉ膜（膜厚０．５μ
ｍ）を形成する。
上に被覆膜１４、例えば、多結晶Ｓｉ膜（膜厚０．５μ
ｍ）を形成する。
次に、第１図（ｄ）に示されるように、通常のリソグラ
フィにより被覆膜１４をパターン幅ｄ１の凹パターン（
幅１μｍ）を形成する。なお、ここでリソグラフィとは
前処理、塗布、ベーク、露光、現像、ベータ、加工、除
去の各工程を含むものとする。
フィにより被覆膜１４をパターン幅ｄ１の凹パターン（
幅１μｍ）を形成する。なお、ここでリソグラフィとは
前処理、塗布、ベーク、露光、現像、ベータ、加工、除
去の各工程を含むものとする。
次に、第１図（１５）に示されるように、引き続き酸化
を行い、厚さｔｏｘの酸化膜１５、例えば、Ｓｉ０ｇ膜
（０，５μｍ）を成長させる。この時、酸化膜１５は被
覆膜のパターン１４′の上部のみならず、側面部にも成
長する。
を行い、厚さｔｏｘの酸化膜１５、例えば、Ｓｉ０ｇ膜
（０，５μｍ）を成長させる。この時、酸化膜１５は被
覆膜のパターン１４′の上部のみならず、側面部にも成
長する。
ここで、酸化後のパターン幅ｄ、と酸化前のパターン幅
ｄい酸化膜１５の厚さｔａｘとの関係は、被覆膜として
多結晶Ｓｉ膜を用いる場合、次のように表される。
ｄい酸化膜１５の厚さｔａｘとの関係は、被覆膜として
多結晶Ｓｉ膜を用いる場合、次のように表される。
ｄ、ｘｄ、 ０．５６ＸｔｏｘＸ２ ・−・・（
１１ここで、０．５６は多結晶Ｓｉ膜の酸化により成長
する酸化膜が多結晶Ｓｉ膜の外部へ膨張する割合である
。
１１ここで、０．５６は多結晶Ｓｉ膜の酸化により成長
する酸化膜が多結晶Ｓｉ膜の外部へ膨張する割合である
。
従って、この式によると、リソグラフィによる限界パタ
ーン幅ｄ１を１μｍ、ｔｏｘを０．５μｍとすると、鰻
終パターン幅ｄ、は、 ｄ、−１−０，５６Ｘ０．５Ｘ ２ （＃ｍ）−０，
４４Ｃμｍ〕 となる。
ーン幅ｄ１を１μｍ、ｔｏｘを０．５μｍとすると、鰻
終パターン幅ｄ、は、 ｄ、−１−０，５６Ｘ０．５Ｘ ２ （＃ｍ）−０，
４４Ｃμｍ〕 となる。
最後に、第１図（ｆ）に示されるように残留被覆膜パタ
ーン１４′及び酸化膜１５をマスクとして中間膜１３及
びその下部のパターン形成膜１２をエツチングし、酸化
膜１５、残留被覆膜１４＃および中間膜１３を除去すれ
ば、パターン形成膜１２のパターン幅ｄい例えば、０．
４４μｍの微細パターンを得ることができる。
ーン１４′及び酸化膜１５をマスクとして中間膜１３及
びその下部のパターン形成膜１２をエツチングし、酸化
膜１５、残留被覆膜１４＃および中間膜１３を除去すれ
ば、パターン形成膜１２のパターン幅ｄい例えば、０．
４４μｍの微細パターンを得ることができる。
このように、従来のりソグラフイにおける光学系で決ま
る微細パターンの最少パターン幅ｄｈは大きくても、最
終的に形成されるパターン幅ｄ。
る微細パターンの最少パターン幅ｄｈは大きくても、最
終的に形成されるパターン幅ｄ。
は前記のパターン幅ｄ１以下に形成することができる。
なお、上記実施例は一例にすぎず、下記のように実施す
ることもできる。
ることもできる。
（１）第１図に示される実施例におけるパターン形成材
料をＳｉ、Ｎ、膜とすることもでき、その場合はＳｉＯ
□膜１２膜設２る必要はない。
料をＳｉ、Ｎ、膜とすることもでき、その場合はＳｉＯ
□膜１２膜設２る必要はない。
（２）第１図に示される実施例におけるパターン形成材
料をＳｔ基板１１とすることもできる。
料をＳｔ基板１１とすることもできる。
（３）第１図に示される実施例においては被覆膜１４と
して多結晶Ｓｉ膜を用いたが、これを無定形Ｓｉ膜にす
ることもでき、これによっても同様の作用効果を得るこ
とができる。
して多結晶Ｓｉ膜を用いたが、これを無定形Ｓｉ膜にす
ることもでき、これによっても同様の作用効果を得るこ
とができる。
（４）同様に、被覆膜１４として５ｉ−Ｇｅの混在膜を
用いることもできる。この場合、酸化速度が早いので酸
化処理を短時間で終了することができるという利点を有
する。但し、上記（１）式は混在するＧｅの量に応じて
修正する必要がある。
用いることもできる。この場合、酸化速度が早いので酸
化処理を短時間で終了することができるという利点を有
する。但し、上記（１）式は混在するＧｅの量に応じて
修正する必要がある。
（５）また、被覆膜１４として、モリブデンシリサイド
膜を使用することもできる。この場合も酸化速度は早く
、酸化処理の時間を短縮できる。なお、上記（１）式は
修正を要する。
膜を使用することもできる。この場合も酸化速度は早く
、酸化処理の時間を短縮できる。なお、上記（１）式は
修正を要する。
（６）更に、被覆膜１４としてタンタルシリサイド膜、
タングステンシリサイド膜、チタンシリサイド膜、ニッ
ケルシリサイド膜、コバルトシリサイド膜、白金シリサ
イド膜、パラジウムシリサイド膜などを用いることもで
きる。
タングステンシリサイド膜、チタンシリサイド膜、ニッ
ケルシリサイド膜、コバルトシリサイド膜、白金シリサ
イド膜、パラジウムシリサイド膜などを用いることもで
きる。
（発明の効果）
以上、詳細に説明したように本発明によれば、パターン
が形成されるべきパターン形成材料上に耐酸化性の中間
膜を形成する工程と、該中間膜上に酸化により体積膨脹
を伴う被覆膜を形成する工程と、該被覆膜をリソグラフ
ィによりパターニングし、凹パターンを形成する工程と
、該凹パターンを形成する被覆膜パターンに酸化膜を成
長させる工程と、該酸化膜及び前記被覆膜パターンを耐
エツチングマスクとしてエツチングを行い、前記パター
ン形成材料にパターンを形成する工程とを順に施すよう
にしたので、 （１）現在のりソグラフイ技術による微細パターン形成
の限界を克服し、更なる微細なパターンを形成すること
ができる。従って、ＩＣの高密度化を容易に達成するこ
とができる。
が形成されるべきパターン形成材料上に耐酸化性の中間
膜を形成する工程と、該中間膜上に酸化により体積膨脹
を伴う被覆膜を形成する工程と、該被覆膜をリソグラフ
ィによりパターニングし、凹パターンを形成する工程と
、該凹パターンを形成する被覆膜パターンに酸化膜を成
長させる工程と、該酸化膜及び前記被覆膜パターンを耐
エツチングマスクとしてエツチングを行い、前記パター
ン形成材料にパターンを形成する工程とを順に施すよう
にしたので、 （１）現在のりソグラフイ技術による微細パターン形成
の限界を克服し、更なる微細なパターンを形成すること
ができる。従って、ＩＣの高密度化を容易に達成するこ
とができる。
（２）光学系の最少パターン幅の半分程度の最少パター
ン幅を得ることができるので、例えば、最終パターン幅
を１μｍとすれば、光学系のバターン幅を２μｍ程度と
することができ、光学系としては余裕のあるところで微
細パターンを形成することができ、歩留まりの向上を図
ることができる。
ン幅を得ることができるので、例えば、最終パターン幅
を１μｍとすれば、光学系のバターン幅を２μｍ程度と
することができ、光学系としては余裕のあるところで微
細パターンを形成することができ、歩留まりの向上を図
ることができる。
そして、本発明は、例えば、デバイスの分離技術である
トレンチアイソレーシッンなどに用いることができ、徽
細なデバイスの分離が可能になり、ＬＳＩ、ＶＬＳ Ｉ
化に寄与するところ大である。
トレンチアイソレーシッンなどに用いることができ、徽
細なデバイスの分離が可能になり、ＬＳＩ、ＶＬＳ Ｉ
化に寄与するところ大である。
第１図は本発明に係る微細パターン形成方法の説明図、
第２図は従来の微細パターン形成方法の説明図である。 １１・・・Ｓｌ基板、１２・・・パターン形成材料（Ｓ
ｉ０ｇ膜）、１２’・・・パターン（ＳｉＯ富膜）、１
３・・・中間膜（ＳｉｓＮ＊膜）、１４・・・被覆膜（
多結晶Ｓｉ膜）、１４’・・・凹パターン（多結晶Ｓ１
膜）、１４“・・・残留被覆膜（多結晶Ｓ１膜）、１５
・・・酸化膜（Ｓ ｉ ＯＮ膜）。
第２図は従来の微細パターン形成方法の説明図である。 １１・・・Ｓｌ基板、１２・・・パターン形成材料（Ｓ
ｉ０ｇ膜）、１２’・・・パターン（ＳｉＯ富膜）、１
３・・・中間膜（ＳｉｓＮ＊膜）、１４・・・被覆膜（
多結晶Ｓｉ膜）、１４’・・・凹パターン（多結晶Ｓ１
膜）、１４“・・・残留被覆膜（多結晶Ｓ１膜）、１５
・・・酸化膜（Ｓ ｉ ＯＮ膜）。
Claims (5)
- （１）、（イ）パターンが形成されるべきパターン形成
材料上に耐酸化性の中間膜を形成す る工程と、 （ロ）該中間膜上に酸化により体積膨脹を伴う被覆膜を
形成する工程と、 （ハ）該被覆膜をリソグラフィによりパターニングし、
凹パターンを形成する工程 と、 （ニ）該凹パターンを形成する被覆膜パターに酸化膜を
成長させる工程と、 （ホ）該酸化膜及び前記被覆膜パターンを耐エッチング
マスクとしてエッチングを 行い、前記パターン形成材料にパター ンを形成する工程とを順に施すことを 特徴とする微細パターン形成方法。 - （２）前記パターン形成材料はシリコン基板上のシリコ
ン酸化膜であることを特徴とする特許請求の範囲第１項
記載の微細パターン形成方法。 - （３）パターン形成材料はシリコン基板であることを特
徴とする特許請求の範囲第１項記載の微細パターン形成
方法。 - （４）前記中間膜はシリコン窒化膜であることを特徴と
する特許請求の範囲第１項記載の微細パターン形成方法
。 - （５）前記被覆膜は多結晶シリコン膜であることを特徴
とする特許請求の範囲第１項記載の微細パターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12706985A JPS61285723A (ja) | 1985-06-13 | 1985-06-13 | 微細パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12706985A JPS61285723A (ja) | 1985-06-13 | 1985-06-13 | 微細パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61285723A true JPS61285723A (ja) | 1986-12-16 |
Family
ID=14950810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12706985A Pending JPS61285723A (ja) | 1985-06-13 | 1985-06-13 | 微細パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285723A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110654A (ja) * | 1986-10-28 | 1988-05-16 | Sony Corp | エツチング方法 |
| JPS6450540A (en) * | 1987-08-21 | 1989-02-27 | Nec Corp | Isolation of microelement |
| JPH08139098A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 半導体装置の製造方法 |
| US5795830A (en) * | 1995-06-06 | 1998-08-18 | International Business Machines Corporation | Reducing pitch with continuously adjustable line and space dimensions |
| JP2011199269A (ja) * | 2010-02-26 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1985
- 1985-06-13 JP JP12706985A patent/JPS61285723A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110654A (ja) * | 1986-10-28 | 1988-05-16 | Sony Corp | エツチング方法 |
| JPS6450540A (en) * | 1987-08-21 | 1989-02-27 | Nec Corp | Isolation of microelement |
| JPH08139098A (ja) * | 1994-11-10 | 1996-05-31 | Nec Corp | 半導体装置の製造方法 |
| US5795830A (en) * | 1995-06-06 | 1998-08-18 | International Business Machines Corporation | Reducing pitch with continuously adjustable line and space dimensions |
| JP2011199269A (ja) * | 2010-02-26 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2016171355A (ja) * | 2010-02-26 | 2016-09-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62232127A (ja) | 半導体デバイスの製造方法 | |
| US5256248A (en) | Method for patterning semiconductor | |
| KR100310257B1 (ko) | 반도체소자의 미세 패턴의 제조방법 | |
| JPS61285723A (ja) | 微細パタ−ン形成方法 | |
| JPS61285725A (ja) | 微細パタ−ン形成方法 | |
| JPS61285724A (ja) | 微細パタ−ン形成方法 | |
| JP3203845B2 (ja) | ゲート電極の形成方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| JPS61285726A (ja) | 微細パタ−ン形成方法 | |
| JP3274448B2 (ja) | ステンシルマスクの製造方法 | |
| TW515007B (en) | Method for producing dense pattern by spacer | |
| KR100250742B1 (ko) | 반도체 소자의 미세선 형성방법 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| JPS62136026A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPH02299236A (ja) | 半導体装置の製造方法 | |
| JPS6240723A (ja) | 半導体装置の製造方法 | |
| JPS59150426A (ja) | 薄膜の微細加工法 | |
| JPH0653107A (ja) | 半導体装置の製造方法 | |
| JPS63111619A (ja) | 半導体装置の製造方法 | |
| JPH05326503A (ja) | 線パターンの形成方法 | |
| JPH02205014A (ja) | 半導体装置の製造方法 | |
| JPS6054438A (ja) | 微細パタ−ンの反転加工法 | |
| JPS62247530A (ja) | マスクパタ−ンの形成方法 | |
| JPS63194346A (ja) | 素子分離領域の形成方法 |