KR100250742B1 - 반도체 소자의 미세선 형성방법 - Google Patents
반도체 소자의 미세선 형성방법 Download PDFInfo
- Publication number
- KR100250742B1 KR100250742B1 KR1019930031172A KR930031172A KR100250742B1 KR 100250742 B1 KR100250742 B1 KR 100250742B1 KR 1019930031172 A KR1019930031172 A KR 1019930031172A KR 930031172 A KR930031172 A KR 930031172A KR 100250742 B1 KR100250742 B1 KR 100250742B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- semiconductor device
- forming
- negative
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 239000007788 liquid Substances 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 미세선 형성방법에 관한 것으로, 네가티브 감광막을 사용하고 노광공정시 과다노광으로 식각폭을 0.2μm 이하가 되도록 한다음 액상증착법으로 증착시킨 산화막을 마스크로 사용하여 폴리실리콘층이 식각되도록 한 반도체 소자의 미세선 형성방법에 관해 기술된다.
Description
제1(a)도 내지 1(c)도는 본 발명에 따른 반도체 소자의 미세선 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 게이트 산화막
3 : 폴리실리콘층 4 : 네가티브 산화막
5 : 감광막 패턴 6 : 산화막
7 : 레티클 8 : 미세선
본 발명은 반도체 소자의 미세선 형성방법에 관한 것으로, 특히 네가티브 감광막을 사용하고 노광공정시 과다노광으로 식각폭을 0.2μm 이하가 되도록 한다음 액상증착법으로 증착시킨 산화막을 마스크로 사용하여 폴리실리콘층이 식각되도록 한 반도체 소자의 미세선 형성방법에 관한 것이다.
일반적으로 아이 라인 스테퍼(i-Line-Stepper) 장비를 이용하기 위해서 고안된 방법으로 셀렉티브-텅스텐(Selective W)을 마스크로 이용하는 방법이 있으나 텅스텐을 증착하기 위해서는 예비세척(pre-cleaning)이 까다롭고 산화막 스페이서를 사용하는등 그 공정이 복잡하며 선택적으로 성장된 텅스텐의 형상(profile)이 마스크로는 적합하지 못하다. 그러므로 0.2μm 이하의 초 미세선(Line)을 형성하기 위해서는 종래의 i-Line stepper 장비로는 공정이 불가능하다.
따라서 본 발명은 네가티브 감광막을 사용하고 노광공정시 과다노광으로 식각폭을 0.2μm 이하가 되도록 한다음 액상증착법으로 증착시킨 산화막을 마스크로 사용하여 폴리실리콘층이 식각되도록 하여 상기한 단점을 해소할 수 있는 반도체 소자의 미세선 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판(1)상에 게이트 산화막(2) 폴리실리콘층(3), 네가티브 산화막(4) 및 감광막을 순차적으로 형성한 다음 레티클(7)을 사용하여 노광하되 네가티브 감광막을 사용하고 과다노광을 하므로써 감광막 패턴(5)이 형성되게 하는 단계와, 상기 단계로부터 웨이퍼를 액상 산화막 증착용 용기에 넣고 액상성장법을 이용하여 감광막 패턴(5)이 없는 부위에 산화막(6)을 선택적으로 증착시키는 단계와, 상기 단계로부터 감광막 패턴(5)을 제거한 후 폴리실리콘 식각장비내에서 이방성 식각공정을 진행하여 미세선(8)이 형성되도록 하는 단계로 이루어지는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1(a)도 내지 제1(c)도는 본 발명에 따른 반도체 소자의 미세선 형성방법을 설명하기 위한 소자의 단면도로서, 제1(a)도는 실리콘 기판(1)상에 게이트 산화막(2), 폴리실리콘층(3), 네가티브 산화막(4) 및 감광막을 순차적으로 형성한 다음 CD가 0.4μm인 레티클(Reticle)(7)을 사용하여 노광하되 네가티브 감광막을 사용하고 노광시 에너지(Energy)를 과다하게 주는 과다노광(over exposure)을 하므로써 CD(임계치수)가 0.2μm 이하가 되는 감광막 패턴(5)이 형성된 상태의 단면도이다.
제1(b)도는 제1(a)도의 상태에서 웨이퍼를 액상 산화막 증착용 용기에 넣고 액상성장법을 이용하여 감광막이 덮히지 않은 부위에만 산화막을 설정된 두께만큼 선택적 증착을 진행하여 감광막패턴(5)이 없는 부위에 액상성장법에 의해 증착된 산화막(6)이 형성된 상태의 단면도인데, 상기 액상증착법의 증착기구는 다음과 같다.
H2SiF6+ 2H2O 6HF + SiO2↓ ···(1)
H3BO3+ 4HF BF4 -+ H3O++ 2H2O ···(2)
즉 포화된 H2SiF6용액에 H3BO3를 첨가하면 H3BO3가 (1)식에서 발생하는 HF와 반응하여 SiO2가 얻어지게 된다. 따라서 이 반응은 증착시 실옥산 올리고머스(Siloxane O1igomers)가 산화막(6) 및 감광막 패턴(5) 상부에 동시에 있을때 산화막(6) 상부에서만 선택적으로 일어나 증착된다.
제1(c)도는 제1(b)도의 감광막 패턴(5)을 재거한 후 폴리실리콘 식각장비 내에서 폴리실리콘층(3) 및 산화막(6)의 식각비(etch rate)를 이용한 이방성식각공정을 진행하여 미세 폴리실리콘 선(Line)(8)이 형성된 상태의 단면도인데, 폴리실리콘층(3) 식각시 산화막(6)과 폴리실리콘층(3)과의 식각비가 1:15 이상이 되기 때문에 산화막(6)이 충분한 마스크층 역할을 하게 된다.
상술한 바와같이 본 발명에 의하면 네가티브 감광막을 사용하고 노광공정시 과다노광으로 식각폭을 0.2μm 이하가 되도록 한다음 액상증착법으로 증착시킨 산화막을 마스크로 사용하여 폴리실리콘층이 식각되도록 하여 0.2μm 이하의 초미세선을 형성하는 탁월한 효과가 있다.
Claims (3)
- 반도체 소자의 미세선 형성방법에 있어서, 실리콘 기판(1)상에 게이트 산화막(2), 폴리실리콘층(3), 네가티브 산화막(4) 및 감광막을 순차적으로 형성한 다음 레티클(7)을 사용하여 노광하되 네가티브 감광막을 사용하고 과다노광을 하므로써 감광막 패턴(5)이 형성되게 하는 단계와, 상기 단계로부터 웨이퍼를 액상 산화막 증착용 용기에 넣고 액상성장법을 이용하여 감광막 패턴(5)이 없는 부위에 산화막(6)을 선택적으로 증착시키는 단계와, 상기 단계로부터 감광막 패턴(5)을 제거한 후 폴리실리콘 식각장비내에서 이방성 식각공정을 진행하여 미세선(8)이 형성되도록 하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 미세선 형성방법.
- 제1항에 있어서, 상기 폴리실리콘층(3) 식각시 산화막(6)과 폴리실리콘층(3)과의 식각비는 1:15 이상이 되는것을 특징으로 하는 반도체 소자의 미세선 형성방법.
- 제1항에 있어서, 상기 레티클(7)의 CD는 0.4μm인 것을 특징으로 하는 반도체 소자의 미세선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031172A KR100250742B1 (ko) | 1993-12-30 | 1993-12-30 | 반도체 소자의 미세선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031172A KR100250742B1 (ko) | 1993-12-30 | 1993-12-30 | 반도체 소자의 미세선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021161A KR950021161A (ko) | 1995-07-26 |
| KR100250742B1 true KR100250742B1 (ko) | 2000-06-01 |
Family
ID=19374180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031172A KR100250742B1 (ko) | 1993-12-30 | 1993-12-30 | 반도체 소자의 미세선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250742B1 (ko) |
-
1993
- 1993-12-30 KR KR1019930031172A patent/KR100250742B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021161A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (ko) | 미세패턴 형성방법 | |
| US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
| EP0238690B1 (en) | Process for forming sidewalls | |
| US6818141B1 (en) | Application of the CVD bilayer ARC as a hard mask for definition of the subresolution trench features between polysilicon wordlines | |
| EP0686999B1 (en) | Pattern formation in the fabrication of microelectronic devices | |
| EP0265638A2 (en) | Lithographic image size reduction | |
| US6255202B1 (en) | Damascene T-gate using a spacer flow | |
| JPH0543287B2 (ko) | ||
| KR100250742B1 (ko) | 반도체 소자의 미세선 형성방법 | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| US6319802B1 (en) | T-gate formation using modified damascene processing with two masks | |
| US6686129B2 (en) | Partial photoresist etching | |
| US6350547B1 (en) | Oxide structure having a finely calibrated thickness | |
| KR100318272B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| JPH06196691A (ja) | ゲート電極の形成方法及びゲート電極 | |
| KR0184059B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100257081B1 (ko) | 다결정 실리콘 산화공정을 이용한 반도체 소자 배선 제조방법 | |
| KR0137979B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR950012541B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| KR100956596B1 (ko) | 반도체 소자의 미세 게이트 형성방법 | |
| KR0172799B1 (ko) | 반도체 소자의 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |