JPH098118A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH098118A JPH098118A JP14930795A JP14930795A JPH098118A JP H098118 A JPH098118 A JP H098118A JP 14930795 A JP14930795 A JP 14930795A JP 14930795 A JP14930795 A JP 14930795A JP H098118 A JPH098118 A JP H098118A
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- insulating film
- groove
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】半導体素子のトレンチ分離の形成において、ト
レンチ部上端における絶縁物のへこみがなくかつ完全に
トレンチ部に絶縁物が埋め込まれる素子分離の形成方法
を提供する。 【構成】半導体基板に第１の絶縁物、多結晶シリコン膜
および第２の絶縁膜を順次堆積し、トレンチ形成部分の
第２の絶縁膜および前記多結晶シリコン膜の側面を開口
してから多結晶シリコン膜を側面酸化して開口部の内側
ほど厚さが徐々に薄くなるように突き出た酸化膜を形成
した後、酸化膜にもエッチングレートを有するガス条件
でシリコン基板をエッチングすることで、ＢＰＳＧ膜等
による埋設が容易な側面に傾斜を有するＶ字型の溝の形
状が得られる。
レンチ部上端における絶縁物のへこみがなくかつ完全に
トレンチ部に絶縁物が埋め込まれる素子分離の形成方法
を提供する。 【構成】半導体基板に第１の絶縁物、多結晶シリコン膜
および第２の絶縁膜を順次堆積し、トレンチ形成部分の
第２の絶縁膜および前記多結晶シリコン膜の側面を開口
してから多結晶シリコン膜を側面酸化して開口部の内側
ほど厚さが徐々に薄くなるように突き出た酸化膜を形成
した後、酸化膜にもエッチングレートを有するガス条件
でシリコン基板をエッチングすることで、ＢＰＳＧ膜等
による埋設が容易な側面に傾斜を有するＶ字型の溝の形
状が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にトレンチ素子分離の形成方法に関する。
関し、特にトレンチ素子分離の形成方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路は高集積化され、
半導体素子の微細化が推し進められている。素子間の分
離も分離領域の微細化のため、選択酸化法からトレンチ
による素子分離へと移行してきている。バイポーラプロ
セスではトレンチの深さは５μｍ程度が必要で、トレン
チの幅が１μｍの場合だとトレンチのアスペクト比は５
と大きくなる。従来のトレンチ素子分離の形成方法の一
例を、図９から図１３に示す。
半導体素子の微細化が推し進められている。素子間の分
離も分離領域の微細化のため、選択酸化法からトレンチ
による素子分離へと移行してきている。バイポーラプロ
セスではトレンチの深さは５μｍ程度が必要で、トレン
チの幅が１μｍの場合だとトレンチのアスペクト比は５
と大きくなる。従来のトレンチ素子分離の形成方法の一
例を、図９から図１３に示す。
【０００３】まず、シリコン基板１表面に０．１μｍ以
下のシリコン酸化膜２、０．１μｍ程度のシリコン窒化
膜３を順次形成してから、後述するように、トレンチ内
部に埋設する絶縁膜１０をエッチバックする工程で生じ
るトレンチ部のくぼみ段差を抑える目的で、例えば膜厚
０．３μｍ程度の多結晶シリコン膜４を形成する。さら
に、シリコン基板１のエッチング用のマスクとなる膜厚
０．５μｍ程度のシリコン酸化膜５を形成する。
下のシリコン酸化膜２、０．１μｍ程度のシリコン窒化
膜３を順次形成してから、後述するように、トレンチ内
部に埋設する絶縁膜１０をエッチバックする工程で生じ
るトレンチ部のくぼみ段差を抑える目的で、例えば膜厚
０．３μｍ程度の多結晶シリコン膜４を形成する。さら
に、シリコン基板１のエッチング用のマスクとなる膜厚
０．５μｍ程度のシリコン酸化膜５を形成する。
【０００４】次に、リソグラフィー工程により、トレン
チを形成する部分に、幅１μｍの、シリコン基板１に達
する開口を設ける。その後、フォトレジストを剥離し、
（図９）、最上層のシリコン酸化膜５をマスクとして、
例えばバイポーラ素子の場合では深さ５μｍ程度、異方
性の強いシリコン基板１のエッチングを行い、Ｕ字型を
した溝７を形成する（図１０）。
チを形成する部分に、幅１μｍの、シリコン基板１に達
する開口を設ける。その後、フォトレジストを剥離し、
（図９）、最上層のシリコン酸化膜５をマスクとして、
例えばバイポーラ素子の場合では深さ５μｍ程度、異方
性の強いシリコン基板１のエッチングを行い、Ｕ字型を
した溝７を形成する（図１０）。
【０００５】次に、リフロー性のあるＢＰＳＧ膜（ホウ
素とリンを不純物として含んだシリコン酸化膜）１０を
６５０℃の温度でＬＰＣＶＤ法により約１μｍ堆積し溝
７を埋設する（図１１）。このとき、ＢＰＳＧ膜はステ
ップカバレッジが悪いために溝内に鬆が形成される。次
に、熱処理によりＢＰＳＧ膜１０をリフローする。これ
により、溝７内の低圧の空洞が収縮し、溝の上部のＢＰ
ＳＧ膜１０のくぼみ段差が大きくなる（図１２）。
素とリンを不純物として含んだシリコン酸化膜）１０を
６５０℃の温度でＬＰＣＶＤ法により約１μｍ堆積し溝
７を埋設する（図１１）。このとき、ＢＰＳＧ膜はステ
ップカバレッジが悪いために溝内に鬆が形成される。次
に、熱処理によりＢＰＳＧ膜１０をリフローする。これ
により、溝７内の低圧の空洞が収縮し、溝の上部のＢＰ
ＳＧ膜１０のくぼみ段差が大きくなる（図１２）。
【０００６】次に、ＢＰＳＧ膜１０おびその下部のシリ
コン酸化膜５を同一のガス条件にてエッチバックを行
い、さらにその下部の多結晶シリコン膜４をＲＩＥ法等
の選択性の強いエッチングにて除去し、シリコン窒化膜
３を例えば熱リン酸によるウエットエッチにより除去し
て図１３のようにＢＰＳＧ埋設トレンチを形成する。こ
のときの多結晶シリコン膜４のエッチングはＢＰＳＧ膜
１０に対し選択的に行え、トレンチ部のＢＰＳＧ膜１０
がほとんどエッチングされないので、ＢＰＳＧエッチバ
ックのオーバエッチを多結晶シリコン膜４の膜厚以下に
抑えることで、トレンチ部のくぼみ段差をおさえること
ができる。
コン酸化膜５を同一のガス条件にてエッチバックを行
い、さらにその下部の多結晶シリコン膜４をＲＩＥ法等
の選択性の強いエッチングにて除去し、シリコン窒化膜
３を例えば熱リン酸によるウエットエッチにより除去し
て図１３のようにＢＰＳＧ埋設トレンチを形成する。こ
のときの多結晶シリコン膜４のエッチングはＢＰＳＧ膜
１０に対し選択的に行え、トレンチ部のＢＰＳＧ膜１０
がほとんどエッチングされないので、ＢＰＳＧエッチバ
ックのオーバエッチを多結晶シリコン膜４の膜厚以下に
抑えることで、トレンチ部のくぼみ段差をおさえること
ができる。
【０００７】上述した従来のトレンチ素子分離の形成法
では、トレンチの底部はガスの環流速度が小さいのでＢ
ＰＳＧ膜の成長速度が遅くなり、上部の方から膜がふさ
がってトレンチ内に空洞いわゆる“鬆”が生じやすく、
特に“鬆”がトレンチ上部に生じると、埋設したＢＰＳ
Ｇ膜のエッチバック後、鬆がむき出しになり、トレンチ
部に大きな段差ができる。また、ＢＰＳＧ成長で生じた
“鬆”は低圧なので、ＢＰＳＧ膜をリフローする際に、
ＢＰＳＧが“鬆”に一部流れ込んで、トレンチ中央で
０．６μｍ以上の絶縁膜の段差が生じ、このためＢＰＳ
Ｇエッチバック工程の後に、トレンチ部で０．６μｍ以
上の段差が残る。このような段差は後の工程で段差部の
膜残りおよび配線段差切れなどの原因となって、歩留低
下を招くという問題を生じる。
では、トレンチの底部はガスの環流速度が小さいのでＢ
ＰＳＧ膜の成長速度が遅くなり、上部の方から膜がふさ
がってトレンチ内に空洞いわゆる“鬆”が生じやすく、
特に“鬆”がトレンチ上部に生じると、埋設したＢＰＳ
Ｇ膜のエッチバック後、鬆がむき出しになり、トレンチ
部に大きな段差ができる。また、ＢＰＳＧ成長で生じた
“鬆”は低圧なので、ＢＰＳＧ膜をリフローする際に、
ＢＰＳＧが“鬆”に一部流れ込んで、トレンチ中央で
０．６μｍ以上の絶縁膜の段差が生じ、このためＢＰＳ
Ｇエッチバック工程の後に、トレンチ部で０．６μｍ以
上の段差が残る。このような段差は後の工程で段差部の
膜残りおよび配線段差切れなどの原因となって、歩留低
下を招くという問題を生じる。
【０００８】
【発明が解決しようとする課題】この問題を解決する一
つの方法が特開平４−３１２９５４に記載されている。
この従来例は、トレンチ埋め込み用の絶縁膜を堆積した
直後にエッチバックを行い、その後、再びトレンチ埋め
込み用の絶縁膜を堆積してからリフロー、エッチバック
を行うことを特徴としており、この方法により、トレン
チ内の鬆が発生し難くなって、トレンチ部の段差が小さ
くなる効果がある。しかし、このトレンチ素子分離の形
成法では、埋め込み工程とエッチバック工程を２回繰り
返すため、工程数が長くなるという問題点がある。
つの方法が特開平４−３１２９５４に記載されている。
この従来例は、トレンチ埋め込み用の絶縁膜を堆積した
直後にエッチバックを行い、その後、再びトレンチ埋め
込み用の絶縁膜を堆積してからリフロー、エッチバック
を行うことを特徴としており、この方法により、トレン
チ内の鬆が発生し難くなって、トレンチ部の段差が小さ
くなる効果がある。しかし、このトレンチ素子分離の形
成法では、埋め込み工程とエッチバック工程を２回繰り
返すため、工程数が長くなるという問題点がある。
【０００９】
【課題を解決するための手段】上述した公知のトレンチ
の素子分離の形成方法に対して、本発明の半導体の製造
方法は、シリコン基板上の積層膜のひとつである多結晶
シリコン膜をフォリソグラフィーによりエッチングした
後、前記多結晶シリコン膜を酸化してトレンチ溝の内側
に肥大化させ先端ほど厚さが薄くなる酸化膜を形成する
工程と、これをマスクとして熱酸化膜とシリコン基板を
同時に異方性エッチングしてトレンチ側面に傾斜を設け
る工程と、絶縁膜等を溝内に堆積する工程と、トレンチ
開口部を除いて前記絶縁膜等をエッチバックにより除く
工程とを有している。
の素子分離の形成方法に対して、本発明の半導体の製造
方法は、シリコン基板上の積層膜のひとつである多結晶
シリコン膜をフォリソグラフィーによりエッチングした
後、前記多結晶シリコン膜を酸化してトレンチ溝の内側
に肥大化させ先端ほど厚さが薄くなる酸化膜を形成する
工程と、これをマスクとして熱酸化膜とシリコン基板を
同時に異方性エッチングしてトレンチ側面に傾斜を設け
る工程と、絶縁膜等を溝内に堆積する工程と、トレンチ
開口部を除いて前記絶縁膜等をエッチバックにより除く
工程とを有している。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１〜図７は本発明の第１の実施例を説明するため
の工程順の断面図である。まず、シリコン基板１表面に
０．０５μｍ程度のシリコン酸化膜２、０．１μｍ程度
のシリコン窒化膜３を順に形成してから、例えば膜厚
０．３μｍ程度の多結晶シリコン膜４を形成する。さら
に、シリコン基板１のエッチング用のマスクとなる膜厚
０．５μｍ程度のシリコン酸化膜５を形成する。次に、
リソグラフィー工程により、例えば１μｍ幅のトレンチ
を形成する部分に、多結晶シリコン膜４を異方性エッチ
ングして、シリコン窒化膜３を露出させて、フォトレジ
ストを剥離する（図１）。
る。図１〜図７は本発明の第１の実施例を説明するため
の工程順の断面図である。まず、シリコン基板１表面に
０．０５μｍ程度のシリコン酸化膜２、０．１μｍ程度
のシリコン窒化膜３を順に形成してから、例えば膜厚
０．３μｍ程度の多結晶シリコン膜４を形成する。さら
に、シリコン基板１のエッチング用のマスクとなる膜厚
０．５μｍ程度のシリコン酸化膜５を形成する。次に、
リソグラフィー工程により、例えば１μｍ幅のトレンチ
を形成する部分に、多結晶シリコン膜４を異方性エッチ
ングして、シリコン窒化膜３を露出させて、フォトレジ
ストを剥離する（図１）。
【００１１】その後、図２に示すように、例えば１１０
０℃ ２０分のウエット酸化の熱処理条件で行うと、開
口した多結晶シリコンの露出部が横方向に例えば０．２
μｍ程度肥大化するまで酸化され、熱酸化膜６が形成す
る。この熱酸化膜６は高温で酸化することにより、溝の
内側ほど厚さが徐々に薄くなるように突き出た形状に形
成できる。その後窒化膜をウェットエッチにより除去
し、開口部のシリコン酸化膜２を露出させる（図３）。
０℃ ２０分のウエット酸化の熱処理条件で行うと、開
口した多結晶シリコンの露出部が横方向に例えば０．２
μｍ程度肥大化するまで酸化され、熱酸化膜６が形成す
る。この熱酸化膜６は高温で酸化することにより、溝の
内側ほど厚さが徐々に薄くなるように突き出た形状に形
成できる。その後窒化膜をウェットエッチにより除去
し、開口部のシリコン酸化膜２を露出させる（図３）。
【００１２】そして反応ガスにＳＦ6 を用いた反応性イ
オンエッチング（ＲＩＥ）法により、薄いシリコン酸化
膜２とシリコン基板１をエッチングして、例えば深さ５
μｍの溝７を形成する（図４）。この溝は、開口部に露
出している熱酸化膜６の横方向の長さが０．２μｍで、
シリコンと酸化膜とのエッチング選択比を例えば１４：
１となるガス条件でエッチングした場合、図４に示すト
レンチ形状ができる。すなわちトレンチ中央部ではシリ
コン酸化膜２が０．０５μｍ、シリコン基板１が５μｍ
エッチングされる際、周辺部はシリコン基板１がエッチ
ングされる前に０．０５μｍのシリコン酸化膜２と、別
に多結晶シリコン横に肥大化した０．３μｍ圧の熱酸化
膜６のエッチングにも費やされるので、基板の部分は１
μｍ程度しかエッチングされずほぼＶ字型の溝７が形成
される。この溝７の形状はエッチングの選択比に応じ
て、開口部に露出している熱酸化膜６の膜厚を変えるこ
とで制御することができる。
オンエッチング（ＲＩＥ）法により、薄いシリコン酸化
膜２とシリコン基板１をエッチングして、例えば深さ５
μｍの溝７を形成する（図４）。この溝は、開口部に露
出している熱酸化膜６の横方向の長さが０．２μｍで、
シリコンと酸化膜とのエッチング選択比を例えば１４：
１となるガス条件でエッチングした場合、図４に示すト
レンチ形状ができる。すなわちトレンチ中央部ではシリ
コン酸化膜２が０．０５μｍ、シリコン基板１が５μｍ
エッチングされる際、周辺部はシリコン基板１がエッチ
ングされる前に０．０５μｍのシリコン酸化膜２と、別
に多結晶シリコン横に肥大化した０．３μｍ圧の熱酸化
膜６のエッチングにも費やされるので、基板の部分は１
μｍ程度しかエッチングされずほぼＶ字型の溝７が形成
される。この溝７の形状はエッチングの選択比に応じ
て、開口部に露出している熱酸化膜６の膜厚を変えるこ
とで制御することができる。
【００１３】このような形状をした溝７はＬＰＣＶＤ法
等によるＢＰＳＧ膜成長時に鬆を発生させることなく埋
設することが容易となる。すなわち、例えばトレイン底
部の成長速度が上部の成長速度の６０％以上なら完全に
ＢＰＳＧ膜８を埋設することができる（図５）。この
後、熱処理により、ＢＰＳＧ膜８を熱処理によりリフロ
ーして、平坦化した上で（図６）エッチバックし、さら
に多結晶シリコン膜４のエッチバック、シリコン窒化膜
４の除去により、トレンチ上で段差のない平坦化された
トレンチ分離構造が形成される（図７）。
等によるＢＰＳＧ膜成長時に鬆を発生させることなく埋
設することが容易となる。すなわち、例えばトレイン底
部の成長速度が上部の成長速度の６０％以上なら完全に
ＢＰＳＧ膜８を埋設することができる（図５）。この
後、熱処理により、ＢＰＳＧ膜８を熱処理によりリフロ
ーして、平坦化した上で（図６）エッチバックし、さら
に多結晶シリコン膜４のエッチバック、シリコン窒化膜
４の除去により、トレンチ上で段差のない平坦化された
トレンチ分離構造が形成される（図７）。
【００１４】図８は本発明の第２の実施例を説明するた
めの最終工程の断面図である。第２の実施例は、本発明
の第１の実施例の図１〜図７と全く同じ工程の後、ＢＰ
ＳＧ膜８のエッチバック、多結晶シリコン膜４のエッチ
バック、シリコン窒化膜４の除去により、ＢＰＳＧ埋設
トレンチが形成される（図８）。図５に示すように、Ｂ
ＰＳＧ膜８の埋設後、トレンチ上のＢＰＳＧ膜のくぼみ
は０．１μｍ以下なので、熱処理によるリフローを行わ
なくても最終的なトレンチ部の段差は図８に示すように
０．１μｍ以下に押さえることができる。この第２の実
施例は第１の実施例よりさらに工程数が短いという利点
がある。また、多結晶シリコン膜４とシリコン酸化膜５
の間にシリコン窒化膜を形成することで、酸化時に多結
晶シリコン膜４の上面が酸化されることを抑制し、効率
的に熱酸化膜６を形成することが出来る。
めの最終工程の断面図である。第２の実施例は、本発明
の第１の実施例の図１〜図７と全く同じ工程の後、ＢＰ
ＳＧ膜８のエッチバック、多結晶シリコン膜４のエッチ
バック、シリコン窒化膜４の除去により、ＢＰＳＧ埋設
トレンチが形成される（図８）。図５に示すように、Ｂ
ＰＳＧ膜８の埋設後、トレンチ上のＢＰＳＧ膜のくぼみ
は０．１μｍ以下なので、熱処理によるリフローを行わ
なくても最終的なトレンチ部の段差は図８に示すように
０．１μｍ以下に押さえることができる。この第２の実
施例は第１の実施例よりさらに工程数が短いという利点
がある。また、多結晶シリコン膜４とシリコン酸化膜５
の間にシリコン窒化膜を形成することで、酸化時に多結
晶シリコン膜４の上面が酸化されることを抑制し、効率
的に熱酸化膜６を形成することが出来る。
【００１５】また、第２の実施例では、前記溝７内に埋
設する物質はリフロー性である必要はなく、例えばＢＰ
ＳＧ膜以外のＬＰＣＶＤ法等により成長した絶縁膜、あ
るいは絶縁膜と多結晶シリコン膜の積層膜でも良い。
設する物質はリフロー性である必要はなく、例えばＢＰ
ＳＧ膜以外のＬＰＣＶＤ法等により成長した絶縁膜、あ
るいは絶縁膜と多結晶シリコン膜の積層膜でも良い。
【００１６】
【発明の効果】以上説明したように、本発明はシリコン
基板エッチングのマスク膜のひとつである多結晶シリコ
ンをフォトリソグラフィーによりエッチング後、熱酸化
により横方向に熱酸化膜を肥大化させた後、シリコン基
板をエッチングすることでＢＰＳＧ膜等による埋設が容
易なＶ字型の溝の形状が得られ、溝を充填するための工
程を簡略化できる。このように本発明は、短い工程数
で、空洞を生ずることなく溝内部に絶縁膜等を埋め込む
ことができるという効果を有する。
基板エッチングのマスク膜のひとつである多結晶シリコ
ンをフォトリソグラフィーによりエッチング後、熱酸化
により横方向に熱酸化膜を肥大化させた後、シリコン基
板をエッチングすることでＢＰＳＧ膜等による埋設が容
易なＶ字型の溝の形状が得られ、溝を充填するための工
程を簡略化できる。このように本発明は、短い工程数
で、空洞を生ずることなく溝内部に絶縁膜等を埋め込む
ことができるという効果を有する。
【図１】本発明の第１の実施例を説明するための半導体
チップの縦断面図である。
チップの縦断面図である。
【図２】本発明の第１の実施例を説明するための半導体
チップの縦断面図である。
チップの縦断面図である。
【図３】本発明の第１の実施例を説明するための半導体
チップの縦断面図である。
チップの縦断面図である。
【図４】本発明の第１の実施例を説明するための半導体
チップの縦断面図である。
チップの縦断面図である。
【図５】本発明の第１の実施例を説明するための半導体
チップの縦断面図である。
チップの縦断面図である。
【図６】本発明の第１の実施例を説明するための半導体
チップの縦断面図である。
チップの縦断面図である。
【図７】本発明の第１の実施例を説明するための半導体
チップの縦断面図である。
チップの縦断面図である。
【図８】本発明の第２の実施例を説明するための最終工
程の断面図である。
程の断面図である。
【図９】従来の半導体装置の製造方法を説明するための
半導体チップの縦断面図である。
半導体チップの縦断面図である。
【図１０】従来の半導体装置の製造方法を説明するため
の半導体チップの縦断面図である。
の半導体チップの縦断面図である。
【図１１】従来の半導体装置の製造方法を説明するため
の半導体チップの縦断面図である。
の半導体チップの縦断面図である。
【図１２】従来の半導体装置の製造方法を説明するため
の半導体チップの縦断面図である。
の半導体チップの縦断面図である。
【図１３】従来の半導体装置の製造方法を説明するため
の半導体チップの縦断面図である。
の半導体チップの縦断面図である。
１ シリコン基板 ２，５ シリコン酸化膜 ３ シリコン窒化膜 ４ 多結晶シリコン膜 ６ 熱酸化膜 ７，９ 溝（トレンチ） ８，１０ ＢＰＳＧ膜
Claims (3)
- 【請求項１】 半導体素子のトレンチ分離構造の形成に
おいて、半導体基板上に第１の絶縁物、多結晶シリコン
膜および第２の絶縁膜を順次堆積する工程と、フォトリ
ソグラフィーによりトレンチ形成部分の第２の絶縁膜お
よび前記多結晶シリコン膜を開口する工程と、開口によ
り露出した前記多結晶シリコン膜を酸化する工程と、前
記第１の絶縁膜およびシリコン基板をエッチングして溝
を形成する工程と、第３の絶縁膜を前記溝内に堆積する
工程と、前記トレンチ開口部を除く部分上の前記第３の
絶縁膜をエッチバックにより除く工程と、を有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記第３の絶縁膜がリフロー性のある絶
縁膜であり、これを前記溝内に堆積する工程の後に、前
記第３の絶縁膜を熱処理によるリフローを行う工程を有
することを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記溝は開口部の大きさが底部の大きさ
より大きいＶ字形であることを特徴とする請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07149307A JP3092478B2 (ja) | 1995-06-16 | 1995-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07149307A JP3092478B2 (ja) | 1995-06-16 | 1995-06-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098118A true JPH098118A (ja) | 1997-01-10 |
| JP3092478B2 JP3092478B2 (ja) | 2000-09-25 |
Family
ID=15472277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07149307A Expired - Fee Related JP3092478B2 (ja) | 1995-06-16 | 1995-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092478B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020622A (en) * | 1997-04-25 | 2000-02-01 | United Microelectronics Corporation | Trench isolation for semiconductor device with lateral projections above substrate |
| US6265743B1 (en) | 1997-04-11 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Trench type element isolation structure |
| US6372599B1 (en) | 1999-01-14 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US7620297B2 (en) | 2003-06-30 | 2009-11-17 | Panasonic Corporation | Recording medium, recording method, reproduction apparatus and method, and computer-readable program |
| US20160192507A1 (en) * | 2012-07-10 | 2016-06-30 | Hsio Technologies, Llc | Electrodeposited contact terminal for use as an electrical connector or semiconductor packaging substrate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285725A (ja) * | 1985-06-13 | 1986-12-16 | Oki Electric Ind Co Ltd | 微細パタ−ン形成方法 |
| JPS6450540A (en) * | 1987-08-21 | 1989-02-27 | Nec Corp | Isolation of microelement |
| JPH01238034A (ja) * | 1988-03-17 | 1989-09-22 | Nec Corp | 半導体装置の製造方法 |
| JPH01258438A (ja) * | 1988-04-08 | 1989-10-16 | Fujitsu Ltd | 物品情報管理方式 |
| JPH03153031A (ja) * | 1989-11-10 | 1991-07-01 | Sharp Corp | 半導体装置の製造方法 |
-
1995
- 1995-06-16 JP JP07149307A patent/JP3092478B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285725A (ja) * | 1985-06-13 | 1986-12-16 | Oki Electric Ind Co Ltd | 微細パタ−ン形成方法 |
| JPS6450540A (en) * | 1987-08-21 | 1989-02-27 | Nec Corp | Isolation of microelement |
| JPH01238034A (ja) * | 1988-03-17 | 1989-09-22 | Nec Corp | 半導体装置の製造方法 |
| JPH01258438A (ja) * | 1988-04-08 | 1989-10-16 | Fujitsu Ltd | 物品情報管理方式 |
| JPH03153031A (ja) * | 1989-11-10 | 1991-07-01 | Sharp Corp | 半導体装置の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265743B1 (en) | 1997-04-11 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Trench type element isolation structure |
| US6372604B1 (en) | 1997-04-11 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a trench type element isolation structure and trench type element isolation structure |
| US6020622A (en) * | 1997-04-25 | 2000-02-01 | United Microelectronics Corporation | Trench isolation for semiconductor device with lateral projections above substrate |
| US6372599B1 (en) | 1999-01-14 | 2002-04-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US6461935B2 (en) | 1999-01-14 | 2002-10-08 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing trench-shaped isolator |
| US7620297B2 (en) | 2003-06-30 | 2009-11-17 | Panasonic Corporation | Recording medium, recording method, reproduction apparatus and method, and computer-readable program |
| US7668440B2 (en) | 2003-06-30 | 2010-02-23 | Panasonic Corporation | Recording medium, recording method, reproduction apparatus and method, and computer-readable program |
| US7716584B2 (en) | 2003-06-30 | 2010-05-11 | Panasonic Corporation | Recording medium, reproduction device, recording method, program, and reproduction method |
| US20160192507A1 (en) * | 2012-07-10 | 2016-06-30 | Hsio Technologies, Llc | Electrodeposited contact terminal for use as an electrical connector or semiconductor packaging substrate |
| US9761520B2 (en) * | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3092478B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079011B2 (ja) | 分離部材を形成する方法 | |
| US6518147B1 (en) | Process for manufacturing an SOI wafer by oxidation of buried channels | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPH0430426A (ja) | 種々の深さの接点又は溝を選択的に充填する方法 | |
| JPS6352468B2 (ja) | ||
| JPH07115124A (ja) | 集積回路内のトレンチ分離構造および作成方法 | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| JP3003250B2 (ja) | 半導体装置の製造方法 | |
| JPH098118A (ja) | 半導体装置の製造方法 | |
| JPH0521591A (ja) | 半導体装置の製造方法 | |
| JPS6338251A (ja) | Ｃｍｏｓ集積回路 | |
| JPH04217326A (ja) | 半導体装置の製造方法 | |
| JPH06177239A (ja) | トレンチ素子分離構造の製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JP2000049296A (ja) | 半導体装置の製造方法 | |
| JPH05315442A (ja) | 半導体装置の製造方法 | |
| JP3132049B2 (ja) | 半導体装置の製造方法 | |
| JP2868938B2 (ja) | 半導体素子分離領域の形成方法 | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0713999B2 (ja) | 半導体装置の製造方法 | |
| JPH06314739A (ja) | 半導体装置の製造方法 | |
| JPS6088468A (ja) | 半導体集積装置の製造方法 | |
| KR100478488B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000627 |
|
| LAPS | Cancellation because of no payment of annual fees |