JP2008141046A - 半導体膜の結晶化方法、および半導体装置の作製方法 - Google Patents

半導体膜の結晶化方法、および半導体装置の作製方法 Download PDF

Info

Publication number
JP2008141046A
JP2008141046A JP2006327080A JP2006327080A JP2008141046A JP 2008141046 A JP2008141046 A JP 2008141046A JP 2006327080 A JP2006327080 A JP 2006327080A JP 2006327080 A JP2006327080 A JP 2006327080A JP 2008141046 A JP2008141046 A JP 2008141046A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
laser beam
semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006327080A
Other languages
English (en)
Other versions
JP5094099B2 (ja
JP2008141046A5 (ja
Inventor
Koichiro Tanaka
幸一郎 田中
Aiko Shiga
愛子 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006327080A priority Critical patent/JP5094099B2/ja
Publication of JP2008141046A publication Critical patent/JP2008141046A/ja
Publication of JP2008141046A5 publication Critical patent/JP2008141046A5/ja
Application granted granted Critical
Publication of JP5094099B2 publication Critical patent/JP5094099B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】厚さが40nm以下の半導体膜をレーザビームで完全溶融させて、大粒径結晶とする。
【解決手段】絶縁表面上に島状の半導体膜12を形成する。半導体膜12に隣接して、ミラーとして機能する構造体13を形成する。構造体13は金属膜で形成される。半導体膜の上方からレーザビーム14を照射する。構造体13で反射されたレーザビーム14は、側面12aから半導体膜12に入射する。スネルの法則に従って、入射したレーザビーム14は、半導体膜12と空気の界面、および半導体膜12と絶縁膜11との界面で全反射されながら、半導体膜12中を伝搬する。その結果、半導体膜12が完全溶融し、大粒径結晶が形成される。
【選択図】図1

Description

本発明は、レーザビームを半導体膜に照射することにより結晶構造を有する半導体膜を形成する技術およびこの技術を用いて形成した結晶構造を有する半導体膜を用いた薄膜トランジスタ等の半導体装置の作製に関する。
近年、ガラス基板上に形成された非晶質半導体膜にレーザビームを照射し、結晶構造を有する半導体膜(以下、結晶性半導体膜)を形成するレーザ結晶化技術が広く研究されている。結晶性半導体膜を用いるのは、非晶質半導体膜と比較して高い電界効果移動度を有するためである。ガラス基板上の結晶性半導体膜は、例えば、1枚のガラス基板上に、画素部用、または、画素部用と駆動回路用の薄膜トランジスタを形成したアクティブマトリクス型の液晶表示装置や有機EL表示装置等に利用されている。
結晶化方法には、ファーネスアニール炉を用いた熱アニール法や、瞬間熱アニール法(RTA法)、レーザアニール法(レーザ照射による結晶化法)等が挙げられるが、熱アニール法などのように固相成長法を用いる場合、600℃以上の高温処理を行うため、その高熱に耐えうる高価な石英基板が必要になり、製造コストを上昇させる。一方、結晶化にレーザを用いた場合では、基板の温度をあまり上昇させることなく半導体膜のみに熱を吸収させて、結晶化することができるので、基板にガラスやプラスチックなどの融点が低い基板を使用できる。
レーザアニール法の一つに、パルスレーザであるエキシマレーザによる結晶化方法がある。エキシマレーザの波長は紫外域に属しており、珪素に対する吸収率が高い。そのため、エキシマレーザを用いると、レーザビームのほとんどを珪素に吸収させることができる。例えば、エキシマレーザアニールでは、エキシマレーザから射出される約10mm×30mmの矩形状のビームスポットを、幅が数百μmで長さが300mm以上の線状のビームスポットに光学系によって加工する。線状に加工されたビームスポットを基板上の珪素膜に対して相対的に走査させながら照射することにより、珪素膜を結晶化させる。本明細書では、アスペクト比が高い(10以上)の矩形状、または楕円状のことを線状と呼ぶ。
別のレーザアニール法に、連続発振レーザ(以下、「CWレーザ」と記す。CW:continuous−wave)レーザや繰り返し周波数が10MHz以上と高いパルスレーザによる結晶化方法がある。これらのレーザを用いたレーザアニールでも、レーザから射出されたビームを線状のビームスポットにし、この線状ビームスポットを走査しながら珪素膜に照射して、珪素膜を結晶化させる。CWレーザなどを用いることにより、珪素膜を完全溶融させて結晶化できるため、エキシマレーザアニールと比較して、粒径が非常に大きな結晶(以下、大粒径結晶と称する)領域を有する結晶性珪素膜を形成することができる(例えば、特許文献1を参照。)。これはエキシマレーザアニールが、珪素膜とその下地界面で生じた偶発的な核発生により結晶化するのに対して、CWレーザなどのレーザアニールでは、線状のビームスポットの走査により、固液界面を走査することができるため、結晶をラテラル成長させることができるからである。
この大粒径結晶を薄膜トランジスタのチャネル形成領域に使用すると、チャネル方向には結晶粒界がほとんど含まれないため、電子や正孔などのキャリアに対するエネルギー壁が低くなる。そのため、電界効果移動度が100cm/Vs以上の薄膜トランジスタを作製することが可能となる。
特開2005−191546号公報
薄膜トランジスタも、シリコンウエハに形成されたMOSトランジスタ同様、微細化の要求がある。そのためには、薄膜トランジスタのチャネル形成領域となる珪素膜を、40nm以下に薄くする必要がある。しかしながら、レーザビームの照射により、40nm以下の厚さの珪素膜に大粒径結晶を形成するのは非常に困難である。
レーザビームを照射することで結晶化された結晶性珪素膜の結晶構造は、レーザビームのエネルギーに依存する。レーザビームのエネルギーが増加すると、結晶構造は、微結晶、小粒径結晶、大粒径結晶と変化する。大粒径結晶を形成するには、非晶質珪素膜を完全に溶融するエネルギーが必要であることが分かっている。もちろん、レーザビームのエネルギーが大きすぎると、珪素膜が割れたり(スプリットしたり)、アブレーションしてしまう。
図15に、波長532nmの光に対する非晶質珪素膜の反射率、透過率および吸収率の膜厚依存性を示す。図15のグラフの横軸は非晶質珪素膜の厚さであり、縦軸は、反射率などの割合を示す。図15から明らかなように、非晶質珪素膜の厚さが50nm以下になると、膜厚の減少に伴って吸収率が低下し、非晶質珪素膜で反射されるまたは透過される光量のほうが多くなる。厚さが20nmのときの吸収率は厚さが50nmのときの1/3程度であり、透過率は2倍以上である。
従って、50nmの厚さの非晶質珪素膜を結晶化するときと同様に、20nmの厚さの非晶質珪素膜から大粒径結晶を形成しようすると、レーザビームのエネルギーを非常に高くする必要がある。そのため高出力でレーザを発振させることとなり、レーザの媒質の寿命が短くなる。また、高いエネルギーを非晶質珪素膜に与えることになるため、レーザビームのエネルギーを最適化することが非常に難しくなり、アブレーションが発生しやすくなる。
本発明は、上記の問題点に鑑み、レーザビームを照射して、厚さが40nm以下と極薄い半導体膜に大粒径結晶を形成する方法を提供するものである。
本発明は、レーザビームを半導体膜の上面だけでなく、側面から入射させることにより、半導体膜を溶融させるものである。そのため、半導体膜の上方から照射されるビームを側面に入射させるための反射面を有する構造体を形成する。
レーザビームを半導体膜の上方から照射し、構造体の反射面によりレーザビームを反射することで、レーザビームを側面から半導体膜に入射させる。反射面は、金属などレーザビームに対して反射率が高く(80%以上)、透過率、吸収率が低い材料で構成すればよい。すなわち、構造体を反射ミラーとして機能させる。また、構造体を空気よりも屈折率が高く、レーザビームを透過する材料で構成することで、構造体でレーザビームを通過させつつ、反射面と空気との界面でレーザビームを全反射させることもできる。つまり、構造体をプリズムとして機能させる。
本発明は、半導体の代表例である珪素の屈折率が約4と非常に大きいことに着目してなされたものである。半導体膜の屈折率が、半導体膜が接している媒質(例えば、空気や絶縁表面など)の屈折率よりも大きい。そのため、スネルの法則に従って、半導体膜の側面から入射したレーザビームの殆どは半導体膜内で全反射を繰り返しながら、半導体膜中を伝搬する。その結果、レーザビームで半導体膜を完全に溶融させることができ、大粒径結晶を形成することができる。なお、完全に溶融している状態とは、半導体膜が上面から絶縁表面との界面まで溶融している状態、液体になっている状態をいう。
上述したように、大粒径結晶を形成するには、レーザビームの照射により半導体膜を完全に溶融させる。そのため、レーザには、連続発振レーザまたは疑似連続発振レーザを用いるとよい。パルス発振レーザでも発振周波数が10MHz以上であれば、連続発振レーザと同様に、レーザビームの照射によって半導体膜を完全溶融させることができる。
また、レーザビームの波長は、レーザビームの表皮深さ(skin depth)と結晶化する半導体膜の膜厚を考慮して決定する。半導体膜を完全溶融させ、大粒径結晶を得るためには、レーザビームの波長が400nm〜565nmの範囲で、連続発振レーザまたは疑似連続発振レーザを用いるのが好ましい。例えば、この波長域のレーザビームには、YVOレーザの第2高調波(532nm)、YAGレーザの第2高調波(532nm)、YLFレーザの第2高調波(527nm)がある。なお、例示したYVOレーザなどは連続発振レーザにも、パルス発振レーザにも、疑似連続発振レーザにもなる。
レーザビームを照射する前の半導体膜の結晶構造は、非単結晶であればよい。例えば、非晶質、微結晶、多結晶構造である。半導体膜は、珪素またはゲルマニウムを主成分とする半導体膜である。例えば、珪素膜、ゲルマニウム膜、珪素とゲルマニウムの化合物膜である。また、半導体膜が、P(リン)、As(ヒ素)のようなn型の不純物、およびB(ボロン)のようなp型の不純物を含んでいてもよい。
半導体膜および構造体が形成される基板は、例えば、ガラス基板、石英基板、サファイヤ基板、およびプラスチック基板などの絶縁材料でなる基板、ステンレス基板などの導電性基板、ならびに半導体基板などである。ステンレス基板などの導電性基板、および半導体基板を用いる場合は、その上面に絶縁膜を形成し、この絶縁膜上に半導体膜を形成してもよい。また、ガラス基板やプラスチック基板など、半導体膜を汚染するような物質を含む基板を用いる場合も、絶縁膜で上面を覆い、半導体膜が汚染されないようにするのが好ましい。また、絶縁膜を厚く形成することで、基板に熱を伝わりにくくする効果がある。基板の上面に形成される絶縁膜には、酸化珪素、窒化珪素、酸化窒化珪素などの単層膜または積層膜を用いることができる。これらの絶縁膜は、CVD法やスパッタ法で形成することができる。
本発明は、レーザビームを半導体膜の上面だけでなく、側面から入射させるため、膜厚が40nm以下の半導体膜であっても完全に溶融させることが可能になる。その結果、40nm以下の薄い半導体膜に大粒径結晶を形成することができる。また、完全溶融に必要なレーザビームのエネルギーは、上面からのみレーザビームを入射させて完全溶融させる場合よりも低くできるので、レーザへの負担が少なく、またレーザビームのエネルギーの最適化が容易になる。
本発明の結晶化方法で得られる大粒径結晶でチャネル形成領域を形成することで、電界効果移動度が高い薄膜トランジスタを作製することができる。また、チャネル形成領域を40nm以下と薄くすることができるため、薄膜トランジスタを低消費電力化することができる。このような薄膜トランジスタで集積回路を構成することで、低消費電力で、高性能、多機能の半導体装置を製造することができる。
以下に、図面を用いて、本発明を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、本実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本実施の形態では、反射面を有する構造体によって、半導体膜の側面からレーザビームを入射させる方法を説明する。
図1および図2を用いて、半導体膜の結晶化方法を説明する。なお、図1は図2のx−x’断面図である。基板10上に、絶縁膜11を形成する。絶縁膜11の表面に半導体膜12、半導体膜12に隣接して、ミラーとして機能する構造体13が形成されている。
半導体膜12は、レーザビーム14を入射させるための側面12aを有するように、絶縁膜11上に選択的に形成する。別の言い方をすると、半導体膜12は、絶縁膜11または基板10の表面に対して平行ではない平面(側面12a)を有するように形成される。例えば、図2に示すように、半導体膜12は絶縁膜11上に帯状または島状に形成される。なお、半導体膜12の側面12aは基板10の表面に垂直でなくともよい。側面12aの傾斜角度を90°未満にして、半導体膜12にテーパー部を設けてもよい。
構造体13はテーパー部13bを有する。このテーパー部13bの傾斜している側面が反射面13aである。反射面13aは半導体膜12の側面12aと対向している。反射面13aでレーザビーム14を反射させるため、構造体13はレーザビームの波長に対する反射率の高い材料で構成される。例えば、アルミニウム、チタン、クロムなどの金属で形成される。または、酸化珪素、酸化窒化珪素膜、窒化珪素膜などの絶縁膜で構造体13の本体を形成し、少なくとも反射面13aとなる部分の表面を、アルミニウム、チタン、クロムなどの金属のようにレーザビームの波長に対して反射率が高い材料で覆うことで、構造体13を形成することもできる。
反射面13aの傾斜角度θは45°が理想的だが、45°±30°の範囲で、反射面13aと半導体膜12の側面12aの距離に応じて決定される。レーザビーム14を効率良く半導体膜12の側面12aから入射させるため、構造体13の厚さは半導体膜12の厚さと同じかそれ以上とする。
また、反射面13aを平面ではなく、放物面にして、半導体膜12の側面12aにレーザビーム14が集光するようにしてもよい。
発振器から射出されたレーザビーム14はスポット状であるため、シリンドリカルレンズなどを含む光学系により、被照面で線状になるように整形される。図2の矢印で示すように、線状のレーザビーム14をその短尺方向に平行な方向に走査しながら、半導体膜12および構造体13の上方からレーザビーム14を照射する。レーザビーム14は構造体13の反射面13aで反射され、側面12aから半導体膜12に入射する。スネルの法則に従って、レーザビーム14は、半導体膜12と空気の界面および半導体膜12と絶縁膜11との界面で全反射されながら、半導体膜12中を伝搬する。これは半導体膜12の屈折率が空気および絶縁膜11の屈折率よりも非常に大きいためである。半導体膜12の代表例である珪素の屈折率は約4でありゲルマニウムは約3であり、空気の屈折率は約1であり、絶縁膜11に用いられる酸化珪素膜の屈折率は約1.4である。
側面12aから半導体膜12の内部に入射させることができれば、レーザビーム14のほとんどが半導体膜12の上面と空気との界面および半導体膜12の下面との界面で全反射されるので、レーザビーム14を半導体膜12内部に閉じこめることができる。よって、レーザビーム14を上方から照射しても、膜厚が40nm以下の半導体膜12を完全に溶融させて、半導体膜12に大粒径結晶でなる結晶性半導体15を形成することが可能になる。
半導体膜12内部にレーザビーム14を効率良く入射させるため、対向する一対の側面12aに対して、それぞれ、構造体13を隣接して設けるのが好ましい。この場合、図2に示すように、レーザビーム14の被照射領域中に、半導体膜12と隣接する2つの構造体31の反射面13aが含まれるように配置する。
半導体膜12内部でのレーザビーム14の減衰を考慮すると、1つの側面12aからレーザビーム14を入射させた場合、半導体膜12は側面12aから200nm〜300nm程度まで完全に溶融される。図1に示すように、半導体膜12を挟んで2つの構造体13を設けた場合、対向する側面12a間の距離d(半導体膜12の幅d)の上限を500nm程度とすることで、レーザビーム14の被照射領域中の半導体膜12全体を完全溶融させることができる。
また、図3に示すように半導体膜12の表面を絶縁膜16で覆った状態で、レーザビーム14を照射することもできる。絶縁膜16は、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜の単層膜、またはこれらの膜の多層膜である。屈折率は、絶縁膜16よりも半導体膜12の方が高いため、絶縁膜16を覆った状態でレーザビーム14を照射しても、側面12aから入射したレーザビーム14が絶縁膜11と半導体膜12の界面、および絶縁膜16と半導体膜12の界面で全反射するので、レーザビーム14を半導体膜12内部に閉じこめることができる。そのため、半導体膜12を完全溶融して、大粒径結晶の結晶性半導体膜とすることができる。
(実施の形態2)
本実施の形態では、プリズムとして機能する構造体によって、半導体膜の側面からレーザビームを入射させる方法を説明する。
図4を用いて、半導体膜の結晶化方法を説明する。なお、同図において図1と同じ符号は同じ要素を示し、繰り返しになる説明を省略する。本実施の形態では、ミラーとして機能する構造体13の代わりに、プリズムとして機能する構造体31を形成する。
図4(A)に示すように、プリズムとして機能する構造体31は、絶縁膜11の表面(絶縁表面)上に半導体膜12の側面12aに隣接して形成される。図4(A)では、2つの構造体31を形成した例を示している。
構造体31は、上面から入射したレーザビーム14の光路を反射面31aで偏向するため、反射面31aが傾斜した逆テーパー部31b(図4(A)の点線で囲んだ部分)を有する。この反射面31aは半導体膜12の側面12aに対向するように形成される。また、図4では、構造体31の反射面31aに対向する側面は、半導体膜12の側面12aと離れて設けているが、半導体膜12の側面12aと接して設けても、側面12aからレーザビーム14を入射させることができる。
構造体31をプリズムとして機能させるため、構造体31はレーザビーム14に対する透過率が高く、また屈折率が空気よりも大きい材料で形成される。例えば、構造体31を酸化珪素、酸化窒化珪素などで形成することができる。また、逆テーパー部31bの傾斜角度θは、プリズムの頂角に相当するため、45°が理想的であるが、半導体膜12の側面12aと構造体31の反射面31aの距離に応じて、傾斜角度θは45°±30°の範囲で決めることができる。また、半導体膜12の側面12aに効率良くレーザビーム14を入射させるため、構造体31の逆テーパー部31bの厚さは半導体膜12よりも大きくする。また、逆テーパー部31bはレーザビーム14によって溶融しないような厚さに形成する。
レーザビーム14を走査しながら、半導体膜12および構造体31の上方から照射する。構造体31の上面に入射したレーザビーム14は、反射面31aと空気の界面で反射されて、その光路が偏向される。反射面31aで反射されたレーザビームは構造体31の側面から射出され、側面12aから半導体膜12に入射する。入射したレーザビーム14は半導体膜12の上面と空気との界面、および半導体膜12の下面と絶縁膜11の界面で全反射しながら、半導体膜12中を伝搬する。半導体膜12はレーザビーム14を吸収して、完全に溶融し、大粒径結晶となる。
構造体31をプリズムとして機能させるには、少なくとも直角三角柱状(図4(A)の逆テーパー部31bに相当する)の部分を有していればよい。また、レーザビーム14を半導体膜12の側面12aから入射させるため、この直角三角形柱の部分を絶縁膜11上に形成し、図4(A)のように配置する。つまり、直角三角形柱において、斜辺の以外の2辺のうち一方の辺を含む面を絶縁表面と平行に配置し、他方の辺を含む面を半導体膜12の側面12aに対向するように配置することで、直角三角形の斜辺を含む面を傾斜した状態で、かつ半導体膜12の側面12aに対向させる。
上述したように、プリズムとして機能する構造体を設けることで、レーザビームを半導体膜12の上方から照射しても、膜厚が40nm以下の半導体膜を完全に溶融させることができため、膜厚が40nm以下の大粒径結晶でなる結晶性半導体膜を形成することが可能になる。
(実施の形態3)
本実施の形態では、ミラーとして機能する構造体および側面を有する半導体膜を形成する方法を説明する。
まず、図5を用いて、絶縁表面上に側面を有する半導体膜を形成する方法を説明する。図5(A)に示すように、ガラス基板などの基板201を用意する。基板201上に、構造体および半導体膜の下地となる絶縁膜202を形成する。絶縁膜202として、プラズマCVD法、スパッタ法で、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜の単層膜または多層膜を形成する。絶縁膜202の厚さは50nm〜200nmとする。絶縁膜202上に、島状半導体膜204を形成する。島状半導体膜204の厚さは10nm〜40nmとする。島状半導体膜204として、プラズマCVD法、減圧CVD法または熱CVD法などで非晶質珪素膜、微結晶珪素膜などを形成する。原料ガスにシランなどを用いた場合など、成膜方法によって、島状半導体膜204が水素を含むことがある。レーザビームを照射したとき、島状半導体膜204から水素が噴出しないようにするため、400℃〜550℃で1時間程度か、それ以上加熱し、島状半導体膜204の水素出しを行う。
島状半導体膜204に対してフォトリソグラフィー工程とエッチング工程を行うことで、図5(B)に示すように、側面を有する島状半導体膜204を形成する。図6では、島状半導体膜204にテーパー部を設け、断面形状が台形状になるようにしている。島状半導体膜204の側面を傾斜させることで、島状半導体膜204上に形成されるゲート絶縁膜、およびゲート配線の段差被覆性を向上させることができる。島状半導体膜204にテーパー部を設けた場合は、レーザビームが入射する2つの側面の間隔(島状半導体膜204の幅)は、最もせまくなる部分の上限を500nm程度になるようにする。これは、チャネルが形成される領域が少なくとも完全溶融されればよいからである。
図6を用いて、ミラーとして機能する構造体を形成する方法を説明する。図6(A)に示すように、絶縁膜205を形成する。絶縁膜205として、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜の単層膜、多層膜をプラズマCVD法、スパッタ法で形成する。絶縁膜205に対してフォトリソグラフィー工程とエッチング工程を行うことで、図6(B)に示すように、マスク絶縁膜206を形成する。絶縁膜205は構造体208が形成される領域には残らないように除去される。島状半導体膜204上に、構造体208を構成する金属膜を形成する必要があり、この金属膜で島状半導体膜204の表面が汚染されることを避けるため、マスク絶縁膜206を形成する。そのため、マスク絶縁膜206は島状半導体膜204の表面を完全に覆うように形成される。
図6(C)に示すように、構造体208を構成する金属膜207を形成する。金属膜207は、チタン、アルミニウム、タングステン、チタンなどの金属で形成される。これらの金属膜はスパッタ法で成膜できる。金属膜207に対してフォトリソグラフィー工程とエッチング工程を行うことで、図6(D)に示すように、テーパー部を有する構造体208を形成する。テーパー部の傾斜面が反射面となる。金属膜にテーパ部を設けるには、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いるのが好ましい、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を調節することにより、金属膜をテーパー形状にエッチングすることができる。
図7を用いて、結晶性半導体膜を形成する方法を説明する。マスク絶縁膜206を除去した後、図7(A)に示すように、島状半導体膜204および構造体208の上方からレーザビーム209を照射する。レーザビーム209を走査しながら、照射することで、図7(B)に示すように、島状半導体膜204が結晶化され、島状の結晶性半導体膜210が形成される。構造体208を除去し、島状の結晶性半導体膜210でチャネル形成領域を構成して、半導体素子を形成する。
なお、マスク絶縁膜206を除去せず、図6(D)に示すように、マスク絶縁膜206で島状半導体膜204を覆った状態で、レーザビーム209を照射してもよい。この場合、レーザビーム209を照射した後、マスク絶縁膜206を除去する。また、マスク絶縁膜206が水素を含む絶縁膜である場合、レーザビーム209を照射する前に、400℃〜550℃程度、1時間程度かそれ以上の加熱処理を行い、マスク絶縁膜206の水素出しを行う。レーザビーム209を照射するときに、マスク絶縁膜206で覆うことで、島状半導体膜204が溶融したときに汚染されることを防ぐことができる。
(実施の形態4)
本実施の形態では、ミラーとして機能する構造体と側面を有する半導体膜を形成する方法を説明する。実施の形態3では、構造体208全体を、金属のような反射率の高い材料で形成した例を説明したが、本実施の形態では、表面を反射率の高い材料で覆われた絶縁膜で構造体を形成する方法を説明する。図8を用いて、本実施の形態を説明する。図8において、図6〜7と同じ符号は同じ構成要素を示し、重複する説明を省略している。
図5(A)および図5(B)に示す工程により、絶縁膜202上に島状半導体膜204を形成する。島状半導体膜204を覆って絶縁膜211を形成する。絶縁膜211は酸化珪素、窒化珪素および酸化窒化珪素膜から選ばれた絶縁膜の単層膜、または積層膜でなる。これらの絶縁膜はプラズマCVD法、スパッタ法などで形成することができる。絶縁膜211の厚さは島状半導体膜204と同じかそれ以上とする。
フォトリソグラフィー工程とエッチング工程により、絶縁膜211を所定の形状に加工し、図8(B)に示すように、テーパー部を有する構造体213、および島状半導体膜204を覆うマスク絶縁膜214を形成する。
図8(C)に示すように、構造体213およびマスク絶縁膜214を覆う金属膜215をスパッタ法等で形成する。金属膜215はアルミニウム、チタン、クロムなどで形成される。マスク絶縁膜214により、金属膜215で島状半導体膜204が汚染されることを防ぐことができる。
フォトリソグラフィー工程とエッチング工程により、金属膜215を加工して、図8(D)に示すように構造体213の表面を覆う金属膜216のみを残す。以上により、構造体213のテーパー部の傾斜面に反射面が形成される。
図8(E)に示すように、マスク絶縁膜214を除去し、金属膜216で覆われた構造体213および島状半導体膜204の上方からレーザビームを照射し、島状半導体膜204を結晶化する。また、図8(D)のマスク絶縁膜214に覆われた状態で、レーザビームを照射してもよい。
(実施の形態5)
本実施の形態ではプリズムとして機能する構造体と半導体膜を絶縁表面上に形成する方法を説明する。図9および図10を用いて、本実施の形態を説明する。図9および図10において、図5〜図7と同じ符号は、同じ構成要素を示し、重複する説明を省略する。
図5(A)および図5(B)を用いて説明した工程を行い、基板200上に絶縁膜202を形成し、絶縁膜202上に島状半導体膜204を形成する。図9(A)に示すように島状半導体膜204上に、絶縁膜226を形成する。絶縁膜226は構造体を構成する膜である。絶縁膜226を形成する前、必要に応じて、400℃〜550℃、1時間程度かそれ以上の加熱処理により島状半導体膜の水素出しを行う。絶縁膜226を形成した後、絶縁膜226上にレジストマスク227を形成する。絶縁膜226をエッチングして、図9(B)に示すように、逆テーパー部を有する構造体228を形成する。
絶縁膜226に逆テーパー部を形成する方法として、本実施の形態では、絶縁膜226のエッチングレートが上層になるほど高くなるように形成し、絶縁膜226を等方性エッチングして、逆テーパー部を形成する例を示す。絶縁膜226として、シラン(SiH)および一酸化二窒素(NO)、または、シラン(SiH)、一酸化二窒素(NO)、アンモニア(NH)および水素(H)を原料ガスに、プラズマCVD法で酸化窒化珪素膜を形成し、フッ酸で酸化窒化珪素膜をエッチングする場合を例に説明する。酸化窒化珪素膜の成膜温度を段階的または連続的に上昇させる。成膜温度が高いほどフッ酸によるエッチングレートが低い、緻密な膜が形成できる。また、シラン(SiH)の流量を段階的または連続的に低下させることでも、上層になるほどフッ酸によるエッチングレートを小さくすることができる。
このように成膜した酸化窒化珪素膜をフッ酸でウエットエッチングする。ウエットエッチングは等方性のエッチングであり、酸化窒化珪素膜は上層ほどフッ酸に対するエッチングレートが低いため、図9(B)に示すように、周囲に逆テーパー部を有する構造体228を形成することができる。なお、絶縁膜226は、酸化窒化珪素膜に限定されるものではない、酸化珪素または窒化珪素膜でもよい。
図9(B)に示す構造体228は、図4の2つの構造体31と、島状半導体膜204を覆うマスク絶縁膜とを一体的に形成した構造体である。つまり、構造体228は、島状半導体膜204の表面を覆う部分と、絶縁膜202の表面に接する部分を有し、絶縁膜202の表面に接する部分に、島状半導体膜204の側面に対向する逆テーパー部を有している。
構造体228を形成した後、剥離液によりレジストマスク227を除去する。レーザビーム209を走査しながら、図10に示すように、島状半導体膜204および構造体228の上方からレーザビーム209を照射する。レーザビーム209を照射する前、必要に応じて、構造体228からの水素出しを行う。
構造体228の逆テーパー部に入射したレーザビーム209は、反射面(逆テーパー部の傾斜面)と空気との界面で反射され、光路が偏向される。構造体228の反射面で反射されたレーザビーム209は、構造体228内部を伝搬し、側面から島状半導体膜204に入射する。島状半導体膜204の側面に入射したレーザビーム209は、構造体228と島状半導体膜204の界面および絶縁膜202と島状半導体膜204の界面で全反射しながら、島状半導体膜204中を伝搬する。その結果、島状半導体膜204は完全溶融され、大粒径結晶を有する結晶性半導体膜210が形成される。構造体228を除去し、島状の結晶性半導体膜210にチャネル形成領域を形成することで、半導体素子を形成することができる。
(実施の形態6)
実施の形態1で述べたように、対向する側面からレーザビームを半導体膜に入射させる場合、完全溶融できる半導体膜の幅dは500nm程度である。そのため、薄膜トランジスタなどの半導体素子の半導体層(活性層)の形状に制約が生じる。本実施の形態では、薄膜トランジスタを作製するための島状半導体膜、および構造体の形状および配置について説明する。なお、本実施の形態では、実施の形態1の結晶化方法を例に説明するが、他の実施の形態で示した結晶化方法でも、同様に実施することができる。
図11は、島状半導体膜とミラーとして機能する構造体の構成および配置例を示す図である。図11(A)は上面図であり、図11(B)は図11(A)のA−A’で切った断面図である。図11(B)に示すように、基板401上に、下地膜となる絶縁膜402が形成され、絶縁膜402には、薄膜トランジスタを構成する島状半導体膜404、島状半導体膜404に隣接してミラーとして機能する2つの構造体408が形成されている。
島状半導体膜404の中央部の幅が細い領域404aに、薄膜トランジスタのチャネル形成領域が形成される。そのため、レーザビームの照射により完全溶融されるように、幅dは500nm程度とする。
領域404aの両側に連結された幅の広い領域404bは、薄膜トランジスタの高濃度不純物領域(ソース領域又はドレイン領域)を形成するための領域である。高濃度不純物領域には、ソース電極またはドレイン電極を接続する領域が必要となるため、幅dは500nmよりも広くし、ソース電極またはドレイン電極とのコンタクト部を形成できるようにする。
高濃度不純物領域は、チャネル領域ほど高い結晶性が必要とされない。そのため、図11(A)の配置例では、島状半導体膜404のうち、領域404aを挟むように構造体408を形成し、領域404bに対応する構造体は設けていない。つまり、少なくとも領域404aは完全溶融できるように構造体408を形成する。このように、構造体408を形成することで、島状半導体膜404の集積度を高くすることができる。
線状のレーザビームを走査しながら、島状半導体膜404および構造体408の上方から照射する。島状半導体膜404の領域404aは、構造体408により、レーザビームが側面からも入射するため、完全に溶融し、大粒径結晶が形成される。領域404bには、側面らのレーザビームの入射がほとんどないため、その結晶化は上面から入射したレーザビームの寄与が殆どになる。そのため、領域404bはレーザビームによって完全に溶融しないので、小粒径結晶となる。
レーザビームの照射により島状半導体膜404は結晶化され、島状結晶半導体膜が形成される。構造体408を除去し、島状結晶性半導体膜を用いて薄膜トランジスタを形成する。島状結晶性半導体膜により、厚さが40nm以下の大粒径結晶でなるチャネル形成領域を有する薄膜トランジスタを形成することができる。
図12に、薄膜トランジスタの構成例を示す。図12に示すように、島状結晶性導体膜410上にゲート絶縁膜412が形成され、ゲート絶縁膜412上にゲート電極413が形成される。n型またはp型の不純物を島状結晶性半導体膜410に添加し、高度濃度不純物領域410bを形成する。その結果、島状結晶性半導体膜410にチャネル形成領域410aが確定される。ゲート電極413上に層間絶縁膜414を形成する。層間絶縁膜414およびゲート絶縁膜412に、島状結晶性半導体膜410に達するコンタクトホールを形成する。層間絶縁膜414上に電極415を形成し、電極415を高濃度不純物領域410bに接続する。以上の工程により、薄膜トランジスタが製造される。
なお、図13に示すように、帯状の構造体428で、島状半導体膜404を挟むように配置することもできる。図13の配置例の場合、島状半導体膜404の領域404bの向かい合う2つの側面に、それぞれ、構造体428が対向するように配置される。レーザビームを島状半導体膜404および構造体428の上方から照射すると、構造体428により、領域404bの側面にもレーザビームが入射する。従って、領域404bの側面からの幅dが200nm〜300nm程度の領域は完全溶融し、大粒径結晶が形成される。
図11(A)や図13に示す島状半導体膜404では、チャネル幅は領域404aの幅dで決まるため、その上限は500nmに制限される。薄膜トランジスタのチャネル幅を500nm以上するための島状半導体膜および構造体の配置例を、図14に示す。島状半導体膜434に、チャネル形成領域となる領域434aを複数設け、チャネル幅を500nm以上とする。図14では、領域434aを3つ形成した例を示す。なお、領域434aを完全溶融させるため、その幅dは500nm以下とする。
高濃度不純物領域となる領域434bは、複数の領域434aを連結するように形成される。領域434aを完全溶融させるため、構領域434aの側面に対応して、構造体438を形成する。図14に示すような配置例とすることで、複数の領域434aを完全溶融させて、大粒径結晶とすることができる。一方領域434bは小粒径結晶となる。従って、本発明の結晶化方法により、厚さが40nm以下で、大粒径結晶でなる結晶性半導体膜によって、チャネル幅が500nm以上の薄膜トランジスタを形成することができる。
以上述べたように、本発明の方法で結晶化された島状半導体膜を用いて薄膜トランジスタを作製することができる。薄膜トランジスタにより、各種の集積回路を構成することができる。例えば、薄膜トランジスタを画素部に有するアクティブマトリクス型の液晶表示装置やアクティブマトリクス型EL表示装置を製造することができる。また、薄膜トランジスタを用いて、無線で通信する機能を有する集積回路を製造し、この集積回路にアンテナを接続することで、無線通信可能な半導体装置を製造することができる。
(実施の形態7)
本実施の形態では、図16、図17を用いて、半導体素子である不揮発性メモリ素子の作製方法の一例を説明する。
本実施の形態で示す不揮発性メモリ素子は、MOSFET(Metal Oxide Semiconductor Field effect transistor)と類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられている。この電荷蓄積領域は絶縁膜上に形成され、周囲と絶縁分離されていることから浮遊ゲート電極とも呼ばれる。浮遊ゲート電極上には、絶縁膜を介して制御ゲート電極を備えている。
上記のような構造を有する不揮発性メモリ素子は、制御ゲート電極に印加する電圧により、浮遊ゲート電極に電荷を蓄積させ、また放出させる動作が行われる。すなわち浮遊ゲート電極に保持させる電荷の出し入れにより、データを記憶する仕組みになっている。浮遊ゲート電極への電荷の注入や引き抜きは、チャネル形成領域が形成される半導体膜と、制御ゲート電極の間に高電圧を印加する。このときチャネル形成領域上の絶縁膜には、ファウラー−ノルドハイム(Fowler−Nordheim)型(F−N型)トンネル電流(NAND型)や、熱電子(NOR型)が流れると言われている。チャネル形成領域上に設けられる絶縁膜は、トンネル絶縁膜とも呼ばれている。
まず、図16(A)に示すように、基板500上に下地膜となる絶縁膜501を形成する。絶縁膜501上に、実施の形態1乃至5のいずれかの結晶化方法を用いて、島状の結晶性半導体膜510を形成する。結晶性半導体膜510の形状、およびミラーまたはプリズムとして機能する構造体の配置方法は実施の形態6の方法を用いればよい。結晶性半導体膜510の厚さは40nm以下、好ましくは40nm以下10nm以上とする。
図16(B)に示すように、結晶性半導体膜510上に第1の絶縁膜511を形成する。第1の絶縁膜511は、CVD法やスパッタ法等を用いて、酸化珪素、酸化窒化珪素等の珪素を主成分とする絶縁材料を用いて形成することができる。また、酸化アルミニウム(AlxOy)、酸化タンタル(TaxOy)、酸化ハフニウム(HfOx)等の金属酸化物を主成分とする材料を用いて形成することもできる。第1の絶縁膜511は、膜厚1nm以上20nm以下、好ましくは膜厚1nm以上10nm以下で形成するのが望ましい。
次に、図16(C)に示すように、第1の絶縁膜511に対してプラズマ酸化を行い、第2の絶縁膜512を形成する。第2の絶縁膜512上に電荷蓄積膜513を形成する。第2の絶縁膜512はトンネル絶縁膜として機能し、電荷蓄積膜513は浮遊ゲート電極として機能する。
第1の絶縁膜511に対して行うプラズマ酸化は、マイクロ波(代表的には2.45GHz)等の高周波で励起され、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下のプラズマを利用する。電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下のプラズマを利用することが好ましい。また、第1の絶縁膜511に対するプラズマ酸化時間は、60秒以上が好ましい。
プラズマ酸化の雰囲気は、少なくとも酸素(O)を含む雰囲気、少なくとも一酸化二窒素(NO)および希ガスを含む雰囲気、少なくとも酸素、水素(H)および希ガスを含む雰囲気、または少なくとも一酸化二窒素、水素および希ガスを含む雰囲気である。なお、雰囲気に水素を含む場合は、その割合を酸素、一酸化二窒素および希ガスよりも少なくするのが好ましい。
希ガスとしては、代表的には、Arガス、またはArとKrを混合ガスが用いられる。プラズマ酸化の雰囲気が希ガスを含む場合、第2の絶縁膜512は、プラズマ処理に用いた希ガスを含む場合がある。例えば、プラズマ酸化にArを用いた場合には、第2の絶縁膜512にArが含まれる場合がある。
プラズマ酸化は、プラズマの電子密度が1×1011cm−3以上と高密度であり、被処理物である第1の絶縁膜511付近での電子温度が低いため、第2の絶縁膜512がプラズマにより損傷することを防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、被処理物(ここでは第1の絶縁膜511)をプラズマ酸化することによって形成される膜(ここでは第2の絶縁膜512)は、CVD法やスパッタ法等により形成された膜と比較して緻密で高耐圧な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で、被処理物の酸化処理を行うことができる。例えば、ガラス基板の歪点よりも100℃以上低い、500℃〜600℃程度の温度でプラズマ酸化を行っても十分に酸化処理を行うことができる。
水素が含まれる絶縁膜をプラズマ酸化することで、水素含有量が低減された膜を得ることができる。
本実施の形態では、酸素(O)とアルゴン(Ar)との混合ガスの雰囲気下で、第1の絶縁膜511をプラズマ酸化する。プラズマ酸化の雰囲気に、例えば、酸素を0.1〜100sccm、アルゴンを100〜5000sccmの範囲で導入すればよい。
第1の絶縁膜511に対してプラズマ酸化することにより形成された第2の絶縁膜512は、不揮発性メモリ素子のトンネル絶縁膜として機能する。従って、第2の絶縁膜512が薄いほどトンネル電流が流れやすくなる。また、第2の絶縁膜512が薄いほど、後に形成される浮遊ゲート電極に低電圧で電荷を蓄積させることが可能となる。
一般的に、半導体膜上に絶縁膜を薄く形成する方法として熱酸化法があるが、基板500に、ガラス基板のような歪み点が700℃未満の基板を用いる場合には、半導体膜を熱酸化して、トンネル絶縁膜を形成することは非常に困難である。また、CVD法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため耐圧が十分でない。さらに、CVD法やスパッタ法により膜厚の薄い絶縁膜を形成した場合には絶縁耐圧が低く、かつピンホール等の欠陥が生じやすい問題がある。したがって、CVD法やスパッタ法により形成した第1の絶縁膜511をそのままトンネル絶縁膜として用いると、不良が生じやすい。
そこで、本実施の形態で示すように、第1の絶縁膜511をプラズマ酸化して第2の絶縁膜512を形成することで、CVD法やスパッタ法等により形成した絶縁膜よりも緻密で高耐圧な膜を形成することができる。また、第1の絶縁膜511形成時に結晶性半導体膜510の端部を十分に被覆できなかった場合でも、プラズマ酸化することで、半導体膜を十分に被覆する第2の絶縁膜512を形成することができる。
本実施の形態の不揮発性メモリ素子は、トンネル絶縁膜を介して電子を注入することによって情報を記憶する。このとき、トンネル絶縁膜に電子トラップの要因となる水素が存在すると、書き込みおよび消去を繰り返すうちに電圧が変動してしまい、メモリが劣化する原因となる。したがって、電子トラップの要因となるトンネル絶縁膜中の水素含有量は少ない方が好ましい。第1の絶縁膜511をプラズマ酸化して第2の絶縁膜512を形成することで、CVD法やスパッタ法等により形成した絶縁膜より膜中の水素含有量を低減することができる。
以上のように、チャネル形成領域が形成される結晶性半導体膜510を40nm以下と薄く形成し、また電子密度が高い酸素プラズマ酸化によりトンネル絶縁膜を酸化することにより、低消費電力で、高速動作可能な不揮発性メモリ素子を形成することができる。
電荷蓄積膜513は、単層膜または2層以上の積層膜で形成することができる。例えば、電荷蓄積膜513を構成する層は、珪素(Si)、ゲルマニウム(Ge)などの半導体材料、珪素を主成分とする化合物、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)等から選ばれた金属、これら金属を主成分とする合金、およびこれら金属を主成分とする金属化合物(金属窒化物、金属酸化物等)から選ばれた材料を用いて形成することができる。
例えば、珪素を主成分とする化合物として、窒化珪素、窒化酸化珪素、炭化珪素、およびシリサイド(タングステンシリサイド、チタンシリサイド、ニッケルシリサイド)などがある。半導体材料として、n型またはp型の珪素、およびゲルマニウムを10原子%未満の濃度で含む珪素ゲルマニウムなどがある。金属の化合物として、窒化タンタル、酸化タンタル、窒化タングステン、窒化チタン、酸化チタンおよび酸化スズなどがある。また、珪素を用いる場合は、リンやボロンなどの導電性を付与する不純物を添加してもよい。
図16(D)に示すように、電荷蓄積膜513上に第3の絶縁膜514を形成する。第3の絶縁膜514の膜厚は1nm以上100nm以下とし、20nm以上60nm以下が望ましい。第3の絶縁膜514は、酸化珪素、酸化窒化珪素等の珪素を主成分とする絶縁材料、または、酸化アルミニウム(AlxOy)、酸化タンタル(TaxOy)、酸化ハフニウム(HfOx)等の金属酸化物で形成する。これらの膜は。CVD法やスパッタ法等を用いて形成する。
第1の絶縁膜511の酸化プラズマ処理と同様に、第3の絶縁膜514に対してプラズマ酸化を行う。図17(A)に示すように、第3の絶縁膜514に対してプラズマ酸化を行うことにより第4の絶縁膜515を形成する。次に、第4の絶縁膜515上に導電膜516、導電膜517を順に積層する。
導電膜516、517は、ゲート電極(コントロールゲート電極)を構成する導電膜である。2層の導電膜でゲート電極を形成する例を示したが、単層でも3層以上でもよい。コントロールゲート電極を構成する導電膜は、n型またはp型の珪素、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等の金属、これらの金属を主成分とする合金、およびこれら金属を主成分とする金属化合物(金属窒化物、金属酸化物等)から選択された材料で形成することができる。
フォトリソグラフィー工程によりレジストマスクを形成する。このレジストマスクを用いて導電膜516、914をエッチングし、図17(B)に示すように、結晶性半導体膜510上にゲート電極520を形成する。さらに、ゲート電極520をマスクにして、第4の絶縁膜515および電荷蓄積膜513をエッチングする。その結果、ゲート電極520、第4の絶縁膜515、電荷蓄積膜513の側面が概略一致するように形成される。電荷蓄積膜513は浮遊ゲート電極として機能し、第4の絶縁膜515はコントロール絶縁膜として機能し、ゲート電極520は制御ゲート電極として機能する。
図17(C)に示すように、ゲート電極520をマスクとして、n型またはp型を付与する不純物を添加し、一対の不純物領域522と、一対の不純物領域522間に位置するチャネル形成領域523を形成する。n型を付与する不純物にはリン(P)やヒ素(As)等を用い、p型を示す不純物にはボロン(B)等を用いることができる。n型またはp型を付与する不純物を添加した後、この不純物を活性化する熱処理を行う。
図17(D)に示すように、ゲート電極520を覆うように第6の絶縁膜524を形成する。第6の絶縁膜524および第2の絶縁膜512に、不純物領域522に達する開口部を形成する。第6の絶縁膜524上に、不純物領域522に接続される電極525を形成する。
以上の工程で、半導体素子である不揮発性メモリ素子を作製することができる。なお、本実施の形態で示した不揮発性メモリ素子の構造は一例であり、他の構造の不揮発性メモリ素子に、本発明の方法で結晶化された半導体膜、および本実施の形態で説明したプラズマ処理で形成された絶縁膜を適用することができるのはいうまでもない。
本実施例では、本発明の方法で結晶化された半導体膜で半導体装置を作製する方法を説明する。また、半導体装置として、データを無線で入力、出力を行う半導体装置を例に、その構造および作製方法を説明する。
近年、超小型ICチップと、無線通信用のアンテナを組み合わせた小型の半導体装置として、無線チップが脚光を浴びている。無線チップは、無線通信装置(以下、リーダ/ライタという)を使った通信信号(動作磁界)の授受により、データの書き込みと、データの読み出しができる。
無線チップの応用分野として、例えば、流通業界における商品管理が挙げられる。現在では、バーコードなどを利用した商品管理が主流であるが、バーコードは光学的に読み取るため、遮蔽物があるとデータを読み取れない。一方、無線チップでは、無線でデータを読み取るため、遮蔽物があっても読み取れる。従って、商品管理の効率化、低コスト化などを実現できる。その他、乗車券、航空旅客券、料金の自動精算など、広範な応用が可能である。
無線チップの応用分野が広がりつつある中で、より高機能な無線チップに対する要求も高まっている。例えば、送受信データを暗号化することで、第三者へのデータ漏洩の防止が可能になる。これには、復号化および暗号化の処理をハードウェア的に処理する方式と、ソフトウェア的に処理する方式と、ハードウェアおよびソフトウェアを併用する方式と、が考えられる。ハードウェア的に処理する方式では、復号化や、暗号化を行う専用回路で演算回路を構成する。ソフトウェア的に処理する方式では、CPU(Central Processing Unit:中央処理装置)と大規模メモリとで演算回路を構成し、復号化プログラムや暗号化プログラムをCPUで実行する。ハードウェアおよびソフトウェアを併用する方式では、専用回路と、CPUと、メモリと、で演算回路を構成し、専用回路で復号化や暗号化のための演算処理の一部分を行い、残りの演算処理のプログラムをCPUで実行する。いずれも無線チップに大容量のメモリを搭載することが要求される。
本実施例では、CPU、専用回路およびメモリ回路を備えた半導体装置の例として、暗号処理機能を有する無線チップについて説明する。図18に半導体装置のブロック図の一例を示す。
半導体装置2601は、演算回路2606とアナログ部2615とから構成される。演算回路2606は、CPU2602と、ROM2603と、RAM2604と、コントローラ2605とを有する。アナログ部2615は、アンテナ2607と、共振回路2608と、電源回路2609と、リセット回路2610と、クロック生成回路2611と、復調回路2612と、変調回路2613と、電源管理回路2614とを有する。
ROM2603は、実施の形態7の不揮発性メモリ素子をメモリセルに有するメモリ回路、薄膜トランジスタを用いたマスクROMで構成することができる。また、RAM2604には、薄膜トランジスタを用いたDRAMやSRAMを適用することができる。本発明を適用することで、ROM2603およびRAM2604共に、消費電力を低減することができる。また、消費電力を低減することで、半導体装置2601 の発熱を低減することができる。
コントローラ2605は、CPUインタフェース(CPUIF)2616と、制御レジスタ2617と、コード抽出回路2618と、符号化回路2619と、から構成される。なお、図18では、説明の簡単化のため、通信信号を受信信号2620と、送信信号2621とに分けて示したが、実際には、両者は一体とされた信号でありおり、半導体装置2601およびリーダ/ライタの間で同時に送受信される。受信信号2620は、アンテナ2607と共振回路2608とで受信された後、復調回路2612により復調される。また、送信信号2621は、変調回路2613により変調された後、アンテナ2607から送信される。
図18において、通信信号により形成される磁界中に半導体装置2601を置くと、アンテナ2607と共振回路2608により、誘導起電力を生じる。誘導起電力は、電源回路2609における電気容量により、保持され、かつその電位が安定化され、半導体装置2601の各回路に電源電圧として供給される。リセット回路2610は、半導体装置2601全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。クロック生成回路2611は、電源管理回路2614より生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路2612は、ASK方式の受信信号2620の振幅の変動を”0”/”1”の受信データ2622として検出する。復調回路2612は、例えばローパスフィルターとする。さらに、変調回路2613は、送信データをASK方式の送信信号2621の振幅を変動させて送信する。例えば、送信データ2623が”0”の場合、共振回路2608の共振点を変化させ、通信信号の振幅を変化させる。電源管理回路2614は、電源回路2609より演算回路2606に供給される電源電圧または演算回路2606における消費電流を監視し、クロック生成回路2611において、クロック信号の周波数とデューティー比を変更するための制御信号を生成する。
図18の半導体装置2601の動作を説明する。まず、リーダ/ライタから送信された受信信号2620により、半導体装置2601が暗号文データを含む受信信号2620受信する。受信信号2620は、復調回路2612で復調された後、コード抽出回路2618で制御コマンドや暗号文のデータなどに分解され、制御レジスタ2617に格納される。ここで、制御コマンドは、半導体装置2601の応答を指定するデータである。例えば、固有ID番号の送信、動作停止、暗号解読などを指定する。ここでは、暗号解読の制御コマンドを受信したとする。
続いて、演算回路2606において、CPU2602が、ROM2603に格納された暗号解読プログラムにしたがって、ROM2603に予め格納された秘密鍵2624を用いて暗号文を解読(復号)する。復号された暗号文(復号文)は、制御レジスタ2617に格納される。この際、RAM2604をデータ格納領域として用いる。CPU2602は、CPUIF2616を介してROM2603、RAM2604、制御レジスタ2617にアクセスする。CPUIF2616は、CPU2602が要求するアドレスから、ROM2603、RAM2604、制御レジスタ2617のいずれかに対するアクセス信号を生成する機能を有している。
最後に、符号化回路2619において、復号文から送信データ2623を生成し、変調回路2613で変調し、アンテナ2607より送信信号2621をリーダ/ライタに送信する。
なお、図18の半導体装置2601では、演算方式として、ソフトウェア的に処理する方式を採用したが、目的に応じて最適な演算方式を選び、半導体装置2601を構成すとよい。なお、ソフトウェア的に処理する方式とは、CPUと大規模メモリとで演算回路を構成し、プログラムをCPUで実行する方式である。演算方式には他にも、演算をハードウェア的に処理する方式と、ハードウェアおよびソフトウェアを併用する方式が挙げられる。ハードウェア的に処理する方式では、専用回路で演算回路を構成すればよい。ハードウェアおよびソフトウェアを併用する方式では、専用回路、CPUおよびメモリで演算回路を構成し、専用回路で演算処理の一部分を行い、残りの演算処理のプログラムをCPUで実行すればよい。
次に、半導体装置2601の作製方法を説明する。本実施例では、半導体装置を構成する回路を薄膜トランジスタや不揮発性メモリ素子で形成し、薄膜トランジスタの製造に使用した基板から、可撓性(フレキシブル)基板に回路を転載し、フレキシブルな半導体装置を製造する方法を示す。
半導体装置2601の作製方法を説明するため、半導体装置2601を構成する半導体素子として、インバータなどを構成するpチャネル型TFT(「pch−TFT」とも表記する。)およびnチャネル型TFT(「Nch−TFT」とも表記する。)、コンデンサ、並びに電源回路などに使用される高耐圧型のnチャネル型TFTを代表的に示す。以下、図19〜図24に図示する断面図を用いて、無線チップの作製方法を説明する。
基板260にガラス基板を用いる。図19(A)に示すように、基板260上に3層261a〜261cでなる剥離層261を形成する。第1層261aは、平行平板型プラズマCVD装置により、原料ガスにSiH、NOを用いて酸化窒化珪素膜(SiONy、x>y>0)を厚さ100nm形成する。第2層261bとして、厚さ30nmのタングステン膜をスパッタリング装置で成膜する。第3層261cとして、厚さ200nmの酸化珪素膜をスパッタリング装置で成膜する。
第3層261c(酸化珪素)を成膜することで、第2層261b(タングステン)の表面が酸化され、界面にタングステン酸化物が形成される。タングステン酸化物が形成されることで、のちに半導体素子を他の基板に転載するときに、基板260を分離しやすくなる。第1層261aは、半導体素子を作製している間、第2層261bの密着性を維持するための層である。
第2層261bには、タングステン(W)他、モリブデン(MO)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(CO)、ジルコニウム(Zr)、亜鉛(ZN)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)の金属膜や、これらの金属の化合物が好ましい。また、第2層261bの厚さは20nm以上40nm以下とする。
図19(B)に示すように、剥離層261上に、2層構造の下地絶縁層249を形成する。第1層249aとして、プラズマCVD装置により原料ガスにSiH、NO、NH、Hを用いて酸化窒化珪素(SiO、x<y)を厚さ50nm形成する。第1層249aの窒素の組成比が40%以上となるようにしてバリア性を高める。第2層249bは、プラズマCVD装置によりSiH、NOを原料ガスに用いて、酸化窒化珪素(SiO、x>y>0)を厚さ100nm成膜する。第2層249bの窒素の組成比は0.5%以下とする。
下地絶縁層249上に、プラズマCVD装置により、原料ガスにSiHおよびHを用い、厚さ40nm以下の非晶質珪素膜を形成する。エッチングにより非晶質珪素膜を島状に形成し、実施の形態1乃至4で示した方法により、島状の非晶質珪素膜を結晶化して、図19(C)に示すように、島状結晶性半導体膜273〜276を形成する。島状結晶性半導体膜273〜275は、それぞれ、TFTのチャネル形成領域、ソース領域およびドレイン領域が形成される。島状結晶性半導体膜276はMIS型コンデンサの電極を構成する。
図20(A)に示すように、フォトリソグラフィ工程によりレジストR31を形成し、nチャネル型TFTの島状結晶性半導体膜274および275にp型不純物を微量添加する。ここでは、ドーピングガスに水素で希釈したジボラン(B)を用い、イオンドーピング装置により島状結晶性半導体膜274、275にボロンをドーピングする。ドーピングが終了したらレジストR31を除去する。
図20(A)の工程は、nチャネル型TFTのしきい値電圧が負の電圧にならないようすることを目的とする。nチャネル型TFTの島状結晶性半導体膜274、275に5×1015atoms/cm以上1×1017atoms/cm以下の濃度でボロンを添加すればよい。図20(A)の工程は必要に応じて行う。
図20(B)に示すように、基板260全体に絶縁膜277を形成する。絶縁膜277はTFTのゲート絶縁膜、コンデンサの誘電体となる。ここでは、プラズマCVD装置により、プラズマCVD装置により原料ガスSiH、NOを用いて酸化窒化珪素膜(SiO、x>y>0)を厚さ20nm〜40nm形成する。
図20(C)に示すように、フォトリソグラフィ工程によりレジストR32を形成し、コンデンサの島状結晶性半導体膜276にn型不純物を添加する。ドーピングガスに水素で希釈したホスフィン(PH)を用いて、イオンドーピング装置により島状結晶性半導体膜276にリンをドーピングし、島状結晶性半導体膜276全体にn型不純物領域279を形成する。ドーピング工程が終了したら、レジストR32を除去する。
図20(D)に示すように、絶縁膜277上に導電膜281を形成する。導電膜281は、TFTのゲート電極などを構成する。ここでは、導電膜281を2層の多層構造とする。1層目は厚さ30nmのタンタル窒化物(TaN)、2層目は厚さ370nmのタングステン(W)とする。タンタル窒化物、タングステンはそれぞれスパッタリング装置で成膜する。
導電膜281上にフォトリソグラフィ工程によりレジストを形成し、エッチング装置により導電膜281をエッチングして、図21(A)に示すように、第1導電膜284〜286を島状結晶性半導体膜273〜276上に形成する。第1導電膜283〜285はTFTのゲート電極またはゲート配線となる。高耐圧型のnチャネル型TFTでは、他のTFTよりもゲート幅(チャネル長)が広くなるように、導電膜285を形成している。第1導電膜286はコンデンサの一方の電極を構成する。
導電膜281はドライエッチング法によりエッチングする。エッチング装置にICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング装置を用いる。エッチング剤としては、はじめにタングステンをエッチングするためCl、SF、Oの混合ガスを用い、次に、処理室に導入するエッチング剤をClガスのみに変更し、タンタル窒化物をエッチングする。
図21(B)に示すように、フォトリソグラフィ工程によりレジストR33を形成する。nチャネル型TFTの島状結晶性半導体膜274と275にn型不純物を添加する。第1導電膜284がマスクとなり、島状結晶性半導体膜274にn型低濃度不純物領域288、289が自己整合的に形成される。また、第1導電膜285がマスクとなり、島状結晶性半導体膜275にn型低濃度不純物領域290、291が自己整合的に形成される。水素で希釈したホスフィン(PH)をドーピングガスに用い、イオンドーピング装置により島状結晶性半導体膜274、275にリンを添加する。図21(B)の工程は、nチャネル型TFTにLDD領域を形成するための工程である。n型低濃度不純物領域288、289のn型不純物が、1×1016atoms/cm以上5×1018atoms/cm以下の範囲で含まれるようにする。
図21(C)に示すように、フォトリソグラフィ工程によりレジストR34を形成し、pチャネル型TFTの島状結晶性半導体膜273にp型不純物を添加する。島状結晶性半導体膜272は、n型不純物領域として残す部分がレジストR34に覆われているため、露出している領域がp型不純物領域となる。第1導電膜283がマスクとなり島状結晶性半導体膜273にp型高濃度不純物領域273a、273bが自己整合的に形成される。また第1導電膜283で覆われている領域273cがチャネル形成領域として自己整合的に形成される。p型不純物領域の添加は、ドーピングガスに水素で希釈したジボラン(B)を用いる。ドーピングが終了したらレジストR34を除去する。
図21(D)に示すように、第1導電膜283〜286の周囲に絶縁層293〜296を形成する。絶縁層293〜296はサイドウォール、側壁と呼ばれるものである。まず、原料ガスにSiH、NOを用いて、プラズマCVD装置により酸化窒化珪素膜(SiO、x>y>0)を100nmの厚さに形成する。次に、原料ガスにSiH、NOを用いて、LPCVD装置により酸化珪素膜を200nmの厚さに形成する。フォトリソグラフィ工程によりレジスト形成する。このレジストを用いて、まず、上層の酸化珪素膜をバッファードフッ酸でウェットエッチング処理する。次に、レジストを除去し、下層の窒化酸化珪素膜ドライエッチング処理をすることで、絶縁層293〜296が形成される。この一連の工程で、酸化窒化珪素でなる絶縁膜277もエッチングされ、絶縁膜277は第1導電膜283〜285と絶縁層293〜296の下部のみ残る。
図22(A)に示すように、フォトリソグラフィ工程によりレジストR35を形成する。nチャネル型TFTの島状結晶性半導体膜274、275とコンデンサの半導体層にn型不純物を添加し、n型高濃度不純物領域を形成する。島状結晶性半導体膜274は、第1導電膜284、絶縁層294がマスクとなり、n型低濃度不純物領域288、299にさらにn型不純物が添加される。その結果、n型高濃度不純物領域274a、274bが自己整合的に形成される。第1導電膜284と重なる領域274cがチャネル形成領域として自己整合的に確定する。また、n型低濃度不純物領域288、299において絶縁層294と重なる領域274e、274dは、n型低濃度不純物領域として確定する。島状結晶性半導体膜275も島状結晶性半導体膜274と同様、n型高濃度不純物領域275a、275b、チャネル形成領域275cおよびn型低濃度不純物領域275e、275dが形成される。また、第1導電膜286および絶縁層296がマスクとなり、n型不純物領域279にさらにn型不純物が添加され、n型高濃度不純物領域276a、276bが自己整合的に形成される。島状結晶性半導体膜276の第1導電膜286および絶縁層296と重なる領域が、n型不純物領域276cとして確定する。
n型不純物の添加工程は、上述したとおり、イオンドーピング装置を使用し、ドーピングガスに水素で希釈したホスフィン(PH)を用いる。リンの濃度が1×1020atoms/cm以上2×1021atoms/cm以下の範囲になるように、nチャネル型TFTのn型高濃度不純物領域274a、274b、275a、275bにリンがドーピングされる。
レジストR35を除去し、図22(B)に示すように、キャップ絶縁膜298を形成する。キャップ絶縁膜298として、プラズマCVD装置により酸化窒化珪素膜(SiO、x>y>0)を50nmの厚さに形成する。酸化窒化珪素膜の原料ガスには、SiH、NOを用いる。キャップ絶縁膜298を成膜した後、窒素雰囲気中で550℃の加熱処理を行い、島状結晶性半導体膜273〜276に添加したn型不純物およびp型不純物を活性化する。
図22(C)に示すように、第1層間絶縁膜300を形成する。第1層間絶縁膜300を2層構造とする。1層目の絶縁膜として、プラズマCVD装置により原料ガスにSiH、NOを用いて、酸化窒化珪素(SiO、0<x<y)を100nmの厚さに形成する。2層目の絶縁膜には、プラズマCVD装置により原料ガスにSiH、NO、NH、Hを用いて、酸化窒化珪素(SiO、x>y>0)を600nmの厚さに形成する。
フォトリソグラフィ工程とドライエッチング工程により、第1層間絶縁膜300およびキャップ絶縁膜298を除去し、コンタクトホールを形成する。第1層間絶縁膜300上に導電膜を形成する。ここでは、導電膜を4層構造とする。下から、厚さ60nmのTi、40nmのTiN、500nmの純アルミニウム、100nmのTiNの順に積層する。それぞれの層はスパッタリング装置で成膜する。フォトリソグラフィ工程とドライエッチング工程により導電膜を所定の形状に加工し、第2導電膜303〜314を形成する。
なお、第2導電膜312と第1導電膜286が接続されることを説明するため、図面では、第2導電膜312と第1導電膜286が半導体層上で接続するように示しているが、実際には、第2導電膜312と第1導電膜とのコンタクト部分は半導体層上をさけて形成されている。
第2導電膜312によりn型高濃度不純物領域276aと276bが接続され、n型不純物領域276c、絶縁膜277、第1導電膜286でなる積層構造のMIS型コンデンサが形成される。第2導電膜314はアンテナ回路の端子であり、アンテナ322が接続される。
図23(A)に示すように、第2層間絶縁膜316を形成する。第2層間絶縁膜316には、第2導電膜314に達するコンタクトホールを形成する。第2層間絶縁膜316を感光性ポリイミドで形成する例を示す。スピナーを用いて1.5μmの厚さでポリイミドを塗布する。フォトリソグラフィ工程を用いて、ポリイミドを露光し、現像することでコンタクトホールが形成されたポリイミドが形成される。現像後、ポリイミドを焼成する。
さらに、第2層間絶縁膜316上に導電膜を形成する。フォトリソグラフィ工程とエッチング工程により、この導電膜を所定の形状に加工し、第3導電膜320を形成する。第3導電膜320を構成する導電膜として、厚さ100nmのTiをスパッタリング装置で成膜する。第3導電膜320はアンテナ322をアンテナ回路の端子(第2導電膜314)と接続するためのアンテナのバンプである。
図23(B)に示すように、開口部が形成された第3層間絶縁膜321を形成する。ここでは、第2層間絶縁膜316と同様の方法で、感光性ポリイミドで形成する。開口部はアンテナ322を形成する領域に形成される。
図23(B)に示すように、アンテナ322を形成する。蒸着装置により、メタルマスクを用いてアルミニウムを蒸着し、所定の形状のアンテナ322を開口部に形成する。
図20(A)〜図23(B)に示す工程を経て、基板260上に、無線通信機能を有する半導体装置が形成される。次に、図24に示すように、半導体装置を可撓性基板の中に封止する工程を説明する。
アンテナ322を保護するための保護絶縁層323を形成する。フォトリソグラフィ工程とエッチング工程を行う、またはレーザ光を照射することにより、保護絶縁層323と共に基板260上に積層された絶縁膜を除去し、剥離層261に達する開口部を形成する。基板260上には、半導体装置を構成する集積回路が多数形成されている。基板260上の全ての集積回路を共に基板260から剥離するため、全ての集積回路を取り囲むように開口部が形成される。
次に、保護絶縁層323上面に転載用の基板を一時的に固定した後、基板260を剥離する。剥離層261の第2層261bと第3層261cの界面で接合が弱くなっているため、物理的に力を加えることで開口部の端部から剥離が進行し、半導体素子から基板260を剥がすことができる。基板260が剥がれた下地絶縁層249に可撓性基板324を接着剤により固定する。そして、転載用の基板を取り外す。可撓性基板324には、多数の集積回路が固定されているため、レーザ光を照射することにより、1つの集積回路ごとに可撓性基板324を分割する。保護絶縁層253に他方の可撓性基板325を接着剤により固定する。そして、可撓性基板324と可撓性基板325の外側から圧力を加えながら、加熱処理をすることにより、可撓性基板324と可撓性基板325で集積回路およびアンテナを封止する。
本実施例では、半導体素子と共にアンテナ322を形成する例について説明したが、外付けアンテナを用いることもできる。また、本実施例では作製時に使用した基板260を剥離する例を示したが、作製時に使用した基板を残すこともできる。この場合、基板が撓むように、基板を研磨して、または研削して薄くすればよい。
図25を用いて、無線通信可能な半導体装置の使用方法を説明する。
無線通信可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図25(A)参照)、包装用容器類(包装紙やボトル等、図25(C)参照)、記録媒体(DVDソフトやビデオテープ等、図25(B)参照)、乗り物類(自転車等、図25(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札(図25(E)、図25(F)参照)等の物品に設けて使用することができる。
半導体装置2601は、プリント基板に実装したり、表面に貼ったり、埋め込んだりすることにより、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして各物品に固定される。半導体装置2601は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置2601を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を取り付けることにより、検品システム等のシステムの効率化を図ることができる。
図26を用いて、本発明の半導体装置として、アクティブマトリクス型の液晶モジュールの構成例を説明する。図26(A)は、液晶モジュールの正面図であり、図26(B)は図26(A)中のA−A’で切断した断面図である。
1200は第1の基板、点線で示された1201は駆動回路部(ソース側駆動回路)、1202は画素部、1203は駆動回路部(ゲート側駆動回路)である。第1の基板1200上に、薄膜トランジスタなどからなる画素部1202、ソース側駆動回路部1201、ゲート側駆動回路1203が形成されている。薄膜トランジスタに本発明の方法で結晶化された結晶性半導体膜を用いることで、高性能で低電圧駆動が可能な液晶モジュールを作製することができる。
次に図26(B)を用いて、液晶モジュールの断面構造について説明する。半導体素子は絶縁膜からなる下地膜1209上に形成される。ソース側駆動回路1201はnチャネル型薄膜トランジスタ1211とpチャネル型薄膜トランジスタ1212とを組み合わせたCMOS回路を有する。画素部1202にはスイッチング用薄膜トランジスタ1213と容量素子1214を有する。スイッチング用薄膜トランジスタ1213は層間絶縁膜1221によって覆われている。層間絶縁膜1221上には画素電極1222が形成されている。画素電極1222は、スイッチング用薄膜トランジスタ1213に電気的に接続されている。
スイッチング用薄膜トランジスタ1213の配線、画素電極1222、nチャネル型薄膜トランジスタ1211およびpチャネル型薄膜トランジスタ1212の配線を覆うように保護膜1223が形成されている。保護膜1223により、薄膜トランジスタの活性層や層間絶縁膜1221等への不純物の侵入を防止することができる。保護膜1223上に配向膜1224が形成されている。配向膜1224は必要に応じて形成される。
配線1210は、ソース側駆動回路1201およびゲート側駆動回路1203に入力される信号などを伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1208が接続される。液晶モジュールには、FPC1208のみを取り付けた形態と、FPC1208およびPWB双方を取り付けた形態、双方を含む。
図26の液晶モジュールは、第1の基板1200と半導体素子とを有する液晶モジュール用基板と、第2の基板1230を基材とする対向基板と、シール材1205と、液晶1240と、FPC(フレキシブルプリントサーキット)1208とを有し、撓めることが可能である。
対向基板は、第2の基板1230上に、カラーフィルタ1231およびブラックマトリクス(BM)1232、対向電極1233、配向膜1234が形成されている。カラーフィルタ1231は第1の基板1200側に設けることもできる。また、対向電極1233を画素部1202に設けて、IPS方式の液晶モジュールを構成することができる。
第1の基板1200に対向して、第2の基板1230がシール材1205により固定され、第1の基板1200と第1の基板1204の間に、シール材1205によって、液晶240が封入されている。
図26では、駆動回路部1201、1203を画素部1202と共に第1の基板1200上に形成する例を示したが、画素部1202のみを本発明の結晶性珪素膜を用いて第1の基板1200上に形成し、駆動回路1201、1203は、珪素ウエハを用いたICチップで構成し、COG法やTAB法により、第1の基板1200上の画素部1202と電気的に接続する構成とすることもできる。
図27を用いて、本発明の半導体装置として、アクティブマトリクス型のEL(エレクトロルミネッセンス)モジュールの構成例を説明する。図27(A)は、ELモジュールの正面図であり、図27(B)は図27(A)中のA−A’で切断した断面図である。
図27に示すELモジュールは、第1の基板301第2の基板1306、およびシール材1305によって、半導体素子および発光素子を封止した構造になっている。第1の基板1301上に画素部1302、信号線駆動回路1303と走査線駆動回路1304が形成され、ELモジュール用基板が構成される。薄膜トランジスタに本発明の方法で結晶化された結晶性半導体膜を用いることで、高性能で低電圧駆動が可能なELモジュールを作製することができる。
シール材1305と第1の基板1306とによってELモジュール用基板を封止することでELモジュールが構成される。ELモジュール用基板とシール材1305と第2の基板1306で密閉された空間には充填材1307が充填されている。充填材1307には、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる。
画素部1302、信号線駆動回路1303および走査線駆動回路1304とは薄膜トランジスタを複数有する、図27(B)には、信号線駆動回路1303に含まれる薄膜トランジスタ1308と、画素部1302に含まれる薄膜トランジスタ1310のみ図示している。画素部1302は発光素子1311を有し、発光素子1311は、薄膜トランジスタ1310に電気的に接続されている。
引き回し配線1314はELモジュールの外部から信号や電源を供給するための配線である。引き回し配線1314は、引き回し配線1315b、引き回し配線1315aを介して2層構造の接続端子1316と接続されている。接続端子1316はフレキシブルプリントサーキット(FPC)1318の端子と異方性導電膜1319により電気的に接続されている。
本発明の半導体装置は、実施例3で説明した液晶モジュールや、実施例4のELモジュールを表示部に具備した電子機器を含むものである。以下、液晶モジュールとELモジュールをまとめて「表示モジュール」とよぶ。このような電子機器として、コンピュータ用のモニタ、テレビジョン装置(単にテレビ、またはテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)およびPDA(Personal Digital Assistant)等の携帯情報端末、ノート型コンピュータ、カーオーディオ、ナビゲーションシステム、デジタル音楽プレーヤ、携帯型DVD再生装置、携帯型ゲーム機、業務用ゲーム機等が挙げられる。電子機器の具体例について、図28を参照して説明する。
図28(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。表示部9202に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の帯情報端末を提供することができる。
図28(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力のデジタルビデオカメラを提供することができる。
図28(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示部9102に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の携帯端末を提供することができる。
図28(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力の携帯型のテレビジョン装置を提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。
図28(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402に、実施例3または4に記載のモジュールを適用することにより、高画質な表示が可能で、低消費電力の携帯型のコンピュータを提供することができる。
図28(F)に示すテレビジョン装置は、本体9501、表示部9502等を含んでいる。表示部9502に、実施例3または4に記載のモジュールを適用することにより、高精細な表示が可能で、低消費電力のテレビジョン装置を提供することができる。
ミラーとして機能する構造体を用いた結晶化方法を説明する断面図である。図2のx−x’断面図である。 ミラーとして機能する構造体を用いた結晶化方法を説明する上面図である。 ミラーとして機能する構造体を用いた結晶化方法を説明する断面図である プリズムとして機能する構造体を用いた結晶化方法を説明する断面図である 側面を有する半導体膜を絶縁表面上に形成する方法を説明する断面図である。 ミラーとして機能する構造体と側面を有する半導体膜を絶縁表面上に形成する方法を説明する断面図である。 ミラーとして機能する構造体を用いて、結晶性半導体膜を形成するための方法を説明する断面図である。 ミラーとして機能する構造体と側面を有する半導体膜を絶縁表面上に形成する方法を説明する断面図である。 プリズムとして機能する構造体を絶縁表面上に形成する方法を説明する断面図である。 プリズムとして機能する構造体を用いて、結晶性半導体膜を形成するための方法を説明する断面図である。 トランジスタを形成する方法を説明するための図であり、(A)は上面図であり、(B)は(A)のB−B’で切った断面図である。(C)は、(A)のC−C’で切った、薄膜トランジスタの断面図である。 図11(A)のC−C’で切った、薄膜トランジスタの断面図である。 トランジスタを形成する方法を説明するための図である。 トランジスタを形成する方法を説明するための図である。 波長532nmの光に対する非晶質珪素膜の反射率、透過率および吸収率のグラフである。 不揮発性メモリ素子を形成する方法を説明するための図である。 不揮発性メモリ素子を形成する方法を説明するための図である。 無線通信機能を有する半導体装置のブロック図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の作製方法を説明するための図である。 無線通信機能を有する半導体装置の使用方法を説明するための図である。 液晶モジュールの構成例を示す図であり、(A)は正面図、(B)は断面図である。 ELモジュールの構成例を示す図であり、(A)は正面図、(B)は断面図である。 液晶モジュールまたはELモジュールを表示部に具備する半導体装置の外観図である。
符号の説明
10 基板
11 絶縁膜
12 側面を有する半導体膜
12a側面
13 ミラーとして機能する構造体(テーパ部を有する構造体)
13a 反射面
13b テーパー部
14 レーザビーム
15 結晶性半導体
16 絶縁膜
31プリズムとして機能する構造体(逆テーパ部を有する構造体)
201 基板
202 絶縁膜
204 島状半導体膜
205 絶縁膜
206 マスク絶縁膜
207 金属膜
208 構造体
209 レーザビーム
210 結晶性半導体膜
211 絶縁膜
213 構造体
214 マスク絶縁膜
215 金属膜
216 金属膜
226 絶縁膜
227 レジストマスク
228 構造体
401 基板
402 絶縁膜
404 島状半導体膜
408 構造体
410 島状結晶性半導体膜
412 ゲート絶縁膜
413 ゲート電極
414 層間絶縁膜
415 電極
428 構造体
434 島状半導体膜
438 構造体

Claims (12)

  1. 側面を有する半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を形成し、
    前記半導体膜および前記構造体の上方からレーザビームを照射して、前記半導体膜を結晶化する方法であり、
    前記レーザビームを前記構造体の反射面で反射させて、前記側面から前記半導体膜に入射させることを特徴とする半導体膜の結晶化方法。
  2. 側面を有する半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を形成し、
    前記半導体膜および前記構造体の上方からレーザビームを照射して、前記半導体膜を結晶化する方法であり、
    前記構造体はテーパ部を有し、前記テーパ部の傾斜面に前記反射面を形成し、
    前記レーザビームを前記構造体の反射面で反射させて、前記側面から前記半導体膜に入射させることを特徴とする半導体膜の結晶化方法。
  3. 側面を有する半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を形成し、
    前記半導体膜および前記構造体の上方からレーザビームを照射して、前記半導体膜を結晶化する方法であり、
    前記構造体は逆テーパ部を有し、前記逆テーパ部の傾斜面に前記反射面を形成し、
    前記レーザビームを前記構造体の反射面で反射させて、前記側面から前記半導体膜に入射させることを特徴とする半導体膜の結晶化方法。
  4. 側面を有し、側面を有し、絶縁膜に表面が覆われた半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を、それぞれ、絶縁表面に接して形成し、
    半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を絶縁表面上に形成し、
    前記半導体膜および前記構造体の上方からレーザビームを照射して、表面が前記絶縁膜に覆われた状態で前記半導体膜を結晶化する方法であり、
    前記レーザビームを前記反射面で反射させて、前記側面から前記半導体膜に入射させることを特徴とする半導体膜の結晶化方法。
  5. 請求項1乃至4のいずれか1項において、
    厚さが40nm以下の半導体膜を結晶化することを特徴とする半導体膜の結晶化方法。
  6. 請求項1乃至5のいずれか1項において、
    前記レーザビームは、連続発振レーザ、疑似連続発振レーザまたは発振周波数が10MHz以上のパルス発振レーザから射出されたビームであることを特徴とする半導体膜の結晶化方法。
  7. 側面を有する半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を形成し、
    前記半導体膜および前記構造体の上方からレーザビームを照射することで、前記半導体膜を結晶化し、結晶性半導体膜を形成し、
    前記結晶性半導体膜にチャネル形成領域を有する半導体素子を形成する半導体装置の作製方法であり、
    前記レーザビームを前記反射面で反射させて、前記側面から前記半導体膜に入射させることを特徴とする半導体装置の作製方法。
  8. 側面を有する半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を形成し、
    前記半導体膜および前記構造体の上方からレーザビームを照射することで、前記半導体膜を結晶化し、結晶性半導体膜を形成し、
    前記結晶性半導体膜にチャネル形成領域を有する半導体素子を形成する半導体装置の作製方法であり、
    前記構造体はテーパ部を有し、前記テーパ部の傾斜面に前記反射面を形成し、
    前記レーザビームを前記構造体の反射面で反射させて、前記側面から前記半導体膜に入射させることを特徴とする半導体装置の作製方法。
  9. 側面を有する半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を形成し、
    前記半導体膜および前記構造体の上方からレーザビームを照射することで、前記半導体膜を結晶化し、結晶性半導体膜を形成し、
    前記結晶性半導体膜にチャネル形成領域を有する半導体素子を形成する半導体装置の作製方法であり、
    前記構造体は逆テーパ部を有し、前記逆テーパ部の傾斜面に前記反射面を形成し、
    前記レーザビームを前記構造体の反射面で反射させて、前記側面から前記半導体膜に入射させることを特徴とする半導体装置の作製方法。
  10. 側面を有し、絶縁膜に表面が覆われた半導体膜、および前記半導体膜の側面に対向する反射面を有する構造体を形成し、
    半導体膜、および前記半導体膜の側面に向かい合う反射面を有する構造体を絶縁表面上に形成し、
    前記半導体膜および前記構造体の上方からレーザビームを照射することで、表面が前記絶縁膜に覆われた状態で前記半導体膜を結晶化し、 前記半導体膜および前記構造体の上方からレーザビームを照射することで、前記半導体膜を結晶化して、結晶性半導体膜を形成し、
    前記結晶性半導体膜にチャネル形成領域を有する半導体素子を形成する半導体装置の作製方法であり、
    前記レーザビームを前記反射面で反射させて、前記側面から前記半導体膜に入射させることを特徴とする半導体装置の作製方法。
  11. 請求項7乃至10のいずれか1項において、
    厚さが40nm以下の半導体膜を結晶化することを特徴とする半導体装置の作製方法。
  12. 請求項7乃至11のいずれか1項において、
    前記レーザビームは、連続発振レーザ、疑似連続発振レーザまたは発振周波数が10MHz以上のパルス発振レーザから射出されたビームであることを特徴とする半導体装置の作製方法。
JP2006327080A 2006-12-04 2006-12-04 半導体装置の作製方法 Expired - Fee Related JP5094099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006327080A JP5094099B2 (ja) 2006-12-04 2006-12-04 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006327080A JP5094099B2 (ja) 2006-12-04 2006-12-04 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008141046A true JP2008141046A (ja) 2008-06-19
JP2008141046A5 JP2008141046A5 (ja) 2009-12-17
JP5094099B2 JP5094099B2 (ja) 2012-12-12

Family

ID=39602195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006327080A Expired - Fee Related JP5094099B2 (ja) 2006-12-04 2006-12-04 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5094099B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038581A1 (en) * 2008-10-02 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102035533A (zh) * 2009-09-16 2011-04-27 日本优尼山帝斯电子株式会社 半导体器件
JP2011100753A (ja) * 2009-11-03 2011-05-19 Epson Imaging Devices Corp 撮像装置、エックス線撮像装置および撮像装置の製造方法
US9263470B1 (en) 2014-08-04 2016-02-16 Samsung Display Co., Ltd. Semiconductor device, manufacturing method thereof, and display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144530A (en) * 1980-04-10 1981-11-10 Fujitsu Ltd Manufacture of semiconductor device
JPS57180117A (en) * 1981-04-30 1982-11-06 Toshiba Corp Manufacture of semiconductor device
JPS59194423A (ja) * 1983-04-20 1984-11-05 Agency Of Ind Science & Technol 半導体結晶層の製造方法
JPH09260284A (ja) * 1996-03-25 1997-10-03 Sharp Corp 半導体装置の製造方法
JPH10189993A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144530A (en) * 1980-04-10 1981-11-10 Fujitsu Ltd Manufacture of semiconductor device
JPS57180117A (en) * 1981-04-30 1982-11-06 Toshiba Corp Manufacture of semiconductor device
JPS59194423A (ja) * 1983-04-20 1984-11-05 Agency Of Ind Science & Technol 半導体結晶層の製造方法
JPH09260284A (ja) * 1996-03-25 1997-10-03 Sharp Corp 半導体装置の製造方法
JPH10189993A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038581A1 (en) * 2008-10-02 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102171812A (zh) * 2008-10-02 2011-08-31 株式会社半导体能源研究所 半导体器件
US8199551B2 (en) 2008-10-02 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8842459B2 (en) 2008-10-02 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102035533A (zh) * 2009-09-16 2011-04-27 日本优尼山帝斯电子株式会社 半导体器件
JP2011100753A (ja) * 2009-11-03 2011-05-19 Epson Imaging Devices Corp 撮像装置、エックス線撮像装置および撮像装置の製造方法
US9263470B1 (en) 2014-08-04 2016-02-16 Samsung Display Co., Ltd. Semiconductor device, manufacturing method thereof, and display apparatus

Also Published As

Publication number Publication date
JP5094099B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
JP4954495B2 (ja) 半導体装置の作製方法
US7563661B2 (en) Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
JP2020123724A (ja) 発光装置
US7948040B2 (en) Semiconductor device
US8212254B2 (en) Thin film transistor, manufacturing method thereof, and semiconductor device
US7972943B2 (en) Manufacturing method of semiconductor device
KR20070069187A (ko) 레이저 조사방법, 레이저 조사장치, 및 반도체장치제조방법
JP5376706B2 (ja) 半導体装置の作製方法
KR101238753B1 (ko) 반도체 장치 및 이를 제조하는 방법
JP5526208B2 (ja) 半導体装置および半導体装置の作製方法
JP5352040B2 (ja) 半導体装置の作製方法
US7232714B2 (en) Semiconductor device
JP5264017B2 (ja) 半導体装置の作製方法
JP4942950B2 (ja) 半導体装置の作製方法
JP5094099B2 (ja) 半導体装置の作製方法
JP5352045B2 (ja) 集積回路装置の作製方法
JP4754918B2 (ja) 半導体装置の作製方法
JP2006148086A (ja) レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
JP4732118B2 (ja) 半導体装置の作製方法
JP5121207B2 (ja) 半導体装置及びその作製方法
JP2003233326A (ja) アクティブマトリクス型表示装置及びその作製方法
JP2003233333A (ja) パッシブマトリクス型表示装置
JP2007235118A (ja) 半導体膜の結晶化方法、半導体装置の製造方法、及びレーザ照射装置
JP2004266079A (ja) 半導体装置及びその作製方法、並びに電子機器
JP4141307B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Ref document number: 5094099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees