KR20070069187A - 레이저 조사방법, 레이저 조사장치, 및 반도체장치제조방법 - Google Patents

레이저 조사방법, 레이저 조사장치, 및 반도체장치제조방법 Download PDF

Info

Publication number
KR20070069187A
KR20070069187A KR1020077010137A KR20077010137A KR20070069187A KR 20070069187 A KR20070069187 A KR 20070069187A KR 1020077010137 A KR1020077010137 A KR 1020077010137A KR 20077010137 A KR20077010137 A KR 20077010137A KR 20070069187 A KR20070069187 A KR 20070069187A
Authority
KR
South Korea
Prior art keywords
laser beam
laser
semiconductor
film
insulating film
Prior art date
Application number
KR1020077010137A
Other languages
English (en)
Inventor
코이치로 타나카
요시아키 야마모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070069187A publication Critical patent/KR20070069187A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0736—Shaping the laser spot into an oval shape, e.g. elliptic shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1076—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone

Abstract

CW 레이저 또는 의사 CW 레이저를 사용하여 레이저 어닐을 행하는 경우, 엑시머 레이저를 사용한 경우에 비하여 생산성이 나쁘므로, 더욱 생산성의 향상이 필요하게 된다. 본 발명에서는, 레이저광을 비선형 광학 소자에 통과시키지 않고 기본파인 채로 사용하고, 고강도이고 반복 주파수가 높은 펄스 레이저광을 반도체 박막에 조사하여 레이저 어닐을 행한다. 비선형 광학 소자를 사용하지 않고, 고조파로 변환하지 않기 때문에, 큰 출력을 가지는 레이저 발진기를 레이저 어닐법에 사용할 수 있다. 따라서, 한 번의 주사로 형성되는 대립경 결정의 영역의 폭을 확대할 수 있기 때문에, 생산성을 현격하게 향상시킬 수 있다.
레이저 조사, 기본파, 반복 주파수, 펄스 레이저광

Description

레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법{Laser irradiation, laser irradiation apparatus and method for manufacturing semiconductor device}
본 발명은 레이저광을 피처리물에 조사하기 위한 레이저 조사장치, 그 레이저 조사장치를 사용하여 결정성 반도체막을 형성하는 방법, 및 반도체장치 제조방법에 관한 것이다. 또한, 본 발명은 박막트랜지스터(이하, TFT라고도 칭함)나, 광 기전력 소자(광 센서나 태양 전지 등)를 포함하는 회로를 가지는 반도체장치에 관한 것이다. 또한, 본 발명은, 예를 들어, 액정 표시 패널로 대표되는 전기광학 장치나, 유기 발광소자를 가지는 발광 표시장치나, 라인 센서 등의 센서 장치, SRAM 등의 메모리 장치를 부품으로 탑재한 전자기기에 관한 것이다.
또한, 본 명세서 중에서 반도체장치는 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기광학 장치, 반도체 회로 및 전자기기 등의 모든 타입의 장치를 포함하는 것으로 한다.
근년, 절연 표면을 가진 기판 위에 형성된 반도체 박막(두께: 수 nm∼수백 nm 정도)을 사용하여 박막트랜지스터(TFT)를 형성하는 기술이 주목받고 있다. 박막트랜지스터는 IC나 전기광학 장치와 같은 전자장치에 널리 응용되고, 특히 화상 표시장치의 스위칭 소자로서 개발이 진행되고 있다.
또한, 최근에는 화상 표시장치나 이미지 센서의 대형화, 화소의 고밀도화(고정세화)가 진행되고 있기 때문에, 보다 고속의 동작에 부응할 수 있는 반도체 박막이 요구되고 있다. 또한, 경량화나 저비용화를 도모하기 위해, 화상 표시장치의 스위칭 소자뿐만 아니라, 표시 영역의 주변의 드라이버 소자에도 박막트랜지스터가 적용되고 있다.
따라서, 결정 구조를 가진 반도체 박막을 형성하여 이동도 등의 전기적 특성을 향상시키는 방법, 예를 들어, 고상 에피택셜 성장법이나 레이저 어닐법이 연구되고 있다.
고상 에피택셜 성장법은 기판 위에 비정질 규소 박막을 형성하고, 가열하여 다결정 박막을 형성하는 방법이고, 주로 600℃∼1000℃ 정도의 온도에서 장시간 가열 처리를 행하는 것으로, 고온에 견딜 수 있는 고가의 석영 기판이 필요하다.
비용 면에서 석영 기판이나 단결정 반도체 기판보다 유리 기판이 유망시되고 있다. 그러나, 유리 기판은 내열성이 뒤떨어지고, 열 변형하기 쉽기 때문에, 유리 기판 위에 다결정 반도체막을 사용한 TFT를 형성하는 경우에는, 유리 기판의 열 변형을 피하기 위해 반도체막의 결정화에 레이저 어닐법이 적합하다.
레이저 어닐법은, 복사 가열 또는 전도 가열을 이용하는 어닐법과 비교하여 처리 시간을 대폭으로 단축할 수 있다는 것과, 반도체 기판 또는 반도체막을 선택적으로 가열하여, 기판에 열적 손상을 거의 주지 않는다는 것 등의 이점(利點)이 있다.
레이저 어닐법에 사용되는 레이저 발진기는 그 발진 방법에 따라, 펄스 발진과 연속 발진의 2종류로 크게 나누어진다. 레이저 어닐법에는, 많은 경우, 펄스 발진 엑시머 레이저로부터 발진된 레이저광(레이저빔이라고도 칭함)이 사용된다. 엑시머 레이저는 출력이 크고, 고주파수에서의 반복 조사가 가능하다는 이점을 가지고 있다.
또한, 엑시머 레이저로부터 발진되는 레이저광은 반도체 박막으로서 종종 사용되는 실리콘 박막에 대한 흡수 계수가 높다는 이점을 가진다.
예를 들어, 레이저광의 조사 시에는, 조사면의 레이저광의 형상이 선 형상이 되도록 광학계(빔 균질기(homogenizer) 등)로 레이저광을 정형(整形)하고, 레이저광의 조사 위치를 조사면에 대하여 상대적으로 이동시켜 조사한다. 이 방법은, 한 번에 넓은 면적의 비정질 규소막을 결정화시킬 수 있고, 높은 생산성을 가지기 때문에 공업적으로 우수하다. 이하, 조사면에서 선 형상을 가지는 레이저광을 선 형상 빔이라 칭한다.
펄스 발진 엑시머 레이저로부터 발진된 레이저광을 사용한 종래의 레이저 어닐법에서도 해결해야 할 몇 가지 과제를 안고 있고, 예를 들어, 결정립경이나 결정화도의 균일성이 나쁘고, TFT의 전기적 특성이 안정하지 않다는 것과 같은 과제를 안고 있다.
따라서, 이들 과제를 해결하기 위한 방법의 하나로서, Ar 레이저나 YVO4 레이저와 같은 연속 발진 레이저(이하, CW 레이저라고 칭함), 또는 반복 주파수가 10 MHz 이상으로 매우 높은 펄스 발진 레이저(이하, 의사(擬似) CW 레이저라고 칭함)를 사용하는 방법이 있다.
CW 레이저 또는 의사 CW 레이저로부터 발진된 레이저광을 사용함으로써, 반도체막에 형성되는 결정의 입경이 커진다는 것은 알려져 있다. 일반적으로, 다결정 규소 박막에서는 결정의 입경이 크면 클수록 이동도 등의 전기적 특성이 높아진다. 또한, 반도체막의 결정 입경이 커지면, 이 반도체막을 사용하여 형성되는 TFT의 채널 형성 영역에 위치하는 입계의 수가 줄어들기 때문에 이동도가 높아지고, 반도체막을 보다 고성능의 장치의 개발에 이용할 수 있다. 이하, 그와 같은 입경이 큰 결정을 대립경 결정이라고 칭한다.
그러나, 레이저 매질이 고체인 CW 레이저 또는 의사 CW 레이저를 적용하는 경우, 기본파의 파장역은 적(赤)에서부터 근적외역까지이고, 반도체막에서의 흡수 효율은 극히 낮다. 또한, 반도체막에의 흡수 효율이 좋은 레이저광은 가시광 또는 자외광의 파장을 가진 레이저광이다.
따라서, CW 레이저와 의사 CW 레이저를 레이저 어닐법에 사용하는 경우에는 비선형 광학 소자를 사용하여 파장을 가시광 이하의 고조파로 변환하여 사용한다. 예를 들어, 대출력을 얻기 쉬운 근적외의 기본파를 제2 고조파인 녹색 레이저광으로 변환하는 방법에서 변환 효율이 가장 높아진다고 생각되고 있다.
고조파는 레이저 매질로부터 발진된 기본파를 비선형 광학 소자에 입사시킴으로써 얻어질 수 있다. 그러나, 레이저의 출력이 커지면, 다광자(multiphoton) 흡수 등의 비선형 광학 효과에 의해 비선형 광학 소자에 손상이 주어지고, 고장으로 이어지는 등의 문제가 있다. 따라서, 현재 생산되고 있는 가시역의 CW 레이저는 비선형 광학 소자의 문제로 인하여 최대로 15 W 정도의 출력을 가진다.
또한, CW 레이저 또는 의사 CW 레이저를 사용하여 레이저 어닐을 행한 경우, 엑시머 레이저를 사용한 경우에 비하여 생산성이 나쁘고, 생산성의 향상이 더욱 필요하다. 예를 들어, 10 W의 532 nm의 CW 레이저광을, 긴 변 방향의 길이가 300 ㎛, 짧은 변 방향의 길이가 10 ㎛ 정도인 선 형상 빔으로 정형하여 레이저 어닐을 행하는 경우, 한 번의 주사로 형성되는 대립경 결정의 영역의 폭은 200 ㎛ 정도가 된다. 따라서, 대량생산 공정에서 사용되는 한 변이 수백 mm 이상인 장방형의 반도체막의 전면(全面)을 결정화하기 위해서는 빔 스폿의 주사를 수천 번 반복할 필요가 있다.
따라서, 본 발명에서는, 레이저광을 비선형 광학 소자에 통하지 않고 기본파인 채로 하고, 고강도이고 반복 주파수가 높은 펄스 레이저광을 반도체 박막에 조사하여 레이저 어닐을 행한다. 또한, 본 발명은, 본 발명에서 사용하는 레이저의 반복 주파수는 10 MHz 이상으로 하는 것도 특징의 하나이다.
또한, 고강도란, 단위 시간당 단위 면적당에 높은 피크 출력을 가지는 것을 가리키고, 본 발명의 레이저광의 피크 출력의 범위는 1 GW/㎠∼1 TW/㎠로 한다.
파장이 1 ㎛ 정도인 기본파는 반도체 박막에 조사하여도 반도체 박막에 의해 그다지 흡수되지 않고, 흡수 효율이 낮지만, 본 발명자들은, 펄스 폭이 피코초(picosecond)대 또는 펨토초(femtosecond)(10-15초)대의 펄스 레이저로부터 방출되는 기본파는 고강도의 레이저광을 제공할 수 있고, 비선형 광학 효과(다광자 흡수)가 발생하고, 반도체 박막에 흡수시킬 수 있다는 것을 알아냈다.
본 발명에서는, 비선형 광학 소자를 사용하지 않고, 또한, 고조파로 변환하지 않기 때문에, 15 W보다 큰 출력, 예를 들어, 40 W의 출력을 가지는 레이저 발진기를 레이저 어닐법에 사용할 수 있게 된다. 따라서, 한 번의 주사로 형성되는 대립경 결정의 영역의 폭을 확대할 수 있기 때문에, 생산성을 현격하게 향상시킬 수 있다.
또한, 본 발명에서는, 다광자 흡수를 발생시켜 반도체 박막을 용융시키기 때문에, 반도체 박막의 막 두께가 얇고, 예를 들어, 100 nm 이하의 반도체 박막의 경우에도 고강도의 레이저광을 반도체 박막에 흡수시킬 수 있다. 따라서, 반도체 박막의 막 두께를 얇게 함으로써, 반도체 박막의 성막 시간을 단축할 수 있다.
본 명세서에서 개시하는 레이저 조사방법에 관한 본 발명의 구성은, 레이저의 반복 주파수가 10 MHz 이상인 레이저 발진기로부터 기본파인 제1 레이저빔을 방출하는 단계; 집광 렌즈를 사용하여 제1 레이저빔을 제2 레이저빔으로 정형하는 단계; 제2 레이저빔을 조사면에 조사하는 단계; 및 제2 레이저빔을 조사면에 대하여 상대적으로 이동시키는 단계를 포함하는 레이저 조사방법이다.
또한, 레이저 조사방법에 관한 본 발명의 다른 구성은, 레이저의 반복 주파수가 10 MHz 이상인 레이저 발진기로부터 기본파인 제1 레이저빔을 방출하는 단계;집광 렌즈를 사용하여 제1 레이저빔을 제2 레이저빔으로 정형하는 단계; 제2 레이저빔을 피조사체에 조사하여 다광자 흡수를 발생시켜 피조사체를 용융시키는 단계; 및 제2 레이저빔을 피조사체에 대하여 상대적으로 이동시키는 단계를 포함하는 레이저 조사방법이다.
또한, 상기 각 구성에서, 제1 레이저빔은 1 펨토초 이상 10 피코초 이하의 펄스 폭으로 방출된다. 1 펨토초 이상 10 피코초 이하의 펄스 폭을 이용함으로써, 다광자 흡수를 일으키기에 충분한 고강도를 얻을 수 있다. 펄스 폭이 10 피코초보다 긴 수십 피코초인 레이저빔에서는 다광자 흡수가 생기지 않는다. 또한, 펄스 폭이 150 펨토초인 레이저빔을 사용하여 반도체막의 가열을 행하는 실험을 실시한 바, 반도체막이 가열된 것을 확인할 수 있다. 따라서, 다광자 흡수가 일어나는 것으로 생각된다.
또한, 비선형 광학 소자를 내장하지 않은 레이저 발진기와 광학 부재를 포함하는 레이저 조사장치도 본 발명의 하나이고, 본 발명의 구성은, 기본파를 방출하는 레이저 발진기; 레이저 발진기로부터 방출되는 레이저빔을 조사면에서의 긴 레이저빔으로 가공하는 광학 부재; 및 상기 레이저빔에 대하여 상기 조사면을 상대적으로 이동시키는 수단을 포함하는 레이저 조사장치이다.
또한, 다른 구성은, 기본파를 방출하는 레이저 발진기; 레이저 발진기로부터 방출되는 레이저빔을 정형하는 집광 렌즈; 집광 렌즈를 사용하여 레이저빔을 조사면에 투영하고 조사하는 기구; 상기 레이저빔에 대하여 상기 조사면을 상대적으로 이동시키는 수단을 포함하는 레이저 조사장치이다.
본 발명의 상기한 레이저 조사장치는 비선형 광학 소자를 내장하지 않기 때문에, 그만큼 레이저 조사장치 제조에 드는 비용을 삭감할 수 있다.
일반적으로, 1 광자의 에너지 갭이 반도체막의 에너지 갭보다 작은 경우에는, 광자는 반도체막에 흡수되지 않는다. 따라서, 종래에는, 상기한 바와 같이, 비선형 광학 소자를 사용하여 기본파를 고조파로 변환함으로써, 1 광자의 에너지를 증대시켜 사용하고 있다. 파장 λ의 n차 고조파를 사용한 경우, 1 광자의 에너지 E는 프랭크 정수(Planck's constant) ħ와 광속 c를 사용하여 다음의 식으로 나타낼 수 있다.
[식 1]
Figure 112007033292314-PCT00001
예를 들어, 파장 1064 nm의 광은 1.17 eV의 에너지에 상당하기 때문에, 반도체막으로서 에너지 밴드 갭 1.6∼1.8 eV의 비정질 규소막을 사용한 경우에는 흡수가 일어나지 않는다. 파장 532 nm의 광은 2.34 eV의 에너지에 상당하기 때문에, 비정질 규소막에 흡수가 일어난다.
그러나, 고강도의 레이저광을 사용하면, 레이저광이 조사된 재료에서 높은 전자장이 생겨, 비선형 광학 효과(다광자 흡수)가 일어난다. 다광자 흡수에 의해, 1 광자의 에너지가 반도체막의 에너지 밴드 갭보다 작은 경우에도, 광을 반도체막에 통과시키지 않고 광자를 동시에 다단적으로 흡수할 수 있다.
예를 들어, 파장 1064 nm의 레이저광을 비정질 규소막에 조사한 경우, 1 광자의 에너지는 1.17 eV이기 때문에, 비정질 규소막에의 흡수는 일어나지 않지만, 다광자 흡수에 의해 동시에 2 광자의 흡수가 일어남으로써 제2 고조파와 같은 2.34 eV가 되어, 광 흡수가 생긴다.
다광자 흡수를 일으키기에 충분한 고강도를 얻을 수 있는 레이저로서, 펄스 폭의 단위가 피코초 또는 펨토초인 짧은 펄스 레이저가 있다. 이 펄스 레이저로서는, 사파이어, YAG, 세라믹 YAG, 세라믹 Y2O3, KGW, KYW, Mg2SiO4, YLF, YVO4, GdVO4 등의 결정에 Nd, Yb, Cr, Ti, Ho, Er 등의 도펀트를 첨가한 레이저가 있다.
또한, 상기 구성에서, 집광 렌즈는 2장의 볼록형 실린드리컬 렌즈를 포함한다. 또한, 집광 렌즈로 대표되는 굴절 광학 부재에 한정되지 않고, 레이저 발진기로부터 조사면에의 경로에 광학 부재를 적절히 배치하여도 좋다. 본 발명에 사용할 수 있는 다른 광학 부재로서, 미러 등의 반사 광학 부재나, 회절 격자 등의 회절 광학 부재가 있다.
또한, 본 발명에서, 반복 주파수 10 MHz 이상의 펄스 레이저를 사용하는 것은, 반도체막으로서 비정질 규소막을 사용한 경우, 비정질 규소막이 레이저광을 흡수하여 용융한 후, 열 확산에 의해 냉각되어 재결정화할 때까지의 시간이 100 나노초 정도이기 때문이다. 100 나노초의 사간 내에 비정질 규소막의 동일 개소에 다시 레이저광이 조사된다면, 막의 용융 상태를 유지할 수 있기 때문에, 10 MHz 이상의 반복 주파수의 펄스 레이저를 채택하면, 그 레이저가 의사적으로 CW 레이저와 마찬가지로 생각될 수 있어, 그와 같은 레이저는 의사 CW 레이저라고 불린다.
또한, 본 발명의 다른 양태는, 기본파를 조사하는 레이저 어닐법을 사용하여 반도체장치를 제조하는 것이고, 그 제조방법의 구성은, 기본파인 레이저빔을 반도체의 표면에서 긴 레이저빔으로 가공하는 공정; 및 상기 긴 레이저빔에 대하여 반도체의 표면을 상대적으로 이동시키면서 상기 긴 레이저빔을 조사하여, 상기 반도체의 결정화를 행하는 공정을 포함하는 반도체장치 제조방법이다.
또한, 기본파를 조사하는 레이저 어닐법을 사용하여, 반도체에 첨가한 불순물 원소의 활성화를 행할 수 있고, 반도체장치 제조방법의 다른 구성은, 반도체에 불순물 영역을 형성하는 공정; 기본파인 레이저빔을 반도체의 표면에서 긴 레이저빔으로 가공하는 공정; 및 상기 긴 레이저빔에 대하여 상기 반도체의 표면을 상대적으로 이동시키면서 상기 긴 레이저빔을 조사하여, 상기 반도체에 형성된 불순물 영역의 활성화를 행하는 공정을 포함하는 반도체장치 제조방법이다.
또한, 절연막을 사이에 두고 도전층의 상방에 제공된 반도체층에 대해서도, 기본파를 조사하는 레이저 어닐법을 사용할 수 있고, 이 레이저 어닐법에 관한 구성은, 유리 기판 위에 도전층을 형성하는 공정; 상기 도전층을 덮도록 절연층을 형성하는 공정; 상기 절연층 위에 반도체층을 형성하는 공정; 기본파인 레이저빔을 반도체층의 표면에서 긴 레이저빔으로 가공하는 공정; 및 상기 긴 레이저빔에 대하여 상기 반도체층의 표면을 상대적으로 이동시키면서 상기 긴 레이저빔을 조사하는 공정을 포함한다.
또한, 본 명세서에서 말하는 레이저 어닐법은, 반도체 기판 또는 반도체막에 형성된 손상 층이나 비정질 층을 재결정화하는 기술, 또는 기판 위에 형성된 비정질 반도체막을 결정화시키는 기술을 가리킨다. 또한, 레이저 어닐법은, 반도체 기판 또는 반도체막의 평탄화나 표면 개질에 적용되는 기술도 포함한다.
또한, 본 명세서에서 "다광자 흡수"란 2개 이상의 광자의 동시 흡수를 말하는 것이고, 2개의 광자와 동일 에너지의 1 광자의 에너지에 의해서는 도달할 수 없는 반응성 전자 여기 상태가 2개 이상의 광자의 흡수 에너지에 의해 도달할 수 있는 것을 의미한다. 또한, "동시"란 10-14초 이내에 2가지 사상(事象)이 일어나는 것을 의미한다. 또한, "전자 여기 상태"란 분자의 전자 기저 상태보다 높은 에너지에 있는 분자의 전자적 상태이고, 전자(電磁) 방사의 흡수에 의해 달성되고, 수명이 10-13초보다 긴 상태를 의미한다.
본 발명에 의해, 파장 변환을 위한 비선형 광학 소자를 필요로 하지 않고, 매우 큰 출력의 레이저빔, 예를 들어, 고조파의 2배 이상의 출력을 가지는 레이저빔을 얻을 수 있다. 따라서, 반도체막 내의 결정의 입경을 크게 할 수 있고, 이 반도체막을 사용하여 형성되는 TFT의 채널 형성 영역에 위치하는 입계의 수가 감소되어, 이동도가 높아진다. 그리하여, 이 반도체막은 고성능의 장치의 개발에 이용할 수 있다.
또한, 비선형 광학 소자는 변질하기 쉽기 때문에, 고체 레이저의 이점인 메인터넌스 프리(maintenance-free) 상태를 길게 유지할 수 없는 결점이 있었지만, 본 발명은 비선형 광학 소자를 사용하지 않기 때문에, 그 결점을 극복할 수 있다. 즉, 본 발명에 의하면, 레이저 조사장치 자체의 안정성 및 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 양태에 따른 레이저 조사장치의 일 예를 나타내는 사시도.
도 2-(1) 및 도 2-(2)는 본 발명의 일 양태에 따른 광학계를 나타내는 도면.
도 3은 광학 현미경 사진.
도 4는 SEM 사진.
도 5(A)∼도 5(E)는 탑 게이트형 TFT의 제조공정을 나타내는 단면도.
도 6(A) 및 도 6(B)는 GOLD 구조의 TFT의 일 예를 나타내는 단면도.
도 7은 이중 게이트 구조의 TFT의 일 예를 나타내는 단면도.
도 8은 표시장치의 단면도의 일 예를 나타내는 도면.
도 9(A) 및 도 9(B)는 표시장치의 상면도를 나타내는 도면.
도 10(A)∼도 10(C)는 CPU의 제조공정을 나타내는 단면도.
도 11(A)∼도 11(C)는 CPU의 제조공정을 나타내는 단면도.
도 12(A)∼도 12(C)는 CPU의 제조공정을 나타내는 단면도.
도 13(A) 및 도 13(B)는 CPU의 제조공정을 나타내는 단면도.
도 14는 CPU의 블록도.
도 15(A)∼도 15(E)는 IC 태그의 제조공정을 나타내는 단면도.
도 16(A)∼도 16(E)는 IC 태그의 제조공정을 나타내는 단면도.
도 17(A)∼도 17(C)는 IC 태그의 제조공정을 나타내는 단면도.
도 18(A) 및 도 18(B)는 IC 태그의 제조공정을 나타내는 단면도.
도 19(A)∼도 19(E)는 전자기기의 예를 나타내는 도면.
이하에, 본 발명의 실시형태에 대하여 설명한다. 본 발명은 많은 다른 양태로 실시될 수 있고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있음을 당업자는 쉽게 이해할 수 있을 것이다.
[실시형태 1]
도 1은 본 발명의 레이저 조사장치의 일 예를 나타낸다.
도 1에 나타내는 레이저 발진기(101)로서는, 펨토초(10-15초)대의 펄스 폭으로 발진하는 레이저 발진기(펨토초 레이저라고도 함)를 사용한다. 이 레이저 발진기로서는, 사파이어(Sapphire), YAG, 세라믹 YAG, 세라믹 Y2O3, KGW, KYW, Mg2SiO4, YLF, YVO4, GdVO4 등의 결정에 Nd, Yb, Cr, Ti, Ho, Er 등의 도펀트를 첨가한 레이저 등이 있다. 또한, 레이저 발진기(101)는 비선형 광학 소자를 내장하고 있지 않으므로, 레이저빔의 기본파가 방출된다. 펄스 레이저 발진기(101)는 레이저 매질로부터 발진된 광을 고조파로 변환하기 위한 비선형 광학 소자를 포함하지 않지만, 반도체막에서 충분히 비선형 광학 효과(다광자 흡수)를 일으킬 정도의 광 강도를 가지는 것이다.
레이저 발진기(101)로부터 방출된 레이저빔은 슬릿(102)을 통과한다. 이 슬릿(102)에 의해, 레이저빔의 에너지가 약한 부분이 차단될 수 있고, 조사면에서의 레이저빔의 긴 변 방향의 길이가 조정될 수 있다. 본 발명에서 사용하는 슬릿(102)은 특별히 제한되지 않고, 광이 슬릿을 통과했을 때 강도가 약한 부분을 차단할 수 있는 구조 또는 형상의 것을 사용할 수 있다.
그 후, 슬릿(102)을 통한 레이저빔은 미러(103)에 의해 방향이 바뀌어, 유리 기판의 표면에 형성된 반도체막(106)쪽으로 편향된다. 또한, 방향을 바꾼 후의 레이저빔의 방향은 기판에 대하여 수직 방향일 수도 있고 또는 기울어진 방향일 수도 있다.
그 다음, 미러(103)에 의해 방향이 바뀐 레이저빔은 한 방향으로만 작용하는 제1 실린드리컬(cylindrical) 렌즈(104)에 의해, 조사면인 반도체막(106)에 슬릿(102)의 상(像)을 투영한다. 또한, 레이저빔은, 제1 실린드리컬 렌즈(104)로부터 90° 회전하여 있고 한 방향으로만 작용하는 제2 실린드리컬 렌즈(105)에 의해 한 방향으로 집광되어, 반도체막(106)에 조사된다. 제1 실린드리컬 렌즈(104)와 제2 실린드리컬 렌즈(105)에 의해, 조사면에서 선형 또는 타원형 또는 직사각형의 형상을 가지는 빔 조사 영역(111)이 얻어진다. 제1 실린드리컬 렌즈(104)에 의해, 빔 조사 영역(111)의 긴 변 방향으로 레이저빔이 정형(整形)되고, 제2 실린드리컬 렌즈(105)에 의해 빔 조사 영역(111)의 짧은 변 방향으로 래이저빔이 정형된다. 본 발명에서 사용하는 실린드리컬 렌즈는 입사측과 출사측의 어느 한쪽에 볼록면이 형성되어 있는 것이어도, 양측에 볼록면이 형성되어 있는 것이어도 좋지만, 낮은 수차(收差) 및 높은 정밀도의 면에서 입사측에 볼록면이 형성되어 있는 것을 사용하는 것이 바람직하다.
도 2-(1) 및 도 2-(2)를 사용하여 본 발명의 광학계에 대하여 상세히 설명한다. 또한, 도 2-(1) 및 도 2-(2)에서 사용하고 있는 부호는 도 1에서 사용한 것과 공통의 부호를 사용하고 있다. 도 2-(1)는 빔 조사 영역의 긴 변 방향을 나타내고, 도 2-(2)는 짧은 변 방향을 나타내고 있다. 레이저 발진기(101)로부터 방출된 레이저빔은 슬릿(102)에 의해 일부가 차단되고, 레이저빔의 강도가 강한 부분만이 슬릿을 통과한다. 통과한 레이저빔은 제1 실린드리컬 렌즈(104)에 의해 반도체막(106)에 슬릿(102)으로 생긴 상을 투영한다. 또한, 도 1에서 실선으로 나타낸 레이저빔(110)은 빔 조사 영역(111)의 중심을 통과하는 레이저빔을 나타낸다.
여기서, 제1 실린드리컬 렌즈(104)와, 슬릿(102)과, 조사면이 되는 반도체막(106)과의 위치 관계에 대하여 상세히 설명한다. 슬릿(102)을 사용하는 이유는 레이저빔의 에너지가 약한 부분이 반도체막에 조사되는 것을 방지하기 위해서이다. 그와 같은 레이저빔의 에너지가 약한 부분이 반도체막에 조사되면, 표면에 요철을 많이 가지는 비교적 작은 결정립을 가지는 다결정 영역(여기서는, 결정성 불량 영역이라 칭함)이 형성되어, 바람직하지 않다. 따라서, 슬릿(102)을 사용하여, 그와 같은 영역이 반도체막에 형성되지 않도록 한다. 또한, 통상, 레이저빔을 슬릿으로 일부 차광하면, 레이저의 간섭성에 기인하는 회절이라고 불리는 현상이 일어나고, 이것에 의해 레이저빔에 회절 프린지(fringe)가 발생한다. 다음에, 그와 같은 회절 프린지가 조사면에서 발생하지 않게 하는 방법에 대하여 설명한다.
아래에 나타낸 2개의 식에서, f는 제1 실린드리컬 렌즈(104)의 초점 거리이고, s는 슬릿(102)의 개구의 폭이고, M1은 슬릿(102)과 제1 실린드리컬 렌즈(104) 사이의 거리이고, M2는 제1 실린드리컬 렌즈(104)와 반도체막(106) 사이의 거리이고, L은 조사면이 되는 반도체막(106) 상의 선 형상 빔의 긴 변 방향의 길이이다. 아래의 2개의 식으로 위치 관계가 주어진다.
[식 2]
Figure 112007033292314-PCT00002
[식 3]
Figure 112007033292314-PCT00003
상기 2개의 식에 의거하여, 아래의 다른 2개의 식이 성립될 수 있다.
[식 4]
Figure 112007033292314-PCT00004
[식 5]
Figure 112007033292314-PCT00005
따라서, 상기 식들에 의거하여 슬릿, 제1 실린드리컬 렌즈, 및 조사면을 배치함으로써, 회절에 기인한 프린지가 반도체막에 전달되지 않게 된다. 이것에 의해, 결정성 불량 영역이 거의 발생하지 않는 레이저 조사를 실현할 수 있다.
또한, 방출된 레이저빔의 직경, 출력, 또는 형상을 그대로 사용할 수 있는 경우에는, 실린드리컬 렌즈를 반드시 2개 사용할 필요는 없다. 또한, 방출된 레이 저빔의 긴 변 길이와 짧은 변 길이의 비를 유지한 채 집광을 하는 경우에는, 실린드리컬 렌즈 대신에, 구면 렌즈를 사용하여도 좋다.
그 다음, 반도체막(106)이 성막된 유리 기판을 적절한 속도로 이동시켜, 기판 전면에 레이저광이 조사되도록 한다. 반도체막(106)이 성막된 기판은 유리를 재료로 하고 있고, 레이저 조사 시에 기판이 떨어지지 않도록, 흡착 수단 또는 기계적으로 고정하는 수단에 의해 기판 고정 스테이지(107)에 기판을 고정한다. 또한, 기판 고정 스테이지(107)는 X 스테이지(108)와 Y 스테이지(109)를 사용하여 반도체막의 표면과 평행한 면에서 X 방향 또는 Y 방향으로 이동될 수 있도록 되어 있다. X 스테이지(108) 및 Y 스테이지(109)에 의해, 기판 고정 스테이지(107)에 고정된 유리 기판을 100∼1000 mm/sec의 속도로 이동시키는 것이 가능하다. 여기서는, 고정된 레이저빔 조사 영역에 대하여 기판이 설치된 스테이지를 X 방향(또는 Y 방향)으로 이동시켜 레이저광을 주사시키는 방식으로 하고 있다. 본 발명자들의 경험으로부터 예상되는 최적의 주사 속도는 400 mm/sec 전후이다.
또한, 주사 방식은 X 스테이지(108) 및 Y 스테이지(109)를 이동시키는 방식에 한정되지 않고, 갈바노미터(galvanometer) 미러나 폴리곤(polygon) 미러에 의해 레이저광을 주사시켜도 좋고, 기판의 수직 변 방향(Y 방향)을 따라 띠 형상으로 형성된 레이저빔을 조사하고, 그 조사 영역을 기판에 대하여 상대적으로 수평 방향(X 방향)으로 이동시켜 레이저광을 주사시킬 수도 있다.
실제로, 유리 기판 위에 형성한 비정질 규소막에 대하여 본 발명의 레이저 어닐법에 의해 레이저빔의 조사(레이저 매질을 Ti:사파이어로 하고, 출력을 1.3 W 로 하고, 파장을 800 nm으로 하고, 펄스 폭을 150 펨토초로 하고, 반복 주파수를 90 MHz로 하는 조건)를 행한 바, 결정화가 가능하였다. 또한, 빔 스폿은 8 ㎛×40 ㎛으로 하고, 스테이지의 주사 속도를 100 mm/sec로 하였다. 이때 얻어진 반도체막의 표면의 광학 현미경 사진(배율 1000배)을 도 3에 나타낸다. 또한, 이때 얻어진 반도체막의 표면의 SEM 사진을 도 4에 나타낸다. 이 실험에 의해, 본 발명에 의해 결정화시킨 대립경 결정을 형성할 수 있다는 것을 확인할 수 있었다.
도 3의 사진은, 조사 영역과 비조사 영역을 구별하기 위해, 한 방향으로 레이저광을 주사한 조사 영역만을 결정화시킨 반도체막의 표면의 사진이다. 도 3에서는, 부분적으로만 주사를 행하였지만, 물론, 적절한 속도로 주사를 행함으로써, 기판 전면에 대립경 결정을 형성할 수 있다.
본 발명에 의해 얻어지는 대립경 결정을 형성한 반도체막을 사용하여, TFT 등의 반도체 소자를 적절히 제조함으로써, 보다 고성능의 장치의 개발에 이용할 수 있다.
또한, 본 실시형태에서는, 비정질 반도체막(비정질 규소막)에 레이저광을 조사하여 결정 구조를 가진 반도체막(이하, 결정성 반도체막이라고도 칭함)을 얻는 예를 나타내었지만, 결정화 목적에 특별히 한정되는 것은 아니고, 활성화 처리나 실리사이드 형성 처리 등으로 대표되는 다양한 레이저 어닐 처리에 적용할 수도 있다.
또한, 본 발명은, 고상 에피택셜 성장법이나, Ni 등의 결정화를 조장하는 원소를 첨가하여 가열하는 방법(일본국 공개특허공고 평7-130652호 또는 일본국 공개 특허공고 평8-78329호 공보에 기재된 기술)에 의해 결정화시킨 결정성 반도체막에 대하여, 결정화율을 더욱 높이고, 결정립 내에 잔류하는 결함을 보수하기 위한 레이저광 조사를 행하는 처리에 적용될 수도 있다.
[실시형태 2]
이하에, 본 발명에 따른 탑 게이트형 TFT의 제조공정을 도 5(A)∼도 5(E)를 사용하여 간단히 설명한다. 여기서는, 비정질 구조를 가진 반도체막(이하, 비정질 반도체막이라고도 칭함)에 대하여, 기본파이고 반복 주파수가 10 MHz 이상인 레이저광을 조사하고, 비선형 광학 효과(다광자 흡수)를 발생시켜 결정화를 행하는 예를 나타낸다.
먼저, 도 5(A)에 나타내는 바와 같이, 절연 표면을 가진 기판(10) 위에 블로킹층이 되는 하지 절연막(11)과, 비정질 반도체막(12)을 형성한다.
절연 표면을 가진 기판(10)으로서는, 바륨 붕규산 유리, 알루미노 붕규산 유리 등의 유리 기판을 사용한다. 또한, 본 공정의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판, 예를 들어, 직경 수 nm의 무기 입자를 유기 폴리머 매트릭스에 분산시킨 재료를 시트 형상으로 가공하여 얻어진 플라스틱 기판을 사용하여도 좋다.
절연 표면을 가진 기판(10) 위에 형성되는 하지 절연막(11)으로서는, 산화규소막, 질화규소막, 또는 산화질화규소막(SiOxNy) 등의 절연막을 사용한다. 하지 절연막(11)의 대표적인 예로서는, SiH4, NH3, 및 N2O를 반응 가스로 하여 성막되는 두 께 50∼100 nm의 질화산화규소막과, SiH4, 및 N2O를 반응 가스로 하여 성막되는 두께 100∼150 nm의 산화질화규소막을 적층 형성한 2층 구조가 채용된다. 또한, 하지 절연막(11)의 1층으로서 막 두께 10 nm 이하의 질화규소막(SiN) 또는 산화질화규소막(SiNxOy막(X＞Y))을 사용하는 것이 바람직하다. 또한, 질화산화규소막, 산화질화규소막, 질화규소막을 순차로 적층한 3층 구조를 사용하여도 좋다.
또한, 비정질 반도체막(12)으로서는, 규소를 주성분으로 하는 반도체 재료를 사용한다. 대표적으로는, 비정질 규소막 또는 비정질 규소 게르마늄막 등을 공지의 방법(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 성막한다.
또한, 비정질 반도체막(12) 대신에, 별도로 결정화를 행하지 않고 성막을 행하는 것만으로 형성된 결정성 반도체막(다결정 규소막, 미(微)결정 반도체막, 세미아모르퍼스 반도체막 등)을 사용하여도 좋다.
그 후, 도 1에 나타낸 레이저 조사장치를 사용하여 비정질 반도체막(12)에 대하여, 기본파이고 반복 주파수가 10 MHz 이상인 레이저광을 조사한다. 또한, 도 1에 나타낸 레이저 조사장치의 레이저 발진기는 비선형 광학 소자를 내장하지 않고, 기본파인 레이저광을 대출력으로 방출할 수 있다. 도 5(B)는 비정질 반도체막(12)에 레이저광을 조사하고 있는 공정의 단면도이다. 도 5(B)에서, 광학계(30a, 30b)에 의해 레이저광(16)을 집광하여 조사하여 조사 영역(13)을 형성함과 동시에, 기판을 고정한 스테이지를 화살표(15)의 방향으로 이동시켜 기판 전면의 결정화를 행하고 있다.
실시형태 1에 나타낸 레이저 조사방법을 사용하면, 기본파인 레이저광에서도 고강도의 레이저광을 조사함으로써 다광자 흡수를 발생시키고, 비정질 반도체막(12)에 흡수시켜, 결정성 반도체막(14)을 얻을 수 있다. 실시형태 1에서 설명한 레이저 조사방법에 의해, 결정성 불량 영역이 거의 발생하지 않는 레이저 조사를 실현할 수 있다. 따라서, TFT의 채널 형성 영역으로서 사용할 수 없는 영역이 대폭으로 감소될 수 있기 때문에, 수율이 향상될 수 있고, 비용 삭감을 쉽게 실현할 수 있다.
또한, 비정질 반도체막(12) 대신에, 별도로 결정화를 행하지 않고 성막을 행하는 것만으로 형성된 결정성 반도체막을 사용한 경우, 기본파인 레이저광의 조사에 의해, 성막 후의 결정보다 큰 입경의 결정을 얻을 수 있다.
어느 경우에도, 레이저광이 조사되면, 결정성 반도체막(14)의 표면에는 얇은 표면 산화막이 형성된다. 표면의 이 얇은 산화막의 막 두께나 균일성은 불명하기 때문에, 이 얇은 산화막을 제거하는 것이 바람직하지만, 발수면에서의 건조에 기인하여 워터마크(watermark)가 발생하기 쉬우므로, 그 산화막을 제거한 후에는 오존 함유 수용액으로 산화막을 형성하여 워터마크의 발생을 방지하는 것이 바람직하다. 또한, 공정수의 삭감을 위해, 레이저광의 조사에 의해 표면에 형성되는 산화막은 제거하지 않아도 좋다.
그 다음, 포토리소그래피 기술을 사용하여 선택적으로 에칭을 행하여, 반도체층(17)을 얻는다(도 5(C)). 레지스트 마스크를 형성하기 전에, 반도체층을 보호하기 위해 오존 함유 수용액, 또는 산소 분위기에서의 UV 조사에 의해 발생된 오존 으로 산화막을 형성한다. 여기서의 산화막은 레지스트의 습윤성을 향상시키는 효과도 있다.
또한, 필요하다면, 레지스트를 사용한 선택적 에칭을 행하기 전에, TFT의 스레시홀드 전압을 제어하기 위해 미량의 불순물 원소(붕소 또는 인)의 도핑을 상기 산화막을 통하여 행한다. 상기 산화막을 통하여 도핑을 행하는 경우에는, 그 산화막을 제거하고, 재차 오존 함유 수용액에 의해 산화막을 형성한다.
그 다음, 레지스트를 사용한 선택적 에칭 시에 발생한 불필요한 물질(레지스트 잔여물이나 레지스트 박리액 등)을 제거하는 세정을 행한 후, 반도체층(17)의 표면을 덮도록 게이트 절연막(18)으로서 산화규소를 주성분으로 하는 절연막을 형성한다(도 5(D)).
그 후, 게이트 절연막(18)의 표면을 세정한 후, 게이트 전극(19)을 형성한다. 게이트 전극(19)으로서는, 힐록의 발생이 적은 고융점 금속을 포함하는 재료를 사용하는 것이 바람직하다. 힐록의 발생이 적은 고융점 금속으로서는, W, Mo, Ti, Ta, Co 등에서 선택되는 1종 또는 그들의 합금을 사용한다. 또한, 이들 고융점 금속의 질화물(WN, MoN, TiN, TaN 등)을 사용한 2층 이상의 적층으로 하여도 좋다.
그 다음, 반도체에 n형을 부여하는 불순물 원소(P, As 등), 여기서는 인을 적절히 첨가하여, 소스 영역(20) 및 드레인 영역(21)을 형성한다. 첨가한 후, 불순물 원소를 활성화하기 위해 가열 처리, 강광의 조사, 또는 레이저광의 조사를 행한다. 또한, 활성화와 동시에, 게이트 절연막에의 플라즈마 손상(damage)이나 게 이트 절연막과 반도체층과의 계면에의 플라즈마 손상을 회복할 수 있다.
또한, 불순물 원소를 활성화하기 위해, 도 1에 나타낸 레이저 조사장치를 사용하여, 실시형태 1에서 설명한 레이저 조사방법에 의해 레이저광 조사를 행하여도 좋다. 도 1의 레이저 조사장치를 사용하면, 반도체막에 첨가된 불순물 원소의 활성화를 균일하게 행할 수 있다.
이후의 공정으로서, 층간절연막(23)을 형성하고, 수소화를 행하고, 소스 영역(20) 및 드레인 영역(21)에 달하는 콘택트 홀을 형성하고, 도전막을 성막하고, 레지스트를 사용한 선택적 에칭을 도전막에 행하여 소스 전극(24) 및 드레인 전극(25)을 형성하여, TFT(n 채널형 TFT)를 완성한다(도 5(E)). 소스 전극(24) 및 드레인 전극(25)은, Mo, Ta, W, Ti, Al, Cu로 이루어진 군에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료의 단층, 또는 이들의 적층을 사용하여 형성한다. 예를 들어, Ti 막과, 순수 Al 막과, Ti 막과의 3층 구조, 또는 Ti 막과, Ni와 C를 함유하는 Al 합금막과, Ti 막과의 3층 구조를 사용한다. 또한, 후의 공정에서 층간절연막 등을 형성하는 것을 고려하여, 전극의 단면 형상을 테이퍼 형상으로 하는 것이 바람직하다.
또한, 여기서는 탑 게이트형 TFT를 예로 들어 설명하였지만, TFT 구조에 관계없이 본 발명을 적용하는 것이 가능하고, 예를 들어, 보텀 게이트형(역 스태거형) TFT나 순 스태거형 TFT에 적용하는 것이 가능하다.
또한, 본 발명은 도 5(E)의 TFT 구조에 한정되지 않고, 필요하다면, 채널 형성 영역과 드레인 영역(또는 소스 영역)과의 사이에 LDD 영역을 가지는 저농도 드 레인(LDD: Lightly Doped Drain) 구조로 하여도 좋다. 이 구조는, 채널 형성 영역과, 고농도로 불순물 원소를 첨가하여 형성한 소스 영역 또는 드레인 영역과의 사이에, 저농도로 불순물 원소를 첨가한 영역을 제공한 것이고, 이 영역을 LDD 영역이라고 부르고 있다. 또한, 게이트 절연막을 사이에 두고 LDD 영역을 게이트 전극과 중첩시킨, 소위 GOLD(Gate-drain Overlapped LDD) 구조로 하여도 좋다.
또한, 도 6(A) 및 도 6(B)를 사용하여 GOLD 구조의 TFT에 대하여 설명한다. 도 6(A)에 나타낸 GOLD 구조의 TFT의 게이트 전극 구조 등의 일부만이 도 5(E)와 다르므로, 도 5(E)와 동일 개소에는 동일 부호를 사용한다. 도 6(A)에 나타낸 GOLD 구조의 TFT는 채널 형성 영역(22)과 소스 영역(20)과의 사이에 형성된 제1 LDD 영역(26)과, 채널 형성 영역(22)과 드레인 영역(21)과의 사이에 형성된 제2 LDD 영역(27)을 가지고 있다. 또한, 제1 LDD 영역(26) 및 제2 LDD 영역(27)은 게이트 절연막(18)을 사이에 두고 게이트 전극의 하층(29b)과 겹치도록 배치되어 있다. 또한, 게이트 전극은 상층(29a)과, 이 상층(29a)보다 폭이 넓은 하층(29b)과의 적층으로 구성되어 있다. 또한, 도 6(A)에 나타낸 GOLD 구조의 TFT에는, 질화규소막으로 된 보호막(28)이 제공되어 있다. 보호막(28)으로서는, PCVD법으로 형성된 치밀한 무기 절연막(SiN막, SiNO막 등), 스퍼터링법으로 형성된 치밀한 무기 절연막(SiN막, SiNO막 등), 탄소를 주성분으로 하는 박막(DLC막, CN막, 아모르퍼스 카본막 등), 금속 산화물막(WO2, CaF2, Al2O3, AlNxOy 등) 등을 사용하는 것이 바람직하다.
또한, 도 6(B)에 나타낸 GOLD 구조의 TFT는, 채널 형성 영역(32)과 소스 영역(31a)과의 사이에 형성된 제1 LDD 영역(36)과, 채널 형성 영역(32)과 드레인 영역(31b)과의 사이에 형성된 제2 LDD 영역(37)을 가지고 있다. 도 6(A)에서는 제1 및 제2 LDD 영역이 전부 게이트 전극과 겹쳐 있는 것에 대하여, 도 6(B)에서는 제1 LDD 영역(36) 및 제2 LDD 영역(37)이 게이트 전극(39)과 일부 겹쳐 있다. 또한, 도 6(B)에 나타낸 TFT에서는, 게이트 절연막이, 산화규소막으로 된 제1 게이트 절연막(38a)과, 질화규소막으로 된 제2 게이트 절연막(38b)과의 적층으로 되어 있는 2층 구조로 되어 있다. 질화규소막으로 된 제2 게이트 절연막(38b)을 사용함으로써 게이트 절연막의 박막화가 가능하다.
또한, 도 6(B)에 나타낸 TFT에서는, 제1 층간절연막(33a)이 질화규소막으로 되어 있고, 단층의 게이트 전극(39)을 둘러싸도록 제2 게이트 절연막(38b)과 질화규소막으로 된 제1 층간절연막(33a)이 제공되어 있다. 특히, 게이트 전극(39)을 Mo 등과 같은 산화하기 쉬운 도전 재료로 형성하는 경우에는, 산화막과 접하지 않도록 질화규소막으로 게이트 전극을 둘러싸는 것은 유효하다. 또한, 제1 층간절연막(33a)을 질화규소막으로 함으로써, 보호막의 기능을 함과 동시에, 동일 재료로 된 제2 게이트 절연막(38b)과의 밀착성을 향상시킬 수 있다.
또한, 도 6(B)에 나타낸 TFT에서는, 제2 층간절연막(33b)이 산화규소막으로 형성되고, 제2 층간절연막(33b) 위에 소스 전극(24) 및 드레인 전극(25)을 제공하고 있다. 또한, 도 6(B)의 TFT는 도 5(E)의 TFT와는 일부 구조만이 다르므로, 도 5(E)와 동일 개소에는 동일 부호를 사용하고 있다.
또한, 도 5(A)∼도 5(E)와 도 6(A) 및 도 6(B)에는 n채널형 TFT를 나타내었지만, n형 불순물 원소 대신에 p형 불순물 원소를 사용함으로써 p채널형 TFT를 형성할 수 있다는 것은 말할 것도 없다.
또한, 본 발명은 싱글 게이트 구조의 TFT에 한정되지 않고, TFT의 오프 전류값의 편차를 더욱 감소시키기 위해 다수의 채널 형성 영역을 가지는 멀티게이트형 TFT, 예를 들어, 더블 게이트형 TFT에도 적용 가능하다.
또한, 동일 기판 위에 n채널형 TFT와 p채널형 TFT를 형성할 수 있고, 이들 TFT를 조합시켜 CMOS 회로를 구성하는 것도 가능하다. CMOS 회로는 적어도 하나의 n채널형 TFT와 적어도 하나의 p채널형 TFT를 가지는 회로, 예를 들어, 인버터 회로, NAND 회로, AND 회로, NOR 회로, OR 회로, 시프트 레지스터 회로, 샘플링 회로, D/A 컨버터 회로, A/D 컨버터 회로, 래치 회로, 버퍼 회로 등이다. 또한, 그러한 CMOS 회로들을 조합시킴으로써 SRAM이나 DRAM 등의 메모리 소자나 그 외의 소자를 기판 위에 구성할 수 있다. 또한, 다양한 소자나 회로를 집적하여 CPU를 기판 위에 구성하는 것도 가능하다.
본 실시형태는 실시형태 1과 자유롭게 조합될 수 있다.
[실시형태 3]
이하에, 본 발명을 사용한 듀얼 게이트 구조의 TFT의 일 예를 도 7을 사용하여 설명한다.
도 7에 나타낸 TFT에서는, 절연 표면을 가진 기판(710) 위에 하지 절연막(711)이 형성되고, 이 하지 절연막(711) 위에 하부 전극(712)이 형성되어 있다.
하부 전극(712)은 금속 또는 일 도전형의 불순물 원소를 첨가한 다결정 반도체로 형성될 수 있다. 금속을 사용하는 경우에는, 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 알루미늄(Al) 등을 사용할 수 있다. 여기서는, 하부 전극(712)으로서 텅스텐을 사용하고, 텅스텐층을 50 nm의 두께로 형성한다. 또한, 하부 전극(712)의 두께는 20 nm∼50 nm일 수도 있다.
그 후, 마스크(예를 들어, 레지스트 마스크)를 사용하여 텅스텐층을 에칭함으로써 하부 전극(712)을 형성한다. 이때, 예를 들어, 산소 플라즈마를 부여함으로써, 레지스트 마스크를 좁게 할 수 있다. 이와 같은 공정을 거친 후에 에칭을 행하면, 게이트 전극이 되는 하부 전극(712)의 측면을 테이퍼 형상으로 할 수 있다.
또한, 인쇄법이나, 소정의 장소에 재료를 토출할 수 있는 잉크젯법으로 대표되는 액적 토출법에 의해, 하부 전극(712)을 직접 형성하는 것도 가능하다. 이 방법을 사용하면, 마스크를 형성하지 않고 하부 전극(712)을 형성할 수 있다.
또한, 하부 전극(712)은 제1 게이트 절연막이 되는 제1 절연막(713) 및 제2 절연막(714)으로 덮인다. 제1 절연막(713)은 적어도 산소 또는 질소를 함유한다. 또한, 본 실시형태에서는, 제1 절연막(713)으로서 질화산화규소막(SiNxOy)(x＞y)을 50 nm의 두께로 성막하고, 제2 절연막(714)으로서 산화질화규소막(SiOxNy)(x＞y))을 100 nm의 두께로 형성하지만, 본 발명이 이것에 한정되는 것은 아니다.
제2 절연막(714) 위에는, 하부 전극(712)과 겹치는 반도체층이 제1 절연막을 사이에 두고 제공되어 있다. 이 반도체층은, 감압 열 CVD법, 플라즈마 CVD법 또는 스퍼터링법 등의 성막법으로 형성된 반도체막을 형성한 다음, 실시형태 1에서 나타낸 레이저 조사방법에 의해 결정화하고, 그 후, 마스크를 사용하여 선택적으로 에칭함으로써 얻어진다. 실시형태 1에서 설명한 다광자 흡수 효과를 이용한 레이저 조사방법에 의해, 결정성 불량 영역이 거의 발생하지 않는 레이저 조사를 실현할 수 있다. 따라서, TFT의 채널 형성 영역으로서 사용할 수 없는 영역이 대폭으로 감소되기 때문에, 수율이 향상되고, 비용 삭감이 용이하게 실현될 수 있다.
또한, 반도체층은 적어도 산소 또는 질소를 함유하는 절연막으로 된 제2 게이트 절연막(718)으로 덮여 있다. 또한, 결정화를 위한 레이저광 조사를 행하지 않고 제2 게이트 절연막(718)을 형성하고, 제2 게이트 절연막(718)에 의해 반도체층을 물리적으로 밀어붙이고, 도 1에 나타낸 레이저 조사장치로 레이저 조사를 행하여도 좋다. 그 경우, 제2 게이트 절연막(718)에 의해, 레이저 조사에 의한 반도체막의 박리가 방지될 수 있다.
또한, 제2 게이트 절연막(718) 위에, 상부 전극의 하층(720b)과 상부 전극의 상층(720a)이 형성되어 있다. 또한, 상부 전극의 하층(720b)은 상부 전극의 상층(720a)보다 폭이 넓은 패턴으로 되어 있다. 상부 전극의 하층(720b)과 상부 전극의 상층(720a)은 모두 도전성을 가지는 재료로 형성될 수도 있다.
또한, 반도체층은 고농도로 불순물 원소가 첨가된 소스 영역(716)과, 채널 형성 영역(715)과, 고농도로 불순물 원소가 첨가된 드레인 영역(717)을 적어도 가 지고 있다. 여기서는, 상부 전극의 상층(720a) 및 상부 전극의 하층(720b)을 제공한 상태에서, 상부 전극의 하층(720b)을 통과시켜 불순물 원소를 첨가함으로써, 상부 전극의 하층(720b)과 겹치는 제1 저농도 불순물 영역(제1 LDD 영역)(719a)을 소스 영역(716)과 채널 형성 영역(715)과의 사이에 형성하고 있다. 또한, 마찬가지로, 상부 전극의 하층(720b)과 겹치는 제2 저농도 불순물 영역(제2 LDD 영역)(719b)을 드레인 영역(717)과 채널 형성 영역(715)과의 사이에 형성하고 있다.
또한, 상부 전극의 하층(720b)과 상부 전극의 상층(720a)을 덮는 절연막(721)이 형성되고, 절연막(721) 위에는 평탄성을 높이는 절연막(722)이 형성되어 있다. 평탄성을 높이는 절연막(722)으로서는, 유기 재료나 무기 재료를 사용할 수 있다. 유기 재료로서는, 레지스트, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조시클로부텐, 실록산, 또는 폴리실라잔을 사용할 수 있다. 실록산이란, 규소, 산소, 수소로 형성된 화합물 중 Si-O-Si 결합을 가지는 무기 실록산의 절연 재료, 또는 규소와 결합하는 수소가 메틸이나 페닐과 같은 유기기로 치환된 유기 실록산계의 절연 재료이다. 또한 폴리실라잔이란, 규소(Si)와 질소(N)의 결합을 가지는 폴리머 재료, 소위 폴리실라잔을 함유하는 액체 재료로부터 형성된 물질이다. 무기 재료로서는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x＞y)), 질화산화규소(SiNxOy)(x＞y)) 등의, 적어도 산소 또는 질소를 가지는 절연막을 사용할 수 있다. 또한, 평탄성을 높이는 절연막(722)으로서는, 이들 절연막을 적층한 것을 사용하여도 좋다. 특히, 평탄성을 높이는 절연막을 유기 재료를 사용하여 형성하면, 평탄성은 높아지는 한편, 유기 재료에 의해 수분이나 산소가 흡수되게 된다. 이것을 방지하기 위해, 유기 재료 위에, 무기 재료를 가지는 절연막을 형성하면 좋다. 무기 재료로서 질소를 포함하는 절연막을 사용하면, Na 등의 알칼리 이온의 침입을 막을 수 있다.
또한, 평탄성을 높이는 절연막(722) 위에는, 소스 영역(716)에 이르는 콘택트 홀을 통하여 소스 배선(723)이 형성되어 있다. 마찬가지로, 평탄성을 높이는 절연막(722) 위에는, 드레인 영역(717)에 이르는 콘택트 홀을 통하여 드레인 배선(724)이 형성되어 있다.
도 7에 나타내는 구조를 가지는 TFT는, 하나의 반도체층의 상하에 채널을 형성하는 듀얼 게이트 구조의 TFT이다. 듀얼 게이트 구조의 TFT의 하부 전극(712)은 상부 전극과 별도로 TFT를 제어할 수 있는 특징을 가지고 있고, 스레시홀드값의 편차를 억제할 수 있고, 또한, 오프 전류를 감소시킬 수 있다. 또한, 듀얼 게이트 구조의 TFT에서는, 절연막을 사이에 두고 하부 전극과 반도체층에 의해 용량을 형성할 수 있다.
본 실시형태는 실시형태 1 또는 실시형태 2와 자유롭게 조합될 수 있다.
[실시형태 4]
본 발명은 액정 표시장치 또는 발광 표시장치의 제조방법에 적용될 수 있다. 여기서는, 화소부와 구동회로와 단자부를 동일 기판 위에 형성한 표시장치를 일 예로서 나타낸다. 본 발명에 의해, 고속 구동에 부응할 수 있는 반도체 박막가 얻어질 수 있고, 보다 고성능의 TFT를 사용하여 구동회로를 구성할 수 있다. 도 8은 표시장치로서 유기 발광소자를 가지는 발광장치의 일 예를 나타낸다.
기판(610) 위에 하지 절연막을 형성한 후, 각 반도체층을 형성한다. 반도체층의 결정화는 실시형태 1 또는 실시형태 2에 따라 실시한다. 실시형태 1에 따라 결정화를 행하면, 결정성 불량 영역이 거의 발생하지 않는 레이저 조사를 행할 수 있고, 대립경 결정을 가진 반도체막을 사용하여 구동회로의 일부를 구성하는 TFT의 반도체층을 형성할 수 있다. 따라서, 고속 구동이 가능한 구동회로를 실현할 수 있다.
그 다음, 반도체층을 덮는 게이트 절연막을 형성한 후, 각 게이트 전극과 단자 전극을 형성한다. 그 다음, n채널형 TFT(636)를 형성하기 위해, 반도체에 n형을 부여하는 불순물 원소(대표적으로는 인 또는 비소)를 도핑하고, p채널형 TFT(637)를 형성하기 위해, 반도체에 p형을 부여하는 불순물 원소(대표적으로는 붕소)를 도핑하여, 소스 영역 및 드레인 영역, 필요하다면 LDD 영역을 적절히 형성한다. 그 다음, PCVD법에 의해 얻어지고 수소를 함유하는 질화산화규소막(SiN0막)을 형성한 후, 반도체층에 첨가된 불순물 원소의 활성화 및 수소화를 행한다.
그 다음, 층간절연막이 되는 평탄화 절연막(616)을 형성한다. 평탄화 절연막(616)으로서는, 도포법에 의해 얻어지는, 규소(Si)와 산소(0)와의 결합에 의해 골격 구조가 형성되어 있는 절연막을 사용한다.
그 다음, 마스크를 사용하여 평탄화 절연막에 콘택트 홀을 형성함과 동시에 주변부의 평탄화 절연막을 제거한다.
그 다음, 평탄화 절연막(616)을 마스크로 하여 에칭을 행하여, 수소를 함유 하는 SiN0막 또는 게이트 절연막의 노광된 부분을 선택적으로 제거한다.
그리고, 도전막을 형성한 후, 마스크를 사용하여 에칭을 행하여, 드레인 배선과 소스 배선을 형성한다.
그 다음, 제1 전극(623), 즉, 유기 발광소자의 양극(또는 음극)을 형성한다. 제1 전극(623)으로서는, 일 함수가 높은 도전막을 사용하는 것이 바람직하고, 인듐 주석 산화물(ITO) 외에, 예를 들어, Si를 함유하는 인듐 주석 산화물(ITSO)이나 산화인듐에 2∼20 원자%의 산화아연(ZnO)을 혼합한 IZO(Indium Zinc Oxide) 등의 투명 도전 재료, 또는 이들을 조합한 화합물을 포함하는 막을 사용할 수 있다. 그 중에서도 ITS0는 IT0와 달리 소성(bake)을 하여도 결정화하지 않고, 아모르퍼스 상태인 채이다. 따라서, ITS0는 IT0보다 평탄성이 높고, 유기 화합물을 함유하는 층이 얇아도 음극과의 단락이 생기기 어려워, 발광소자의 양극으로서 적합하다.
그 다음, 도포법에 의해 얻어지는 S0G막(예를 들어, 알킬기를 함유하는 Si0x막)을 선택적으로 에칭하여, 제1 전극(623)의 단부를 덮는 절연물(629)(뱅크, 격벽, 장벽, 제방 등으로 불린다)을 형성한다. 이 절연물(629)은 규소를 함유하는 재료, 유기 재료 및 화합물 재료를 사용하여 형성된다. 또한, 다공질 막을 사용하여도 좋다. 절연물을 아크릴, 폴리이미드 등의 감광성 또는 비감광성의 재료를 사용하여 형성하면, 그의 측면은 곡률 반경이 연속적으로 변화하는 형상이 되고, 상층의 박막이 단절되지 않고 형성되기 때문에 바람직하다. 또한, 절연물(629)의 재료로서, 흑색 안료나 카본 블랙을 분산시킨 감광성 또는 비감광성의 유기 재료를 사용하여도 좋고, 블랙 매트릭스(BM)로서 기능시켜도 좋다.
그리고, 유기 화합물을 함유하는 층(624)을 증착법, 열전사법, 액적 토출법, 또는 스크린 인쇄법을 사용하여 형성한다. 유기 화합물을 함유하는 층(624)은 적층 구조, 예를 들어, 전자 수송층(전자 주입층), 발광층, 정공 수송층, 정공 주입층을 순차로 적층한 구조를 가진다.
여기서는, 증착법에 의해 몰리브덴 산화물(MoOx)과, 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(α-NPD)과, 루브렌을 공증착하여, 제1 유기 화합물을 함유하는 층(제1 층)을 제1 전극(623) 위에 형성한다. 그 다음, 증착 마스크를 사용하여 α-NPD를 선택적으로 증착하여, 제1 유기 화합물을 함유하는 층 위에 정공 수송층(제2 층)을 형성한다. 또한, 몰리브덴 산화물(MoOx) 대신에, MoNx, VOx, RuOx, CoOx, CuOx, ZnNx, WNx, InOx, InNx, SnOx, SnNx, SbOx, SbNx로부터 선택되는 1종 또는 다수 종을 사용할 수 있다.
그 다음, 발광층(제3 층)을 선택적으로 형성한다. 발광층은 유기 화합물 또는 무기 화합물을 포함하는 전하 주입 수송 물질 및 발광재료로 형성된다. 발광층은 분자수에 의거하여 분류된 저분자계 유기 화합물, 중분자계 유기 화합물(승화성을 가지지 않고, 분자수가 20 이하, 또는 연쇄 분자의 길이가 10 ㎛ 이하인 유기 화합물을 가리킴), 고분자계 유기 화합물을 포함하는 층들로부터 선택된 1층 또는 다수 층을 포함하고, 전자 주입 수송성 또는 정공 주입 수송성의 무기 화합물과 조합될 수도 있다. 또한, 발광층에는, 일중항 여기 발광재료 외에, 금속 착체 등을 포함하는 삼중항 여기 발광재료를 사용하여도 좋다. 예를 들어, 적색 발광성 화소, 녹색 발광성 화소, 및 청색 발광성 화소 중, 휘도 반감 시간이 비교적 짧은 적색 발광성 화소를 삼중항 여기 발광재료로 형성하고, 그 외를 일중항 여기 발광재료로 형성한다. 삼중항 여기 발광재료는 발광 효율이 좋으므로, 같은 휘도를 얻는데 소비 전력이 적어도 된다는 특징이 있다. 즉, 삼중항 여기 발광재료를 적색 화소에 적용한 경우, 발광소자에서 흐르는 전류량이 적어도 되므로, 신뢰성을 향상시킬 수 있다. 저소비전력화를 위해, 적색 발광성 화소와 녹색 발광성 화소를 삼중항 여기 발광재료로 형성하고, 청색 발광성 화소를 일중항 여기 발광재료로 형성하여도 좋다. 또한, 사람의 시감도가 높은 녹색 발광소자도 삼중항 여기 발광재료로 형성함으로써, 더욱 저소비전력화를 도모할 수 있다.
삼중항 여기 발광재료의 일 예로서는, 금속 착체를 도펀트로서 사용한 것이 있고, 제3 천이 계열 원소인 백금을 중심 금속으로 하는 금속 착체, 이리듐을 중심 금속으로 하는 금속 착체 등이 알려져 있다. 삼중항 여기 발광재료로서는, 이러한 화합물에 한정되는 것은 아니고, 상기 구조를 가지고, 중심 금속에 주기표의 8족∼10족에 속하는 원소를 가지는 화합물을 사용할 수도 있다.
풀 컬러 표시장치로 하기 위해서는, 발광색(R, G, B)마다 증착 마스크를 조정하여 각 색의 발광층을 증착한다. 전형적으로는, R(적), G(녹), B(청)의 각 색에 대응한 발광층을 화소마다 형성한다.
그 다음, 증착 마스크를 사용하여 트리스(8-퀴놀리나토) 알루미늄(Alq3)을 선택적으로 증착하여, 발광층 위에 전자 수송층(제4 층)을 형성한다. 그 다음, 4,4-비스(5-메틸벤즈옥사졸-2-일)스틸벤(약칭 :BzOs)과 리튬(Li)을 공증착하여, 전자 수송층 및 절연물을 덮도록 전면에 전자 주입층(제5 층)을 형성한다. 또한, 유기 화합물을 함유하는 층(624)의 제1 층∼제5 층의 각 재료를 적절히 선택하고, 각각의 막 두께도 조정한다.
유기 화합물을 함유하는 층(624)을 형성하는 상기한 물질들은 예일 뿐이고, 정공 주입 수송층, 정공 수송층, 전자 주입 수송층, 전자 수송층, 발광층, 전자 블록킹층, 정공 블록킹층 등의 각 기능성 층을 적절히 적층함으로써 발광소자를 형성할 수 있다. 또한, 이들 층을 조합한 혼합층 또는 혼합 접합 구조를 형성하여도 좋다. 발광층의 층 구조는 변경될 수 있는 것이며, 특정의 전자 주입 영역이나 발광 영역을 구비하고 있지 않고, 오로지 이 목적을 위한 전극 층을 구비하거나 발광성 재료를 분산시켜 구비하거나 하는 변형이 본 발명의 취지에서 벗어나지 않는 범위에서 허용될 수 있는 것이다.
그 다음, 유기 화합물을 함유하는 층(624) 위에, 투명 도전막으로 된 제2 전극(625), 즉, 유기 발광소자의 음극(또는 양극)을 형성한다. 그 다음, 증착법 또는 스퍼터링법에 의해 투명 보호층(626)을 형성한다. 투명 보호층(626)은 제2 전극(625)을 보호한다. 투명 보호층(626)은, PCVD법에 의해 얻어지는 치밀한 무기 절연막(예를 들어, SiN막, SiN0막 등), 스퍼터링법에 의해 얻어지는 치밀한 무기 절연막(예를 들어, SiN막, SiN0막 등), 탄소를 주성분으로 하는 박막(예를 들어, DLC막, CN막, 아모르퍼스 카본막), 금속 산화물막(예를 들어, W02, CaF2, Al203, AlNx0y 등) 등으로 형성되는 것이 바람직하다. "투명"이란, 가시광의 투과율이 80∼100%인 것을 의미한다.
그 다음, 투명한 봉지(封止) 기판(633)을 시일(seal)재(628)로 부착하여 발광소자를 봉지한다. 즉, 발광 표시장치에서는, 표시 영역의 외주를 시일재로 둘러싸고, 한 쌍의 기판에 의해 봉지한다. 그러나, TFT의 층간절연막은 기판 전면에 제공되어 있기 때문에, 시일재의 패턴이 층간절연막의 외주 엣지보다 내측에 묘화되었을 경우, 시일재의 패턴의 외측에 위치하는 층간절연막의 일부로부터 수분이나 불순물이 침입할 우려가 있다. 따라서, TFT의 층간절연막으로서 사용하는 평탄화 절연막의 외주는, 시일재의 패턴의 내측, 바람직하게는, 시일재의 패턴과 겹치도록 하여 평탄화 절연막의 엣지부를 시일재가 덮도록 한다. 또한, 시일재(628)로 둘러싸인 영역에는 투명한 충전재(627)를 충전한다. 투명한 충전재(627)로서는, 자외선 경화 수지, 열경화 수지, 실리콘 수지, 에폭시 수지, 아크릴 수지, 폴리이미드 수지, 페놀 수지, PVC(폴리비닐 클로라이드), PVB(폴리비닐 부티랄) 또는 EVA(에틸렌 비닐 아세테이트) 등을 사용하는 것이 가능하다.
또한, 시일재(628)로 둘러싸인 영역에 투명한 충전재를 충전하는 대신에, 건조한 불활성 가스를 충전하여도 좋고, 그 경우에는, 표시를 방해하지 않는 개소에 산화칼슘이나 산화바륨 등과 같은 화학 흡착에 의해 수분을 흡수하는 건조제를 배치한다.
마지막으로, FPC(632)를 이방성 도전막(631)에 의해 공지의 방법으로 단자 전극에 부착한다. 단자 전극은 투명 도전막을 게이트 배선과 동시에 형성된 단자 전극 위에 적층하여 형성되는 것이 바람직하다(도 8).
이상의 공정에 의해, 화소부와 구동회로와 단자부를 동일 기판 위에 형성할 수 있다.
또한, 발광소자에서 발생한 광은 기판(610) 및 봉지 기판(633)을 통과하여 양측으로 추출될 수 있다. 도 8에 나타내는 구조는 기판과 봉지 기판 모두를 통과하여 광을 추출하는 구조의 발광장치이다.
그리하여, 본 발명에 따르면, 기판과 봉지 기판 모두를 통과하여 광을 추출할 수 있는 구조의 발광장치의 구성에 따라, 편광판, 원편광판, 또는 그들의 조합을 제공할 수 있다. 그 결과, 깨끗한 흑색 표시를 행할 수 있고, 콘트라스트가 향상된다. 또한, 원편광판을 제공함으로써 반사광을 방지할 수 있다.
또한, 투명 도전막 대신에, 제2 전극(625)에 반사성 금속재료를 사용하면, 하부 발광형의 발광장치로 할 수 있다. 또한, 제2 전극(625)으로서 투명 도전막을 사용하면 상방 발광형의 발광장치로 할 수 있다.
또한, 필요하다면, 편광판이나 원편광판 뿐만 아니라, 다른 광학 필름(위상차판, 컬러 필터, 색 변환 필터 등)이나 마이크로 렌즈 어레이를 배치하여도 좋다. 예를 들어, 표시 영역과 겹치는 봉지 기판의 발광소자측의 면 또는, 관찰자측의 면에 컬러 필터를 제공하여, 표시부에 제공된 RGB의 발광소자로부터 각각의 발광의 색순도를 향상시킬 수도 있다. 또한, 표시부에 백색 발광소자를 제공하고, 컬러 필터, 또는 컬러 필터 및 색변환층 등을 별도로 제공함으로써, 풀 컬러 표시를 가능하게 하여도 좋다.
또한, 발광장치에서, 화면 표시 구동방법은 특별히 한정되는 것은 아니고, 예를 들어, 점순차 구동방법이나 선순차 구동방법이나 면순차 구동방법 등을 사용할 수도 있다. 대표적으로는, 선순차 구동방법을 사용하고, 시분할 계조 구동방법이나 면적 계조 구동방법을 적절히 사용하면 좋다. 또한, 발광장치의 소스선에 입력하는 영상 신호는 아날로그 신호이어도 좋고, 디지털 신호이어도 좋고, 영상 신호에 맞추어 구동회로 등을 적절히 설계하면 된다.
또한, 영상 신호가 디지털인 발광장치는 화소에 입력되는 영상 신호가 정전압(CV)인 것과 정전류(CC)인 것으로 분류된다. 또한, 영상 신호가 정전압(CV)으로 화소에 입력되는 발광장치는 발광소자에 인가되는 전압이 일정한 것(CVCV)과, 발광소자에 인가되는 전류가 일정한 것(CVCC)으로 분류된다. 또한, 영상 신호가 정전류(CC)로 화소에 입력되는 발광장치는 발광소자에 인가되는 전압이 일정한 것(CCCV)과, 발광소자에 인가되는 전류가 일정한 것(CCCC)으로 분류된다.
또한, 발광장치에서, 정전 파괴 방지를 위한 보호 회로(보호 다이오드 등)를 제공하여도 좋다.
다음에, 상기 제조방법에 따라 제조되는 발광 표시 패널에 FPC나 구동용의 구동 IC를 실장하는 예에 대하여 설명한다.
도 9(A)는 FPC(1209)를 4개소의 단자부(1208)에 부착한 발광장치의 상면도의 일 예를 나타내고 있다. 기판(1210) 위에는, 발광소자 및 TFT를 포함하는 화소 부(1202)와, TFT를 포함하는 게이트측 구동회로(1203)와, TFT를 포함하는 소스측 구동회로(1201)가 형성되어 있다. 이들 회로는, TFT의 활성층이 결정성 반도체막으로 구성되어 있는 경우 동일 기판 위에 형성될 수 있다. 따라서, 시스템 온 패널화를 실현한 EL 표시 패널을 제조할 수 있다.
또한, 기판(1210)은 콘택트부 이외에서 보호막으로 덮여 있고, 보호막 위에 광촉매 물질을 함유하는 하지층이 제공되어 있다.
또한, 화소부를 사이에 끼우도록 2개소에 마련된 접속 영역(1207)은, 발광소자의 제2 전극을 하층 배선에 콘택트시키기 위해 지공되어 있다. 또한, 발광소자의 제1 전극은 화소부에 마련된 TFT에 전기적으로 접속되어 있다.
또한, 봉지 기판(1204)은, 화소부 및 구동회로를 둘러싸는 시일재(1205), 및 시일재로 둘러싸인 충전재에 의해 기판(1210)에 고정되어 있다. 또한, 투명한 건조제를 포함하는 충전재를 사용하여 공간을 충전하여도 좋다. 또한, 화소부와 겹치지 않는 영역에 건조제를 배치하여도 좋다.
또한, 도 9(A)에 나타낸 구조는, XGA급의 비교적 큰 사이즈(예를 들어, 대각 4.3 인치)의 발광장치에 바람직한 예이다. 도 9(B)는 프레임을 좁게 한 소형 사이즈(예를 들어, 대각 1.5 인치)의 발광장치에 적합한 COG 방식을 채용한 예이다.
도 9(B)에서, 기판(1310) 위에 구동 IC(1301)가 실장되고, 구동 IC의 끝에 배치된 단자부(1308)에 FPC(1309)를 실장하고 있다. 실장되는 구동 IC(1301)는, 생산성을 향상시키는 관점에서, 한 변이 300 mm 내지 1000 mm 이상의 직사각형의 기판 위에 다수 형성되는 것이 좋다. 즉, 기판 위에 구동회로부와 입출력 단자를 하나의 유닛으로 하는 회로 패턴을 다수개 형성하고, 분할하여, 구동 IC를 개별적으로 취출하면 좋다. 구동 IC에 사용하는 TFT의 반도체층으로서, 도 1에 나타내는 레이저 조사장치로 결정화시킨 반도체층을 사용하면, 고성능의 구동 IC를 얻을 수 있다. 구동 IC는, 화소부의 한 변의 길이나 화소 피치를 고려하여, 긴 변이 15∼80 mm, 짧은 변이 1∼6 mm인 직사각형으로 형성해도 좋고, 구동 IC의 긴 변의 길이를 화소부의 한 변, 또는 화소부의 한 변과 각 구동회로의 한 변을 더한 길이로 형성하여도 좋다.
구동 IC는 긴 변을 가지고 있기 때문에 외형 치수의 면에서 IC 칩보다 우수하다. 긴 변이 15∼80 mm로 형성된 구동 IC를 사용하면, 화소부에 대응하여 실장하는데 필요한 구동 IC의 수가 IC 칩을 사용하는 경우보다 적어도 되어, 제조상의 수율을 향상시킬 수 있다. 또한, 유리 기판 위에 구동 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정이 없으므로 생산성을 해치지 않는다. 이것은, 원형의 실리콘 웨이퍼로부터 IC 칩을 취출하는 경우와 비교하면, 큰 이점(利點)이다.
또한, TAB 방식을 채용하여도 좋고, 그 경우는, 다수의 테이프를 부착하고, 이 테이프에 구동 IC를 실장하면 좋다. COG 방식의 경우와 마찬가지로, 단일의 테이프에 단일의 구동 IC를 실장하여도 좋다. 이 경우에는, 강도의 문제로 인하여 구동 IC를 고정하는 금속편 등을 함께 부착하면 좋다.
또한, 기판(1310)도 콘택트부 이외에서 보호막으로 덮여 있고, 보호막 위에 광촉매 물질을 함유하는 하지층이 제공되어 있다.
또한, 화소부(1302)와 구동 IC(1301) 사이에 제공된 접속 영역(1307)은, 발 광소자의 제2 전극을 하층 배선에 콘택트시키기 위헤 제공되어 있다. 또한, 발광소자의 제1 전극은 화소부에 마련된 TFT에 전기적으로 접속되어 있다.
또한, 봉지 기판(1304)은, 화소부(1302)를 둘러싸는 시일재(1305), 및 시일재로 둘러싸인 충전재에 의해 기판(1310)에 고정되어 있다.
또한, 화소부의 TFT의 활성층으로서 비정질 반도체막을 사용하는 경우에는, 구동회로를 동일 기판 위에 형성하는 것은 곤란하기 때문에, 큰 사이즈인 경우에도 도 9(B)의 구성이 이용된다.
또한, 여기서는, 표시장치의 예로서 액티브 매트릭스형 발광장치를 나타내었지만, 액티브 매트릭스형 액정 표시장치에도 적용할 수 있다는 것은 말할 필요도 없다. 액티브 매트릭스형 액정 표시장치에서는, 매트릭스 형상으로 배치된 화소 전극을 구동시킴으로써, 화면상에 화상 패턴을 표시한다. 상세하게는, 선택된 화소 전극과 이 화소 전극에 대응하는 대향 전극에 전압이 인가됨으로써, 소자 기판에 마련된 화소 전극과 대향 기판에 마련된 대향 전극과의 사이에 배치된 액정층의 광학 변조가 행해지고, 이 광학 변조가 화상 패턴으로서 관찰자에게 인식된다. 대향 기판과 소자 기판은 등간격으로 배치되고, 그들 사이의 공간에 액정 재료가 충전되어 있다. 시일재를 폐쇄 패턴으로 하여 기포가 들어가지 않도록 감압 하에 액정 재료를 적하하여, 양쪽 기판을 부착시키는 방법을 사용하여도 좋고, 개구부를 가지는 시일 패턴을 마련하고 TFT 기판을 부착시킨 후에 모세관 현상을 이용하여 액정을 주입하는 딥(dip)식(펌핑식)을 사용하여도 좋다.
또한, 컬러 필터를 사용하지 않고, 편광판과 액정 패널로 광학 셔터를 구성 한 구조를 이용하고, RGB의 3색의 백라이트 광원을 고속으로 점멸시키는 필드 시퀀셜 방식의 구동방법을 사용한 액정 표시장치에도 본 발명이 적용될 수 있다.
본 실시형태는 실시형태 1, 실시형태 2, 또는 실시형태 3과 자유롭게 조합될 수 있다.
[실시형태 5]
본 실시형태에서는, 본 발명을 사용하여 CPU(Central Processing Unit)를 제조한 예를 도 10(A)∼도 10(C), 도 11(A)∼도 11(C), 도 12(A)∼도 12(C), 도 13(A), 도 13(B), 및 도 14를 사용하여 설명한다.
도 10(A)에 나타내는 바와 같이, 절연 표면을 가진 기판(1400) 위에 하지 절연막(1401)을 형성한다. 기판(1400)에는, 예를 들어, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판을 사용할 수 있다. 또한, PET, PES, PEN로 대표되는 플라스틱이나 아크릴 등의 가요성을 가지는 합성 수지로 된 기판은 일반적으로 다른 기판과 비교하여 내열 온도가 낮은 경향이 있지만, 본 제조 공정의 처리 온도에 견딜 수 있다면 사용할 수 있다.
하지 절연막(1401)은 기판(1400)에 포함된 Na 등의 알칼리 금속이나 알칼리토류 금속이 반도체막 중에 확산하여 반도체 소자의 특성에 악영향을 미치는 것을 방지하기 위해 제공된다. 따라서, 하지 절연막(1401)은 알칼리 금속이나 알칼리토류 금속의 반도체막에의 확산을 억제할 수가 있는 산화규소, 질화규소, 질소를 함유하는 산화규소 등의 절연막으로 형성된다.
하지 절연막(1401) 위에 비정질 반도체막(1402)을 형성한다. 비정질 반도체 막(1402)의 막 두께는 25∼100 nm(바람직하게는 30∼60 nm)로 한다. 또한, 비정질 반도체로서는, 규소뿐만 아니라 규소 게르마늄도 사용할 수 있고, 규소 게르마늄을 사용하는 경우, 게르마늄의 농도는 0.01∼4.5 원자% 정도인 것이 바람직하다. 본 실시형태에서는, 두께 66 nm의 규소를 주성분으로 하는 반도체막(비정질 규소막, 아모르퍼스 실리콘이라고도 표기함)을 사용한다.
그 후, 실시형태 1에서 설명한 바와 같이, 비정질 반도체막(1402)에 기본파인 레이저광(레이저빔)(1405)을 조사하여 다광자 흡수를 발생시킨다(도 10(B) 참조). 또한, 다광자 흡수를 발생시키기 위해서는, 레이저광의 펄스 폭을 피코초대 또는 펨토초대로 한다. 이 레이저 조사에 의해, 비정질 반도체막(1402)이 결정화되고, 결정성 반도체막(여기서는 폴리실리콘막)이 형성된다.
그 다음, 도 10(C)에 나타내는 바와 같이, 결정성 반도체막을 소정의 형상으로 선택적으로 에칭하여, 섬 형상의 반도체층(1406a∼1406e)을 얻는다.
그 후, 박막트랜지스터의 전기 특성인 스레시홀드값을 제로에 보다 가까워지게 하기 위해 불순물 원소(붕소 등)를 미량 첨가한다.
그 후, 섬 형상의 반도체층(1406a∼1406e)을 덮는 절연막, 소위 게이트 절연막(1408)을 형성한다. 또한, 게이트 절연막(1408)의 형성 전에, 섬 형상의 반도체막의 표면을 불산 등으로 세정한다. 게이트 절연막(1408)은 플라스마 CVD법 또는 스퍼터링법에 의해 10∼150 nm, 바람직하게는 20∼40 nm의 두께로 규소를 함유하는 절연막으로 형성한다. 물론, 게이트 절연막은 산화규소막에 한정되는 것은 아니고, 다른 규소를 함유하는 절연막(질화규소막이나 산화질화규소막 등)을 단층 또는 적층 구조로 형성하여도 좋다.
그 후, 게이트 절연막(1408) 위에 게이트 전극이 되는 도전막(1409a, 1409b)을 형성한다. 여기서는, 게이트 전극을 2층 구조로 하였지만, 물론, 단층 구조이어도 3층 이상의 적층 구조이어도 좋다. 도전막(1409a, 1409b)은 Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성하면 좋다.
그 다음, 도 11(A)에 나타내는 바와 같이, 제1 도전막(1409a) 및 제2 도전막(1409b)을 에칭하기 위한 레지스트 마스크(1410)를 형성한다. 또한, 레지스트 마스크(1410)의 단부는 테이퍼 형상을 가지면 좋고, 레지스트 마스크의 형상은 부채꼴 또는 사다리꼴이어도 좋다.
그 다음, 도 11(B)에 나타내는 바와 같이, 레지스트 마스크(1410)를 사용하여 제2 도전막(1409b)을 선택적으로 에칭한다. 또한, 제1 도전막(1409a)은, 게이트 절연막과 반도체막이 에칭되지 않도록, 소위 에칭 스토퍼로서 기능한다. 에칭된 제2 도전막(1409b)은 0.2 ㎛ 이상 1.0 ㎛ 이하의 게이트 길이(1413)를 가진다.
그 다음, 도 11(C)에 나타내는 바와 같이, 레지스트 마스크(1410)를 제공한 상태로 제1 도전막(1409a)을 에칭한다. 이때, 게이트 절연막(1408)과 제1 도전막(1409a)과의 선택비가 높은 조건에서 제1 도전막(1409a)을 에칭한다. 이 공정에 의해, 레지스트 마스크(1410)와 제2 도전막(1409b)도 다소 에칭되고, 또한 가늘어지는 일이 있다. 이상과 같이, 게이트 길이가 1.0 ㎛ 이하로 매우 작은 게이트 전극이 형성된다.
그 후, 레지스트 마스크(1410)를 02 애싱이나 레지스트 박리액에 의해 제거하여, 불순물 원소 첨가용의 레지스트 마스크(1415)를 적절히 형성한다. 여기서는, p채널형 TFT가 되는 영역을 덮도록 레지스트 마스크(1415)를 형성한다.
그 다음, 도 12(A)에 나타내는 바와 같이, n채널형 TFT가 되는 영역에, 게이트 전극을 마스크로 하여 자기정합적으로 불순물 원소인 인(P)을 첨가한다. 여기서는, 포스핀(PH3)을 60∼80 keV로 도핑한다. 이 공정에 의해, n채널형 TFT가 되는 영역에 불순물 영역(1416a∼1416c)이 형성된다.
그 다음, 레지스트 마스크(1415)를 제거하고, n채널형 TFT가 되는 영역을 덮도록 레지스트 마스크(1417)를 형성한다. 그 후, 도 12(B)에 나타내는 바와 같이, 게이트 전극을 마스크로 하여 자기정합적으로 불순물 원소인 붕소(B)를 첨가한다. 이 공정에 의해, p채널형 TFT가 되는 영역에 불순물 영역(1418a, 1418b)이 형성된다.
그 다음, 레지스트 마스크(1417)를 제거한 후, 도 12(C)에 나타내는 바와 같이, 게이트 전극의 측면을 덮는 절연막, 소위 사이드월(sidewall)(1419a∼1419c)을 형성한다. 사이드월은, 플라스마 CVD법이나 감압 CVD(LPCVD)법에 의해 규소를 함유하는 절연막을 형성한 후, 적절히 에칭함으로써 형성될 수 있다.
그 다음, p채널형의 TFT 위에 레지스트 마스크(1421)를 형성하고, 포스핀(PH3)을 15∼25 keV로 도핑하여, 고농도 불순물 영역, 소위 소스 영역 및 드레인 영역을 형성한다. 이 공정에 의해, 도 12(C)에 나타내는 바와 같이, 사이드 월(1419a∼1419c)을 마스크로 하여 자기정합적으로 고농도 불순물 영역(1420a∼1420c)이 형성된다.
그 후, 레지스트 마스크(1421)를 O2 애싱이나 레지스트 박리액에 의해 제거한다.
그 다음, 각 불순물 영역을 활성화하기 위한 가열 처리를 행한다. 여기서는, 실시형태 1에 나타낸 레이저 조사방법을 사용하여 불순물 영역의 활성화를 행한다. 또한, 기판을 질소 분위기 중에서 550℃로 가열함으로써 불순물 영역의 활성화를 행하여도 좋다.
그 다음, 게이트 절연막(1408) 및 게이트 전극을 덮는 제1 층간절연막(1422)을 형성한다. 제1 층간절연막(1422)에는, 수소를 함유하는 무기 절연막, 예를 들어, 질화규소막을 사용한다.
그 후, 가열 처리를 행하여, 수소화를 실시한다. 제1 층간절연막(1422)인 질화규소막으로부터 방출되는 수소에 의해, 산화규소막이나 규소막의 댕글링 본드(dangling bond)를 종단한다.
그 다음, 도 13(A)에 나타내는 바와 같이, 제1 층간절연막(1422)을 덮도록 제2 층간절연막(1423)을 형성한다. 제2 층간절연막(1423)은, 무기 재료(산화규소, 질화규소, 산소를 함유하는 질화규소 등), 감광성 또는 비감광성의 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐), 규소(Si)와 산소(0)와의 결합으로 골격 구조가 구성되고 치환기에 적어도 수소를 포함하거나 또는 치환기에 불소, 알킬기 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료, 소위 실록산, 및 그들의 적층 구조로 형성될 수 있다.
그 다음, 게이트 절연막(1408), 제1 층간절연막(1422), 제2 층간절연막(1423)에 개구부, 소위 콘택트 홀을 형성한다. 그리고, 도 13(B)에 나타내는 바와 같이 각 불순물 영역에 접속하는 배선(1425a∼1425e)을 형성한다. 또한, 필요하다면, 동시에 게이트 전극에 접속하는 배선도 형성한다. 또한, 이들 배선은 알루미늄(Al), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W), 규소(Si)로부터 선택된 원소로 된 막 또는 이들 원소를 사용한 합금막으로 형성하면 좋다. 또한, 이들 배선은 니켈, 코발트, 철 중 적어도 1종의 원소, 및 탄소를 함유한 알루미늄 합금막으로 형성하여도 좋다.
이상과 같이 하여, 저농도 불순물 영역을 가지도록 형성된 LDD 구조로 이루어지고 게이트 길이가 1.0 ㎛ 이하가 되는 n채널형 박막트랜지스터가 형성될 수 있다. 또한, 저농도 불순물 영역을 가지지 않도록 형성된 소위 싱글 드레인 구조로 이루어지고 게이트 길이가 1.0 ㎛ 이하가 되는 p채널형 박막트랜지스터가 완성된다. 또한, 게이트 길이가 1.0 ㎛ 이하가 되는 TFT를 서브마이크론(submicron) TFT라고도 부를 수 있다. p채널형 박막트랜지스터에서는 핫 캐리어에 의한 열화나 단채널 효과가 생기기 어렵기 때문에, 싱글 드레인 구조로 할 수 있다.
또한, 본 발명에서, p채널형 박막트랜지스터를 LDD 구조로 하여도 좋다. 또한, n채널형 박막트랜지스터와 p채널형 박막트랜지스터 모두가 LDD 구조 대신에, 저농도 불순물 영역이 게이트 전극과 겹치는 소위 G0LD 구조를 가져도 좋다.
이상과 같이 형성된 박막트랜지스터를 가지는 반도체장치, 본 실시형태에서는 CPU를 제조할 수 있고, 5 V의 구동 전압과 30 MHz의 동작 주파수에서 고속 동작이 가능하게 된다.
다음에, 상기한 박막트랜지스터를 적절히 사용하여 각종 회로를 구성하는 예를 도 14를 사용하여 설명한다. 도 14는 유리 기판(1600) 위에 형성한 CPU의 블록도를 나타내고 있다.
도 14에 나타내는 CPU는 유리 기판(1600) 위에, 연산 로직 유닛(Arithmetic logic unit(ALU)(1601), 연산 로직 유닛용 콘트롤러(ALU Controller)(1602), 명령 디코더(Instruction Decoder)(1603), 인터럽트 콘트롤러(1604), 타이밍 콘트롤러(1605), 레지스터(1606), 레지스터 콘트롤러(1607), 버스 인터페이스(Bus I/F)(1608), 재기입 가능한 ROM(1609), 및 ROM 인터페이스(ROM I/F)(1620)를 주로 가지고 있다. 또한, ROM(1609) 및 ROM I/F(1620)는 다른 칩에 제공되어도 좋다.
물론, 도 14에 나타내는 CPU는 그의 구성을 간략화하여 나타낸 일 예에 지나지 않고, 실제 CPU는 그의 용도에 따라 다종 다양한 구성을 가지고 있다.
버스 인터페이스(1608)를 통하여 CPU에 입력된 명령은, 명령 디코더(1603)에 입력되어 디코딩된 후, 연산 로직 유닛용 콘트롤러(1602), 인터럽트 콘트롤러(1604), 레지스터 콘트롤러(1607), 및 타이밍 콘트롤러(1605)에 입력된다.
연산 로직 유닛용 콘트롤러(1602), 인터럽트 콘트롤러(1604), 레지스터 콘트롤러(1607), 및 타이밍 콘트롤러(1605)는 디코딩된 명령에 기초하여 각종 제어를 행한다. 구체적으로, 연산 로직 유닛용 콘트롤러(1602)는 연산 로직 유닛(1601)의 동작을 제어하기 위한 신호를 생성한다. 또한, 인터럽트 콘트롤러(1604)는 CPU의 프로그램 실행 중에 외부의 입출력 장치나 주변 회로로부터의 인터럽트 요구를 우선도나 마스크 상태에 의거하여 판단하여 처리한다. 레지스터 콘트롤러(1607)는 레지스터(1606)의 어드레스를 생성하고, CPU의 상태에 따라 레지스터(1606)의 판독이나 기입을 행한다.
또한, 타이밍 콘트롤러(1605)는 연산 로직 유닛(1601), 연산 로직 유닛용 콘트롤러(1602), 명령 디코더(1603), 인터럽트 콘트롤러(1604), 레지스터 콘트롤러(1607)의 동작의 타이밍을 제어하는 신호를 생성한다. 예를 들어, 타이밍 콘트롤러(1605)는 기준 클록 신호(CLK1)(1621)를 기본으로 하여 내부 클록 신호(CLK2)(1622)를 생성하는 내부 클록 생성부를 구비하고 있고, 클록 신호(CLK2)를 상기 각종 회로에 공급한다.
본 발명에 의해, 한 번의 레이저광 주사로 넓은 면적의 레이저광 조사를 실시할 수 있으므로, 저비용으로 CPU를 제조할 수 있다.
또한, 본 실시형태는 실시형태 1, 실시형태 2, 실시형태 3, 또는 실시형태 4와 자유롭게 조합될 수 있다.
[실시형태 6]
여기서는, 본 발명을 사용하여 IC 태그(tag)를 제조한 예를 도 15(A)∼도 15(E), 도 16(A)∼도 16(E), 도 17(A)∼도 17(C), 도 18(A), 및 도 18(B)을 사용하여 나타낸다.
본 실시형태는 IC 태그의 집적회로에 사용되는 반도체 소자로서 절연 분리된 TFT를 사용한 예를 나타내지만, IC 태그의 집적회로에 사용되는 반도체 소자는 TFT에 한정되는 것은 아니고, 모든 소자를 사용할 수 있다. 예를 들어, TFT 외에, 기억소자, 다이오드, 광전 변환 소자, 저항 소자, 코일, 용량 소자, 인덕터 등이 대표적이다.
먼저, 도 15(A)에 나타내는 바와 같이, 스퍼터링법에 의해 유리 기판(제1 기판)(1500) 위에 박리층(1501)을 형성한다. 이 박리층(1501)은 스퍼터링법, 감압 CVD법, 플라스마 CVD법 등에 의해 형성될 수 있다. 본 실시형태에서는, 막 두께 50 nm 정도의 비정질 실리콘을 감압 CVD법으로 형성하고, 박리층(1501)으로서 사용한다. 또한, 박리층(1501)의 재료는 실리콘에 한정되지 않고, 에칭에 의해 선택적으로 제거될 수 있는 재료(예를 들어, W, Mo 등)로 형성할 수도 있다. 박리층(1501)의 막 두께는 50∼60 nm로 하는 것이 바람직하다.
그 다음, 박리층(1501) 위에 하지 절연막(1502)을 형성한다. 하지 절연막(1502)은 제1 기판에 포함된 Na 등의 알칼리 금속이나 알칼리토류 금속이 반도체막 중으로 확산하여 TFT 등의 반도체 소자의 특성에 악영향을 미치는 것을 방지하기 위해 형성된다. 또한, 하지 절연막(1502)은 후에 반도체 소자를 박리하는 공정에서 반도체 소자를 보호하는 역할도 한다. 하지 절연막(1502)은 단층이어도 좋고, 다수의 절연막을 적층한 것이어도 좋다. 따라서, 알칼리 금속이나 알칼리토류 금속의 반도체막에의 확산을 방지할 수 있는 산화규소, 질화규소, 질소를 함유하는 산화규소(SiON), 산소를 함유하는 질화규소(SiN0) 등의 절연막을 사용한다.
그 다음, 하지 절연막(1502) 위에 반도체막을 형성한다. 반도체막(1503)은 하지 절연막(1502)을 형성한 후 대기에의 노출 없이 형성되는 것이 바람직하다. 반도체막의 막 두께는 20∼200 nm(바람직하게는 40∼170 nm, 더 바람직하게는 50∼150 nm)로 한다.
그리고, 실시형태 1에 따라, 반도체막(1503)에 기본파인 레이저광을 조사하여, 결정화를 위해 다광자 흡수를 발생시킨다. 그리하여, 결정화가 완료된다. 반도체막(1503)에의 레이저광의 조사에 의해, 결정성 반도체막(1504)이 형성된다. 또한, 도 15(A)는 레이저광가 주사되고 있는 상태를 나타내는 단면도이다.
그 다음, 도 15(B)에 나타내는 바와 같이, 결정 구조를 가진 반도체막(1504)을 선택적으로 에칭하여 섬 형상의 반도체막(1506∼1508)을 형성한 후, 게이트 절연막(1509)을 형성한다. 게이트 절연막(1509)은 플라스마 CVD법 또는 스퍼터링법 등에 의해 질화규소, 산화규소, 질소를 함유하는 산화규소 또는 산소를 함유하는 질화규소를 포함하는 막의 단층 또는 적층으로 형성될 수 있다.
게이트 절연막(1509)을 형성한 후, 수소를 3% 이상 함유하는 분위기 중에서, 300∼450℃로 1∼12시간 열처리(이 처리를 수소화라고도 부름)를 행하여, 섬 형상의 반도체막(1506∼1508)을 수소화하는 공정을 행하여도 좋다. 또한, 수소화의 다른 수단으로서, 플라스마 수소화(플라스마에 의해 여기된 수소를 사용한다)를 행하여도 좋다.
그 다음, 도 15(C)에 나타내는 바와 같이, 게이트 전극(1510∼1512)을 형성한다. 여기서는, 스퍼터링법에 의해 Si와 W를 적층한 다음, 레지스트(1513)를 마스크로 하여 에칭을 행함으로써, 게이트 전극(1510∼1512)을 형성한다. 물론, 게 이트 전극(1510∼1512)의 도전 재료, 구조, 제조방법은 이것에 한정되는 것은 아니고, 적절히 선택될 수 있다. 예를 들어, 게이트 전극은 n형을 부여하는 불순물이 도핑된 Si와 NiSi(니켈 실리사이드)와의 적층 구조나, TaN(질화탄탈)과 W(텅스텐)의 적층 구조로 하여도 좋다. 또한, 다양한 도전 재료를 사용하여 단층으로 게이트 전극을 형성하여도 좋다. 또한, 게이트 전극과 안테나를 동시에 형성하는 경우에는, 그러한 기능을 고려하여 재료를 선택하면 좋다.
또한, 레지스트 마스크 대신에, Si0x 등의 마스크를 이용하여도 좋다. 이 경우, 선택적으로 에칭하여 SiOx, SiON 등의 마스크(하드 마스크라고도 불린다)를 형성하는 공정이 추가되지만, 에칭 시의 마스크의 막 감소가 레지스트보다 적기 때문에, 소망의 폭의 게이트 전극(1510∼1512)을 형성할 수 있다. 또는, 레지스트(1513)를 사용하지 않고 액적 토출법에 의해 게이트 전극(1510∼1512)을 선택적으로 형성하여도 좋다.
그 다음, 도 15(D)에 나타내는 바와 같이, p채널형 TFT가 되는 섬 형상의 반도체막(1507)을 레지스트(1515)로 덮고, 게이트 전극(1510, 1512)을 마스크로 하여, 섬 형상의 반도체막(1506, 1508)에, n형을 부여하는 불순물 원소(대표적으로는 P(인) 또는 As(비소))를 저농도로 도핑한다 이 도핑 공정에서, 게이트 절연막(1509)을 통과하여 도핑이 행해지고, 섬 형상의 반도체막(1506, 1508)에 한 쌍의 저농도 불순물 영역(1516, 1517)이 형성된다. 또한, 이 도핑 공정은, p채널형 TFT가 되는 섬 형상의 반도체막(1507)을 레지스트로 덮지 않고 행하여도 좋다
그 다음, 도 15(E)에 나타내는 바와 같이, 레지스트(1515)를 애싱 등에 의해 제거한 후, n채널형 TFT가 되는 섬 형상의 반도체막(1506, 1508)을 덮도록 레지스트(1518)를 새로 형성하고, 게이트 전극(1511)을 마스크로 하여 섬 형상의 반도체막(1507)에, p형을 부여하는 불순물 원소(대표적으로는 B(붕소))를 고농도로 도핑한다. 이 도핑 공정에서, 게이트 절연막(1509)을 통과하여 도핑이 행해지고, 섬 형상의 반도체막(1507)에 한 쌍의 p형의 고농도 불순물 영역(1520)이 형성된다.
그 다음, 도 16(A)에 나타내는 바와 같이, 레지스트(1518)를 애싱 등에 의해 제거한 후, 게이트 절연막(1509) 및 게이트 전극(1510∼1512)을 덮도록 절연막(1521)을 형성한다.
그 다음, 에치백(etch-back)법에 의해 절연막(1521)과 게이트 절연막(1509)을 부분적으로 에칭하여, 도 16(B)에 나타내는 바와 같이, 게이트 전극(1510∼1512)의 측벽에 접하는 사이드월(1522∼1524)을 자기정합적으로 형성한다. 에칭 가스로서는, CHF3와 He의 혼합 가스를 사용한다. 또한, 사이드월을 형성하는 공정은 이것에 한정되는 것은 아니다.
그 후, 도 16(C)에 나타내는 바와 같이, p채널형 TFT가 되는 섬 형상의 반도체막(1507)을 덮도록 레지스트(1526)를 새로 형성하고, 게이트 전극(1510, 1512) 및 사이드월(1522, 1524)을 마스크로 하여, n형을 부여하는 불순물 원소(대표적으로는 P 또는 As)를 고농도로 도핑한다. 이 도핑 공정에 의해, 게이트 절연막(1509)을 통과하여 섬 형상의 반도체막(1506, 1508)이 도핑되어, 한 쌍의 n형의 고농도 불순물 영역(1527, 1528)이 형성된다.
그 다음, 레지스트(1526)를 애싱 등에 의해 제거한 후, 불순물 영역의 열 활성화를 행하여도 좋다. 예를 들어, 두께 50 nm의 SiON 막을 성막한 후, 질소 분위기 하에서 550℃로 4시간 가열 처리를 행하면 좋다. 또한, 수소를 함유하는 SiNx막을 100 nm의 막 두께로 형성한 후, 질소 분위기 하에서 410℃로 1시간 가열 처리를 행하면, 다결정 반도체막의 결함을 개선할 수 있다. 이것은, 예를 들어, 다결정 반도체막 중에 존재하는 댕글링 본드를 종단시키는 것으로서, 수소화 처리 등으로도 불린다.
상기한 일련의 공정에 의해, n채널형 TFT(1530), p채널형 TFT(1531), n채널형 TFT(1532)가 형성된다. 상기 제조 공정에서 에치백법의 조건을 적절히 변경하여, 사이드월의 사이즈를 조정함으로써, 채널 길이 0.2 ㎛∼2 ㎛의 TFT를 형성할 수 있다.
그 후, TFT(1530∼1532)를 보호하기 위한 패시베이션막을 형성하여도 좋다.
그 다음, 도 16(D)에 나타내는 바와 같이, TFT(1530∼1532)를 덮도록 제1 층간절연막(1533)을 형성한다.
또한, 제1 층간절연막(1533) 위에 제2 층간절연막(1534)을 형성한다. 또한, 제1 층간절연막(1533) 또는 제2 층간절연막(1534)과 후에 형성되는 배선을 구성하는 도전 재료 등과의 열팽창율의 차이에 의해 생기는 응력에 의해, 제1 층간절연막(1533) 또는 제2 층간절연막(1534)이 벗겨지는 현상이나 균열이 생기는 것을 막 기 위해, 제1 층간절연막(1533) 또는 제2 층간절연막(1534) 중에 충전제를 혼입시켜도 좋다.
그 다음, 도 16(D)에 나타내는 바와 같이, 제1 층간절연막(1533), 제2 층간절연막(1534) 및 게이트 절연막(1509)에 콘택트 홀을 형성하고, TFT(1530∼1532)에 접속하는 배선(1535∼1539)을 형성한다. 배선(1535, 1536)은 n채널형 TFT(1530)의 고농도 불순물 영역(1527)에 접속되고, 배선(1536, 1537)은 p채널형 TFT(1531)의 고농도 불순물 영역(1520)에 접속되고, 배선(1538, 1539)은 n채널형 TFT(1532)의 고농도 불순물 영역(1528)에 접속되어 있다. 또한, 배선(1539)은 n채널형 TFT(1532)의 게이트 전극(1512)에도 접속되어 있다. n채널형 TFT(1532)는 난수 ROM의 메모리 소자로서 사용될 수 있다.
그 다음, 도 16(E)에 나타내는 바와 같이, 배선(1535∼1539)을 덮도록 제2 층간절연막(1534) 위에 제3 층간절연막(1541)을 형성한다. 제3 층간절연막(1541)은 배선(1535)이 일부 노출되는 위치에 개구부를 가지도록 형성된다. 또한, 제3 층간절연막(1541)은 제1 층간절연막(1533)과 같은 재료를 사용하여 형성될 수 있다.
그 다음, 제3 층간절연막(1541) 위에 안테나(1542)를 형성한다. 안테나(1542)는, Ag, Au, Cu, Pd, Cr, Mo, Ti, Ta, W, Al, Fe, Co, Zn, Sn, Ni 등의 금속, 또는 금속 화합물을 하나 또는 다수 가지는 도전 재료로 형성될 수 있다. 안테나(1542)는 배선(1535)에 접속되어 있다. 또한, 도 16(E)에서는 안테나(1542)가 배선(1535)에 직접 접속되어 있지만, 본 발명의 IC 태그는 이 구성에 한정되는 것 은 아니다. 예를 들어, 별도로 형성한 배선을 사용하여 안테나(1542)와 배선(1535)을 전기적으로 접속하도록 하여도 좋다.
안테나(1542)는 인쇄법, 포토리소그래피법, 증착법 또는 액적 토출법 등을 사용하여 형성될 수 있다. 도 16(E)에서는, 안테나(1542)가 단층의 도전막으로 형성되어 있지만, 다수의 도전막이 적층된 안테나(1542)를 형성하는 것도 가능하다. 예를 들어, Ni 등으로 된 배선에 Cu를 무전해 도금으로 코팅하여 안테나(1542)를 형성하여도 좋다.
액적 토출법이란, 소정의 조성물을 포함하는 액적을 노즐의 세공(細孔)으로부터 토출하여 소정의 패턴을 형성하는 방법을 의미하고, 잉크젯법 등이 그 범주에 포함된다. 한편, 인쇄법에는 스크린 인쇄법, 오프셋 인쇄법 등이 포함된다. 인쇄법 또는 액적 토출법을 사용함으로써, 노광용 마스크를 사용하지 않고도, 안테나(1542)를 형성할 수 있게 된다. 또한, 액적 토출법 또는 인쇄법의 경우, 포토리소그래피법과 달리, 에칭에 의해 제거되는 것과 같은 재료의 낭비가 없다. 또한 고가의 노광용 마스크를 사용하지 않아도 되므로, IC 태그의 제조에 소비되는 비용을 저감할 수 있다.
액적 토출법 또는 각종 인쇄법을 사용하는 경우, 예를 들어, Cu를 Ag으로 코팅한 도전 입자도 사용할 수 있다. 또한, 액적 토출법에 의해 안테나(1542)를 형성하는 경우, 이 안테나(1542)의 밀착성을 향상시키는 처리를 제3 층간절연막(1541)의 표면에 행하는 것이 바람직하다.
밀착성을 향상시키는 방법으로서는, 구체적으로는, 촉매 작용에 의해 도전막 또는 절연막의 밀착성을 높일 수 있는 금속 또는 금속 화합물을 제3 층간절연막(1541)의 표면에 부착하는 방법, 형성되는 도전막 또는 절연막과의 밀착성이 높은 유기 절연막, 금속, 또는 금속 화합물을 제3 층간절연막(1541)의 표면에 부착하는 방법, 제3 층간절연막(1541)의 표면에 대기압 하 또는 감압 하에서 플라스마 처리를 행하여 표면 개질을 행하는 방법 등을 들 수 있다.
제3 층간절연막(1541)에 부착되는 금속 또는 금속 화합물이 도전성을 가지는 경우, 안테나의 정상적인 동작을 방해하지 않도록 시트 저항을 제어한다. 구체적으로는, 도전성을 가지는 금속 또는 금속 화합물의 평균 두께를, 예를 들어, 1∼10 nm가 되도록 제어하거나, 이 금속 또는 금속 화합물을 산화에 의해 부분적으로 또는 전체적으로 절연화하면 좋다. 또는, 밀착성을 높이고자 하는 영역을 제외하고, 부착된 금속 또는 금속 화합물을 에칭에 의해 선택적으로 제거하여도 좋다. 또한, 금속 또는 금속 화합물을 기판의 전면(全面)에 부착하는 대신에, 액적 토출법, 인쇄법, 졸-겔(sol-gel)법 등에 의해 특정 영역에만 금속 또는 금속 화합물을 선택적으로 부착하여도 좋다. 또한, 금속 또는 금속 화합물은 제3 층간절연막(1541)의 표면에서 완전히 연속한 막 형상일 필요는 없고, 어느 정도 분산된 상태이어도 좋다.
그 다음, 도 17(A)에 나타내는 바와 같이, 안테나(1542)를 형성한 후, 안테나(1542)를 덮도록 제3 층간절연막(1541) 위에 보호층(1545)을 형성한다. 이 보호층(1545)은, 후에 박리층(1501)을 에칭에 의해 제거할 때 안테나(1542)를 보호할 수 있는 재료로 형성된다. 예를 들어, 물 또는 알코올류에 용해 가능한 에폭시계 수지, 아크릴레이트계 수지, 실리콘계 수지를 전면에 도포함으로써 보호층(1545)을 형성할 수 있다.
그 다음, 도 17(B)에 나타내는 바와 같이, IC 태그를 개별적으로 분리하기 위해 홈(1546)을 형성한다. 이 홈(1546)은 박리층(1501)이 노출되는 정도의 깊이를 가지면 좋다. 홈(1546)의 형성에는 다이싱(dicing), 스크라이빙(scribing) 등을 사용할 수 있다. 또한, 제1 기판(1500) 위에 형성되어 있는 IC 태그를 분리할 필요가 없는 경우에는, 홈(1546)을 반드시 형성할 필요는 없다.
그 다음, 도 17(C)에 나타내는 바와 같이, 박리층(1501)을 에칭에 의해 제거한다. 여기서는, 에칭 가스로서 불화 할로겐을 사용하고, 이 가스를 홈(1546)으로부터 도입한다. 예를 들어, ClF3(삼불화염소)를 사용하고, 온도를 350℃로 하고, 유량을 300 sccm으로 하고, 기압을 798 파스칼(798 Pa)로 하고, 처리 시간을 3시간으로 한 조건에서 행한다. 또한, ClF3 가스에 질소를 혼합한 가스를 사용하여도 좋다. ClF3 등의 불화 할로겐을 사용함으로써, 박리층(1501)이 선택적으로 에칭되어, 제1 기판(1500)으로부터 TFT(1530∼1532)를 박리할 수 있다. 불화 할로겐은 기체이어도 좋고, 액체이어도 좋다.
TFT를 포함하는 집적회로를 절연 기판으로부터 박리하는 방법은, 본 실시형태에서 나타낸 바와 같이 비정질 규소막을 에칭하는 방법에 한정되지 않고, 다른 다양한 방법을 사용할 수 있다. 예를 들어, 내열성이 높은 기판과 집적회로 사이에 금속 산화막을 제공한 다음, 이 금속 산화막을 취약화시킨 후, 박리를 행하여, 금속 산화막 위에 제공된 TFT를 포함하는 집적회로를 박리할 수도 있다. 또한, 레이저광 조사에 의해 박리층의 적어도 일부를 파괴하여, TFT를 포함하는 집적회로를 기판으로부터 박리할 수도 있다. 또한, TFT를 포함하는 집적회로가 형성된 기판을 기계적으로 삭제, 또는 용액이나 가스에 의한 에칭으로 기판을 제거함으로써, TFT를 포함하는 집적회로를 기판으로부터 박리할 수도 있다.
그 다음, 도 18(A)에 나타내는 바와 같이, 박리된 TFT(1530∼1532) 및 안테나(1542)를 접착제(1550)를 사용하여 제2 기판(1551)에 부착시킨다. 접착제(1550)로서는, 제2 기판(1551)과 하지 절연막(1502)을 부착시킬 수 있는 재료를 사용한다. 접착제(1550)로서는, 예를 들어, 반응 경화형 접착제, 열 경화형 접착제, 자외선 경화형 접착제 등의 광 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다.
또한, 제2 기판(1551)은 종이 또는 플라스틱 등의 가요성 유기 재료로 형성될 수 있다.
그 다음, 도 18(B)에 나타내는 바와 같이, 보호층(1545)을 제거한 후, 안테나(1542)를 덮도록 제3 층간절연막(1541) 위에 접착제(1552)를 도포하고, 커버재(1553)를 부착한다. 커버재(1553)로서는, 제2 기판(1551)과 마찬가지로, 종이 또는 플라스틱 등의 가요성 유기 재료를 사용할 수 있다. 접착제(1552)의 두께는, 예를 들어, 10∼200 ㎛로 하면 좋다.
접착제(1552)로서는, 커버재(1553)를 제3 층간절연막(1541) 및 안테나(1542)에 부착할 수 있는 재료를 사용한다. 접착제(1552)로서는, 예를 들어, 반응 경화 형 접착제, 열 경화형 접착제, 자외선 경화형 접착제 등의 광 경화형 접착제, 혐기형 접착제 등의 각종 경화형 접착제를 사용할 수 있다.
상기한 공정들을 거쳐, IC 태그가 완성된다. 상기 제조방법에 따라, 총 막 두께 0.3 ㎛∼3 ㎛, 대표적으로는 2 ㎛ 정도의 매우 얇은 집적회로를 제2 기판(1551)과 커버재(1553) 사이에 형성할 수 있다.
또한, 집적회로의 두께는 반도체 소자 자체의 두께뿐만 아니라, 접착제(1550)와 접착제(1552) 사이에 형성된 각종 절연막 및 층간절연막의 두께도 포함하는 것으로 한다. 또한, IC 태그가 가지는 집적회로가 차지하는 면적은 5 평방mm(25 ㎟) 이하, 보다 바람직하게는 대략 0.3 평방mm(0.09 ㎟)∼4 평방mm(16 m㎟)로 할 수 있다.
또한, 본 실시형태에서는, 내열성이 높은 제1 기판(1500)과 집적회로 사이에 박리층을 제공하고 에칭에 의해 이 박리층을 제거함으로써, 집적회로로부터 기판을 박리하는 방법에 대하여 설명하였으나, 본 발명의 IC 태그의 제조방법은 이 구성에 한정되지 않는다. 예를 들어, 내열성이 높은 기판과 집적회로 사이에 금속 산화막을 제공하고, 이 금속 산화막을 결정화에 의해 취약화시켜 집적회로를 박리하도록 하여도 좋다. 또는, 내열성이 높은 기판과 집적회로 사이에, 수소를 함유하는 비정질 반도체막으로 형성한 박리층을 제공하고, 레이저광 조사에 의해 이 박리층을 제거함으로써 집적회로로부터 기판을 박리하여도 좋다. 또는, 집적회로가 형성된 내열성이 높은 기판을 기계적으로 삭제, 또는 용액이나 가스에 의한 에칭에 의해 제거함으로써 집적회로를 기판으로부터 분리하여도 좋다.
또한, 본 실시형태에서는, 안테나를 집적회로와 동일 기판 위에 형성하고 있는 예에 대하여 설명하였지만, 본 발명은 이 구성에 한정되지 않는다. 각각 다른 기판 위에 형성한 안테나와 집적회로를 후에 부착함으로써, 전기적으로 접속하도록 하여도 좋다.
또한, RFIC에 일반적으로 사용되고 있는 전파의 주파수는 13.56 MHz 또는 2.45 GHz이고, 이 주파수의 전파를 검파할 수 있도록 IC 태그를 형성하는 것이 범용성을 높이는데 있어서 매우 중요하다.
또한, 본 실시형태의 IC 태그에서는, 반도체 기판을 사용하여 형성된 RFIC 보다 전파가 차폐되기 어렵고, 전파의 차폐에 의해 신호가 감쇠하는 것을 방지할 수 있다는 이점이 있다. 따라서, 반도체 기판을 사용하지 않아도 되므로, IC 태그의 비용을 대폭 저감할 수 있다.
또한, 본 실시형태에서는, 집적회로를 박리하여 가요성 기판에 부착시키는 예에 대하여 설명하였지만, 본 발명은 이 구성에 한정되지 않는다. 예를 들어 유리 기판과 같이, 집적회로의 제조 공정의 열 처리에 견딜 수 있는 내열 온도를 가지는 기판을 사용하는 경우, 집적회로를 반드시 박리할 필요는 없다.
본 실시형태는 실시형태 1, 실시형태 2, 실시형태 3, 실시형태 4, 또는 실시형태 5와 자유롭게 조합될 수 있다.
[실시형태 7]
본 발명의 레이저 조사장치를 사용하여 제조한 TFT는 다양한 전자기기에 사용될 수 있다. 그러한 전자기기로서는, 비디오 카메라 또는 디지털 카메라와 같은 카메라, 고글형 디스플레이, 내비게이션 시스템, 음향 재생장치(카 오디오, 오디오 컴포넌트 등), 퍼스널 컴퓨터, 게임기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기 또는 전자책 등), 기록 매체를 구비한 화상 재생장치(구체적으로는 DVD(Digital Versatile Disc)) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다.
본 발명을 이용함으로써, 반도체막에 대하여 양호하게 레이저 조사 처리를 실시할 수가 있기 때문에, 기판 위에서 반도체 소자의 레이아웃이나 크기의 자유도를 높게 하거나, 집적도를 향상하는 것이 가능하게 된다. 또한, 제조한 반도체 소자의 제품 품질은 양호한 상태이며, 또한 편차를 없앨 수 있게 된다. 그 구체적인 예를 도 19(A)∼도 19(C)를 사용하여 설명한다.
도 19(A)는 케이스(1901), 지지대(1902), 표시부(1903), 스피커부(1904), 비디오 입력 단자(1905) 등을 포함하는 표시장치를 나타낸다. 이 표시장치는, 다른 실시형태들에서 나타낸 제조방법에 의해 형성된 박막트랜지스터를 그의 표시부(1903) 및 구동회로에 사용함으로써 제조된다. 또한, 표시장치에는, 액정 표시장치, 발광장치 등이 포함되고, 구체적으로는 컴퓨터용, 텔레비전 수신용, 광고 표시용 등의 모든 정보 표시용 표시장치가 포함된다.
도 19(B)는 케이스(1911), 표시부(1912), 키보드(1913), 외부 접속 포트(1914), 포인팅 마우스(1915) 등을 포함하는 퍼스널 컴퓨터를 나타낸다. 상기한 실시형태에서 나타낸 제조방법을 사용함으로써, 표시부(1912), 다른 회로부 등에의 적용이 가능하다. 또한, 본 발명은 본체 내부의 CPU, 메모리 등의 반도체장치에도 적용이 가능하다.
도 19(C)는 휴대 전화기로서, 휴대형 정보 단말기의 하나의 대표예를 나타낸다. 이 휴대 전화기는 케이스(1921), 표시부(1922), 센서부(1924), 조작 키(1923) 등을 포함한다. 센서부(1924)는 광 센서 소자를 가지고 있고, 센서부(1924)에서 얻어지는 조도에 맞추어 표시부(1922)의 휘도를 제어하거나 센서부(1924)에서 얻어지는 조도에 맞추어 조작 키(1923)의 조명 제어를 행함으로써, 휴대 전화기의 소비전류를 억제할 수 있다. 또한, CCD 등의 촬상 기능을 가지는 휴대 전화기의 경우에는, 광학 파인더 근처에 제공된 센서부(1924)의 센서의 수광량이 변화함으로써 촬영자가 광학 파인더를 들여다 보는지 여부를 검출한다. 촬영자가 광학 파인더를 들여다 보고 있는 경우에는, 표시부(1922)를 오프로 함으로써 소비전력을 억제할 수 있다.
상기 휴대 전화기를 비롯하여, PDA(Personal Digital Assistants), 디지털 카메라, 소형 게임기 등의 전자기기는 휴대형 정보 단말기이기 때문에, 표시 화면이 작다. 따라서, 상기한 실시형태에서 나타낸 미세한 트랜지스터를 사용하여 CPU, 메모리, 센서 등의 기능 회로를 형성함으로써, 이들 전자기기의 소형화 및 경량화를 도모할 수 있다.
또한, 본 발명의 레이저 조사장치를 사용하여 제조된 TFT를 박막 집적회로 또는 비접촉형 박막 집적회로 장치(무선 IC 태그, RFID(Radio Frequency Identification)라고도 불림)로서 사용할 수도 있다. 또한, IC 태그를 다양한 전자기기에 부착함으로써, 전자기기의 유통 경로 등을 명확하게 알 수 있다. 그 구 체적인 예를 도 19(D) 및 도 19(E)를 사용하여 설명한다.
도 19(D)는, 여권(1941)에 무선 IC 태그(1942)를 붙인 상태를 나타내고 있다. 또한, 여권(1941)에 무선 IC 태그를 묻어도 좋다. 마찬가지로 하여, 운전 면허증, 신용카드, 지폐, 동전, 증권, 상품권, 티켓, 여행자 수표(T/C), 건강 보험증, 주민등록증, 호적등본 등에 무선 IC 태그를 붙이거나 묻을 수 있다. 이 경우, 진짜인 것을 나타내는 정보만을 무선 IC 태그에 입력해 두고, 그 정보를 부정하게 읽어내거나 기입할 수 없도록 액세스권을 설정한다. 이것은 다른 실시형태에서 설명한 메모리를 사용함으로써 실현할 수 있다. 이와 같이 태그로서 사용함으로써, 위조된 것과 진짜인 것을 구별할 수 있게 된다.
그 외에, 무선 IC 태그를 메모리로서 사용하는 것도 가능하다. 도 19(E)는 무선 IC 태그(1951)를 야채 포장지에 부착하는 라벨에 사용한 경우의 예를 나타내고 있다. 또한, 포장지 자체에 무선 IC 태그를 붙이거나 묻어도 상관없다. 무선 IC 태그(1951)에는, 생산지, 생산자, 제조 연월일, 가공 방법 등의 생산 단계의 공정이나, 상품의 유통 공정, 가격, 수량, 용도, 형상, 중량, 유통기한, 각종 인증 정보 등을 기록하는 것이 가능하다. 무선 IC 태그(1951)로부터의 정보는 무선식 리더(reader)(1952)의 안테나부(1953)에서 수신하여 판독하고 리더(1952)의 표시부(1954)에 표시함으로써, 도매업자, 소매업자, 소비자가 파악하는 것이 용이하게 된다. 또한, 생산자, 거래업자, 소비자의 각각에 대하여 액세스권을 설정함으로써, 액세스권을 가지지 않는 경우에는 판독, 기입, 재기입, 소거를 할 수 없는 구조로 되어 있다.
또한, 무선 IC 태그는 이하와 같이 사용될 수 있다. 상점에서, 계산 시에 무선 IC 태그에 계산을 끝냈다는 것을 기입하고, 출구에 체크 수단을 마련하여, 계산이 완료된 것이 무선 IC 태그에 기입되어 있는지 체크한다. 계산을 끝내지 않고 가게를 나가려고하면, 경보가 울린다. 이 방법에 의해, 계산하는 것을 잊어버리는 것이나 좀도둑을 예방할 수 있다.
또한, 고객의 프라이버시 보호를 고려하면, 다음과 같은 방법으로 하는 것도 가능하다. 금전출납기로 계산을 하는 단계에서, (1) 무선 IC 태그에 입력되어 있는 데이터를 비밀번호 등으로 잠근다, (2) 무선 IC 태그에 입력되어 있는 데이터 자체를 암호화한다, (3) 무선 IC 태그에 입력되어 있는 데이터를 소거한다, (4) 무선 IC 태그에 입력되어 있는 데이터를 파괴한다는 것 중 어느 하나를 행한다. 이들 방법은 상기 실시형태에서 나타낸 메모리를 사용함으로써 실현될 수 있다. 그리고, 출구에 체크 수단을 마련하여, (1)∼(4) 중 어떠한 처리가 행해졌거나, 또는 무선 IC 태그의 데이터에 어떠한 처리도 행해지지 않은 상태인지를 체크함으로써, 계산의 유무를 체크한다. 이와 같이 하면, 상점 내에서는 계산의 유무를 확인하는 것이 가능하고, 상점 밖에서는 소유자의 의지에 반하여 무선 IC 태그의 정보를 판독하는 것을 방지할 수 있다.
이상에서 설명한 무선 IC 태그는, 종래 사용하고 있던 바코드보다 제조 비용이 비싸기 때문에, 비용 절감을 도모할 필요가 있다. 그리하여, 본 발명을 사용함으로써, 한 번의 주사로 형성되는 대립경 결정의 영역의 폭을 확대할 수가 있고, 서로 인접한 결정화 영역의 경계부(즉, 미(微)결정 영역)의 비율이 종래에 비하여 대폭으로 감소하므로, 낭비없이 반도체 소자를 형성할 수 있기 때문에, 비용 절감에 유효하다. 또한, 어느 무선 IC 태그도 품질이 높고, 또한 성능의 편차가 없게 제조할 수 있다.
이상과 같이, 본 발명에 의해 제조된 반도체장치의 적용 범위는 극히 넓고, 본 발명에 의해 제조된 반도체장치를 다양한 분야의 전자기기에 사용될 수 있다.
또한, 본 실시형태는 실시형태 1, 실시형태 2, 실시형태 3, 실시형태 4, 실시형태 5, 또는 실시형태 6과 자유롭게 조합될 수 있다.
본 발명에 의하면, 파장 변환을 위한 비선형 광학 소자를 필요로 하지 않고, 매우 높은 출력의 레이저빔을 얻을 수 있다. 따라서, 한 번의 주사로 형성되는 대립경 결정의 영역의 폭을 확대할 수 있기 때문에, 생산성을 현격하게 향상시킬 수 있다.

Claims (19)

  1. 레이저 발진기로부터 기본파인 레이저빔을 방출하는 공정;
    상기 레이저빔을 반도체로 보내는 공정; 및
    상기 레이저빔에 대하여 상대적으로 상기 반도체의 표면을 이동시키면서, 다광자 흡수를 발생하는 상기 레이저빔을 조사하여, 상기 반도체를 결정화시키는 공정을 포함하는 반도체장치 제조방법.
  2. 반도체에 불순물 영역을 형성하는 공정;
    레이저 발진기로부터 기본파인 레이저빔을 방출하는 공정;
    상기 레이저빔을 상기 반도체로 보내는 공정; 및
    상기 레이저빔에 대하여 상대적으로 상기 반도체의 표면을 이동시키면서, 다광자 흡수를 발생하는 상기 레이저빔을 조사하여, 상기 불순믈 영역을 활성화하는 공정을 포함하는 반도체장치 제조방법.
  3. 레이저 발진기로부터 기본파인 레이저빔을 방출하는 공정;
    상기 레이저빔을 반도체로 보내는 공정; 및
    상기 레이저빔에 대하여 상대적으로 상기 반도체의 표면을 이동시키면서, 다광자 흡수를 발생하는 상기 레이저빔을 조사하여, 상기 반도체를 결정화시키는 공정을 포함하고;
    상기 레이저빔이 1 GW/cm2∼1 TW/cm2 범위의 피크 출력을 가지는 반도체장치 제조방법.
  4. 반도체에 불순물 영역을 형성하는 공정;
    레이저 발진기로부터 기본파인 레이저빔을 방출하는 공정;
    상기 레이저빔을 상기 반도체로 보내는 공정; 및
    상기 레이저빔에 대하여 상대적으로 상기 반도체의 표면을 이동시키면서, 다광자 흡수를 발생하는 상기 레이저빔을 조사하여, 상기 불순믈 영역을 활성화하는 공정을 포함하고;
    상기 레이저빔이 1 GW/cm2∼1 TW/cm2 범위의 피크 출력을 가지는 반도체장치 제조방법.
  5. 유리 기판 위에 반도체층을 형성하는 공정;
    상기 반도체층에 인접한 절연층을 형성하는 공정;
    상기 절연층에 인접항 도전층을 형성하는 공정;
    레이저 발진기로부터 기본파인 레이저빔을 방출하는 공정;
    상기 레이저빔을 상기 반도체층으로 보내는 공정; 및
    상기 레이저빔에 대하여 상대적으로 상기 반도체층의 표면을 이동시키면서, 다광자 흡수를 발생하는 상기 레이저빔을 조사하여, 상기 반도체층을 결정화시키는 공정을 포함하는 반도체장치 제조방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 기본파인 상기 레이저빔이 1 펨토초 이상 10 피코초 이하의 펄스 폭으로 발진되는 반도체장치 제조방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 레이저빔이 10 MHz 이상의 반복 주파수를 가지는 반도체장치 제조방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 기본파인 상기 레이저빔이, 사파이어, YAG, 세라믹 YAG, 세라믹 Y2O3, KGW, KYW, Mg2SiO4, YLF, YVO4, 및 GdVO4로 이루어진 군에서 선택된 결정을 포함하는 레이저 발진기로부터 방출되고,
    상기 결정에는 Nd, Yb, Cr, Ti, Ho, Er 중 적어도 하나가 도펀트로서 첨가되는 반도체장치 제조방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 레이저빔이 조사면에서 선 형상과 타원 형상 중 하나를 가지는 반도체장치 제조방법.
  10. 레이저 발진기로부터 기본파인 제1 레이저빔을 방출하는 단계;
    상기 제1 레이저빔을, 조사면에서 선 형상과 직사각형 형상 중 하나를 가지 는 제2 레이저빔으로 가공하는 단계; 및
    다광자 흡수를 발생하는 상기 제2 레이저빔을 피조사체에 조사하는 단계를 포함하는 레이저 조사방법.
  11. 제 10 항에 있어서, 상기 제1 레이저빔이 10 MHz 이상의 반복 주파수를 가지는 레이저 조사방법.
  12. 제 10 항에 있어서, 기본파인 상기 제1 레이저빔이 1 펨토초 이상 10 피코초 이하의 펄스 폭으로 발진되는 레이저 조사방법.
  13. 제 10 항에 있어서, 상기 제1 레이저빔이, 사파이어, YAG, 세라믹 YAG, 세라믹 Y2O3, KGW, KYW, Mg2SiO4, YLF, YVO4, 및 GdVO4로 이루어진 군에서 선택된 결정을 포함하는 레이저 발진기로부터 방출되고,
    상기 결정에는 Nd, Yb, Cr, Ti, Ho, Er 중 적어도 하나가 도펀트로서 첨가되는 레이저 조사방법.
  14. 기본파인 레이저빔을 방출하는 고체 레이저 발진기;
    집광 렌즈를 가지고 있고, 기본파인 상기 레이저빔을 조사면에 투영하여 조사하는 기구; 및
    기본파인 상기 레이저빔에 대하여 상대적으로 상기 조사면을 이동시키는 수단을 포함하고;
    상기 집광 렌즈는 기본파인 상기 레이저빔을 선 형상과 타원 형상 중 하나로 정형하는 레이저 조사장치.
  15. 제 14 항에 있어서, 상기 집광 렌즈가 2장의 볼록형 실린드리컬 렌즈를 포함하는 레이저 조사장치.
  16. 제 15 항에 있어서, 상기 레이저빔이 10 MHz 이상의 반복 주파수를 가지는 레이저 조사장치.
  17. 제 15 항에 있어서, 레이저 발진기로부터 방출되는 상기 레이저빔이 1 펨토초 이상 10 피코초 이하의 펄스 폭으로 발진되는 레이저 조사장치.
  18. 제 15 항에 있어서, 레이저 발진기로부터 방출되는 상기 레이저빔은, 사파이어, YAG, 세라믹 YAG, 세라믹 Y2O3, KGW, KYW, Mg2SiO4, YLF, YVO4, 및 GdVO4로 이루어진 군에서 선택된 결정에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er 중 적어도 하나를 첨가한 것을 포함하는 레이저 발진기로부터 방출되는 레이저 조사장치.
  19. 제 15 항에 있어서, 상기 레이저빔이 1 GW/cm2∼1 TW/cm2 범위의 피크 출력을 가지는 레이저 조사장치.
KR1020077010137A 2004-10-20 2005-10-18 레이저 조사방법, 레이저 조사장치, 및 반도체장치제조방법 KR20070069187A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004306140 2004-10-20
JPJP-P-2004-00306140 2004-10-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127019095A Division KR20120096586A (ko) 2004-10-20 2005-10-18 반도체장치 제조방법

Publications (1)

Publication Number Publication Date
KR20070069187A true KR20070069187A (ko) 2007-07-02

Family

ID=36203098

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020127019095A KR20120096586A (ko) 2004-10-20 2005-10-18 반도체장치 제조방법
KR1020077010137A KR20070069187A (ko) 2004-10-20 2005-10-18 레이저 조사방법, 레이저 조사장치, 및 반도체장치제조방법
KR1020137013995A KR101354162B1 (ko) 2004-10-20 2005-10-18 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127019095A KR20120096586A (ko) 2004-10-20 2005-10-18 반도체장치 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137013995A KR101354162B1 (ko) 2004-10-20 2005-10-18 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법

Country Status (4)

Country Link
US (1) US7585791B2 (ko)
KR (3) KR20120096586A (ko)
CN (1) CN101044597B (ko)
WO (1) WO2006043690A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8357592B2 (en) 2009-06-02 2013-01-22 Sumco Corporation Method and apparatus for manufacturing semiconductor substrate dedicated to semiconductor device, and method and apparatus for manufacturing semiconductor device

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP5095073B2 (ja) * 2004-04-28 2012-12-12 株式会社イー・エム・ディー 半導体物質の表面改質方法、半導体装置の製造方法
US20070063226A1 (en) * 2004-10-29 2007-03-22 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
KR101217108B1 (ko) * 2004-11-18 2012-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법
US7521326B2 (en) * 2004-12-03 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US9177811B2 (en) 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5205012B2 (ja) * 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
CN101796613B (zh) * 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备
US20090147255A1 (en) * 2007-12-07 2009-06-11 Erington Kent B Method for testing a semiconductor device and a semiconductor device testing system
TW201001624A (en) 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
US8603902B2 (en) 2008-01-31 2013-12-10 President And Fellows Of Harvard College Engineering flat surfaces on materials doped via pulsed laser irradiation
US8058615B2 (en) * 2008-02-29 2011-11-15 Sionyx, Inc. Wide spectral range hybrid image detector
WO2009111327A2 (en) * 2008-02-29 2009-09-11 Sionyx, Inc. Vertically integrated light sensor and arrays
US20090246413A1 (en) * 2008-03-27 2009-10-01 Imra America, Inc. Method for fabricating thin films
EP2304776A1 (en) * 2008-07-16 2011-04-06 Sionyx, Inc. Thin sacrificial masking films for protecting semiconductors from pulsed laser process
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US20100090347A1 (en) * 2008-10-09 2010-04-15 Saylor Stephen D Apparatus and method for contact formation in semiconductor devices
CN102470549A (zh) * 2009-07-03 2012-05-23 旭硝子株式会社 脆性材料基板的切割方法、切割装置以及通过该切割方法获得的车辆用窗玻璃
US8932510B2 (en) * 2009-08-28 2015-01-13 Corning Incorporated Methods for laser cutting glass substrates
KR101470811B1 (ko) * 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR102234065B1 (ko) * 2009-09-17 2021-03-31 사이오닉스, 엘엘씨 감광성 이미징 장치 및 이와 관련된 방법
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8946590B2 (en) * 2009-11-30 2015-02-03 Corning Incorporated Methods for laser scribing and separating glass substrates
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN106449684B (zh) 2010-06-18 2019-09-27 西奥尼克斯公司 高速光敏设备及相关方法
US8720228B2 (en) * 2010-08-31 2014-05-13 Corning Incorporated Methods of separating strengthened glass substrates
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
KR101888089B1 (ko) * 2011-09-29 2018-08-16 엘지디스플레이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9938180B2 (en) 2012-06-05 2018-04-10 Corning Incorporated Methods of cutting glass using a laser
US9610653B2 (en) 2012-09-21 2017-04-04 Electro Scientific Industries, Inc. Method and apparatus for separation of workpieces and articles produced thereby
CN103268876B (zh) * 2012-09-27 2016-03-30 厦门天马微电子有限公司 静电释放保护电路、显示面板和显示装置
TWI505476B (zh) * 2012-12-27 2015-10-21 E Ink Holdings Inc 薄膜電晶體結構
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
CN103817433B (zh) * 2014-01-23 2016-04-13 浙江工业大学 一种激光加工光斑控制方法及其专有装置
WO2016004175A1 (en) * 2014-07-03 2016-01-07 Ipg Photonics Corporation Process and system for uniformly recrystallizing amorphous silicon substrate by fiber laser
US9337219B1 (en) * 2014-11-18 2016-05-10 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing flexible display device
CN107667569A (zh) 2015-01-09 2018-02-06 伊利诺斯工具制品有限公司 用于热处理连续产品的成列基于等离子体的系统和方法
US10934603B2 (en) 2015-01-09 2021-03-02 Illinois Tool Works Inc. Inline laser-based system and method for thermal treatment of continuous products
CN105499790A (zh) * 2015-12-30 2016-04-20 武汉嘉铭激光有限公司 一种激光加工头
KR101850365B1 (ko) * 2016-08-01 2018-04-20 주식회사 이오테크닉스 레이저 가공 장치, 이를 이용한 레이저 가공 방법 및 이에 사용되는 레이저 조사 유닛
JP6795811B2 (ja) * 2017-02-16 2020-12-02 国立大学法人埼玉大学 剥離基板製造方法
KR102027464B1 (ko) * 2017-03-07 2019-10-04 주식회사 비아트론 화이버 레이저와 폴리곤 스캐너를 이용한 실리콘 박막 결정화 방법
KR102011262B1 (ko) 2017-09-26 2019-08-16 허철 반도체 소자 가공용 렌즈의 반사광 차단 필터 및 이를 이용한 노광용 광학계
WO2019151543A1 (ko) * 2018-01-30 2019-08-08 류정도 레이저 빔을 이용하여 대상 물질을 가열하는 가열 장치 및 레이저를 이용한 간접 가열 방법
EP3774162A1 (en) * 2018-04-10 2021-02-17 Talens Systems, S.L.U. Apparatus and method for processing cardboard
CN108831827B (zh) * 2018-07-31 2020-07-28 山东大学 一种热辅助飞秒激光退火非晶硅的装置
CN112008232A (zh) * 2020-08-11 2020-12-01 华东师范大学 一种覆有ito薄膜的玻璃表面制备周期条纹结构的方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20020070352A1 (en) * 1999-11-30 2002-06-13 Douglas C Allan Creation of three-dimensional structures using ultrashort low energy laser exposure and structures formed thereby
JP2001338894A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
DE10049557B4 (de) * 2000-10-06 2004-09-02 Microlas Lasersystem Gmbh Vorrichtung zum Umwandeln der Intensitätsverteilung eines Laserstrahls
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
JP4465429B2 (ja) * 2002-02-21 2010-05-19 株式会社リコー レーザ加工方法
JP2004064064A (ja) * 2002-06-07 2004-02-26 Fuji Photo Film Co Ltd レーザアニール装置
JP2004158627A (ja) 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
JP2004165436A (ja) * 2002-11-13 2004-06-10 Rohm Co Ltd 半導体発光素子の製造方法
JP3683580B2 (ja) 2002-12-05 2005-08-17 浜松ホトニクス株式会社 レーザ加工装置
JP2004188422A (ja) * 2002-12-06 2004-07-08 Hamamatsu Photonics Kk レーザ加工装置及びレーザ加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8698215B2 (en) 2007-01-08 2014-04-15 Samsung Display Co., Ltd. Transparent thin film transistor, and method of manufacturing the same
US8357592B2 (en) 2009-06-02 2013-01-22 Sumco Corporation Method and apparatus for manufacturing semiconductor substrate dedicated to semiconductor device, and method and apparatus for manufacturing semiconductor device
KR101393611B1 (ko) * 2009-06-02 2014-05-12 가부시키가이샤 사무코 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치

Also Published As

Publication number Publication date
KR20130081308A (ko) 2013-07-16
CN101044597B (zh) 2012-11-28
KR101354162B1 (ko) 2014-01-22
KR20120096586A (ko) 2012-08-30
CN101044597A (zh) 2007-09-26
US20070178672A1 (en) 2007-08-02
US7585791B2 (en) 2009-09-08
WO2006043690A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
KR101354162B1 (ko) 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법
JP4954495B2 (ja) 半導体装置の作製方法
KR101258474B1 (ko) 반도체장치 및 그 제조 방법
CN1912739B (zh) 曝光掩模以及使用其的半导体器件的制造方法
KR101207441B1 (ko) 반도체장치의 제작 방법
KR101252018B1 (ko) 반도체 장치 및 그 제조방법
JP4053412B2 (ja) 半導体装置の作製方法
KR101394097B1 (ko) 박막 트랜지스터 및 그 제조 방법, 및 반도체 장치
US7563661B2 (en) Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
JP2004179474A6 (ja) レーザー照射装置
JP2006148086A (ja) レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
JP4584075B2 (ja) 半導体装置の作製方法
JP5116232B2 (ja) レーザ照射装置およびレーザ照射方法
JP4754918B2 (ja) 半導体装置の作製方法
JP5227552B2 (ja) 薄膜トランジスタ及びその作製方法、並びに半導体装置
JP5094099B2 (ja) 半導体装置の作製方法
JP4408011B2 (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
CN100524659C (zh) 半导体装置
JP2005340377A (ja) 半導体装置の作製方法及び半導体装置
JP2007194605A (ja) レーザ照射装置、及び半導体装置の作製方法
JP2003115456A (ja) 半導体装置の作製方法
JP2006066908A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E90F Notification of reason for final refusal
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120619

Effective date: 20140219