CN100340911C - 非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法 - Google Patents

非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法 Download PDF

Info

Publication number
CN100340911C
CN100340911C CNB2004100461998A CN200410046199A CN100340911C CN 100340911 C CN100340911 C CN 100340911C CN B2004100461998 A CNB2004100461998 A CN B2004100461998A CN 200410046199 A CN200410046199 A CN 200410046199A CN 100340911 C CN100340911 C CN 100340911C
Authority
CN
China
Prior art keywords
layer
alignment keys
amorphous silicon
color filter
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100461998A
Other languages
English (en)
Other versions
CN1577011A (zh
Inventor
徐铉植
金荣柱
金商铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030041700A external-priority patent/KR100928053B1/ko
Priority claimed from KR1020030041699A external-priority patent/KR100920924B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1577011A publication Critical patent/CN1577011A/zh
Application granted granted Critical
Publication of CN100340911C publication Critical patent/CN100340911C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

用于液晶(LCD)显示器的阵列基板的制造方法，包括：在具有显示区和包围显示区的非显示区的基板上形成对准键；对准键上形成非晶硅层；用对准键作基准，结晶非晶硅层的预定部分；用对准键作基准，对非晶硅层进行构图，形成多晶硅层，其中，多晶硅层用非晶硅层的预定部分形成；在半导体层上形成栅绝缘层；用对准键作基准，在栅绝缘层上形成栅极；在栅极上形成隔层绝缘层和在隔层绝缘层上形成源极和漏极。

Description

非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法
本申请要求享有2003年6月25日在韩国递交的韩国专利申请No.2003-41699号和No.2003-41700号的权益，它们在此引用以作参考。
技术领域
本发明涉及液晶显示器(LCD)，更具体涉及具有多晶硅薄膜晶体管(TFT)的液晶显示器(LCD)及其制造方法。
背景技术
由于平板显示器(FPD)具有良好的可携带性和低功耗，所以平板显示器成为新的研究对象。各种FPD中，由于LCD显示器能够显示高清晰度图像，彩色图像和移动图像，所以，LCD显示器广泛用作笔记本电脑和台式计算机的监视器。
通常，LCD显示器包括用液晶层隔开的两个基板，其中，每个基板支撑多个电极，两个基板设置成使两个基板中的电极彼此面对。将电压作用在电极上，就会产生影响液晶层中液晶分子排列方向的电场。然后，调制液晶层的透光特性，用LCD显示器显示图像。
有源矩阵型LCD显示器包括按矩阵图形设置的多个像素区，其中，每个像素区包括例如TFT的开关元件。由于它的组成，有源矩阵型LCD能够显示高质量的移动图像。可以用多晶硅(即多晶硅型TFT)或非晶硅(即非晶硅型TFT)形成这种LCD的TFT，。包含多晶硅TFT的LCD显示器的驱动电路可以很容易地和像素区内的TFT形成在相同的基板上，并能省去将像素区中的TFT与驱动电路连接所需要的附加工艺。由于多晶硅的场效应迁移率大于非晶硅的场效应迁移率，所以，包含多晶硅型TFT的LCD显示器有利于包括驱动集成电路(IC)和相同基板上形成的阵列元件(即像素区中的TFT)。因此，可以降低驱动集成电路(IC)的材料成本，简化LCD显示器的制造工艺。而且，由于多晶硅具有的场效应迁移率大于非晶硅(a-Si)的场效应迁移率，所以，包括多晶硅型TFT的LCD显示器具有更快的响应时间，增强了抗热和光损坏的能力。
通过结晶非晶硅的方法形成多晶硅。激光退火方法是现有技术的非晶硅的一种结晶方法，用激光束照射非晶硅膜的表面，产生1400℃的温度。在该温度下，被激光照射的非晶硅表面氧化。因此，在含氧的环境中激光退火，激光束反复照射到非晶硅膜的表面上，会在被照射的表面上形成氧化硅(SiO2)。因此，激光退火必须在10-7到10-6托(Torr，真空度单位)的真空中进行，以防止形成氧化硅。然而，上述的激光退火方法产生会具有很大晶粒的多晶硅，所产生的多晶硅中的晶界面积也很大，这很容易产生不期望的漏电流。为了克服上述激光退火方法中存在的问题，提出了连续横向凝固(SLS)方法。SLS方法可以使硅晶粒沿着垂直于液相区与固相区之间的相界方向自然生长。因此，通过调节能量密度、照射范围和激光束的移动可以控制晶粒的横向生长。(Robert S.Sposilli，M.A.Crowder，and JamesS.Im，Mat.Res.Soc.Symp.Proc.Vol.452，956-057，1997中有描述)通过上述方法控制硅晶粒的生长，可以使晶界面积最小，因此，使所产生的漏电流达到最小。
图1显示出包括在相同基板上设置的驱动电路和阵列元件的现有技术LCD显示器的示意图。
参见图1，基板2支撑中心设置的像素区4和像素区4的周围设置的驱动电路区域3。驱动电路区域3包括分别设置在像素区4的左边和顶部的栅驱动电路3a和数据驱动电路3b。像素区4包括：连接到栅驱动电路3a的多条栅线6，连接到数据驱动电路3b的多条数据线8，多条栅线6与多条数据线8交叉限定的多个像素区，设置在多个像素区中的多个像素电极10，连接到像素电极10的多个薄膜晶体管“T”。
栅驱动电路3a和数据驱动电路3b分别连接到外部信号输入端，栅驱动电路3a经栅线6向像素电极10供给扫描信号，和数据驱动电路3b经数据线8向像素电极供给数据信号。利用SLS方法结晶非晶硅来形成由多个多晶硅TFT组成的栅驱动电路3a和数据驱动电路3b。
图2A是连续横向凝固方法中所用的现有技术掩模的示意图。图2B是用图2A中显示的现有技术掩模结晶后的硅层示意图。
参见图2A，现有技术的掩模14包括槽图形12，槽的宽度是几微米(例如，2-3μm)。因此，宽度为几微米的激光束照射到硅层表面。现有技术的掩模14可以包括多个彼此分开几微米的槽图形12，这在图2A中没有显示。
参见图2B，激光束(图中没有显示)经图2A中显示的掩模14中的槽图形12照射到非晶硅层20的表面。区域22显示出非晶硅层20被照射过的部分。激光束照射时，非晶硅层20的区域22完全熔化，随后冷却，形成晶粒24a和24b。因此，区域22可以叫做单元结晶区域。熔化的非晶硅材料冷却的过程中，晶粒24a和24b离开单元结晶区域22的两个相对端向单元结晶区域22的中心部分横向生长。而且，在晶粒24a和24b在单元结晶区域22的中心部分相遇处形成晶界28b。对非晶硅层20的其他表面重复上述的照射工艺可以完全结晶整个非晶硅层20。
图3是按现有技术的连续横向凝固方法形成的多晶硅层的示意图。
参见图3，用上述的现有技术SLS方法形成的多晶硅层通常包括多个单元结晶区域30、第一重叠区40和第二重叠区50(即，用激光束反复照射过的硅层区域)。第一重叠区40设置在横向相邻的单元结晶区域30之间，第二重叠区50设置在纵向相邻的单元结晶区域30之间。由于多次照射第一重叠区40和第二重叠区50，所以，在第一重叠区40和第二重叠区50中发现多晶硅材料的结晶不均匀。当像素区的TFT包含结晶不均匀的多晶硅时，LCD显示器的显示质量会下降。
图4A到图4D是现有技术多晶硅型薄膜晶体管制造方法的工艺剖视图。
参见图4A，基板60上形成缓冲层62，缓冲层62上形成多晶硅层64。如上述的，通过结晶非晶硅层获得多晶硅层。
参见图4B，多晶硅层64上顺序形成栅绝缘层66和栅极68。
参见图4C，使用栅极68作为掺杂掩模对多晶硅层64进行掺杂处理。而且，多晶硅层64包括由在其相对边上形成的源区“ii”和漏区“iii”限定的沟道区“i”，其中，多晶硅层64在沟道区“i”中的部分不含杂质，多晶硅层64在源区“ii”和漏区“iii”中的那些部分含杂质。
参见图4D，在热处理中“激活”多晶硅层64在源区“ii”和漏区“iii”中的部分。具体地说，在图4C显示的掺杂处理过程中，引入多晶硅层64中的杂质使源区“ii”和漏区“iii”中的多晶硅层64部分变成非晶硅。因此，掺入的这些杂质不能充分地起到用于随后形成的TFT中的电荷载流子的功能。而且，由激光退火方法组成的“激活”热处理使多晶硅层64的非晶硅部分再结晶，以使杂质足以起到电荷载流子的功能。
参见图4C，在自对准工艺中形成源区“ii”和漏区“iii”(即，用栅极68作为掺杂掩模，而避免用附加的掺杂掩模的器件本身的结构)。因此，用图4C显示的掺杂工艺制成的TFT叫做自对准的TFT。
但是，由于避免用附加的掺杂掩模，图4A-4D中显示的现有技术的TFT制造方法需要激活步骤，使非晶硅和预先结晶的硅材料再结晶。而且，由于栅极68用作掺杂掩模并且其上形成有栅极68的多晶硅层64被激活，所以，多晶硅层64包含与栅极68的边缘对准的结区“iv”，具有差的结晶度，且会导致产生不希望的漏电流，因此，损坏了TFT的电特性。
发明内容
因此，本发明涉及具有多晶硅型薄膜晶体管(TFT)的LCD显示器及其制造方法，其可以避免因现有技术中的缺点和局限所引起的一个或多个问题。
本发明的目的是，提供一硅层结晶的方法，形成用对准键精确地定位的晶界。
本发明的另一目的是，提供用对准键形成的多晶硅型薄膜晶体管及其制造方法，多晶硅型薄膜晶体管具有均匀的结晶度。
本发明的另一目的是，提供具有晶界和用对准键形成的有源层的LCD显示器。
本发明的另一目的是，提供LCD显示器及其制造方法，使非晶硅层结晶，和用与薄膜晶体管下滤色片层形成材料相同的材料构成的对准键形成有源层。
本发明的其它特征和优点将在下面的说明中给出，其中一部分特征和优点可以从说明中明显得出或是通过对本发明的实践而得到。通过在文字说明部分、权利要求书以及附图中特别指出的结构，可以实现和获得本发明的目的和其它优点。
为了获得这些优点和其他优点，按照本发明的目的，作为具体和广义的描述，本发明的LCD显示器的阵列基板的制造方法，例如，包括：在具有显示区和包围显示区的非显示区的基板上形成对准键；在对准键上形成非晶硅层；用对准键作基准使非晶硅层的预定区域结晶；用对准键作基准对非晶硅层进行构图，形成多晶硅层，其中，从非晶硅层的预定部分形成多晶硅层；在多晶硅层上形成栅绝缘层；用对准键作基准，在栅绝缘层上形成栅极；在栅极上形成隔层(interlayer)绝缘层和在隔层绝缘层上形成源极和漏极。
按照本发明的另一方面，一种LCD显示器的阵列基板的制造方法，例如，包括：在具有显示区和包围显示区的非显示区的基板上形成对准键；对准键上形成非晶硅层；在非晶硅层上形成虚拟图形，用对准键作基准，形成虚拟图形；用虚拟图形作掺杂掩模，对非晶硅层进行掺杂处理；除去虚拟图形；用对准键作基准，结晶非晶硅层的预定部分；用对准键作基准，对非晶硅层进行构图，形成多晶硅层，多晶硅层从非晶硅层的预定部分形成；在多晶硅层上形成栅绝缘层；用对准键作基准，在栅绝缘层上形成栅极，栅极对应虚拟图形；在栅极上形成隔层绝缘层和在隔层绝缘层上形成源极和漏极。
按照本发明的另一技术方案，一种非晶硅的结晶方法，例如，包括：在基板上形成对准键；在对准键上形成非晶硅层；和用对准键作基准，结晶非晶硅层的预定部分。
按照本发明的另一方面，一种LCD显示器的制造方法，例如，包括：在具有显示区和包围显示区的非显示区的第一基板上形成对准键；在对准键上形成非晶硅层；用对准键作基准，结晶非晶硅层的预定部分；用对准键作基准，对非晶硅层进行构图，形成多晶硅层，多晶硅层由非晶硅层的预定部分形成；在多晶硅层上形成栅绝缘层；用对准键作基准，在栅绝缘层上形成栅极；在栅极上形成隔层绝缘层；在隔层绝缘层上形成源极和漏极；在源极和漏极上形成钝化层；在钝化层上形成像素电极；在第二基板上形成公用电极；连接第一和第二基板，使像素电极面对公用电极；在像素电极与公用电极之间形成液晶层。
按照本发明的另一方面，一种LCD显示器的制造方法，例如，包括：在具有显示区和包围显示区的非显示区的第一基板上形成对准键；在对准键上形成非晶硅层；在非晶硅层上形成虚拟图形，其中，用对准键作基准，形成虚拟图形；用虚拟图形作掺杂掩模，对非晶硅层进行掺杂处理；除去虚拟图形；用对准键作基准，结晶非晶硅层的预定部分；用对准键作基准，对非晶硅层进行构图，形成多晶硅层，其中，多晶硅层由非晶硅层的预定部分形成；在多晶硅层上形成栅绝缘层；用对准键作基准，在栅绝缘层上形成栅极，其中，栅极对应虚拟图形；在栅极上形成隔层绝缘层；在隔层绝缘层上形成源极和漏极；在源极和漏极上形成钝化层；在钝化层上形成像素电极；在第二基板上形成公用电极；连接第一和第二基板，使像素电极面对公用电极和在像素电极与公用电极之间形成液晶层。
按照本发明的另一个方面，一种LCD显示器的阵列基板，例如，包括：基板，具有显示区和包围显示区的非显示区；基板上的对准键和滤色片层，其中，对准键和滤色片层分别设置在非显示区和显示区中；在对准键和滤色片层上的缓冲层；在缓冲层上的多晶硅层，其中，多晶硅层包括用对准键作基准界定的沟道区、源区和漏区；在多晶硅层上的栅绝缘层；在栅绝缘层上的栅极，其中，用对准键作基准，使栅极对应于沟道区；在栅极上的隔层绝缘层；和在隔层绝缘层上的源极和漏极。
按照本发明的另一个方面，一种LCD显示器，例如，包括：第一和第二基板，具有显示区和包围显示区的非显示区，其中，第一和第二基板彼此面对和相互隔开。第一基板上的对准键和滤色片层，其中，对准键和滤色片层分别设置在非显示区和显示区中；在对准键和滤色片层上的缓冲层；在缓冲层上的多晶硅层，其中，多晶硅层包括用对准键作基准界定的沟道区、源区和漏区；在多晶硅层上的栅绝缘层；在栅绝缘层上的栅极，其中，用对准键作基准，使栅极对应于沟道区；在栅极上的隔层绝缘层；在隔层绝缘层上的源极和漏极；在源极和漏极上形成的钝化层；在钝化层上形成的像素电极；在第二基板上形成的公用电极和像素电极与公用电极之间形成的液晶层。
很显然，上面的一般性描述和下面的详细说明都是示例性和解释性的，旨在对本发明的权利要求作进一步解释。
附图说明
本申请所包含的附图用于进一步理解本发明，其与说明书相结合并构成说明书的一部分，所述附图表示本发明的实施例并与说明书一起解释本发明的原理。附图中：
图1是现有技术的LCD显示器的示意图，包括，在相同基板上设置的驱动电路和阵列元件；
图2A是连续横向凝固方法中所用的现有技术掩模的示意图；
图2B是用图2A中显示的现有技术掩模结晶后的硅层示意图；
图3是用现有技术的连续横向凝固方法结晶后的多晶硅层的示意图；
图4A-4D是现有技术的多晶硅型薄膜晶体管(TFT)制造方法的工艺步骤的剖视图；
图5A-5H是按照本发明第一实施例的TFT制造方法的工艺步骤的剖视图；
图6A-6G是按照本发明第二实施例的TFT制造方法的工艺步骤的剖视图；
图7A-7H是按照本发明第三实施例的TFT制造方法的工艺步骤的剖视图；
图8A-8G是按照本发明第四实施例的TFT制造方法的工艺步骤的剖视图；
图9A是显示按照本发明第四实施例的多晶硅层的结晶状态的剖视图；
图9B是显示按照本发明第四实施例的多晶硅层的结晶状态的平面图；
图10是按照本发明原理的LCD显示器的阵列基板的平面图；和
图11包括图10中显示的阵列基板的LCD显示器的剖视图。
具体实施方式
现在详细描述附图中显示的本发明实施例。
正如以下更详细描述的，预计可以用多种制造方法来执行本发明的原理，例如，包括：激光束照射、离子注入，蚀刻等，它们包括的工艺，例如，只处理物体的一个区域而不处理其他区域。因此，该工艺实质上包括使需处理的物体必须与能进行处理的仪器对准。正如以下要更详细说明的，本发明的对准键用作基准，以使要处理的物体便于与能执行处理的仪器之间对准。
图5A-5H是按照本发明第一实施例的多晶硅型TFT制造方法的工艺步骤的剖视图。
参见图5A，缓冲层112可以形成在基板110上，基板110具有第一区域“I”和设置第一区域“I”相对边的第二区域“II”。对准键114形成在第二区域“II”中的缓冲层112的多个部分上。按照本发明的一个技术方案，缓冲层112可以用绝缘材料构成，例如，氧化硅(SiO2)、氮化硅(SiNx)等。按照本发明的一个技术方案，对准键114通过光刻法或其他合适的构图方法用金属材料，例如铬(Cr)，构成。图5A中没有显示，对准键可以位于基板110的边缘部分。
参见图5B，在缓冲层112和对准键114上形成非晶硅层116。
参见图5C，用对准键114作为基准，选择结晶第三区域“III”中的非晶硅层116部分。按照本发明的原理，第三区域“III”包括第一区域“I”的一部分。按照本发明的一个技术方案，用连续横向凝固(SLS)方法选择结晶非晶硅层116。通过SLS方法，用对准键114只结晶第三区域“III”中的非晶硅层116的多个部分，可以提高TFT的制造效率，改进随后形成的TFT的电性能，准确定位第三区域“III”中已结晶的部分的晶界。
参见图5D，对第三区域“III”外边的非晶硅层116的多个部分构图(即，除去)形成多晶硅层118。而且，可以用对准键114作基准，形成多晶硅层118。
参见图5E，多晶硅层118上顺序形成栅绝缘层120和栅极122。按照本发明的一个技术方案，可以用对准键114作基准，在多晶硅层118上形成栅绝缘层120和栅极122。
参见图5F，可以用栅极122作掺杂掩膜，用杂质对多晶硅层118掺杂。而且，多晶硅层118包括由在其相对边形成的源区“V”和漏区“VI”限定的沟道区“IV”。按照本发明的原理，多晶硅层118在沟道区“IV”中的部分不含杂质，多晶硅层118在源区“V”和漏区“VI”中的部分含杂质。
参见图5G，可以用热处理“激活”多晶硅层118在源区“V”和漏区“VI”中的部分。按照本发明的原理，多晶硅层118在源区“V”和漏区“VI”中的部分中引入的杂质在图5F显示的掺杂工艺中会引起多晶硅层118的多个部分变成非晶硅。因此，进行“激活”热处理会使多晶硅层118的非晶硅部分再结晶，使杂质具有作为电荷载流子的足够功能。按照本发明的一个技术方案，可以用激光退火方法激活多晶硅层118的非晶硅部分。
参见图5H，在栅极122上形成隔层绝缘层128，在隔层绝缘层128上形成源极130和漏极132。按照本发明的一个技术方案，隔层绝缘层128可以包括：第一接触孔124，它露出源区“V”中的多晶硅层118；和第二接触孔126，它露出漏区“VI”中的多晶硅层118。按照本发明的另一技术方案，源极130经第一接触孔124电连接到源区“V”中的多晶硅层118；漏极132经第二接触孔126电连接到漏区“VI”中的多晶硅层118。而且，多晶硅层118、栅极122、源极130和漏极132一起构成薄膜晶体管(TFT)“T”。
如以上参见图5A-5H所描述的，用对准键114作基准，用SLS方法，选择结晶非晶硅层116在第三区域“III”中的部分。因此，可以提高TFT的制造效率，改进TFT的电性能，准确而精密地定位第三区域“III”中多晶硅层118的再结晶部分的晶界。但是，图5A-5H所显示的制造方法要求对已经非晶化的硅材料和预先结晶的硅材料进行再结晶的激活步骤。而且，由于用栅极122作掺杂掩模，其上形成有栅极122的多晶硅层118被激活，所以，多晶硅层包含与栅极122的边缘对准的结区。结区中的多晶硅具有不均匀的结晶度，这会产生不希望的漏电流，并损坏了TFT“T”的电性能。为了克服上述的第一实施例中存在的缺点，按照本发明的原理，提供图6A-6G中显示的第二实施例。
参见图6A，在具有第一区域“I”和在第一区域“I”的相对边设置的第二区域“II”的基板230上形成缓冲层232。在第二区域“II”中的缓冲层232的多个部分上形成对准键234。按照本发明的一个技术方案，缓冲层232可以用绝缘材料构成，例如，氧化硅(SiO2)，氮化硅(SiNx)等。按照本发明的一个技术方案，用光刻工艺或其他合适的构图工艺用例如铬(Cr)的金属材料构成对准键234。尽管图6A中没有显示，但是，对准键可以设置在基板230的边缘部分。
参见图6B，在缓冲层232和对准键234上按顺序形成非晶硅层236。随后，在非晶硅层236在沟道区“IV”中的部分上形成虚拟图形238。按照本发明的原理，沟道区“IV”包括第一区域“I”的一部分。按照本发明的一个技术方案，用对准键234作基准，形成虚拟图形238。正如以下要更详细描述的，载流子(例如，电子和空穴)流过设置在“IV”中随后形成的多晶硅层。
参见图6C，用虚拟图形238作掺杂掩模，用杂质掺杂非晶硅层236。按照本发明的一个技术方案，杂质包括III族和V族元素的离子。因此，非晶硅层236包括由在其相对边形成的源区“V”和漏区“VI”界定的沟道区“IV”。按照本发明的原理，非晶硅层236在沟道区“IV”中的部分不含杂质，非晶硅层236在源区“V”和漏区“VI”中的部分含杂质。
参见图6D，除去虚拟图形238，选择结晶非晶硅层236在第三区域“III”中的部分。按照本发明的原理，第三区域“III”包括第一区域“I”的一部分。按照本发明的一个技术方案，用连续横向凝固(SLS)方法选择结晶非晶硅层236。按照本发明的另一个技术方案，用对准键234作基准，选择结晶非晶硅层236。由于非晶硅层236是在掺杂后结晶，非晶硅层236中杂质在结晶的同时被激活，所以，可以消除参见图5A-5H所描述的附加的激活/再结晶步骤。
参见图6E，构图(即，除去)非晶硅层236在第三区域“III”外边的部分，形成多晶硅层240。而且，多晶硅层240包括用对准键234作基准在其相对边形成的源区“V”和漏区“VI”界定的沟道区“IV”。由于用相同的对准键234作基准，图6C中显示的虚拟图形238与多晶硅层240对准，所以，沟道区“IV”、源区“V”和漏区“VI”可以准确而精密地界定在多晶硅层240中。
参见图6F，在多晶硅层240上顺序形成栅绝缘层242和栅极244。按照本发明的一个技术方案，用对准键234作基准，在多晶硅层240上形成栅绝缘层242和栅极244。由于用对准键234作基准，栅极244和图6C中显示的虚拟图形238对准，所以，栅极244可以准确而精密地与沟道区“IV”对准，其对准的程度与自对准的TFT中的这种结构的对准程度基本相同。
参见图6G，在栅极244上形成隔层绝缘层250，在隔层绝缘层250上形成源极252和漏极254。按照本发明的一个技术方案，隔层绝缘层250，例如，可以包括：第一接触孔246，它露出源区“V”中的多晶硅层240，和第二接触孔248，它露出漏区“VI”中的多晶硅层240。按照本发明的另一个技术方案，源极252经第一接触孔246电连接到源区“V”中的多晶硅层240，漏极254经第二接触孔248电连接到漏区“VI”中的多晶硅层240。而且，多晶硅层240，栅极244，源极252和漏极254一起构成薄膜晶体管(TFT)“T”。
如以上参见图6A-6G描述的，非晶硅层236在用杂质掺杂后选择结晶，所以，杂质在结晶步骤同时被激活。因此，不需要以上参见图5A-5H描述的附加的激活/再结晶步骤，提高了TFT的制造效率。而且，非晶硅层236可以在其上没有形成栅极244时结晶。因此，多晶硅层240不包括与栅极244的边缘对准的结，保证了均匀的结晶度，改进了TFT“T”的电特性。由于用相同的对准键作基准，虚拟图形、多晶硅层、栅绝缘层、和栅极对准，所以，尽管TFT“T”不是所说的自对准型TFT，栅极也能在多晶硅层240的沟道区“IV”上准确地对准。
如以上参见图5A-5H和图6A-6G所述的，第一和第二实施例需要附加的工艺形成和使用对准键。该附加工艺会增加TFT的制造成本和制造时间。因此，为了克服上述的第一和第二实施例中存在的缺点，图7A-7H和图8A-8G中分别显示出第三和第四实施例的原理。
参见图7A-7H，本实施例的原理用于具有TOC(滤色片层上的TFT)结构的基板。按照TOC结构，LCD显示器的阵列基板上形成滤色片层，滤色片层上形成TFT。
现在，参见图7A，在具有第一区域“I”和在第一区域“I”的相对边设置的第二区域“II”的基板310上形成滤色片层312和对准键314。例如，滤色片层312形成在第一区域“I”中，对准键314形成在第二区域“II”中。按照本发明的一个技术方案，滤色片层312和对准键314都可以用有色树脂材料构成。按照本发明的一个技术方案，滤色片层312和对准键314可以同时形成。按照本发明的一个技术方案，滤色片层312和对准键314可以用同一膜层形成。图7A中没有显示，滤色片层312，例如，包括用黑色阵列分开的多个有色子滤色片层。按照本发明的一个技术方案，滤色片层包括选自红、绿、和蓝色树脂中的至少一种有色树脂。按照本发明的另一个技术方案，滤色片层312包括交替配置在基板310上的红、绿、和蓝色子滤色片层。此外，可以用单色树脂(如图7A显示的)或多个有色树脂形成对准键314。而且，对准键314可以设置在基板310的边缘部分。
参见图7B，缓冲层316形成在滤色片层312和对准键314上，非晶硅层318形成在缓冲层316上。按照本发明的一个技术方案，缓冲层316用绝缘材料构成，例如，氧化硅(SiO2)，氮化硅(SiNx)等。
参见图7C，用对准键314作基准，选择结晶非晶硅层318在第三区域“III”中的部分。按照本发明的原理，第三区域“III”包括第一区域“I”的一部分。按照本发明的一个技术方案，用连续横向凝固(SLS)方法选择结晶非晶硅层318。用SLS方法用对准键314只结晶非晶硅层318在第三区域“III”中的部分，可以提高TFT制造效率，改进随后形成的TFT的电特性，准确定位第三区域“III”中的已结晶部分的晶界。
参见图7D，对非晶硅层318在第三区域“III”外边的部分构图，形成多晶硅层320。用对准键324作基准，设置多晶硅层320。
参见图7E，在多晶硅层320上顺序形成栅绝缘层322和栅极324。按照本发明的一个技术方案，用对准键324作基准，在多晶硅层320上形成栅绝缘层322和栅极324。
参见图7F，用栅极324作掺杂掩模，用杂质掺杂多晶硅层320。因此，多晶硅层320包括由在沟道区“IV”的两个相对边形成的源区“V”和漏区“VI”界定的沟道区“IV”。按照本发明的原理，多晶硅层320在沟道区“IV”中的部分不含杂质，多晶硅层320在源区“V”和漏区“VI”中的部分含杂质。
参见图7G，用热处理激活多晶硅层320在源区“V”和漏区“VI”中的部分。按照本发明的原理，在图7F中显示的掺杂工艺中，多晶硅层320在源区“V”和漏区“VI”中的部分中包含的杂质使多晶硅层320的多个部分变成非晶硅。因此，进行激活热处理，使多晶硅层320中的非晶硅部分再结晶，并允许杂质具有作为电荷载流子的足够的功能。按照本发明的一个技术方案，用激光退火方法激活多晶硅层320中非晶硅的部分。
参见图7H，在栅极324上形成隔层绝缘层330，在隔层绝缘层330上形成源极332和漏极334。按照本发明的一个技术方案，隔层绝缘层330，例如，可以包括：第一接触孔326，露出多晶硅层320在源区“V”中的部分，和第二触孔328，露出多晶硅层320在漏区“VI”中的部分。按照本发明的另一个技术方案，源极332经第一接触孔326电连接到多晶硅层320在源区“V”中的部分，和漏极334经第二触孔328电连接到多晶硅层320在漏区“VI”中的部分。因此，多晶硅层320、栅极324、源极332和漏极334一起构成薄膜晶体管(TFT)“T”。
正如以上参见图7A-7H描述的，用对准键314作基准，用SLS方法选择结晶非晶硅层318在第三区域“III”中的部分。而且，提高了TFT制造效率，改进了TFT的电特性，准确定位多晶硅层320在第三区域“III”中的再结晶部分的晶界。而且，由于对准键314可以用与滤色片层312相同的材料和膜层构成，所以省去了形成对准键314的附加工艺，从而简化了TFT制造工艺。但是，由于用栅极324作掺杂掩模，由于激活其上有栅极324的多晶硅层320，所以，多晶硅层320包括与栅极320的边缘对准的结区。结区中的多晶硅的结晶度不均匀，这会产生不希望的漏电流，损坏TFT“T”的电特性。为了克服上述的第三实施例中的缺点，按本发明原理，提供了图8A-8G中显示的第四实施例。
参见图8A-8G，本发明的原理用于具有TOC(滤色片层上的TFT)结构的基板。按照TOC结构，LCD显示器的阵列基板上形成滤色片层，滤色片层上形成TFT。
参见图8A，在具有第一区域“I”和在第一区域“I”的相对边设置的第二区域“II”的基板410上形成滤色片层412和对准键414。例如，滤色片层412形成在第一区域“I”中，对准键414形成在第二区域“II”中。按照本发明的一个技术方案，滤色片层412和对准键414都可以用有色树脂材料构成。按照本发明的另一个技术方案，滤色片层412和对准键414可以同时形成。按照本发明的另一个技术方案，滤色片层412和对准键414可以用同一膜层形成。图8A中没有显示，滤色片层412，例如，包括用黑色阵列分开的多个子滤色片层。按照本发明的一个技术方案，滤色片层包括选自红、绿、和蓝色树脂中的至少一种有色树脂。按照本发明的另一个技术方案，滤色片层包括交替配置在基板410上的红、绿、和蓝色子滤色片层。此外，可以用单色树脂(如图8A显示的)或多个有色树脂形成对准键414。而且，对准键414可以设置在基板410的边缘部分。
参见图8B，缓冲层416形成在滤色片层412和对准键414上，非晶硅层418形成在缓冲层416上。按照本发明的一个技术方案，缓冲层416用绝缘材料构成，例如，氧化硅(SiO2)，氮化硅(SiNx)等。
在图8C中，在沟道区“IV”中的非晶硅层418上形成虚拟图形420。按照本发明的原理，沟道区“IV”包括第一区域“I”的一部分。按照本发明的一个技术方案，用对准键414作基准，形成虚拟图形420。如以下要详细描述的，载流子(例如，电子和空穴)流过在沟道区“IV”中随后形成的非晶硅层。
虚拟图形420形成后，用虚拟图形420作掺杂掩模，用杂质掺杂非晶硅层418。按照本发明的一个技术方案，杂质包括III族和V族元素离子。因此，非晶硅层418可以包括在沟道区“IV”的两个相对边形成的源区“V”和漏区“VI”界定的沟道区“IV”。按照本发明的原理，非晶硅层418在沟道区“IV”中的部分不含杂质，非晶硅层在源区“V”和漏区“VI”中的部分含杂质。
参见图8D，除去虚拟图形420，选择结晶非晶硅层418第三区域“III”中的部分。按照本发明的原理，第三区域“III”包括第一区域“I”的一部分。按照本发明的一个技术方案，用连续横向凝固(SLS)方法选择结晶非晶硅层418。按照本发明的另一个技术方案，用对准键414作基准，选择结晶非晶硅层418。由于非晶硅层418是在掺杂后结晶，非晶硅层418中杂质在结晶的同时被激活，所以，可以消除参见图7A-7H所描述的附加的激活/再结晶步骤。
参见图8E，构图(即，除去)非晶硅层418在第三区域“III”外边的部分，形成多晶硅层424。而且，多晶硅层424包括用对准键414作基准在其相对边形成的源区“V”和漏区“VI”界定的沟道区“IV”。由于用相同的对准键414作基准，图8C中显示的虚拟图形420与多晶硅层424对准，所以，沟道区“IV”、源区“V”和漏区“VI”可以准确而精密地界定在多晶硅层424中。
参见图8F，多晶硅层424上顺序形成栅绝缘层426和栅极428。按照本发明的一个技术方案，用相同的对准键414作基准，在多晶硅层424上形成栅绝缘层426和栅极428。由于用相同的对准键414作基准，图8C中显示的栅极426和虚拟图形420对准，所以，栅极246可以准确而精密地与沟道区“IV”对准，其对准的程度与自对准的TFT中的这种结构的对准程度基本相同。
参见图8G，在栅极428上形成隔层绝缘层434，在隔层绝缘层434上形成源极436和漏极438。按照本发明的一个技术方案，隔层绝缘层434，例如，可以包括：第一接触孔430，它露下源区“V”中的多晶硅层424，和第二接触孔432，它露出漏区“VI”中的多晶硅层424。按照本发明的另一个技术方案，源极436经第一接触孔430电连接到源区“V”中的多晶硅层424，漏极438经第二接触孔432电连接到漏区“VI”中的多晶硅层424。因此，多晶硅层424，栅极428，源极436和漏极438一起构成薄膜晶体管(TFT)“T”。
如以上参见图8A-8G描述的，非晶硅层418在用杂质掺杂后选择结晶，所以，杂质在结晶步骤同时被激活。因此，不需要以上参见图7A-7H描述的附加的激活/再结晶步骤，提高了TFT的制造效率。而且，非晶硅层418可以在其上没有形成栅极428时结晶，。因此，多晶硅层424不包括与栅极428的边缘对准的结，保证了均匀的结晶度，改进了TFT“T”的电特性。由于用相同的对准键作基准，虚拟图形、多晶硅层、栅绝缘层、和栅极对准，所以，尽管TFT“T”不是所说的自对准型TFT，栅极也能在多晶硅层424的沟道区“IV”上准确地对准。而且，由于用与滤色片层412相同的材料和膜层形成对准键414，所以，可以省去形成对准键414的附加工艺。
图9A是显示按照本发明第四实施例的多晶硅层的结晶状态的剖视图。图9B是显示按照本发明第四实施例的多晶硅层的结晶状态的平面图。
参见图9A，在基板410上形成滤色片层412，在滤色片层412上形成缓冲层416，在第三区域“III”中的缓冲层416上形成多晶硅层424。按照本发明的原理，滤色片层412具有与非晶硅层418相关的热保持层的功能，其中，滤色片层412一部分配置在第三区域“III”中，在缓冲层416的下面，当非晶硅层418熔化和再固化成多晶硅层424时，使基板410与非晶硅层418中存储的热隔离，。因此，这样设置的滤色片层412确保了而后形成的多晶硅层424的结晶度是基本上均匀的。
参见图9B，本发明的多晶硅层424包括多个任意取向的晶体(即，晶粒)425。分隔各个晶粒的表面叫做晶界。而且，图9B显示出两种普通类型的晶界(即，第一晶界425a和第二晶界425b)。如上述的，用激光束照射非晶硅材料使其熔化和允许熔化的硅材料再固化，由此形成多晶硅层424。随着熔化的硅材料冷却，多个晶体任意地彼此独立地形成。随着冷却进行，晶体生长并形成晶粒。熔化硅的固化速度(即，固化速度)是确定晶粒的平均尺寸“X”的主要因素。例如，随着固化速度的增大，晶粒的平均尺寸“X”减小。因此，要想获得大的平均晶粒尺寸，必须降低固化速度。随着熔化的硅材料在固化成多晶硅层424，在熔化的硅材料下面形成滤色片层412(即，热保持层)，以防止热从照射面积迅速流进基板410，由此使固化速度减小到最小，保证多晶硅层424具有均匀的结晶度。
图10是按本发明原理的LCD显示器用的阵列基板的平面图。
为了便于说明，假设以下参见图10所述的基板、滤色片层、对准键、第一区域、第二区域、第三区域等与上述的第一到第四实施例中的这些构件具有相同的结构。
参见图10，具有第一区域“I”和包围第一区域“I”(即显示区)的第二区域“II”(即非显示区)的基板(即阵列基板)510上形成滤色片层512和对准键513。至少一个第三区域“III”设置在第一区域“I”中，按照本发明的一个技术方案，至少一个第三区域“III”对应像素区，其中形成第一到第四实施例中所述的TFT。
按照本发明的原理，第一区域“I”中形成滤色片层512，第二区域“II”中形成对准键513。按照本发明的一个技术方案，滤色片层512和对准键513用有色树脂构成。按照本发明的一个技术方案，滤色片层512和对准键513可以同时形成。按照本发明的一个技术方案，滤色片层512和对准键513可以用相同膜层形成。
按照本发明的原理，滤色片层512，例如，分别包括红、绿、和蓝色子-滤色片层512a、512b、和512c，其中，红、绿、和蓝色子-滤色片层512a、512b、和512c交替设置在滤色片层512中。对准键513设置在基板510的边缘部分(例如，基板510的角部)，对准键513具有红、绿、和蓝色子-滤色片层512a、512b、和512c中的单层或多层。
图11是包括图10中显示的阵列基板的LCD显示器的剖视图。
为了便于说明，假设以下参见图11所述的基板、滤色片层、对准键、第一区域、第二区域、第三区域等与上述的第一到第四实施例中的这些构件具有相同的结构。
参见图11，用液晶层560使第一基板510与第二基板550彼此隔开。滤色片层512形成在第一基板510(即，阵列基板)的上表面上，其中，滤色片层512包括交替设置的红、绿和蓝色子-滤色片层512a和512c(为了便于显示，没有显示512b)，。光偏振层514形成在滤色片层512上，以按需要偏振滤色片层512。缓冲层518形成在光偏振层514和滤色片层512上，薄膜晶体管(TFT)“T”形成在缓冲层518上。按照本发明的一个技术方案，TFT“T”，例如，包括：多晶硅层520、栅极522、源极524和漏极526。钝化层530形成在TFT“T”上，并用合适的构图方法构图，形成漏接触孔528以露出漏极526。像素电极532形成在钝化层530上，并经漏接触孔528电连接到漏极526。第一定向膜534形成在像素电极532上。
按照本发明的原理，多晶硅层520，例如，包括在沟道区“IV”的两个相对边形成的源区“V”和漏区“VI”界定的沟道区“IV”。源区“V”和漏区“VI”在栅极522形成之前在掺杂工艺中用杂质掺杂。按照本发明的一个技术方案，源区“V”和漏区“VI”可以用对准键(图中没有显示)掺杂。按照本发明的一个技术方案，可以用与滤色片层512相同的材料和膜层形成对准键。
公用电极552和第二定向膜554顺序形成在面对第一基板510的第二基板550的表面上。最后，液晶层560形成在第一定向膜534与第二定向膜554之间。
正如以上描述的本发明原理，用对准键作基准，选择结晶非晶硅层。结果，提高了TFT制造效率，改进了TFT的电特性，准确而精密地定位多晶硅层的结晶区域的晶界。通过在薄膜晶体管下用与形成的滤色片层相同的材料和膜层形成对准键使形成对准键所要求的工艺步骤数量减少到最小。而且，由于滤色片层可以作为热保持层，任一多晶硅层中结晶度的均匀性达到最大。而且，非晶硅层可以在掺杂后结晶。结果，可以在多晶硅层形成的同时激活杂质。而且，可以在其上形成栅极之前结晶非晶硅层。因此，从非晶硅层形成的多晶硅层不包括与栅极对准的任何结。结果，可以使多晶硅层的均匀结晶度达到最大，以提高随后形成的TFT的电特性。最后，由于用对准键作基准，虚拟图形、多晶硅层、栅绝缘层、栅极对准，因此，即使TFT“T”不是自对准型的薄膜晶体管，栅极也能在多晶硅层240的沟道区“IV”上准确地对准。
对于熟悉本领域的技术人员来说，很显然，在不脱离本发明构思或范围的情况下，可以对本发明所述的液晶显示器做出各种改进和变型。因此，本发明意在覆盖那些落入所附权利要求及其等同物范围内的改进和变型。

Claims (43)

1、一种液晶显示器的阵列基板的制造方法，包括：
在具有显示区和非显示区的基板上形成对准键，其中，非显示区包围显示区；
在对准键上形成非晶硅层；
用对准键作基准，结晶非晶硅层的预定部分；
用对准键作基准，对非晶硅层进行构图，形成多晶硅层，其中，多晶硅层用非晶硅层的预定部分形成；
在多晶硅层上形成栅绝缘层；
用对准键作基准，在栅绝缘层上形成栅极；
在栅极上形成隔层绝缘层；和
在隔层绝缘层上形成源极和漏极。
2、按照权利要求1的方法，其特征在于，所述的结晶包括连续横向凝固方法。
3、按照权利要求1的方法，其特征在于，还包括在对准键与非晶硅层之间形成缓冲层。
4、按照权利要求3的方法，其特征在于，还包括在基板与缓冲层之间形成滤色片层。
5、按照权利要求4的方法，其特征在于，对准键用与滤色片层相同的材料构成。
6、按照权利要求4的方法，其特征在于，对准键用与滤色片层相同的膜层构成。
7、按照权利要求5的方法，其特征在于，对准键形成在非显示区中。
8、按照权利要求5的方法，其特征在于，滤色片层形成在显示区中。
9、按照权利要求4的方法，其特征在于，滤色片层包括红、绿和蓝色子滤色片层。
10、按照权利要求4的方法，其特征在于，滤色片层使基板与非晶硅层热隔离。
11、按照权利要求1的方法，其特征在于，还包括利用栅极作掺杂掩模，用杂质对多晶硅层进行掺杂。
12、按照权利要求11的方法，其特征在于，还包括激活半导体层。
13、按照权利要求12的方法，其特征在于，激活包括进行激光退火方法。
14、一种液晶显示器的阵列基板的制造方法，包括：
在具有显示区和非显示区的基板上形成对准键，其中，非显示区包围显示区；
在对准键上形成非晶硅层；
用对准键作基准，在非晶硅层上形成虚拟图形；
用虚拟图形作参考，用杂质对非晶硅层进行掺杂；
除去虚拟图形；
用对准键作基准，结晶非晶硅层的预定部分；
用对准键作基准，对非晶硅层进行构图，形成多晶硅层，其中，多晶硅层用非晶硅层的预定部分形成；
在半导体层上形成栅绝缘层；
用对准键作基准，在栅绝缘层上形成栅极，其中，栅极的设置对应于虚拟图形的设置；
在栅极上形成隔层绝缘层；和
在隔层绝缘层上形成源极和漏极。
15、按照权利要求14的方法，其特征在于，结晶包括连续横向凝固方法。
16、按照权利要求14的方法，其特征在于，还包括在对准键与非晶硅层之间形成缓冲层。
17、按照权利要求16的方法，其特征在于，还包括在基板与缓冲层之间形成滤色片层。
18、按照权利要求17的方法，其特征在于，对准键用与滤色片层相同的材料构成。
19、按照权利要17的方法，其特征在于，对准键用与滤色片层相同的膜层构成。
20、按照权利要求18的方法，其特征在于，对准键形成在非显示区中。
21、按照权利要求18的方法，其特征在于，滤色片层形成在显示区中。
22、按照权利要求17的方法，其特征在于，滤色片层包括红、绿和蓝色子滤色片层。
23、按照权利要求17的方法，其特征在于，滤色片层使基板与非晶硅层热隔离。
24、按照权利要求14的方法，其特征在于，激活包括结晶非晶硅层。
25、一种非晶硅层的结晶方法，包括：
在基板上形成对准键；
在对准键上形成非晶硅层；和
用对准键作基准，结晶非晶硅层的预定部分。
26、按照权利要求25的方法，其特征在于，结晶包括连续横向凝固方法。
27、按照权利要求25的方法，其特征在于，还包括在对准键与非晶硅层之间形成缓冲层。
28、按照权利要求27的方法，其特征在于，还包括在基板与缓冲层之间形成热保持层。
29、按照权利要求28的方法，其特征在于，对准键用与热保持层相同的材料构成。
30、按照权利要求28的方法，其特征在于，对准键用与热保持层相同的膜层材料构成。
31、按照权利要求28的方法，其特征在于，热保持层使基板与非晶硅层热隔离。
32、一种液晶显示器的制造方法，包括：
在具有显示区和非显示区的第一基板上形成对准键，其中，非显示区包围显示区；
在对准键上形成非晶硅层；
用对准键作基准，结晶非晶硅层的预定部分；
用对准键作基准，对非晶硅层进行构图，形成多晶硅层，其中，多晶硅层用非晶硅层的预定部分形成；
在半导体层上形成栅绝缘层；
用对准键作基准，在栅绝缘层上形成栅极；
在栅极上形成隔层绝缘层；
在隔层绝缘层上形成源极和漏极；
在源极和漏极上形成钝化层；
在钝化层上形成像素电极；
在第二基板上形成公用电极；
粘接第一和第二基板，使像素电极面对公用电极；和
在像素电极与公用电极之间形成液晶层。
33、按照权利要求32的方法，其特征在于，还包括
在对准键与非晶硅层之间形成缓冲层；和
在基板与缓冲层之间形成滤色片层，
其中，对准键用与滤色片层相同的材料构成。
34、按照权利要33的方法，其特征在于，对准键用与滤色片层相同的膜层构成。
35、一种液晶显示器的制造方法，包括：
在具有显示区和非显示区的第一基板上形成对准键，其中，非显示区包围显示区；
在对准键上形成非晶硅层；
在非晶硅层上形成虚拟图形，其中，用对准键作基准形成虚拟图形；
用虚拟图形作掺杂掩模，用杂质对非晶硅层进行掺杂；
除去虚拟图形；
用对准键作基准，结晶非晶硅层的预定部分；
用对准键作基准，对非晶硅层进行构图，形成多晶硅层，其中，多晶硅层用非晶硅层的预定部分形成；
在非晶硅层上形成栅绝缘层；
用对准键作基准，在栅绝缘层上形成栅极，其中栅极的设置对应于虚拟图形的设置；
在栅极上形成隔层绝缘层；
在隔层绝缘层上形成源极和漏极；
在源极和漏极上形成钝化层；
在钝化层上形成像素电极；
在第二基板上形成公用电极；
粘接第一和第二基板，使像素电极面对公用电极；和
在像素电极与公用电极之间形成液晶层。
36、按照权利要求35的方法，其特征在于，还包括
在对准键与非晶硅层之间形成缓冲层；和
在基板与缓冲层之间形成滤色片层，
其中，对准键用与滤色片层相同的材料构成。
37、按照权利要36的方法，其特征在于，对准键用与滤色片层相同的膜层构成。
38、一种用于液晶显示器的阵列基板，包括：
具有显示区和非显示区的基板，其中，非显示区包围显示区；
在基板上的对准键和滤色片层，其中，对准键和滤色片层分别位于非显示区和显示区中；
在对准键和滤色片层上的缓冲层；
在缓冲层上的多晶硅层，其中，半导体层包括：用对准键作基准限定的沟道区、源区和漏区；
在半导体层上的栅绝缘层；
在栅绝缘层上的栅极，其中，栅极的设置对应于用对准键作基准的沟道区的设置；
在栅极上的隔层绝缘层；和
在隔层绝缘层上的源极和漏极。
39、按照权利要求38的阵列基板，其特征在于，对准键用与滤色片层相同的材料构成。
40、按照权利要求38的阵列基板，其特征在于，对准键用与滤色片层相同膜层的构成。
41、一种液晶显示器，包括：
第一和第二基板，具有显示区和非显示区，其中，非显示区包围显示区，第一和第二基板彼此面对且相互隔开；
在第一基板上的对准键和滤色片层，其中，对准键和滤色片层分别设置在非显示区和显示区中；
在对准键和滤色片层上的缓冲层；
在缓冲层上的多晶硅层，其中，多晶硅层包括用对准键作基准限定的沟道区、源区和漏区；
在半导体层上的栅绝缘层；
在栅绝缘层上的栅极，其中，栅极的设置对应用对准键作基准限定的沟道区的设置；
在栅极上的隔层绝缘层；
在隔层绝缘层上的源极和漏极；
在源极和漏极上的钝化层；
在钝化层上的像素电极；
在第二基板上的公用电极；和
在像素电极与公用电极之间的液晶层。
42、按照权利要求41的液晶显示器，其特征在于，对准键用与滤色片层相同材料的构成。
43、按照权利要求41的液晶显示器，其特征在于，对准键用与滤色片层相同膜层的构成。
CNB2004100461998A 2003-06-25 2004-06-02 非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法 Expired - Fee Related CN100340911C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030041700 2003-06-25
KR1020030041700A KR100928053B1 (ko) 2003-06-25 2003-06-25 티오씨 액정표시장치용 박막트랜지스터의 결정화 공정
KR1020030041699 2003-06-25
KR1020030041699A KR100920924B1 (ko) 2003-06-25 2003-06-25 티오씨 액정표시장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN1577011A CN1577011A (zh) 2005-02-09
CN100340911C true CN100340911C (zh) 2007-10-03

Family

ID=32658682

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100461998A Expired - Fee Related CN100340911C (zh) 2003-06-25 2004-06-02 非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法

Country Status (4)

Country Link
US (1) US7443457B2 (zh)
CN (1) CN100340911C (zh)
DE (1) DE102004027152B4 (zh)
GB (1) GB2403595B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652053B1 (ko) * 2003-06-28 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US7629209B2 (en) * 2005-10-17 2009-12-08 Chunghwa Picture Tubes, Ltd. Methods for fabricating polysilicon film and thin film transistors
KR101300034B1 (ko) 2010-10-18 2013-08-29 엘지디스플레이 주식회사 액정표시장치용 기판 및 이를 이용한 액정표시장치
CN102437059B (zh) * 2011-12-06 2013-12-25 北京大学 一种顶栅自对准氧化锌薄膜晶体管的制备方法
CN107256870A (zh) * 2017-06-09 2017-10-17 京东方科技集团股份有限公司 一种阵列基板及制作方法、柔性显示面板、显示装置
CN107037657A (zh) * 2017-06-12 2017-08-11 京东方科技集团股份有限公司 一种coa基板及其制作方法、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379482A (zh) * 2001-03-30 2002-11-13 三洋电机株式会社 半导体装置及有源矩阵型显示装置
CN1405865A (zh) * 2001-09-20 2003-03-26 友达光电股份有限公司 薄膜晶体管平面显示器的制造方法
CN1414416A (zh) * 2001-10-24 2003-04-30 精工爱普生株式会社 液晶显示装置及电子装置
WO2003052724A2 (en) * 2001-12-18 2003-06-26 Samsung Electronics Co., Ltd. Transmissive and reflective type liquid crystal display

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521343A (ja) * 1991-07-15 1993-01-29 Ricoh Co Ltd 薄膜トランジスタおよびその製法
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP3580033B2 (ja) * 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
KR100284809B1 (ko) * 1999-03-18 2001-03-15 구본준 다결정실리콘 박막트랜지스터
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6542205B2 (en) * 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100808466B1 (ko) * 2001-07-30 2008-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4667682B2 (ja) * 2001-10-16 2011-04-13 ソニー株式会社 半導体装置の製造方法、液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置の製造方法
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379482A (zh) * 2001-03-30 2002-11-13 三洋电机株式会社 半导体装置及有源矩阵型显示装置
CN1405865A (zh) * 2001-09-20 2003-03-26 友达光电股份有限公司 薄膜晶体管平面显示器的制造方法
CN1414416A (zh) * 2001-10-24 2003-04-30 精工爱普生株式会社 液晶显示装置及电子装置
WO2003052724A2 (en) * 2001-12-18 2003-06-26 Samsung Electronics Co., Ltd. Transmissive and reflective type liquid crystal display

Also Published As

Publication number Publication date
US7443457B2 (en) 2008-10-28
GB2403595A (en) 2005-01-05
GB2403595B (en) 2005-10-05
CN1577011A (zh) 2005-02-09
US20040263705A1 (en) 2004-12-30
GB0411395D0 (en) 2004-06-23
DE102004027152A1 (de) 2005-01-27
DE102004027152B4 (de) 2010-10-28

Similar Documents

Publication Publication Date Title
US6521525B2 (en) Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same
US7714331B2 (en) Display device
US7927936B2 (en) Laser mask and crystallization method using the same
CN100507714C (zh) 激光掩模以及使用该激光掩模的结晶方法和显示器制造方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
CN100343954C (zh) 晶体硅的制作方法和使用晶体硅的开关器件
CN1574225A (zh) 多晶硅的制作方法和使用多晶硅的开关器件
CN1574196A (zh) 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
JP2003109903A (ja) アレイ基板を製造する方法およびフォトマスク
CN1361551A (zh) 一种半导体器件的制造方法
CN1801492A (zh) 薄膜晶体管阵列板
CN1514469A (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN1794069A (zh) 薄膜晶体管阵列面板
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
US6847069B2 (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
CN1637596A (zh) 激光掩模以及利用其结晶的方法
CN100340911C (zh) 非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法
CN1637474A (zh) 液晶显示器件及其制造方法
CN100444321C (zh) 半导体薄膜的制造方法及图像显示装置
KR100915160B1 (ko) 반도체 박막, 박막 트랜지스터, 그것들의 제조 방법 및반도체 박막의 제조 장치
CN1637484A (zh) 连续横向结晶装置和使用它结晶硅的方法
JP2000243969A (ja) 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
KR100491990B1 (ko) 어레이기판을 제조하는 방법 및 포토마스크
JP2005045036A (ja) 結晶性膜の製造方法、結晶性膜、半導体薄膜、半導体装置および表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, Korea

Patentee after: LG Display Co., Ltd.

Address before: Seoul, Korea

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071003

Termination date: 20200602