CN101097331B - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN101097331B
CN101097331B CN2006101452567A CN200610145256A CN101097331B CN 101097331 B CN101097331 B CN 101097331B CN 2006101452567 A CN2006101452567 A CN 2006101452567A CN 200610145256 A CN200610145256 A CN 200610145256A CN 101097331 B CN101097331 B CN 101097331B
Authority
CN
China
Prior art keywords
pixel portion
circuit part
area
active patterns
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101452567A
Other languages
English (en)
Other versions
CN101097331A (zh
Inventor
朴秀婷
金荣柱
李锡宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101097331A publication Critical patent/CN101097331A/zh
Application granted granted Critical
Publication of CN101097331B publication Critical patent/CN101097331B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

本发明公开了一种用于制造液晶显示器件的方法，其包括提供划分为第一区域和第二区域的像素部分和电路部分的第一基板；在所述像素部分和所述电路部分上形成有源图案和第一栅绝缘薄膜并且在所述像素部分的所述有源图案的一定上部上形成存储电极；在所述第一基板上形成第二栅绝缘薄膜；在所述第一区域的电路部分处形成栅极并且在所述第一区域的所述电路部分的有源图案的一定区域处形成p+源区和p+漏区；在所述第二区域的所述像素部分和电路部分处形成栅极，并且在所述像素部分处形成公共线；在所述第二区域的所述像素部分和所述电路部分的有源图案的一定区域处形成n+源区和n+漏区；以及将所述第一基板和第二基板相互粘接。

Description

液晶显示器件及其制造方法
技术领域
本发明涉及一种液晶显示(LCD)器件及其制造方法，更具体地，涉及一种通过减少掩膜数量而简化制造工艺并提高产量以及通过获得孔径比改善亮度的LCD。 
背景技术
在现在的信息社会，作为主要视觉信息传播媒介的显示器件的重要性不断增加，同时为了在市场中占有重要位置，显示器件必须满足诸如低功耗和外形薄、重量轻并且图像质量高等特点的需要。作为平板显示器中的主要产品的液晶显示器(LCD)能够满足显示条件并适合大规模生产，因此其各种不同类型的新产品已出现，并作为核心部件产品其最终将取代现有的阴极射线管(CRT)。 
一般地，LCD器件通过根据图像信息将数据信号独立地提供给以矩阵形式排列的液晶单元而通过控制液晶单元的透光率显示所需的图像。 
通常用于LCD器件的驱动方法的有源矩阵(AM)方法为一种通过利用作为开关器件的非晶硅薄膜晶体管(a-Si TFT)驱动像素部分的液晶的方法。 
然而，非晶硅薄膜TFT的电迁移率不能支持需要1MHz或更高速度的外围电路。因此，研究者正在积极开发通过利用比非晶硅TFT具有更好场效应迁移率的多晶硅而将像素部分和驱动电路部分集成在玻璃基板上。 
由于多晶硅TFT技术具有低感光性和高场效应迁移率的优势，因此驱动电路能直接制造在该基板上。 
迁移率的增加能提高驱动电路部分的工作频率，其决定驱动像素的数量，并因此可改善显示器件的图像分辨率(精细度或精度)。另外，由于减少了像素部分的信号电压的充入时间，还降低了传输信号的失真，因此可提高图像质量。 
现在将参考图1描述LCD器件的结构。 
图1所示为描述现有技术LCD器件的平面示意图，具体地，描述一种驱动电路部分集成在阵列基板上的LCD器件的平面示意图。 
如图所示，LCD器件包括滤色片基板5、阵列基板10和形成在该滤色片基板5和该阵列基板10之间的液晶层(未示出)。 
阵列基板10包括像素部分35、单元像素以矩阵形式排列的图像显示区，以及驱动电路部分30，其包括数据驱动电路单元31和设置在像素部分35外围上的栅驱动电路单元32。 
虽然未示出，像素部分35包括在基板上沿垂直和水平方向排列的多条栅线和多条数据线以限定多个像素区域，作为开关器件的TFT形成在栅线和数据线的各交叉处，以及形成在像素区域处的像素电极。 
与滤色片基板5相比，阵列基板10的驱动电路单元30突出出来并设置在阵列基板10的像素部分35的外边缘。这种情况下，数据驱动电路单元31设置在突出的阵列基板10的较长侧而栅驱动电路单元32设置在突出的阵列基板10的较短侧。 
此时，为了适当地输出输入的信号，数据驱动电路单元31和栅驱动电路单元32利用CMOS(互补型金属氧化物半导体)，即反相器，结构的TFT。 
CMOS为一种具有MOS结构的集成电路，其用于需要高速信号处理的驱动电路部分TFT中，需要n沟道TFT和p沟道TFT，并具有在NMOS和PMOS之间的中间级别的速度和密度特性。 
栅驱动电路单元32和数据驱动电路单元31通过栅线和数据线将扫描信号和数据信号提供给像素电极。栅驱动电路单元32和数据驱动电路单元31与外部信号输入端子(未示出)相连接，控制从外部信号输入端子输入的外部信号并将它输出至像素电极。 
用于实现色彩的滤色片(未示出)和作为形成在阵列基板10上的像素电极的相对电极的公共电极(未示出)形成在滤色片基板5的像素部分35上。 
在滤色片基板5和阵列基板10之间制备盒间隙，以允许基板通过衬垫料(未示出)彼此均匀分隔开，并且基板5和10通过形成在像素部分35外围上的密封图案(未示出)彼此粘接从而形成液晶显示面板。这种情况下，两基板5和10通过形成在滤色片基板5或阵列基板10上的粘接键而彼此粘接。 
由于所构成的集成有驱动电路的LCD器件使用多晶硅TFT，其为具有优 异的图像质量和精细度的优异器件特性，并且耗能低。 
然而，由于n沟道TFT和p沟道TFT一起形成在同一基板上，集成有驱动电路的LCD器件具有缺点，因此与只形成单一类型沟道的非晶硅TFT LCD相比，其制造工艺相当复杂。 
另外，需要执行多个光刻工序以制造包含该TFT的阵列基板。 
光刻工艺为一种通过将掩模上设好的图案转移到有薄膜沉积在其上的基板上而形成所需图案的工艺，其包括涂覆感光溶液、曝光和显影的多个工序，因此它存在产量降低的问题。 
尤其地，由于用于形成图案的掩模非常昂贵，因此，用于该工艺的掩模数量的增加将使LCD器件的制造成本成比例增加。 
发明内容
因此，本发明的一个目的在于提供一种液晶显示(LCD)器件及其制造方法，其通过利用单一掩模工艺形成有源图案和存储电极而减少用于制造薄膜晶体管的掩模数量。 
本发明的另一目的在于提供一种通过利用有机绝缘薄膜而改善孔径比的LCD及其制造方法。 
为了得到这些和其它优点并根据本发明的目的，作为概括性的和广义的描述，提供一种用于制造LCD器件的方法，该方法包括提供划分为第一区域和第二区域的像素部分和电路部分的第一基板；在该像素部分和该电路部分上形成有源图案和第一栅绝缘薄膜并且在该像素部分的有源图案的一定上部上形成存储电极；在该第一基板上形成第二栅绝缘薄膜；在该第一区域的电路部分处形成栅极并且在该第一区域的电路部分的有源图案的一定区域上形成p+源区/漏区；在该第二区域的像素部分和电路部分处形成栅极，并在该像素部分处形成公共线；在该第二区域的像素部分和电路部分的有源图案的一定区域处形成n+源区/漏区；以及粘接该第一和第二基板。 
为了得到上述目的，还提供一种LCD器件，其包括：划分为第一区域和第二区域的电路部分和像素部分第一基板；分别形成在该第一区域和第二区域的电路部分和像素部分处的像素部分有源图案、电路部分第一和第二有源图案；形成在该像素部分的有源图案和该电路部分的第一和第二有源图案处的第 一栅绝缘薄膜；形成在像素部分的有源图案的一定区域上的存储电极；形成在像素部分的有源图案的一定区域上的存储电极；形成在第一基板上的第二栅绝缘薄膜；分别形成在第一区域和第二区域的像素部分和电路部分处的像素部分栅极和电路部分第一和第二栅极；分别电连接至像素部分的有源图案和电路部分的第一和第二有源图案的像素部分源极和电路部分第一和第二源极；分别电连接至像素部分的有源图案和电路部分的第一和第二有源图案的像素部分漏极和电路部分第一和第二漏极；以及以相互面对的方式与第一基板相粘接的第二基板。 
本发明的以上和其它目的、特征、各方面和优点将在下面的说明中并结合附图将更加明显得出。 
附图说明
本申请所包含的附图用于进一步理解本发明，其与说明书相结合并构成说明书的一部分，所述附图表示本发明的实施方式并与说明书一起解释本发明的原理。 
附图中： 
图1示出了描述现有技术集成有驱动电路的液晶显示(LCD)器件的结构示意图； 
图2示出了根据本发明第一实施方式的LCD器件的阵列基板部分的平面图； 
图3A-3I示出了沿着图2的阵列基板的线II-II’提取的截面图并依次描述了制造工序； 
图4示出了根据本发明第二实施方式的LCD器件的阵列基板的部分平面图； 
图5A到图5J示出了沿着图4的阵列基板的线IV-IV’提取的截面图并依次描述了制造工序； 
图6A到图6F描述了沿着图4的阵列基板的线IV-IV’提取的平面图并依次描述了制造工序；以及 
图7A到图7F示出了描述图5A和图6A中的第一掩模工序的截面图。 
具体实施方式
现在参照附图将描述根据本发明的LCD器件及其制造方法。 
图2所示为根据本发明第一实施方式的LCD器件的阵列基板一部分的平面图，尤其描述包含像素部分的薄膜晶体管(TFT)的一个像素。 
实际的LCD包括N条栅线和M条数据线彼此交叉形成的MxN个像素，为简单起见在附图中只示出了一个像素。 
如图所示，栅线116和数据线117沿着垂直和水平方向排列形成，以在阵列基板110上限定像素区域。作为开关元件的薄膜晶体管(TFT)形成在栅线116和数据线117的各交叉点处，与该TFT相连接并与滤色片基板(未示出)的公共电极一起驱动液晶(未示出)的像素电极118形成在像素区域内。 
该TFT包括与栅线116相连接的栅极121、与数据线117相连接的源极122和与像素电极118相连接的漏极123。另外，该TFT还包括有源图案124’，其用于利用提供给栅极121的栅电压而在源极122和漏极123之间形成导电沟道。 
在本发明的第一实施方式中，有源图案124’由多晶硅薄膜形成并朝向像素区域延伸，从而与存储图案124”相连接，该存储图案124”与公共电极线108一起形成第一存储电容。即，公共线108沿着与像素区域中的栅线116基本上相同的方向形成并与存储电容图案124”交叠，在二者之间插入有第一绝缘薄膜(未示出)以形成第一存储电容。这种情况下，通过利用掩模工序对多晶硅薄膜进行存储掺杂而形成存储图案124”。 
源极122和漏极123通过形成在第一和第二绝缘薄膜(未示出)上的第一和第二接触孔140a和140b电连接至有源图案124’的源区和漏区。另外，源极122沿着一方向延伸以形成数据线117的一部分，并且漏极123朝向像素电极延伸从而通过形成在第三绝缘薄膜(未示出)上的第三接触孔140c电连接至像素电极118。 
这种情况下，朝向像素电极延伸的漏极123的一部分与公共线108交叠，并在二者之间插入第二绝缘薄膜以形成第二存储电容。 
现在将参照附图对如上所述构成的阵列基板的制造工艺进行详细解释。 
图3A到图3I示出了沿着图2的阵列基板II-II’线提取的截面图并依次描述了制造工序，尤其描述了一种其上形成有n沟道TFT的像素部分的阵列基板的示例制造工序。这种情况下，n沟道TFT和p沟道TFT都形成在电路部分上。 
如图3A所示，缓冲层111和硅薄膜形成在由诸如玻璃的透明绝缘材料形成的基板110上，并且使该硅薄膜结晶以形成多晶硅薄膜。然后，通过利用光刻工序(第一掩模工序)对该多晶硅薄膜构图以形成多晶硅薄膜图案124，其用于形成有源图案和存储图案。 
接着，如图3B所示，覆盖多晶硅薄膜124的一部分，在其上进行掺杂以形成存储图案124”。此时，由光刻胶覆盖的多晶硅薄膜图案124的一部分形成有源图案124’，并且这种情况下，进行附加的光刻工艺(第二掩模工序)。 
然后，如图3C所示，第一绝缘薄膜115a和第一导电薄膜依次形成在基板110的整个表面上，并且通过利用光刻工艺(第三掩模工序)对第一导电薄膜进行选择性构图以在有源图案124’上形成由第一导电薄膜形成的栅极121并且同时在存储图案124”上形成由第一导电薄膜形成的公共线108。 
第一导电薄膜可由诸如铝(Al)、铝合金、钨、铜、铬和钼的低电阻不透明导电材料构成。 
在像素区域中公共线108与存储图案124”交叠，并在二者之间插入第一绝缘层115a，并且形成第一存储电容。 
然后，如图3D所示，像素部分阵列基板110的前侧和电路部分的n沟道TFT区域通过用第一阻挡薄膜170覆盖(第四掩模工序)，将高浓度的p+离子注入(植入)到电路部分的p沟道TFT区域以形成p+源区和p+漏区。 
接着，如图3E所示，电路部分的p沟道TFT区域，像素部分/电路部分的n沟道TFT区域的一部分和存储区域通过第二阻挡薄膜170’覆盖(第五掩模工序)，将高浓度的n+离子注入到像素部分的有源图案124’的一定区域以形成n+源区124a和n+漏区124b。这里，附图标记124c表示在源区124a和漏区124b之间形成导电沟道的沟道区域。 
然后，除去第二阻挡薄膜170’并且将低浓度n-离子注入到基板110的整个表面上以在n+源区124a和沟道区124c之间以及n+漏区124b和n+沟道区124c之间形成LDD(轻掺杂漏)区124I。 
这种情况下，存储区域可通过第二阻挡薄膜170’覆盖或者不通过其覆盖，并且以同样的方式将n+离子注入到电路部分的n沟道TFT区域以形成n+源区、 n+漏区和LDD区。 
接着，如图3F所示，第二绝缘薄膜115b沉积在基板110的整个表面上，并且通过光刻工艺(第六掩模工序)将第一绝缘薄膜115a的一部分和第二绝缘薄膜115b的一部分除去以形成暴露出源区124a一部分的第一接触孔140a和暴露出漏区124b一部分的第二接触孔140b。 
如图3G所示，第二导电薄膜形成在基板110的整个表面上并接着通过利用光刻工艺(第七掩模工序)对其构图以形成通过第一接触孔140a与源区124a电连接的源极122和通过第二接触孔140b与漏区124b电连接的漏极123。这里，源极122的一部分朝向像素区域延伸以与公共线108交叠，并在二者之间插入第二绝缘薄膜115b以形成第二存储电容。 
接着，如图3H所示，第三绝缘薄膜115c沉积在基板110整个表面上然后通过利用光刻工艺(第八掩模工序)对其构图以形成暴露出漏极123一部分的第三接触孔140c。 
然后，如图3I所示，第三导电薄膜形成在其上形成有第三绝缘薄膜115c的基板110的整个表面上，以形成通过第三接触孔140c与漏极123电连接的像素电极118。 
第三导电薄膜可由诸如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料构成以形成像素电极118。 
在本发明的第一实施方式中，有源图案和存储图案由多晶硅薄膜形成并且通过单独的掩膜工序在该存储图案上进行存储掺杂。即，像素部分和电路部分的TFT通过总共九轮掩模工序制造。相比而言，在本发明的第二实施方式中，由硅薄膜形成的有源图案和由导电材料构成的存储电极可通过利用狭缝曝光(或衍射曝光)的单一掩模工序形成。 
图4所示为根据本发明第二实施方式的LCD器件的阵列基板一部分的平面图，其中示出了包含像素部分的TFT的单一像素。 
实际的LCD包括由n条栅线和M条数据线彼此交叉形成的MxN个像素，并且为了简明在附图中只示出了一个像素。 
如图所示，在本发明的第二实施方式中，栅线216和数据线217沿垂直和水平方向排列形成以在阵列基板210上限定像素区域。作为开关元件的薄膜晶体管(TFT)形成在栅线216和数据线217的各交叉处，以及与TFT相连接并 且与滤色片基板(未示出)的公共电极一起驱动液晶(未示出)的像素电极218形成在像素区域中。 
该TFT包括连接到栅线216的栅极221、连接到数据线的源极222和连接到像素电极218的漏极223。另外，该TFT还包括用于通过提供给栅极221的栅电压而在源极222和漏极223之间形成导电沟道的有源图案224’。 
由多晶硅薄膜形成的一部分有源图案224’朝向像素区域延伸，并且由导电材料构成的存储电极230”形成在朝向像素区域延伸的有源图案224’的上部，并在二者之间插入第一栅绝缘薄膜(未示出)。另外，公共线208沿着与栅线216基本相同的方向形成在像素区域中并与存储电极230”交叠，并在二者之间插入第二栅绝缘薄膜(未示出)以形成第一存储电容。这种情况下，不同于本发明第一实施方式中的存储图案，在本发明第二实施方式中，存储电极230”由不透明的导电材料构成并利用单一掩模工序与有源图案224’同时形成。 
源极222和漏极223通过形成在第一和第二栅绝缘薄膜(未示出)上的第一和第二接触孔240a、240b与有源图案224’的源区和漏区电连接。另外，源极222沿一方向延伸以形成数据线217的一部分，并且漏极223的一部分朝向像素电极延伸从而通过形成在第三绝缘薄膜(未示出)上的第三接触孔240c与像素电极218电连接。 
在这种情况下，朝向像素电极延伸的漏极223的一部分与公共线208交叠，并在二者之间插入第二绝缘薄膜以形成第二存储电容。 
这里，在本发明的第二实施方式中，第三绝缘薄膜由有机绝缘薄膜形成并允许像素电极218与栅线216的一部分和数据线217交叠，因此，可改善孔径比。 
可形成本发明第二实施方式中的阵列基板从而将导电材料沉积在多晶硅薄膜的上部上，接着通过利用狭缝曝光的单一掩膜工序可同时形成有源图案224’和存储电极230”。这将通过一种用于制造LCD的方法进行详细描述。 
图5A到图5J所示为沿着图4中阵列基板的线IV-IV’提取的截面图并依次描述了制造工序，以及图6A到图6F所示为沿着图4中阵列基板的线IV-IV’提取的平面图并依次描述了制造工序。 
一般地，n沟道TFT和p沟道TFT可形成在像素部分处，并且n沟道TFT和p沟道TFT都形成在电路部分处以形成CMOS。在附图中，为了解释起见， 作为示例描述了用于制造像素部分的n沟道TFT和电路部分的n沟道TFT和p沟道TFT的制造方法。 
如图5A和图6A所示，缓冲层211和硅薄膜形成在由诸如玻璃的透明绝缘材料构成的基板210上，并且使该硅薄膜结晶以形成多晶硅薄膜。 
这种情况下，缓冲层211用于在工艺期间防止存在于基板210中的诸如钠(Na)的杂质进入上层。 
然后，第一栅绝缘层215a和导电薄膜形成在其上形成有多晶硅薄膜的基板210的整个表面上，接着通过利用光刻工序(第一掩模工序)对其构图以在像素部分的阵列基板210上形成有源图案224’和存储电极230”并且在电路部分的阵列基板210上形成n沟道有源图案224n和p沟道有源图案224p。 
如上所述，有源图案224’、224n和224p及存储电极230”可通过利用狭缝曝光的单一掩模工序形成，现在将参照附图进行详细描述。 
图7A到图7F所示为图5A和图6A的第一掩模工序的截面图。 
如图7A所示，缓冲层211和硅薄膜224形成在由诸如玻璃的透明绝缘材料构成的基板210上。 
硅薄膜224可形成为非晶硅薄膜或多晶硅薄膜。在本发明该实施方式中，该TFT通过利用多晶硅薄膜形成。这种情况下，该多晶硅薄膜可在基板上形成非晶硅薄膜后利用不同的结晶方法形成。以下将对其进行描述。 
首先，非晶硅薄膜可通过不同方法进行沉积。通常的方法包括低压化学气相沉积(LPCVD)和等离子体增强化学气相沉积(PECVD)。 
用于结晶非晶硅薄膜的方法包括在炉中在高温下热处理非晶硅薄膜的固相结晶(SPC)和利用激光的受激准分子激光退火(ELA)方法。 
作为激光结晶，通常利用脉冲形式激光的ELA，并且近来已提出并正在深入研究一种通过沿水平方向生长晶粒以显著改善结晶特性的连续横向固化(SLS)。 
第一栅绝缘薄膜215a和由基于钼或铝的导电材料构成的导电薄膜230形成在结晶的多晶硅薄膜224上。在本发明第二实施方式中，第一栅绝缘薄膜215a形成在该多晶硅薄膜224上并接着导电薄膜230形成在该第一栅绝缘薄膜215上，而不是通过在该多晶硅薄膜224上直接溅射而形成用于形成存储电极的导电薄膜230，这可以避免由于溅射而对该多晶硅薄膜224表面造成的损 伤。 
接着，如图7B所示，在由诸如光刻胶的感光材料构成的感光薄膜270形成在基板210的整个表面上后，通过狭缝掩模280或半色调掩模将光选择性地照射在感光薄膜270上。 
狭缝掩模280包括用于全部透射所照射的光线的透射区(I)，用于只透射一部分光线并阻挡部分光线的具有狭缝图案的狭缝区(II)，以及用于全部阻挡所照射的光线的阻挡区(III)。只有通过狭缝掩模280透射的光线可照射到感光薄膜270上。 
接着，当对已通过狭缝掩模280曝光的感光薄膜270进行显影时，如图7C所示，具有一定厚度的第一和第二感光薄膜图案270A和270B留在光线通过阻挡区(III)和狭缝区(II)被全部阻挡或部分阻挡的区域处，并且在光线全部透射的透射区(I)处的感光薄膜已被全部除去以暴露出导电薄膜230的表面。 
这种情况下，通过阻挡区(III)形成的第一感光薄膜图案270A的厚度大于通过狭缝区(II)形成的第二感光薄膜图案270B的厚度。另外，由于使用正性光刻胶，在通过透射区(I)光线全部透射的区域处的感光薄膜被完全除去。然而，在这方面，本发明不限于此并且也可使用负性光刻胶。 
接着，如图7D所示，多晶硅薄膜和导电薄膜通过利用第一和第二感光薄膜图案270A和270B作为掩模而选择性地被除去以在基板210上形成由多晶硅形成的有源图案224’。这种情况下，由导电薄膜形成并以与有源图案224’相同形状构图的导电薄膜图案230’保留在有源图案224’的上部。 
然后，如图7E所示，当执行灰化工艺以除去第一和第二感光薄膜图案270A、270B的一部分时，位于有源图案224’上部的第二感光薄膜图案，即，已进行过狭缝曝光的狭缝区(II)的第二感光薄膜图案被完全除去以暴露出导电薄膜图案230’的表面。 
这种情况下，第一感光薄膜图案保留作为第三感光薄膜图案270A’，其具有通过在对应于阻挡区(III)的区域上部处去除第二感光薄膜图案的厚度而获得的厚度。 
然后，如图7F所示，当通过利用剩余的第三感光薄膜图案270A’除去导电薄膜图案230’的一部分时，形成由导电薄膜构成的存储电极230”。 
接着，如图5B所示，第二栅绝缘薄膜215a’和第一导电薄膜250形成在基板210的整个表面。 
为了与栅极一起形成公共线，第一导电薄膜250可由诸如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)、钼(Mo)等低电阻的不透明导电材料构成。 
并如图5C所示，在像素部分和电路部分的整个n沟道TFT区域和电路部分的p沟道TFT区域的一定区域由光刻胶构成的第一阻挡薄膜270覆盖(第二掩模工序)后，通过利用第一阻挡薄膜270作为掩模对第一导电薄膜选择性构图以形成由位于电路部分的p沟道TFT区域处的第一导电薄膜形成的电路部分栅极221p。 
然后，通过利用第一阻挡薄膜270作为掩模将高浓度p+离子注入到电路部分的p沟道TFT中以形成p+源区224pa和p+漏区224pb。这里，附图标记224pc表示在p+源区224pa和p+漏区224pb之间形成导电沟道的p沟道区。 
接着，如图5D、5E和6B所示，在电路部分的整个p沟道TFT区域、像素部分和电路部分的部分n沟道TFT区域由第二阻挡薄膜270”覆盖后(第三掩模工序)，通过利用第二阻挡薄膜270”作为掩模对第一导电薄膜进行构图以在存储电极230”的上部形成像素部分栅极221和电路部分栅极221n和221p及公共线208。 
这种情况下，通过利用湿刻而过刻蚀第一导电薄膜使得栅极221、221n和221p及存储电极230”的宽度减小为小于上部第二阻挡薄膜270”的宽度。 
这里，像素部分的公共线208与存储电极230”交叠，并在二者之间插入第二栅绝缘薄膜215a’，形成第一存储电容。这种情况下，在本发明第二实施方式中，由于栅绝缘薄膜包括第一和第二栅绝缘薄膜215a和215a’，可形成薄的第二栅绝缘薄膜215a’，因此可增加第一存储电容的电容值。相应地，由于可以减少诸如存储电极230”或公共线208的不透明存储区域的面积，因此可实质上改善孔径比。 
然后，通过利用第二阻挡薄膜270”作为掩模将高浓度的n+离子注入到像素部分和电路部分的n沟道TFT区域以形成n+源区224a和224na以及n+漏区224b和224nb。这里，附图标记224c和224nc表示在n+源区224a、224na和n+漏区224b、224nb之间形成导电沟道的n沟道区。 
如图5F所示，在除去第二阻挡薄膜后，将低浓度n-离子注入到基板210的整个表面以在n+源区224a、224na和沟道区224c、224nc之间以及n+漏区224b、224nb和沟道区224c、224nc之间形成LDD区域224I和224nI。 
接着，如图5G和图6C所示，在第二绝缘薄膜215b沉积在基板210的整个表面上后，利用光刻工艺(第四掩模工序)将第一栅绝缘薄膜215a、第二栅绝缘薄膜215a’和第二绝缘薄膜215b的部分除去以形成暴露出源区224a、224na和224pa的一部分的第一接触孔240a、240na和240pa以及暴露出漏区224b、224nb和224pb的一部分的第二接触孔240b、240nb和240pb。 
这里，可使用SiNx和SiO2构成的双层作为第二绝缘薄膜215b。这种情况下，在沉积SiO2后，可对其激活并进行热处理。并且在沉积SiNx后，可对其进行氢化和激活处理。替代地，沉积SiNx和SiO2，通过单一热处理可同时对其进行氢化和激活处理。 
另外，可使用SiNx单层或SiO2/SiNx/SiO2三层作为第二绝缘薄膜215b。 
当形成像素部分的第二接触孔240b时，可同时暴露出像素部分的漏区224b的一部分和存储电极230”的一部分。或者，在形成两个第二接触孔后，可分别暴露出像素部分的漏区224b的一部分和存储电极230”的一部分，并且然后该两部分通过漏极相连接。 
然后，如图5H和图6D所示，第二导电薄膜形成在基板210的整个表面上并且通过利用光刻工艺(第五掩模工序)对其构图以形成通过第一接触孔240a、240na和240pa与源区224a、224na和224pa电连接的源极222、222n和222p并且形成通过第二接触孔240b、240nb和240pb与漏区224b、224nb和224pb电连接的漏极223、223n和223p。这种情况下，像素部分的源极222的一部分沿一个方向延伸以形成数据线217，并且像素部分的漏极223的一部分朝向像素区域延伸以与公共线208交叠，并在二者之间插入第二绝缘薄膜215b以形成第二存储电容。 
接着，如图5I和图6E所示，第三绝缘薄膜215c沉积在基板210的整个表面上并通过利用光刻工艺(第六掩模工序)对其构图以形成暴露出像素部分的漏极223一部分的第三接触孔240c。 
这种情况下，为获得高的孔径比，第三绝缘薄膜215c可由诸如苯并环丁烯(BCB)或丙烯酸树脂的透明有机材料构成。 
接着，如图5J和图6F所示，第三导电薄膜形成在其上形成有第三绝缘薄膜215c的基板210的整个表面上，并通过利用光刻工艺(第七掩模工序)对其进行选择性构图以形成通过第三接触孔240c与像素部分的漏极223电连接的像素电极218。 
第三导电薄膜可由诸如ITO或IZO的具有高透光率的透明导电材料构成以形成像素电极218。 
在本发明的第二实施方式中，由于第三绝缘薄膜215c由有机材料构成，像素电极218可与数据线217和栅线216的一部分交叠，因此可实质上改善孔径比。 
本发明第一和第二实施方式中的阵列基板以相互面对的方式通过形成在图像显示区域外围的密封剂而彼此粘接以构成液晶显示器件，并且阵列基板和滤色片基板通过形成在阵列基板和滤色片基板上的粘接键而彼此粘接。 
虽然在不偏离本发明的精神和范围内可以通过各种形式对本发明进行具体描述，但是应当理解除非特别说明，以上所述的实施方式并不限于前文所述的任意详细描述，而应解释为在所附权利要求书所限定的精神和范围内，并因此意图覆盖所有落入所附权利要求书及其等同物的范围之内的改进和变型。 

Claims (23)

1.一种用于制造液晶显示器件的方法，包括：
提供划分为像素部分、第一区域的电路部分以及第二区域的电路部分的第一基板；
在所述第一基板上形成硅薄膜；
在所述硅薄膜上形成第一栅绝缘薄膜；
在所述第一栅绝缘薄膜上形成导电薄膜；
在所述像素部分、所述第一区域的电路部分和所述第二区域的电路部分中的所述导电薄膜上形成感光薄膜图案，其中所述像素部分具有第一感光薄膜图案和第二感光薄膜图案，其中所述第一感光薄膜图案的厚度大于所述第二感光薄膜图案的厚度；
通过利用所述感光薄膜图案作为掩模而选择性地除去所述硅薄膜和所述导电薄膜，在所述像素部分、所述第一区域的电路部分以及所述第二区域的电路部分处形成由所述硅薄膜形成的有源图案并且在所述有源图案的上部处形成由所述导电薄膜形成并以与所述有源图案相同形状构图的导电薄膜图案；
通过除去所述第一和第二感光薄膜图案的一部分，由保留的第一感光薄膜图案形成第三感光薄膜图案；
通过利用所述第三感光薄膜图案作为掩模而除去所述导电薄膜图案的一部分，在所述像素部分的所述有源图案的一定上部上形成由所述导电薄膜构成的存储电极；
在所述第一基板上形成第二栅绝缘薄膜；
在所述第一区域的电路部分处形成栅极并且在所述第一区域的电路部分的所述有源图案的一定区域处形成p+源区和p+漏区；
在所述像素部分和所述第二区域的所述电路部分处形成栅极，并且在所述像素部分处形成公共线，其中所述公共线与所述存储电极交叠，并且所述第二栅绝缘薄膜插入在所述公共线与所述存储电极二者之间以形成存储电容；
在所述像素部分的所述有源图案的一定区域处和所述第二区域的所述电路部分的所述有源图案的一定区域处形成n+源区和n+漏区；以及
粘接所述第一基板和第二基板。
2.根据权利要求1所述的方法，其特征在于，还包括：在所述像素部分的所述有源图案的一定区域处和所述第二区域的所述电路部分的有源图案的一定区域处形成n+源区和n+漏区之后，并且在粘接所述第一基板和第二基板之前，进行以下步骤：
在所述第一基板上形成第二绝缘薄膜；
除去所述第一和第二栅绝缘薄膜的一部分及所述第二绝缘薄膜的一部分以形成暴露所述有源图案的所述n+源区和所述n+漏区的第一和第二接触孔；以及
形成通过所述第一接触孔与所述有源图案的所述n+源区电连接的源极并且形成通过所述第二接触孔与所述有源图案的所述n+漏区电连接的漏极。
3.根据权利要求2所述的方法，其特征在于，还包括：在形成通过所述第一接触孔与所述有源图案的所述n+源区电连接的源极并且形成通过所述第二接触孔与所述有源图案的所述n+漏区电连接的漏极之后，并且在粘接所述第一基板和第二基板之前，进行以下步骤：
在所述第一基板上形成第三绝缘薄膜；
除去所述第三绝缘薄膜的一部分以形成暴露所述像素部分的所述漏极的一部分的第三接触孔；以及
形成通过所述第三接触孔与所述漏极电连接的像素电极。
4.根据权利要求1所述的方法，其特征在于，所述有源图案和所述存储电极利用单一掩模工艺形成。
5.根据权利要求1所述的方法，其特征在于，所述有源图案由多晶硅薄膜形成。
6.根据权利要求1所述的方法，其特征在于，所述存储电极由导电材料构成。
7.根据权利要求1所述的方法，其特征在于，在所述第一区域的电路部分的所述有源图案的一定区域处形成p+源区和p+漏区包括：
在所述第一基板上形成导电薄膜；
用第一阻挡薄膜覆盖整个所述像素部分和所述第二区域的所述电路部分以及所述第一区域的部分所述电路部分；
通过利用所述第一阻挡薄膜作为掩模而选择性除去所述导电薄膜以在所述第一区域的电路部分处形成栅极；以及
通过利用所述栅极作为掩模将高浓度的p+离子注入到所述第一区域的所述电路部分以在所述第一区域的所述电路部分的所述有源图案的一定部分处形成p+源区和p+漏区。
8.根据权利要求7所述的方法，其特征在于，在所述像素部分的所述有源图案的一定区域和所述第二区域的所述电路部分的所述有源图案的一定区域处形成所述n+源区和n+漏区包括：
用第二阻挡薄膜覆盖所述第一区域的整个电路部分、以及所述像素部分的一部分和所述第二区域的所述电路部分的一部分；
通过利用所述第二阻挡薄膜作为掩模选择性除去所述导电薄膜以在所述像素部分和所述第二区域的所述电路部分处形成栅极；以及
通过利用所述第二阻挡薄膜作为掩模将高浓度的n+离子注入到所述像素部分和所述第二区域的所述电路部分以在所述像素部分的一定部分处和所述第二区域的所述电路部分的一定部分处形成n+源区和n+漏区。
9.根据权利要求8所述的方法，其特征在于，通过利用湿刻方法过刻蚀所述导电薄膜，与所述第二阻挡薄膜的宽度相比，所述像素部分和所述第二区域的所述电路部分处的栅极的宽度减小。
10.根据权利要求8所述的方法，其特征在于，在除去所述第二阻挡薄膜后，将低浓度的n-离子注入到所述栅极以在所述像素部分的所述有源图案的一定区域处和所述第二区域的所述电路部分的所述有源图案的一定区域处形成轻掺杂漏区。
11.一种液晶显示器件，包括：
划分为像素部分和第一区域的电路部分以及第二区域的电路部分的第一基板；
分别在所述像素部分和所述第一区域和第二区域的所述电路部分处形成的像素部分有源图案、电路部分第一和第二有源图案；
在所述像素部分有源图案和所述电路部分第一和第二有源图案上形成的第一栅绝缘薄膜；
在所述像素部分有源图案的一定区域上形成的存储电极；
在所述第一基板上形成的第二栅绝缘薄膜；
分别在所述像素部分和所述第一区域和第二区域的电路部分处形成的像素部分栅极和电路部分第一和第二栅极；
在所述第一基板上形成的第二绝缘薄膜，其中所述第二绝缘薄膜覆盖所述像素部分栅极和所述电路部分第一和第二栅极；
分别与所述像素部分有源图案和所述电路部分第一和第二有源图案电连接的像素部分源极和电路部分第一和第二源极；
分别与所述像素部分有源图案和所述电路部分第一和第二有源图案电连接的像素部分漏极和电路部分第一和第二漏极；
在所述第一基板上形成的第三绝缘薄膜，其中所述第三绝缘薄膜覆盖所述像素部分漏极的一部分和所述像素部分源极，并且其中所述第三绝缘薄膜由诸如苯并环丁烯或丙烯酸树脂的有机材料构成；以及
第二基板，其以相互面对的方式与所述第一基板相粘接。
12.根据权利要求11所述的器件，其特征在于，将高浓度p+杂质离子注入到所述第一区域的所述电路部分以形成第一源区和第一漏区。
13.根据权利要求12所述的器件，其特征在于，将高浓度n+杂质离子分别注入到所述像素部分以形成源区和漏区以及所述第二区域的所述电路部分以形成第二源区和第二漏区。
14.根据权利要求13所述的器件，其特征在于，所述像素部分源极、所述电路部分第一源极和所述电路部分第二源极通过分别形成在所述第一栅绝缘薄膜、所述第二栅绝缘薄膜和所述第二绝缘薄膜的第一区域处的第一接触孔分别电连接到所述源区、所述第一源区和所述第二源区。
15.根据权利要求13所述的器件，其特征在于，所述像素部分漏极、所述电路部分第一漏极和所述电路部分第二漏极通过分别形成在所述第一栅绝缘薄膜、所述第二栅绝缘薄膜和所述第二绝缘薄膜的第二区域处的第二接触孔分别电连接到所述漏区、所述第一漏区和所述第二漏区。
16.根据权利要求11所述的器件，其特征在于，所述像素部分漏极通过形成在所述第三绝缘薄膜的第三区域处的第三接触孔与像素电极电连接。
17.根据权利要求11所述的器件，其特征在于，所述有源图案由多晶硅薄膜构成。
18.根据权利要求11所述的器件，其特征在于，所述存储电极由导电材料构成。
19.根据权利要求11所述的器件，其特征在于，还包括：
在所述像素部分处形成的公共线，其中所述公共线与所述存储电极交叠，并且所述第二栅绝缘薄膜插入在所述公共线与所述存储电极二者之间以形成第一存储电容。
20.根据权利要求19所述的器件，其特征在于，所述公共线与所述像素部分漏极的一部分交叠，并在二者之间插入所述第二绝缘薄膜以形成第二存储电容。
21.根据权利要求11所述的器件，其特征在于，所述第二绝缘薄膜由氮化硅薄膜构成。
22.根据权利要求11所述的器件，其特征在于，所述第二绝缘薄膜形成为包含氮化硅薄膜的双层或多层。
23.根据权利要求15所述的器件，其特征在于，所述像素部分的所述第二接触孔同时暴露出所述存储电极的一部分和所述漏极的一部分。
CN2006101452567A 2006-06-30 2006-11-24 液晶显示器件及其制造方法 Expired - Fee Related CN101097331B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060061668A KR101250790B1 (ko) 2006-06-30 2006-06-30 액정표시장치의 제조방법
KR1020060061668 2006-06-30
KR10-2006-0061668 2006-06-30

Publications (2)

Publication Number Publication Date
CN101097331A CN101097331A (zh) 2008-01-02
CN101097331B true CN101097331B (zh) 2011-12-28

Family

ID=38876208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101452567A Expired - Fee Related CN101097331B (zh) 2006-06-30 2006-11-24 液晶显示器件及其制造方法

Country Status (3)

Country Link
US (2) US7551259B2 (zh)
KR (1) KR101250790B1 (zh)
CN (1) CN101097331B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088661B2 (ja) * 2006-12-05 2012-12-05 セイコーエプソン株式会社 半導体装置および電気光学装置
KR101365088B1 (ko) * 2007-05-04 2014-02-20 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
KR101210146B1 (ko) * 2010-04-05 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN102314035B (zh) * 2011-09-09 2013-04-03 中国科学院微电子研究所 硅基液晶微显示像素单元版图结构
CN102338957B (zh) * 2011-09-14 2013-06-12 中国科学院微电子研究所 优化硅基液晶微显示像素单元面积的版图结构
JP5926608B2 (ja) * 2012-05-08 2016-05-25 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
US10756118B2 (en) * 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN109270751B (zh) * 2018-10-23 2020-10-30 深圳市华星光电技术有限公司 阵列基板及液晶显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224887A (zh) * 1997-12-31 1999-08-04 三星电子株式会社 液晶显示装置及其制造方法和驱动方法
US6569717B1 (en) * 1999-02-26 2003-05-27 Seiko Epson Corporation Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224887A (zh) * 1997-12-31 1999-08-04 三星电子株式会社 液晶显示装置及其制造方法和驱动方法
US6569717B1 (en) * 1999-02-26 2003-05-27 Seiko Epson Corporation Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device

Also Published As

Publication number Publication date
US7804572B2 (en) 2010-09-28
CN101097331A (zh) 2008-01-02
US20080002084A1 (en) 2008-01-03
KR20080003126A (ko) 2008-01-07
KR101250790B1 (ko) 2013-04-04
US20090251630A1 (en) 2009-10-08
US7551259B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
CN100533218C (zh) 液晶显示器件及其制造方法
CN101097331B (zh) 液晶显示器件及其制造方法
CN100399173C (zh) 一种液晶显示器件及其制造方法
CN101520599A (zh) 掩模及其设计方法、和使用该掩模制造阵列基板的方法
US8953110B2 (en) Liquid crystal display and method for fabricating the same
CN101937144B (zh) 液晶显示装置的制造方法
CN1637474B (zh) 液晶显示器件及其制造方法
CN100592180C (zh) 液晶显示器及其制造方法
KR20060012373A (ko) 액정표시장치용 어레이기판 제조방법
CN101097369A (zh) 液晶显示装置及其制造方法
US7602454B2 (en) Liquid crystal display and method for fabricating the same
KR101189146B1 (ko) 액정표시장치와 그 제조방법
KR101338107B1 (ko) 액정표시장치의 제조방법
KR20070038824A (ko) 액정표시장치와 그 제조방법
KR101224049B1 (ko) 액정표시장치의 제조방법
KR101338108B1 (ko) 액정표시장치의 제조방법
KR101198217B1 (ko) 액정표시장치와 그 제조방법
KR101331803B1 (ko) 액정표시장치 및 그 제조방법
KR101266275B1 (ko) 액정표시장치의 제조방법
KR20060135429A (ko) 액정표시장치 및 그 제조방법
KR101358220B1 (ko) 액정표시장치의 제조방법
JP2005345972A (ja) アクティブマトリックス型液晶表示装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111228

Termination date: 20181124

CF01 Termination of patent right due to non-payment of annual fee