CN101097369A - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN101097369A
CN101097369A CNA2006101687577A CN200610168757A CN101097369A CN 101097369 A CN101097369 A CN 101097369A CN A2006101687577 A CNA2006101687577 A CN A2006101687577A CN 200610168757 A CN200610168757 A CN 200610168757A CN 101097369 A CN101097369 A CN 101097369A
Authority
CN
China
Prior art keywords
film
substrate
drain
liquid crystal
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101687577A
Other languages
English (en)
Other versions
CN100555047C (zh
Inventor
金荣柱
李锡宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN101097369A publication Critical patent/CN101097369A/zh
Application granted granted Critical
Publication of CN100555047C publication Critical patent/CN100555047C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Abstract

本发明公开了一种液晶显示装置及其制造方法，其通过由一个掩模工艺形成源极/漏极和像素电极并略去用于像素电极的接触孔掩模工艺来减少掩模数量，可以使制造工艺简化，并且其可以通过由衍射曝光形成有源图案和存储电极来在不增加掩模工艺的情况下增加存储电容器的电容。因此，减少了用于形成TFT的掩模数量以简化制造工艺并削减生产成本。并且由于减小了像素中的存储电容器的面积，因此可以提高孔径比。

Description

液晶显示装置及其制造方法
技术领域
本发明涉及液晶显示(LCD)装置及其制造方法，更具体地涉及这样一种LCD装置及其制造方法，其可以通过减少掩模数量来简化制造工艺并提高产量，并且可以在不增加掩模工艺的情况下增大存储电容器的电容。
背景技术
在近来的信息社会中，作为视觉信息传送介质，显示装置已拥有了极大的重要性。为了在不久的将来占据主要位置，显示装置需要满足更低的功耗、薄的厚度、轻的重量以及高的图像质量。作为平板显示(FPD)装置的主要产品的LCD装置满足上述条件并达到了批量生产性质。已经积极地开发了使用LCD装置的各种新产品。此外，LCD装置已成为可以逐渐取代普通阴极射线管(CRT)的核心部件。
通常，LCD装置可以根据图像信息，通过向按矩阵形状排列的多个液晶单元单独地提供数据信号来控制这些液晶单元的光透射率，从而显示所希望的图像。
有源矩阵(AM)方法，其为主要在LCD装置中使用的驱动方法，通过使用非晶硅薄膜晶体管(a-Si TFT)作为开关元件来驱动像素单元的液晶。
由于可以在a-Si TFT上执行低温处理，因此可以使用低价绝缘基板。结果，a-Si TFT已得到了更积极的使用。
然而，a-Si TFT的电迁移率(～1cm2/Vsec)不适合于需要进行1MHz以上的高速操作的外围电路。因此，已经积极地进行了研究以通过使用具有比a-Si TFT更高的场效应迁移率的多晶硅(poly-Si)TFT来将像素单元和驱动电路单元同时集成在玻璃基板上。
由于poly-Si TFT具有低感光度和高场效应迁移率，因此可以将驱动电路直接安装在基板上。
迁移率的升高会导致驱动电路单元的操作频率的增大，该操作频率确定了驱动像素的数量。因此，显示装置可以容易地达到高精细。此外，将像素单元中的信号电压的充电时间缩短，以防止传送的信号的失真。由此，图像的质量预期会得到改善。
以下参照图1对一种LCD装置的结构进行详细说明。
图1是例示了现有技术的LCD装置的结构的平面示意图，该LCD装置特别地是将驱动电路单元集成在阵列基板上的驱动电路集成LCD装置。
参照图1，LCD装置包括滤色器基板5、阵列基板10以及形成于滤色器基板5与阵列基板10之间的液晶层(未示出)。
阵列基板10包括：像素单元35，其是在其中按矩阵形式排列有多个单位像素的图像显示区；以及驱动电路单元30，其位于像素单元35的外部并包括数据驱动电路单元31和选通驱动电路单元32。
尽管未示出，但是阵列基板10的像素单元35包括：沿水平和垂直方向排列在阵列基板10上的多条选通线和多条数据线，用于限定多个像素区；作为形成在所述多条选通线与多条数据线的交叉区中的开关元件的多个TFT；以及在所述多个像素区中形成的多个像素电极。
作为用于向像素电极施加信号电压并切断该信号电压的开关元件的TFT是用于通过电场来控制电流的场效应晶体管(FET)。
阵列基板10的驱动电路单元30位于像素单元35的外部，即，位于阵列基板10的比滤色器基板5伸出得更多的区域中。数据驱动电路单元31位于伸出的阵列基板10的一条长边处，选通驱动电路单元32位于伸出的阵列基板10的一条短边处。
这里，数据驱动电路单元31和选通驱动电路单元32使用多个CMOS结构TFT作为逆变器来适当地输出输入信号。
作为参考，CMOS是一种具有MOS结构的集成电路，在需要进行高速信号处理的驱动电路单元TFT中使用该MOS结构。CMOS需要n沟道TFT和p沟道TFT并且具有在NMOS与PMOS之间的中间速率和密度。
选通驱动电路单元32和数据驱动电路单元31分别通过所述多条选通线和所述多条数据线向所述多个像素电极提供扫描信号和数据信号。将选通驱动电路单元32和数据驱动电路单元31连接到外部信号输入端子(未示出)，用于对来自外部信号输入端子的外部信号进行控制并向所述多个像素电极输出所得信号。
此外，在滤色器基板5的像素单元35中形成有用于体现色彩的滤色器(未示出)和与形成在阵列基板10上的所述多个像素电极相面对的公共电极(未示出)。
通过多个间隔物(未示出)来保持单元间隙，使得可以将滤色器基板5与阵列基板10彼此隔离。通过形成在像素单元35的外部处的密封图案(未示出)来将滤色器基板5与阵列基板10彼此接合起来，从而形成单元LCD板。这里，通过形成在滤色器基板5和阵列基板10中的任何一个上的吸收键将滤色器基板5和阵列基板10彼此接合起来。
如上所述，使用poly-Si TFT的驱动电路集成LCD装置具有极好的装置性质，如高图像质量、高精细以及低功耗。
然而，在该驱动电路集成LCD装置中，必须将像素单元TFT和电路单元TFT形成在同一基板上。通常，必须将n沟道TFT和p沟道TFT二者都形成在电路单元中。因此，与形成单个类型沟道的a-Si TFT LCD装置相比，该驱动电路集成LCD装置使制造工艺变得复杂了。
多次执行光刻工艺以制造包括所述多个TFT的阵列基板。
通过将形成在掩模上的图案转移到薄膜淀积基板而形成目标图案的光刻工艺包括诸如对光敏溶液的涂敷、曝光以及显影的多个步骤。结果，该多个光刻步骤降低了产量并增大了在TFT上产生缺陷的概率。
特别是用于形成图案的掩模是非常昂贵的。如果掩模数量增加，则LCD装置的生产成本增加。
发明内容
因此，本发明的一个目的是提供一种驱动电路集成LCD装置及其制造方法，其可以通过在像素单元和电路单元中形成同一类型的TFT来减少用于形成TFT的掩模数量。
本发明的另一目的是提供一种LCD装置及其制造方法，其可以通过由一个掩模工艺来形成源极/漏极和像素电极并略去为像素电极所执行的接触孔掩模工艺来减少掩模数量。
本发明的还一目的是提供一种LCD装置及其制造方法，其可以通过由使用单个掩模来形成有源图案和存储电极而在不增加掩模工艺的情况下增大存储电容器的电容。
为实现这些和其他优点并且根据本发明的目的，如在此所具体实现和广泛描述的，提供了一种制造LCD装置方法，该制造LCD装置方法包括以下步骤：提供被分成像素单元和电路单元的第一基板；在所述像素单元和所述电路单元中形成多个有源图案；在所述第一基板上形成第一绝缘膜；在所述像素单元和所述电路单元中形成多个栅极，并在所述像素单元中形成多条公共线；在所述多个有源图案的多个预定区中形成多个p+源区/漏区；在所述第一基板上形成第一层间绝缘膜和第二层间绝缘膜；通过部分地去除所述第一绝缘膜、所述第一层间绝缘膜以及所述第二层间绝缘膜来形成露出了所述多个有源图案的所述多个源区和所述多个漏区的多个第一接触孔和多个第二接触孔；形成通过所述多个第一接触孔和所述多个第二接触孔分别电连接到所述多个有源图案的所述多个源区和所述多个漏区的多个源极和多个漏极，并形成连接到所述多个漏极的多个像素电极；提供第二基板；在所述第一基板和所述第二基板中的任何一个上形成液晶层；以及将所述第一基板与所述第二基板接合起来。
此外，提供了一种LCD装置，该LCD装置包括：被分成像素单元和电路单元的第一基板；形成在所述第一基板的所述像素单元和所述电路单元中的多个有源图案；形成在所述第一基板上的第一绝缘膜；形成在所述第一基板的所述像素单元和所述电路单元中的多个栅极，和形成在所述第一基板的所述像素单元中的多条公共线；形成在所述多个有源图案的多个预定区中的多个p+源区/漏区；形成在所述第一基板上的第一层间绝缘膜和第二层间绝缘膜；形成在所述第一绝缘膜、所述第一层间绝缘膜以及所述第二层间绝缘膜的多个预定区中的多个第一接触孔和多个第二接触孔，用于露出所述多个有源图案的所述多个源区和所述多个漏区；通过所述多个第一接触孔和所述多个第二接触孔分别电连接到所述多个有源图案的所述多个源区和所述多个漏区的多个源极和多个漏极；连接到所述多个漏极的多个像素电极；第二基板，其以面对所述第一基板的方式与所述第一基板接合；以及液晶层，其形成在所述第一基板与所述第二基板之间。
当结合附图时，根据对本发明的以下详细说明，本发明的上述和其他目的、特征、方面以及优点将变得更明了。
附图说明
附图被包括进来以提供对本发明的进一步的理解，并且被并入且构成本说明书的一部分，示出了本发明的多个实施例，并且与说明一起用于解释本发明的原理。
在附图中：
图1是例示了现有技术的驱动电路集成LCD装置的结构的示意平面图；
图2是例示了根据本发明第一实施例的LCD装置的阵列基板的一部分的示意平面图；
图3A到3F是沿图2的线II-II’所截取的例示了阵列基板的制造工艺的顺序步骤的剖面图；
图4是例示了根据本发明第二实施例的LCD装置的阵列基板的一部分的示意平面图；
图5A到5D是沿图4的线IV-IV’所截取的例示了阵列基板的制造工艺的顺序步骤的剖面图；
图6A到6D是沿图4的线IV-IV’所截取的例示了阵列基板的制造工艺的顺序步骤的平面图；
图7A到7F是例示了图5A和6A的第一掩模工艺的详细剖面图；
图8是例示了根据本发明第三实施例的LCD装置的阵列基板的一部分的示意平面图；
图9A到9D是沿图8的线VIII-VIII’所截取的例示了阵列基板的制造工艺的顺序步骤的剖面图；
图10A到10D是沿图8的线VIII-VIII’所截取的例示了阵列基板的制造工艺的顺序步骤的平面图；以及
图11A到11E是例示了图9D和10D的第四掩模工艺的详细剖面图。
具体实施方式
下面详细描述本发明的多个优选实施例，其示例在附图中示出。
图2是例示了根据本发明第一实施例的LCD装置的阵列基板的一部分的示意平面图，特别的是，在一个像素单元中一个像素包括一个TFT。
根据本发明第一实施例，如图2所例示，在阵列基板110上形成有用于限定像素区的沿水平和垂直方向排列的多条选通线116和多条数据线117。在选通线116与数据线117的交叉区中形成有作为开关元件的TFT。在像素区中形成有用于与滤色器基板(未示出)的公共电极一起来驱动液晶(未示出)的连接到该TFT的像素电极118。
该TFT包括连接到选通线116的栅极121、连接到数据线117的源极122以及连接到像素电极118的漏极123。此外，该TFT还包括用于通过提供给栅极121的栅电压在源极122与漏极123之间形成导电沟道的有源图案124’。
这里，在像素区中实际上沿与选通线116的方向相同的方向形成有公共线108。
将源极122和漏极123通过形成在第一绝缘膜(未示出)和第二绝缘膜(未示出)上的第一接触孔140a和第二接触孔140b电连接到有源图案124’的源区和漏区。将源极122的一部分向一个方向延伸以形成数据线117的一部分，将漏极123的一部分向像素区延伸以通过形成在第三绝缘膜(未示出)上的第三接触孔140c电连接到像素电极118。
漏极123的向像素区延伸的部分与置于下方的公共线108相交叠，并在二者之间具有第二绝缘膜，由此形成存储电容器。
以下参照图3A到3F对阵列基板的制造工艺进行详细的描述。
图3A到3F是沿图2的线II-II’所截取的例示了阵列基板的制造工艺的顺序步骤的剖面图。特别的是，在一个像素单元中形成有一个p沟道TFT。这里，也将该p沟道TFT形成在电路单元中。
如图3A所示，通过在基板110上形成缓冲层111和非晶硅薄膜，并使该非晶硅薄膜晶化，来形成poly-Si薄膜。通过由光刻工艺(第一掩模工艺)对该poly-Si薄膜进行构图来形成有源图案124’。
如图3B所示，通过在基板110的整个表面上顺序地形成第一绝缘膜115a和第一导电膜，并由光刻工艺(第二掩模工艺)对该第一导电膜选择性地进行构图，来同时在有源图案124’上形成由该第一导电膜制成的栅极121并在像素区中形成由该第一导电膜制成的公共线108。
该第一导电膜可以由诸如Al、Al合金、W、Cu、Cr以及Mo的低电阻不透明导电材料制成，以形成栅极121和公共线108。
通过使用栅极121作为掩模向有源图案124’的预定区掺入高浓度p+离子来形成p+源区124a和p+漏区124b。
参照图3C，通过在基板110的整个表面上淀积第二绝缘膜115b’，并由光刻工艺(第三掩模工艺)部分地去除第一绝缘膜115a和第二绝缘膜115b’，来形成部分地露出了源区124a的第一接触孔140a和部分地露出了漏区124b的第二接触孔140b。
如图3D所例示，通过在基板110的整个表面上形成第二导电膜，并由光刻工艺(第四掩模工艺)对该第二导电膜进行构图，来形成通过第一接触孔140a电连接到源区124a的源极122和通过第二接触孔140b电连接到漏区124b的漏极123。这里，将源极122的一部分向一个方向延伸以形成数据线117，将漏极123的一部分向像素区延伸以与置于下方的公共线108相交叠，并在二者之间具有第二绝缘膜115b’，从而形成存储电容器。
如图3E所示，通过在基板110的整个表面上淀积第三绝缘膜115c，并由光刻工艺(第五掩模工艺)对第三绝缘膜115c进行构图，来形成部分地露出了漏极123的第三接触孔140c。
如图3F所示，通过在其上已形成了第三绝缘膜115c的基板110的整个表面上形成第三导电膜，并由光刻工艺(第六掩模工艺)对该第三导电膜选择性地进行构图，来形成通过第三接触孔140c电连接到漏极123的像素电极118。
该第三导电膜可以由诸如ITO和IZO的具有高透射率的透明导电材料制成，以形成像素电极118。
在第一实施例中，可以通过上述六个掩模工艺在像素单元和电路单元中形成p沟道TFT。另一方面，下述第二实施例通过单个掩模工艺形成源极/漏极和像素电极，并去除用于像素电极的接触孔掩模工艺，从而略去了两个掩模工艺。这里，同时形成用于源极/漏极的接触孔和用于像素电极的接触孔，以通过单个掩模工艺来形成源极/漏极和像素电极。
图4是例示了根据本发明第二实施例的LCD装置的阵列基板的一部分的示意平面图，特别的是，在一个像素单元中一个像素包括一个TFT。
根据本发明第二实施例，如图4所例示，在阵列基板210上形成有用于限定像素区的沿水平和垂直方向排列的多条选通线216和多条数据线217。在选通线216与数据线217的交叉区中形成有作为开关元件的TFT。在像素区中形成有用于与滤色器基板(未示出)的公共电极一起来驱动液晶(未示出)的连接到该TFT的像素电极218。
该TFT包括连接到选通线216的栅极221、连接到数据线217的源极222以及连接到像素电极218的漏极223。此外，该TFT还包括用于通过提供给栅极221的栅电压在源极222与漏极223之间形成导电沟道的有源图案224’。
这里，有源图案224’由poly-Si薄膜制成并部分地延伸到像素区。在延伸到像素区的有源图案224’上形成有由导电材料制成的存储电极230”。
此外，在像素区中实际上沿与选通线216的方向相同的方向形成有公共线208。公共线208与置于下方的存储电极230”相交叠，并在二者之间具有第一绝缘膜(未示出)，从而形成第一存储电容器。存储电极230”由不透明导电材料制成，并通过单个掩模工艺使用有源图案224’来形成存储电极230”。
将源极222和漏极223通过形成在第一绝缘膜、第一层间绝缘膜(未示出)以及第二层间绝缘膜(未示出)上的第一接触孔240a和第二接触孔240b电连接到有源图案224’的源区和漏区。将源极222的一部分向一个方向延伸以形成数据线217的一部分，将漏极223的一部分向像素区延伸以连接到像素电极218。这里，在源极222、漏极223以及数据线217的下方形成有由透明导电材料制成的并被构图成形状与源极222、漏极223以及数据线217的形状相同的源极图案(未示出)、漏极图案(未示出)以及数据线图案(未示出)。将漏极图案的一部分延伸到像素区，以形成像素电极218。
漏极223的延伸到像素区的部分与置于下方的公共线208相交叠，并在二者之间具有第二绝缘膜，从而形成第二存储电容器。
源极图案、漏极图案以及数据线图案可以由与像素电极218相同的导电材料制成，例如，诸如ITO和IZO的透明导电材料。
在第二实施例的阵列基板210中，可以通过使用衍射(或半色调)掩模由单个掩模工艺来形成源极222/漏极223、数据线217、源极图案/漏极图案、数据线图案以及像素电极218。而且，不需要用于像素电极218的接触孔形成工艺。结果，可以通过四个掩模工艺来制造阵列基板210，以下参照制造LCD装置的方法对这四个掩模工艺进行详细说明。
图5A到5D是沿图4的线IV-IV’所截取的例示了阵列基板的制造工艺的顺序步骤的剖面图，而图6A到6D是沿图4的线IV-IV’所截取的例示了阵列基板的制造工艺的顺序步骤的平面图。
第二实施例例示了在像素单元和电路单元中包括p沟道TFT的驱动电路集成LCD装置。
如图5A和6A所示，通过在由诸如玻璃的透明绝缘材料制成的基板210上形成缓冲层211和a-Si薄膜，并使该a-Si薄膜晶化，来形成poly-Si薄膜。
这里，缓冲层211用于防止存在于基板210中的诸如Na的杂质在工艺过程中渗透到上层中。
通过在其上已形成了poly-Si薄膜的基板210的整个表面上形成导电膜，并由光刻工艺(第一掩模工艺)对该导电膜进行构图，来形成有源图案224’和存储电极230”。
如上所述，可以通过使用衍射掩模由单个掩模工艺来形成有源图案224’和存储电极230”，以下对此进行详细说明。
图7A到7F是例示了图5A和6A的第一掩模工艺的详细剖面图。
参照图7A，在由诸如玻璃的透明绝缘材料制成的基板210上形成缓冲层211和a-Si薄膜224。
在在该基板上淀积了a-Si薄膜之后，可以通过如下各种晶化方法来形成poly-Si薄膜。
可以按各种方式淀积a-Si薄膜。淀积a-Si薄膜的代表性方法是低压化学汽相淀积(LPCVD)和等离子体增强化学汽相淀积(PECVD)。
使a-Si薄膜晶化的方法大致包括用于在高温炉中使a-Si薄膜退火的固相晶化(SPC)和使用激光器的准分子(eximer)激光退火(ELA)。
主要将使用脉冲型激光器的ELA方法用作激光晶化。最近，已进行了针对顺序横向固化(ELS)方法的研究，以通过沿横向生长晶粒来改进晶化性质。
在晶化后的poly-Si薄膜224上形成由Mo或Al族导电材料制成的导电膜230。
如图7B所示，在基板210的整个表面上形成由诸如光刻胶的光敏材料制成的光敏膜270，并通过衍射掩模280向光敏膜270选择性地照射光。
这里，在衍射掩模280中形成有透射全部照射光的透射区I、通过陕缝图案部分地透射并部分地阻断光的陕缝区II以及阻断全部照射光的阻断区III。透过了衍射掩模280的光可以照射到光敏膜270。
如图7C所示，在对通过衍射掩模280进行曝光的光敏膜270进行显影之后，在与全部或部分地阻断了光的阻断区III和陕缝区II相对应的多个区中按预定厚度留下第一光敏膜图案270A和第二光敏膜图案270B。在与透射了全部光的透射区I相对应的区中完全去除了光敏膜，从而露出了导电膜230的表面。
在与阻断区III相对应的区中形成的第一光敏膜图案270A比在与陕缝区II相对应的区中形成的第二光敏膜图案270B厚。此外，在与透射了全部光的透射区I相对应的区中完全去除了光敏膜。这是因为使用了正性光刻胶。这并不是限制性的。即，也可以使用负性光刻胶。
如图7D所例示，在通过使用第一光敏膜图案270A和第二光敏膜图案270B作为掩模来选择性地去除了置于下方的poly-Si薄膜224和导电膜230之后，在基板210上形成了由poly-Si薄膜制成的有源图案224’。在有源图案224’上留下了由导电膜制成的并被构图成形状与有源图案224’的形状相同的导电膜图案230’。
如图7E所示，在执行了用于部分地去除第一光敏膜图案270A和去除第二光敏膜图案270B的灰化工艺之后，完全去除了有源图案224’上方的部分，即与进行了衍射曝光的陕缝区II相对应的第二光敏膜图案270B，以露出导电膜230’的表面。
这里，将第一光敏膜图案270A去除了与第二光敏膜图案270B一样的厚度，由此将留在与阻断区III相对应的区上的部分作为第三光敏膜图案270A’。
参照图7F，在通过使用剩余的第三光敏膜图案270A’作为掩模来部分地去除导电膜图案230’之后，形成了由导电膜制成的存储电极230”。
如图5B和6B所示，通过在基板210的整个表面上顺序地形成第一绝缘膜215a和第一导电膜，并由光刻工艺(第二掩模工艺)对该第一导电膜选择性地进行构图，来同时在有源图案224’上形成由该第一导电膜制成的栅极221并在存储电极230”上形成由该第一导电膜制成的公共线208。
该第一导电膜可以由诸如Al、Al合金、W、Cu、Cr以及Mo的低电阻不透明导电材料制成，以形成栅极221、选通线217以及公共线208。
像素单元的公共线208与置于下方的存储电极230”相交叠，并在二者之间具有第一绝缘膜215a，从而形成第一存储电容器。
通过使用栅极221作为掩模向有源图案224’的预定区掺入高浓度p+离子来形成p+源区224a和p+漏区224b。标号224c表示用于在p+源区224a与p+漏区224b之间形成导电沟道的p沟道区。
参照图5C和6C，通过在基板210的整个表面上淀积第一层间绝缘膜215b和第二层间绝缘膜215b’，并由光刻工艺(第三掩模工艺)部分地去除第一绝缘膜215a、第一层间绝缘膜215b以及第二层间绝缘膜215b’，来形成部分地露出了源区224a的第一接触孔240a和部分地露出了漏区224b的第二接触孔240b。
SiNx/SiO2双膜可以用作第一层间绝缘膜21 5b和第二层间绝缘膜215b’。这里，对SiO2进行淀积和活化退火来形成第一层间绝缘膜215b，对SiNx进行淀积和氢化退火来形成第二层间绝缘膜215b’。在另一情况下，可以对SiNx/SiO2同时进行淀积和氢化及活化退火，来形成第一层间绝缘膜215b和第二层间绝缘膜215b’。
此外，还可以将SiNx的单膜或SiO2/SiNx/SiO2的三膜应用于第一层间绝缘膜215b和第二层间绝缘膜215b’。
可以将第二接触孔240b形成为部分地露出漏区224b和存储电极230”。在另一情况下，可以形成两个第二接触孔以单独地部分露出漏区224b和存储电极230”，并通过漏极223相互连接。
如图5D和6D所例示，通过在基板210的整个表面上顺序地淀积第二导电膜和第三导电膜，并通过使用衍射曝光由两次刻蚀工艺对该第二导电膜和该第三导电膜进行构图，由单个掩模工艺(第四掩模工艺)同时形成由该第三导电膜制成的源极222、漏极223以及数据线217和由该第二导电膜制成的像素电极218。这里，在源极222、漏极223以及数据线217的下方形成由该第二导电膜制成的并且其多个边被构图成形状与源极222、漏极223以及数据线217的形状相同的源极图案222’、漏极图案223’以及数据线图案217’。将数据线图案217’的一部分向像素区延伸，以形成像素电极218。
在第二实施例中，可以通过使用衍射(或半色调)掩模由单个掩模工艺形成由poly-Si薄膜制成的有源图案224’和由导电材料制成的存储电极230”。因此，可以在不增加掩模工艺的情况下增大存储电容器的电容。
以下参照图8对根据本发明第三实施例的不具有存储电极的LCD装置进行详细描述。
图8是例示了根据本发明第三实施例的LCD装置的阵列基板的一部分的示意平面图，特别的是，在一个像素单元中一个像素包括一个TFT。
根据本发明第三实施例，如图8所例示，在阵列基板310上形成有用于限定像素区的沿水平和垂直方向排列的多条选通线316和多条数据线317。在选通线316与数据线317的交叉区中形成有作为开关元件的TFT。在像素区中形成有用于与滤色器基板(未示出)的公共电极一起来驱动液晶(未示出)的连接到该TFT的像素电极318。
该TFT包括连接到选通线316的栅极321、连接到数据线317的源极322以及连接到像素电极318的漏极323。此外，该TFT还包括用于通过提供给栅极321的栅电压在源极322与漏极323之间形成导电沟道的有源图案324’。
这里，在像素区中实际上沿与选通线316的方向相同的方向形成有公共线308。
将源极322和漏极323通过形成在第一绝缘膜、第一层间绝缘膜(未示出)以及第二层间绝缘膜(未示出)上的第一接触孔340a和第二接触孔340b电连接到有源图案324’的源区和漏区。将源极322的一部分向一个方向延伸以形成数据线317的一部分，将漏极323的一部分向像素区延伸以连接到像素电极318。其中，在源极322、漏极323以及数据线317的下方形成有由透明导电材料制成的并被构图成形状与源极322、漏极323以及数据线317的形状相同的源极图案(未示出)、漏极图案(未示出)以及数据线图案(未示出)。将漏极图案的一部分向像素区延伸，以形成像素电极318。
漏极323向像素区延伸的部分与置于下方的公共线308相交叠，并在二者之间具有第二绝缘膜，从而形成存储电容器。
源极图案、漏极图案以及数据线图案可以由与像素电极318相同的导电材料制成，例如，诸如ITO和IZO的透明导电材料。
与第二实施例相同，在第三实施例的阵列基板310中，可以通过使用衍射掩模由单个掩模工艺来形成源极322/漏极323、数据线317、源极图案/漏极图案、数据线图案以及像素电极318。而且，不需要用于像素电极318的接触孔形成工艺。结果，可以通过四个掩模工艺来制造阵列基板310，以下参照制造LCD装置的方法对这四个掩模工艺进行详细说明。
图9A到9D是沿图8的线VIII-VIII’所截取的例示了阵列基板的制造工艺的顺序步骤的剖面图，而图10A到10D是沿图8的线VIII-VIII’所截取的例示了阵列基板的制造工艺的顺序步骤的平面图。
如图9A和10A所示，通过在由诸如玻璃的透明绝缘材料制成的基板310上形成缓冲层311和a-Si薄膜，并使该a-Si薄膜晶化，来形成poly-Si薄膜。利用光刻工艺(第一掩模工艺)通过对该poly-Si薄膜进行构图来形成有源图案324’。
如图9B和10B所示，通过在基板310的整个表面上顺序地形成第一绝缘膜315a和第一导电膜，并由光刻工艺(第二掩模工艺)对该第一导电膜选择性地进行构图，来同时在有源图案324’上形成由该第一导电膜制成的栅极321并在像素区中形成由该第一导电膜制成的公共线308。
通过使用栅极321作为掩模向有源图案324’的预定区掺入高浓度p+离子来形成p+源区324a和p+漏区324b。标号324c表示用于在p+源区324a与p+漏区324b之间形成导电沟道的p沟道区。
参照图9C和10C，通过在基板310的整个表面上淀积第一层间绝缘膜315b和第二层间绝缘膜315b’，并由光刻工艺(第三掩模工艺)部分地去除该第一绝缘膜315a、该第一层间绝缘膜315b以及该第二层间绝缘膜315b’，来形成部分地露出了源区324a的第一接触孔340a和部分地露出了漏区324b的第二接触孔340b。
如图9D和10D所例示，通过在基板310的整个表面上顺序地淀积第二导电膜和第三导电膜，并通过使用衍射掩模由两次刻蚀工艺对该第二导电膜和该第三导电膜进行构图，由单个掩模工艺(第四掩模工艺)同时形成由该第三导电膜制成的源极322、漏极323以及数据线317和由该第二导电膜制成的像素电极318。这里，在源极322、漏极323以及数据线317的下方形成由该第二导电膜制成的并且其多个边被构图成形状与源极322、漏极323以及数据线317的形状相同的源极图案322’、漏极图案323’以及数据线图案317’。将数据线图案317’的一部分向像素区延伸，以形成像素电极318。
以下参照图11A到11E对该第四掩模工艺进行详细描述。
参照图11A，在基板310的包括第一接触孔340a和第二接触孔340b的内部在内的整个表面上形成第二导电膜330、第三导电膜340以及光敏膜370，并透过衍射掩模380向光敏膜370选择性地照射光。
第二导电膜330可以由诸如ITO和IZO的透明导电材料制成，以形成像素电极，而第三导电膜340可以由诸如Al、Al合金、W、Cu、Cr以及Mo的低电阻不透明导电材料制成，以形成源极、漏极以及数据线。
这里，在衍射掩模380中形成有透射全部照射光的透射区I、通过陕缝图案部分地透射并部分地阻断光的陕缝区II以及阻断全部照射光的阻断区III。透过了衍射掩模380的光可以照射到光敏膜370。
如图11B所示，在对通过衍射掩模380进行了曝光的光敏膜370进行显影之后，在与全部或部分地阻断了光的阻断区III和陕缝区II相对应的多个区中按预定厚度留下了第一光敏膜图案370A和第二光敏膜图案370B。在与透射了全部光的透射区I相对应的区中完全去除了光敏膜，从而露出了第三导电膜340的表面。
在与阻断区III相对应的区中形成的第一光敏膜图案370A比在与陕缝区II相对应的区中形成的第二光敏膜图案370B厚。此外，在与透射全部光的透射区I相对应的区中完全去除了光敏膜。这是因为使用了正性光刻胶。这并不是限制性的。即，也可以使用负性光刻胶。
如图11C所例示，在通过使用第一光敏膜图案370A和第二光敏膜图案370B作为掩模来选择性地去除了置于下方的第二导电膜330和第三导电膜340之后，在基板310上形成了由第三导电膜340制成的并通过第一接触孔340a和第二接触孔340b电连接到有源图案324’的源区324a和漏区324b的源极322和漏极323。
这里，在源极322和漏极323的下方形成由该第三导电膜制成的并且其多个边被构图成形状与源极322和漏极323的形状相同的源极图案322’和漏极图案323’。
实际上，源极图案322’和漏极图案323’将置于上方的源极322和漏极323电连接到置于下方的源区324a和漏区324b。
将像素单元的漏极图案323’的一部分向像素区延伸，以形成像素电极318。在像素电极318上留下了由该第三导电膜制成的第三导电膜图案340’。
如图11D所示，在执行了用于部分地去除第一光敏膜图案370A和去除第二光敏膜图案370B的灰化工艺之后，完全去除了像素电极318上方的部分，即与进行了衍射曝光的陕缝区II相对应的第二光敏膜图案370B，以露出第三导电膜图案340’的表面。
将第一光敏膜图案370A去除了与第二光敏膜图案370B一样的厚度，由此将留在与阻断区III相对应的区上的部分作为第三光敏膜图案370A’。
参照图11E，通过使用剩余的第三光敏膜图案370A’作为掩模来去除置于像素电极318上的第三导电膜图案340’，从而露出像素电极318的表面。
这里，将像素单元的源极322的一部分向一个方向延伸以形成数据线317，将像素单元的漏极323的一部分向像素区延伸以与置于下方的公共线308相交叠，并在二者之间具有第二绝缘膜315b’，从而形成第二存储电容器。
如前所述，根据本发明的第一到第三实施例，通过形成在图像显示区的外部处的密封胶将阵列基板以面对滤色器基板的方式与滤色器基板接合，从而形成LCD装置。通过形成在其上的吸收键将阵列基板与滤色器基板彼此接合起来。
通过由单个掩模工艺形成源极/漏极和像素电极并去除用于像素电极的接触孔掩模工艺，LCD装置及其制造方法可以略去两个掩模工艺。因此，减少了用于形成TFT的掩模数量以简化制造工艺并削减制造成本。
此外，LCD装置及其制造方法可以在不增加掩模工艺的情况下增大存储电容器的电容。结果，由于减小了像素中的存储电容器的面积，因此可以提高孔径比。
由于在不脱离本发明的精神或基本特征的情况下可以将本发明实现为数种形式，因此应当明白，上述多个实施例并不受到以上说明中的任何细节的限制，除非另外指出，否则应当将这些实施例广泛地解释为落在如所附权利要求所限定的本发明的精神和范围之内，因此所附权利要求旨在包括落在所附权利要求的界限和范围或这种界限和范围的等同物之内的所有修改和变型。

Claims (35)

1、一种制造液晶显示装置的方法，该方法包括以下步骤：
提供被分成像素单元和电路单元的第一基板；
在所述像素单元和所述电路单元中形成多个有源图案；
在所述第一基板上形成第一绝缘膜；
在所述像素单元和所述电路单元中形成多个栅极，并在所述像素单元中形成多条公共线；
在所述多个有源图案的多个预定区中形成多个p+源区/漏区；
在所述第一基板上形成第一层间绝缘膜和第二层间绝缘膜；
通过部分地去除所述第一绝缘膜、所述第一层间绝缘膜以及所述第二层间绝缘膜来形成露出了所述多个有源图案的所述多个源区和所述多个漏区的多个第一接触孔和多个第二接触孔；
形成通过所述多个第一接触孔和所述多个第二接触孔分别电连接到所述多个有源图案的所述多个源区和所述多个漏区的多个源极和多个漏极，并形成连接到所述多个漏极的多个像素电极；
提供第二基板；
在所述第一基板和所述第二基板中的任何一个上形成液晶层；以及将所述第一基板与所述第二基板接合起来。
2、根据权利要求1所述的方法，其中，通过单个掩模工艺形成所述多个源极、所述多个漏极以及所述多个像素电极。
3、根据权利要求1所述的方法，其中，所述多个有源图案是由多晶硅薄膜制成的。
4、根据权利要求1所述的方法，该方法还包括以下步骤：在所述多个有源图案上形成由导电材料制成的多个存储电极。
5、根据权利要求4所述的方法，其中，通过单个掩模工艺形成所述多个有源图案和所述多个存储电极。
6、根据权利要求4所述的方法，其中，所述多条公共线与置于下方的所述多个存储电极相交叠，并在所述多条公共线与所述多个存储电极之间具有所述第一绝缘膜，以形成多个第一存储电容器。
7、根据权利要求1所述的方法，其中，所述多条公共线与置于上方的所述多个漏极的多个部分相交叠，并在所述多条公共线与所述多个漏极的所述多个部分之间具有第二绝缘膜，以形成多个第二存储电容器。
8、根据权利要求1所述的方法，其中，所述第一层间绝缘膜是由SiO2膜制成的。
9、根据权利要求8所述的方法，该方法在形成了所述第一层间绝缘膜之后执行活化处理。
10、根据权利要求1所述的方法，其中，所述第二层间绝缘膜是由SiNx膜制成的。
11、根据权利要求1所述的方法，其中，所述第二层间绝缘膜至少是由包括SiNx膜的双膜制成的。
12、根据权利要求10或11所述的方法，该方法在形成了所述第二层间绝缘膜之后执行氢化处理。
13、根据权利要求1所述的方法，其中，形成所述多个源极和所述多个漏极并且还形成连接到所述多个漏极的所述多个像素电极的步骤包括以下步骤：
在所述第一基板的整个表面上形成第一导电膜和第二导电膜；
在所述第一基板的多个第一区中形成具有第一厚度的多个第一光敏膜图案，并在所述第一基板的多个第二区中形成具有第二厚度的多个第二光敏膜图案；
通过使用所述多个第一光敏膜图案和所述多个第二光敏膜图案作为掩模来选择性地去除所述第一导电膜和所述第二导电膜，在所述多个第一区中形成由所述第二导电膜制成的多个源极、多个漏极以及多条数据线，并在所述多个第一区中形成由所述第一导电膜制成的多个像素电极和由所述第二导电膜制成的多个第二导电膜图案；
通过去除所述多个第二光敏膜图案并部分地去除所述多个第一光敏膜图案来形成具有第三厚度的多个第三光敏膜图案；以及
通过使用所述多个第三光敏膜图案作为掩模来去除所述多个第二区的所述多个第二导电膜图案以露出所述多个像素电极。
14、根据权利要求13所述的方法，其中，在所述多个源极、所述多个漏极以及所述多条数据线的下方形成由第一导电膜制成的并且其多个边被构图成形状与所述多个源极、所述多个漏极以及所述多条数据线的形状相同的多个源极图案、多个漏极图案以及多个数据线图案。
15、根据权利要求13所述的方法，其中，通过灰化工艺将所述多个第一光敏膜图案去除了与所述多个第二光敏膜图案一样的厚度，由此将所述多个第一光敏膜图案构图成具有所述第三厚度的所述多个第三光敏膜图案。
16、根据权利要求13所述的方法，其中，所述多个第一区是其中形成有所述多个源极、所述多个漏极以及所述多条数据线的多个区。
17、根据权利要求13所述的方法，其中，所述多个第二区是其中形成有所述多个像素电极的多个区。
18、根据权利要求13所述的方法，其中，所述第一厚度比所述第二厚度厚。
19、根据权利要求13所述的方法，其中，所述第一导电膜由诸如氧化铟锡和氧化铟锌的透明导电材料制成。
20、根据权利要求13所述的方法，其中，所述第二导电膜由诸如Al、Al合金、W、Cu、Cr以及Mo的不透明导电材料制成。
21、一种液晶显示装置，该液晶显示装置包括：
被分成像素单元和电路单元的第一基板；
形成在所述第一基板的所述像素单元和所述电路单元中的多个有源图案；
形成在所述第一基板上的第一绝缘膜；
形成在所述第一基板的所述像素单元和所述电路单元中的多个栅极，和形成在所述第一基板的所述像素单元中的多条公共线；
形成在所述多个有源图案的多个预定区中的多个p+源区/漏区；
形成在所述第一基板上的第一层间绝缘膜和第二层间绝缘膜；
形成在所述第一绝缘膜、所述第一层间绝缘膜以及所述第二层间绝缘膜的多个预定区中的多个第一接触孔和多个第二接触孔，用于露出所述多个有源图案的所述多个源区和所述多个漏区；
通过所述多个第一接触孔和所述多个第二接触孔分别电连接到所述多个有源图案的所述多个源区和所述多个漏区的多个源极和多个漏极；
连接到所述多个漏极的多个像素电极；
与所述第一基板接合的第二基板；以及
形成在所述第一基板与所述第二基板之间的液晶层。
22、根据权利要求21所述的液晶显示装置，其中，通过单个掩模工艺形成所述多个源极、所述多个漏极以及所述多个像素电极。
23、根据权利要求21所述的液晶显示装置，其中，所述多个有源图案由多晶硅薄膜制成。
24、根据权利要求21所述的液晶显示装置，该液晶显示装置还包括形成在所述多个有源图案上并由导电材料制成的多个存储电极。
25、根据权利要求24所述的液晶显示装置，其中，通过单个掩模工艺形成所述多个有源图案和所述多个存储电极。
26、根据权利要求24所述的液晶显示装置，其中，所述多条公共线与置于下方的所述多个存储电极相交叠，并在所述多条公共线与所述多个存储电极之间具有所述第一绝缘膜，以形成多个第一存储电容器。
27、根据权利要求21所述的液晶显示装置，其中，所述多条公共线与置于上方的所述多个漏极的多个部分相交叠，并在所述多条公共线与所述漏极的多个部分之间具有第二绝缘膜，以形成多个第二存储电容器。
28、根据权利要求21所述的液晶显示装置，其中，所述第一层间绝缘膜由SiO2膜制成。
29、根据权利要求28所述的液晶显示装置，其中，所述第一层间绝缘膜在形成之后被进行了活化处理。
30、根据权利要求21所述的液晶显示装置，其中，所述第二层间绝缘膜由SiNx膜制成。
31、根据权利要求21所述的液晶显示装置，其中，所述第二层间绝缘膜至少由包括SiNx膜的双膜制成。
32、根据权利要求30或31所述的液晶显示装置，其中，所述第二层间绝缘膜在形成之后被进行了氢化处理。
33、根据权利要求31所述的液晶显示装置，该液晶显示装置还包括形成在所述多个源极、所述多个漏极以及所述多条数据线的下方的多个源极图案、多个漏极图案以及多个数据线图案，所述多个源极图案、所述多个漏极图案以及所述多个数据线图案由形成所述多个像素电极的所述第一导电膜制成，并且其多个边被构图成形状与所述多个源极、所述多个漏极以及所述多条数据线的形状相同。
34、根据权利要求33所述的液晶显示装置，其中，所述第一导电膜由诸如氧化铟锡和氧化铟锌的透明导电材料制成。
35、根据权利要求33所述的液晶显示装置，其中，所述多个源极、所述多个漏极以及所述多条数据线由诸如Al、Al合金、W、Cu、Cr以及Mo的不透明导电材料制成。
CNB2006101687577A 2006-06-30 2006-12-18 液晶显示装置及其制造方法 Expired - Fee Related CN100555047C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060061665A KR101236726B1 (ko) 2006-06-30 2006-06-30 액정표시장치의 제조방법
KR1020060061665 2006-06-30

Publications (2)

Publication Number Publication Date
CN101097369A true CN101097369A (zh) 2008-01-02
CN100555047C CN100555047C (zh) 2009-10-28

Family

ID=38876205

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101687577A Expired - Fee Related CN100555047C (zh) 2006-06-30 2006-12-18 液晶显示装置及其制造方法

Country Status (4)

Country Link
US (1) US7633573B2 (zh)
JP (1) JP4680878B2 (zh)
KR (1) KR101236726B1 (zh)
CN (1) CN100555047C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509758A (zh) * 2018-11-30 2019-03-22 武汉华星光电技术有限公司 半导体组件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250789B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR100978264B1 (ko) * 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
CN104851789B (zh) 2015-06-08 2018-05-01 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN107507836A (zh) * 2017-08-02 2017-12-22 武汉华星光电技术有限公司 一种低温多晶硅阵列基板的制程方法以及低温多晶硅薄膜晶体管的制程方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3286843B2 (ja) * 1990-04-11 2002-05-27 セイコーエプソン株式会社 液晶パネル
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JPH09269511A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶装置、その駆動方法及び表示システム
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JP2000058852A (ja) * 1998-08-17 2000-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びそれを用いた表示装置
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2002094064A (ja) 2000-09-11 2002-03-29 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
JP3791338B2 (ja) * 2001-02-08 2006-06-28 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに投射型表示装置
JP2003084307A (ja) 2001-09-07 2003-03-19 Seiko Epson Corp 電気光学装置、その製造方法、および投射型表示装置
JP2004022900A (ja) 2002-06-18 2004-01-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3979249B2 (ja) * 2002-09-30 2007-09-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2005215278A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR20070049742A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20070049740A (ko) * 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509758A (zh) * 2018-11-30 2019-03-22 武汉华星光电技术有限公司 半导体组件及其制造方法
WO2020107671A1 (zh) * 2018-11-30 2020-06-04 武汉华星光电技术有限公司 半导体组件及其制造方法

Also Published As

Publication number Publication date
JP2008015455A (ja) 2008-01-24
US20080002081A1 (en) 2008-01-03
US7633573B2 (en) 2009-12-15
KR20080003123A (ko) 2008-01-07
JP4680878B2 (ja) 2011-05-11
KR101236726B1 (ko) 2013-02-25
CN100555047C (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
KR101250789B1 (ko) 액정표시장치의 제조방법
US7612836B2 (en) Liquid crystal display device and fabrication method thereof
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP5615605B2 (ja) Ｆｆｓモード液晶装置
CN100555047C (zh) 液晶显示装置及其制造方法
CN101097331B (zh) 液晶显示器件及其制造方法
CN101937144A (zh) 液晶显示装置的制造方法
US7362389B2 (en) Liquid crystal display device and fabrication method thereof
CN100592180C (zh) 液晶显示器及其制造方法
US7602454B2 (en) Liquid crystal display and method for fabricating the same
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR101266276B1 (ko) 액정표시장치의 제조방법
KR20080055193A (ko) 액정표시장치의 제조방법
KR101331803B1 (ko) 액정표시장치 및 그 제조방법
KR20060135429A (ko) 액정표시장치 및 그 제조방법
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR101266275B1 (ko) 액정표시장치의 제조방법
KR101250788B1 (ko) 액정표시장치의 제조방법
TW539888B (en) Low-temperature polysilicon TFT-LCD structure and the manufacturing method thereof
KR20080003128A (ko) 액정표시장치 제조방법
KR20060133711A (ko) 액정 표시 장치용 박막 트랜지스터 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20181218