KR20050122989A - 액정표시패널 및 그 제조방법 - Google Patents
액정표시패널 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050122989A KR20050122989A KR1020040048688A KR20040048688A KR20050122989A KR 20050122989 A KR20050122989 A KR 20050122989A KR 1020040048688 A KR1020040048688 A KR 1020040048688A KR 20040048688 A KR20040048688 A KR 20040048688A KR 20050122989 A KR20050122989 A KR 20050122989A
- Authority
- KR
- South Korea
- Prior art keywords
- driving circuit
- array substrate
- insulating film
- liquid crystal
- source
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000010408 film Substances 0.000 claims description 41
- 239000010409 thin film Substances 0.000 claims description 25
- 239000007769 metal material Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QXNVGIXVLWOKEQ-UHFFFAOYSA-N Disodium Chemical compound [Na][Na] QXNVGIXVLWOKEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- ZGHDMISTQPRNRG-UHFFFAOYSA-N dimolybdenum Chemical compound [Mo]#[Mo] ZGHDMISTQPRNRG-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H01L29/786—
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 액정표시패널은 나란한 신호 배선에 대해 더미 패턴을 엇갈리게 형성함으로써 구동회로 일체형 액정표시패널에 있어서 기생용량을 증가시키지 않으면서 신호 배선의 저항을 감소시키기 위한 것으로, 화소부 및 구동회로부로 구분되는 어레이 기판; 상기 어레이 기판의 화소부에 형성된 스위칭 소자; 상기 어레이 기판의 구동회로부에 형성된 다수의 신호 배선; 상기 신호 배선 하부에 형성되며, 각 배선별로 엇갈리게 바 형태로 배치되어 상기 신호 배선과 전기적으로 접속하는 더미 패턴; 상기 신호 배선을 통해 외부신호 입력단으로부터 신호를 입력받는 다수의 구동회로부 소자; 및 상기 어레이 기판과 합착되는 컬러필터 기판을 포함한다.
Description
본 발명은 액정표시패널 및 그 제조방법에 관한 것으로, 보다 상세하게는 신호 배선의 결합용량(coupling capacitance)을 증가시키지 않으면서 배선 저항을 감소시킴으로써 대면적의 액정표시패널의 구현을 가능케 한 구동회로 일체형 액정표시패널 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막 트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용한다.
이하, 도 1을 참조하여 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시패널의 구조를 개략적으로 나타내는 평면도로서, 어레이 기판에 구동회로부를 집적시킨 구동회로 일체형 액정표시장치를 나타내고 있다.
도면에 도시된 바와 같이, 구동회로 일체형 액정표시패널(5)은 크게 어레이 기판(10)과 컬러필터 기판(20) 및 상기 어레이 기판(10)과 컬러필터 기판(20) 사이에 형성된 액정층(미도시)으로 이루어져 있다.
상기 어레이 기판(10)은 단위 화소들이 매트릭스 형태로 배열된 화상표시 영역인 화소부(35)와 상기 화소부(35)의 외곽에 위치한 게이트 구동회로부(34)와 데이터 구동회로부(33)로 구성된 구동회로부로 이루어져 있다.
이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(10)의 화소부(35)는 기판(10) 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인과 데이터라인, 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역에 형성된 화소전극으로 구성된다.
상기 박막 트랜지스터는 화소전극에 신호전압을 인가하고 차단하는 스위칭소자로 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(Field Effect Transistor; FET)이다.
상기 어레이 기판(10)의 구동회로부(33, 34)는 컬러필터 기판(20)에 비해 돌출된 상기 어레이 기판(10)의 일측 장(長)변에 데이터 구동회로부(33)가 위치하며, 상기 어레이 기판(10)의 일측 단(短)변에 게이트 구동회로부(34)가 위치하게 된다.
이때, 상기 게이트 구동회로부(34)와 데이터 구동회로부(33)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(Complementary Metal Oxide Semiconductor) 구조의 박막 트랜지스터를 사용하게 된다.
참고로, 상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 MOS 구조로 된 집적회로의 일종으로 P 채널과 N 채널의 트랜지스터를 필요로 하며 속도와 밀도의 특성은 NMOS와 PMOS의 중간 형태를 나타낸다.
상기 게이트 구동회로부(34)와 데이터 구동회로부(33)는 각각 게이트라인과 데이터라인을 통해 화소전극에 주사신호 및 데이터신호를 공급하기 위한 장치로써, 외부신호 입력단(미도시)과 연결되어 있어 상기 외부신호 입력단을 통하여 들어온 외부신호를 조절하여 상기 화소전극에 출력하는 역할을 한다.
또한, 도면에는 도시하지 않았지만 상기 컬러필터 기판(20)의 화상표시 영역(35)에는 컬러를 구현하는 컬러필터와 상기 어레이 기판(10)에 형성된 화소전극의 대향전극인 공통전극이 형성되어 있다.
이와 같이 구성된 액정표시패널은 전술한 바와 같이 외부신호 입력단으로부터 구동회로부의 각 소자에 신호를 전달하기 위해 다수의 신호 배선을 필요로 하며, 이는 일반적으로 구동회로부의 외곽에 배치되는데, 향후 다결정 실리콘 박막 트랜지스터를 적용한 시스템 온 패널(System on Panel; SOP)을 구현함에 있어 보다 많은 회로를 형성시키기 위해서는 상기 신호 배선이 차지하는 면적을 작게 가져가는 동시에 신호 배선의 자체 저항을 작게 하는 것이 필수적이다.
이하, 상기 신호 배선에 대해서 도면을 참조하여 상세히 설명한다.
도 2a는 도 1에 도시된 액정표시패널의 구동회로부에 형성된 신호 배선을 개략적으로 나타내는 평면도이며, 도 2b는 도 2a에 도시된 신호 배선의 II-II'선에 따른 단면을 나타내는 도면이다.
이때, 도면에는 설명의 편의를 위해 신호 배선이 동일한 방향 및 동일한 간격으로 배치되어 있는 것을 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 어레이 기판(10) 위에 제 1 절연막(15A) 및 제 2 절연막(15B)이 형성되어 있고, 상기 제 2 절연막(15B) 위에 신호 배선(50)이 등(等)간격으로 병렬 배치되어 있다.
상기 신호 배선(50)은 일반적으로 데이터라인(미도시)과 동일한 금속물질로 구동회로부 외곽에 배치된다.
이때, 신호 지연(delay) 억제를 위해서는 낮은 RC 값이 요구되며, 특히 배선의 저항이 작은 것이 요구된다. 이를 위해서는 배선 폭을 증가시키거나 배선 두께를 증가시키는 기본적인 접근 방안이 요구되나, 전자는 회로부 면적 증가에 영향을 미치는 단점이 있어 구현이 어렵고, 후자는 두께가 두꺼워져 집적(integration)에 문제가 있을 수 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 구동회로부의 신호 배선에 대한 결합용량을 증가시키지 않으면서 배선 저항을 감소시켜 대면적의 액정표시패널의 구현에 대응할 수 있는 구동회로 일체형 액정표시패널 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시패널은 화소부 및 구동회로부로 구분되는 어레이 기판, 상기 어레이 기판의 화소부에 형성된 스위칭 소자, 상기 어레이 기판의 구동회로부에 형성된 다수의 신호 배선, 상기 신호 배선 하부에 형성되며, 각 배선별로 엇갈리게 바 형태로 배치되어 상기 신호 배선과 전기적으로 접속하는 더미 패턴, 상기 신호 배선을 통해 외부신호 입력단으로부터 신호를 입력받는 다수의 구동회로부 소자 및 상기 어레이 기판과 합착되는 컬러필터 기판을 포함한다.
또한, 본 발명의 액정표시패널의 제조방법은 화소부 및 구동회로부로 구분되는 어레이 기판을 제공하는 단계, 상기 기판 위에 소오스/드레인영역 및 채널영역으로 구분되는 액티브층을 형성하는 단계, 상기 액티브층 위에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막 위의 채널영역 상부에 게이트전극을 형성하는 단계, 상기 게이트전극을 포함한 기판 전면에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막 및 제 1 절연막을 패터닝하여 상기 소오스/드레인영역의 일부를 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하며, 상기 기판의 구동회로부 외곽에 상기 제 2 절연막 및 제 1 절연막을 식각하여 다수의 홀을 형성하는 단계, 상기 제 2 절연막 위에 상기 제 1 콘택홀을 통해 소오스영역과 연결되는 소오스전극을 형성하며 상기 제 2 콘택홀을 통해 드레인영역과 연결되는 드레인전극을 형성하고, 상기 홀을 채우는 다수의 더미 패턴 상부에 다수의 신호 배선을 형성하는 단계 및 상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 구동회로 일체형 액정표시패널 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 신호 배선을 개략적으로 나타내는 예시도이다.
도면에 도시된 바와 같이, 대면적의 구동회로 일체형 액정표시패널을 구현하기 위해 각각의 신호 배선(150)의 하부에 바(bar) 형태의 더미 패턴(155)이 형성되어 있다.
상기 더미 패턴(155)은 상부의 신호 배선(150)과 전기적으로 접속되어 있으며, 더미 패턴(155)의 형성에 따른 인접 배선(즉, 신호 배선(150) 또는 더미 패턴(155))간의 결합용량을 줄이기 위해 상기 더미 바 패턴(155)을 각 배선별로 엇갈리게 배치되어 있다.
상기 각각의 신호 배선(150) 하부에 형성된 더미 패턴(155)은 이웃하는 더미 패턴(155)이 서로 겹쳐지지 않도록(즉, 신호 배선(150) 하부의 동일한 위치에 배치하지 않도록) 형성됨으로써 결합용량의 값을 최소가 되게 하며, 상기 더미 패턴(155)은 상부의 신호 배선(150)과 전기적으로 접속됨으로써 배선(150, 155)의 두께 증가에 따른 저항 감소의 효과를 얻을 수 있게 된다.
즉, 신호 배선(150)의 두께가 증가하는 효과를 가져와 저항성분이 줄어들게 되며, 도시된 바와 같이 인접 배선(150)에 대해 더미 패턴(155)을 엇갈려 배치하는 이유는 유효 두께 증가에 따른 인접 배선(150, 155)간의 결합용량을 줄이기 위함이다.
이렇게 형성함으로써 기생용량의 증가 없이 기존의 배선(150) 두께만으로 배선 저항을 낮출 수 있어 배선의 RC 지연을 줄일 수 있으며, 동일 RC 지연을 가지는 배치 경우에는 배선 폭을 줄일 수 있는 장점이 있어 회로부의 면적을 줄일 수 있게 된다. 또한, 두께 증가에 따른 결합용량의 증가가 허용되는 경우에는 더미 패턴(155)이 분리될 필요가 없다.
이때, 도면에는 상기 더미 패턴(155)이 일정한 길이의 바 형태로 신호 배선(150)에 대해 하나씩 엇갈리도록 배치되는 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며 이웃하는 신호 배선(150) 사이에서 서로 엇갈리도록 더미 패턴(155)을 형성하여 배선의 저항을 감소시키는 어떠한 경우라도 본 발명이 적용된다. 이때, 결합용량이 최소화되며 서로 동일한 값을 가지도록 하기 위해서는 상기 더미 패턴(155)을 각각의 신호 배선(150)에 대해 동일한 형태로 배치되도록 할 수 있다.
즉, 예를 들면 도시된 바와 같은 형태의 더미 패턴(155)을 두 쌍으로 하여 상기 실시예와 동일한 엇갈린 형태로 배치할 수도 있다.
또한, 본 실시예는 더미 패턴(155)이 그 상부의 신호 배선(150)보다 그 폭이 좁게 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 더미 패턴(155)은 신호 배선(150)과 그 폭이 같거나 크게 형성할 수도 있다.
도 4a 및 도 4b는 도 3에 도시된 신호 배선의 IIIa-IIIa'선 및 IIIb-IIIb'선에 따른 단면을 나타내는 예시도이다.
도면에 도시된 바와 같이, 어레이 기판(110) 위에 제 1 절연막(115A) 및 제 2 절연막(115B)이 형성되어 있고, 상기 제 2 절연막(115B) 위에 신호 배선(150)이 배치되어 있다.
이때, 상기 신호 배선(150)의 하부에는 라인 형태의 더미 패턴(155)이 각 배선별로 엇갈리도록 배치되어 있으며, 상기 신호 배선(150)과 더미 패턴(155)은 데이터 라인(미도시)과 동일한 금속물질로 구동회로부 외곽에 배치될 수 있다.
상기 더미 패턴(155)은 소오스/드레인 콘택을 오픈(open)할 때 상기 신호 배선(150) 하부의 제 1 절연막(115A)과 제 2 절연막(115B)을 선택적으로 식각한 후 데이터메탈 증착시 상기 영역이 채워지게 되는 방식으로 형성될 수 있으며, 이를 다음의 제조공정을 통해 상세히 설명한다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 신호 배선의 제조공정을 순차적으로 나타내는 예시도로써, 설명의 편의를 위해 좌측에는 어레이 기판의 화소부에 박막 트랜지스터를 형성하는 과정을 나타내며 우측에는 어레이 기판의 신호 배선부에 신호 배선을 형성하는 과정을 나타내고 있다.
이때, 상기 신호 배선부는 신호 배선이 배치되는 구동회로부의 외곽영역을 의미한다.
상기 박막 트랜지스터는 전계효과 트랜지스터의 일종으로 전자(electron)나 홀(hole)을 공급하는 소오스영역과 그 전자나 홀이 지나가는 채널영역, 그리고 채널을 지나온 전자나 홀이 빠져나가는 드레인영역으로 구성된다.
이때, 채널 위에는 전기적으로 절연되어 있지만 채널과 아주 근접한 거리에서 채널의 포텐셜(potential)을 변화시켜 전자나 홀의 흐름을 제어하는 게이트영역이 존재한다. 이렇게 게이트영역을 통하여 채널의 전자나 홀의 흐름을 제어하는 방식이 게이트영역에 인가된 전압에 의하여 형성되는 전계를 사용하므로, 이러한 구조를 전계효과 트랜지스터라 한다.
또한, 도면에는 설명의 편의상 화소부의 박막 트랜지스터의 제조공정만을 나타내고 있으나, 본 실시예는 구동회로부 일체형 액정표시패널에 적용될 수 있으므로 구동회로부에도 N형 및 P형의 박막 트랜지스터가 유사한 공정을 거쳐 형성되게 된다.
도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110)의 화소부에 채널층으로 사용할 액티브층(124)을 포토리소그래피(photolithography)공정을 통해 패터닝하여 형성한다.
이때, 상기 기판(110) 위에 실리콘산화막(SiO2)으로 구성되는 버퍼층(buffer layer)을 형성한 후 상기 버퍼층 위에 액티브층(124)을 형성할 수도 있다. 상기 버퍼층은 유리기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.
상기 액티브층(124)은 비정질 실리콘 박막 또는 결정화된 실리콘 박막으로 형성할 수 있으나, 본 실시예에서는 결정화된 실리콘 박막을 이용하여 박막 트랜지스터를 구성한 경우를 예를 들어 나타내고 있다. 상기 다결정 실리콘 박막은 기판(110) 위에 비정질 실리콘 박막을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.
먼저, 비정질 실리콘 박막은 여러 가지 방법으로 증착하여 형성할 수 있으며, 상기 비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법과 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법이 있다.
이후, 상기 비정질 실리콘 박막 내에 존재하는 수소원자를 제거하기 위한 탈수소화(dehydrogenation)공정을 진행한 뒤 결정화를 실시한다. 이때, 비정질 실리콘 박막을 결정화하는 방법으로는 크게 비정질 실리콘 박막을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC)방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.
한편, 상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인을 수평방향으로 성장시켜 결정화특성을 획기적으로 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법이 제안되어 널리 연구되고 있다.
상기 순차적 수평결정화는 그레인이 액상(liquid phase) 실리콘과 고상(solid phase) 실리콘의 경계면에서 상기 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사범위를 적절하게 조절하여 그레인을 소정의 길이만큼 측면 성장시킴으로써 실리콘 그레인의 크기를 향상시킬 수 있는 결정화방법이다.
다음으로, 도 5b 및 도 5c에 도시된 바와 같이, 상기 기판(110) 전면에 게이트절연막인 제 1 절연막(115A)을 형성한 후, 상기 화소부의 제 1 절연막(115A) 위에 도전성 금속물질로 이루어진 게이트전극(121)을 형성한다. 이때, 상기 게이트전극(121)은 제 1 절연막(115A) 위에 알루미늄(aluminium; Al), 알루미늄 합금, 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 도전성 금속물질을 증착한 후, 포토리소그래피공정을 이용하여 상기 도전성 금속물질을 패터닝함으로써 형성할 수 있다.
그리고, 상기 액티브층(124)의 소정 영역에 고농도의 불순물 이온을 주입하여 저항성 접촉층(ohmic contact layer)인 소오스영역(124A)과 드레인영역(124B)을 형성한다.
전계효과 트랜지스터는 전류를 흐르게 하는 캐리어의 종류에 따라서 크게 N형과 P형으로 나눠지며, 각각 전자와 홀이 전류를 흐르게 하는 캐리어가 된다. N형 트랜지스터의 경우에는 소오스/드레인영역(124A, 124B)은 인(P)이나 비소(As)를 주입하여 N형을 형성하여 사용하며, P형 트랜지스터의 경우에는 소오스/드레인영역(124A, 124B)은 붕소(B)나 BF2를 주입하여 P형을 형성하여 사용한다. 이렇게 실리콘에 인, 비소, 붕소 등을 첨가하는 과정을 도핑(doping)이라 부르며 이는 물리적으로 실리콘의 일함수(work function)를 변화시키는 역할을 한다.
이때, 상기 게이트전극(121)은 액티브층(124)의 채널영역(124C)에 도펀트(dopant)가 침투하는 것을 방지하는 이온-스타퍼(ion stopper)의 역할을 하게 된다.
한편, 본 실시예에서는 상기 채널영역(124C)과 소오스/드레인영역(124A, 124B) 사이에 엘디디(Lightly Doped Drain; LDD)영역을 형성하지 않은 경우의 박막 트랜지스터의 제조공정을 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기와 같이 소오스/드레인영역(124A, 124B)을 형성하기 전이나 후에 상기 액티브층(124)에 저농도의 불순물 이온을 주입함으로써 엘디디영역을 추가로 형성할 수도 있다.
다음으로, 도 5d에 도시된 바와 같이, 상기 기판(110) 전면에 제 2 절연막(115B)을 증착한 후, 포토리소그래피공정을 통해 상기 화소부의 제 2 절연막(115B)과 제 1 절연막(115A)의 일부 영역을 제거하여 상기 소오스영역(124A)과 드레인영역(124C)의 일부를 노출시키는 제 1 콘택홀(140A)과 제 2 콘택홀(140B)을 형성하며, 상기 구동회로부의 제 2 절연막(115B)과 제 1 절연막(115A)의 일부 영역을 제거하여 다수의 홀(140C)을 형성한다.
이때, 상기 홀(140C)은 후술할 더미 패턴이 형성되기 위한 예비 공간으로 데이터메탈 증착시 동시에 채워져 신호 배선과 전기적으로 접속되게 된다.
또한, 상기 홀(140C)은 더미 패턴이 각 배선별로 엇갈려서 형성되도록 엇갈려서 형성할 수 있으며, 본 실시예에서는 더미 패턴이 신호 배선보다 그 폭이 좁게 형성되도록 상기 홀(140C)의 폭을 조절하여 형성할 수 있다.
이후, 도 5e에 도시된 바와 같이, 도전성 금속물질을 기판(110) 전면에 증착한 후, 포토리소그래피공정을 이용하여 패터닝함으로써 어레이 기판(110)의 화소부에 상기 제 1 콘택홀(140A)을 통해 소오스영역(124A)과 연결되는 소오스전극(122) 및 상기 제 2 콘택홀(140B)을 통해 드레인영역(124B)과 연결되는 드레인전극(123)을 형성한다.
또한, 이와 동시에 어레이 기판(110)의 신호 배선부에서는 상기 도전성 금속물질이 홀(140C) 내부에 채워진 후 상기 소오스/드레인전극(122, 123) 패터닝시 같이 패터닝되어 다수의 신호 배선(150)을 형성하게 된다.
상기 신호 배선(150)은 홀(140C) 내부에 도전성 금속물질로 채워진 더미 패턴(155)과 전기적으로 접속되어 있어, 배선(150, 155)의 두께가 증가하는 경우와 동일한 효과를 얻을 수 있게 되어 신호 배선(150)의 저항이 감소하게 된다.
이와 같이 신호 배선(150)의 저항을 감소시키는 상기의 더미 패턴(155)은 콘택홀을 형성하는 과정에서 라인 형태로 동시에 형성되어 데이터메탈 증착시 채워지는 형태로 형성되므로 추가적인 공정이 요구되지 않는 장점이 있다.
다음으로, 도면에 도시하지는 않았지만, 상기 소오스전극(122) 및 드레인전극(123)을 포함하는 기판(110) 전면에 벤조사이클로부텐(benzocyclobutene; BCB) 또는 포토아크릴(photo acryl)과 같은 유기막으로 이루어진 제 3 절연막을 형성한 후, 포토리소그래피공정을 통해 상기 제 3 절연막의 일부 영역을 제거하여 드레인전극의 일부를 노출시키는 제 2 콘택홀을 형성할 수 있다.
이때, 상기 제 3 절연막은 실리콘산화막 또는 실리콘질화막(SiNx) 등의 무기절연막으로 형성할 수 있으며, 유기절연막과 무기절연막의 이중층으로 형성할 수도 있다.
이후, 상기 기판(110) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투과율이 뛰어난 투명 도전성물질을 증착한 후, 포토리소그래피공정을 이용하여 패터닝함으로써 상기 제 2 콘택홀을 통해 드레인전극(123)과 전기적으로 접속하는 화소전극을 형성할 수 있다.
한편, 전술한 바와 같은 공정을 거쳐 형성된 어레이 기판은 상기 어레이공정과는 다른 컬러필터공정을 통해 제작된 컬러필터 기판과 스페이서(spacer)에 의해 일정하게 이격되도록 셀갭(cell gap)이 마련되고, 상기 어레이 기판의 외곽에 형성된 실 패턴(seal pattern)에 의해 합착되어 단위 액정표시패널을 형성하게 된다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 구동회로 일체형 액정표시패널 및 그 제조방법은 추가적인 공정이 필요 없이 낮은 저항의 신호 배선이 가능하며, RC 지연을 줄일 수 있는 동시에 배선 자체의 선폭을 줄일 수 있어, 이를 통한 고정세, 대면적 배선에 적용할 수 있는 장점을 가지고 있다.
도 1은 일반적인 액정표시패널의 구조를 개략적으로 나타내는 평면도.
도 2a는 도 1에 도시된 액정표시패널의 구동회로부에 형성된 신호 배선을 개략적으로 나타내는 평면도.
도 2b는 도 2a에 도시된 신호 배선의 II-II'선에 따른 단면을 나타내는 도면.
도 3은 본 발명의 실시예에 따른 신호 배선을 개략적으로 나타내는 예시도.
도 4a 및 도 4b는 도 3에 도시된 신호 배선의 IIIa-IIIa'선 및 IIIb-IIIb'선에 따른 단면을 나타내는 예시도
도 5a 내지 도 5e는 본 발명의 실시예에 따른 신호 배선의 제조공정을 순차적으로 나타내는 예시도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 어레이 기판 115A~115C : 절연막
150 : 신호 배선 155 : 더미 패턴
Claims (11)
- 화소부 및 구동회로부로 구분되는 어레이 기판;상기 어레이 기판의 화소부에 형성된 스위칭 소자;상기 어레이 기판의 구동회로부에 형성된 다수의 신호 배선;상기 신호 배선 하부에 형성되며, 각 배선별로 엇갈리게 바 형태로 배치되어 상기 신호 배선과 전기적으로 접속하는 더미 패턴;상기 신호 배선을 통해 외부신호 입력단으로부터 신호를 입력받는 다수의 구동회로부 소자; 및상기 어레이 기판과 합착되는 컬러필터 기판을 포함하는 액정표시패널.
- 제 1 항에 있어서, 상기 신호 배선은 구동회로부의 외곽에 위치하는 것을 특징으로 하는 액정표시패널.
- 제 1 항에 있어서, 상기 어레이 기판의 화소부 및 구동회로부의 소자는 박막 트랜지스터로 이루어진 것을 특징으로 하는 액정표시패널.
- 제 3 항에 있어서, 상기 박막 트랜지스터는어레이 기판 위에 형성되며, 소오스/드레인영역 및 채널영역으로 구분되는 액티브층;상기 액티브층 위에 형성된 제 1 절연막;상기 제 1 절연막 위의 채널영역 상부에 형성되는 게이트전극;상기 게이트전극을 포함한 기판 위에 형성되며, 상기 소오스/드레인영역의 일부를 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 포함하는 제 2 절연막; 및상기 제 2 절연막 위에 형성되어 상기 제 1 콘택홀을 통해 소오스영역과 전기적을 접속하는 소오스전극 및 상기 제 2 콘택홀을 통해 드레인영역과 전기적으로 접속하는 드레인전극을 포함하는 것을 특징으로 하는 액정표시패널.
- 제 4 항에 있어서, 상기 더미 패턴은 소오스/드레인전극과 동일한 도전성 금속물질로 이루어진 것을 특징으로 하는 액정표시패널.
- 제 4 항에 있어서, 상기 신호 배선은 소오스/드레인전극과 동일한 도전성 금속물질로 이루어진 것을 특징으로 하는 액정표시패널.
- 제 1 항에 있어서, 상기 신호 배선은 더미 패턴과 전기적으로 접속함으로써 상기 더미 패턴만큼 두께가 증가하여 자체 저항이 감소하는 것을 특징으로 하는 액정표시패널.
- 화소부 및 구동회로부로 구분되는 어레이 기판을 제공하는 단계;상기 기판 위에 소오스/드레인영역 및 채널영역으로 구분되는 액티브층을 형성하는 단계;상기 액티브층 위에 제 1 절연막을 형성하는 단계;상기 제 1 절연막 위의 채널영역 상부에 게이트전극을 형성하는 단계;상기 게이트전극을 포함한 기판 전면에 제 2 절연막을 형성하는 단계;상기 제 2 절연막 및 제 1 절연막을 패터닝하여 상기 소오스/드레인영역의 일부를 노출시키는 제 1 콘택홀 및 제 2 콘택홀을 형성하며, 상기 기판의 구동회로부 외곽에 상기 제 2 절연막 및 제 1 절연막을 식각하여 다수의 홀을 형성하는 단계;상기 제 2 절연막 위에 상기 제 1 콘택홀을 통해 소오스영역과 연결되는 소오스전극을 형성하며 상기 제 2 콘택홀을 통해 드레인영역과 연결되는 드레인전극을 형성하고, 상기 홀을 채우는 다수의 더미 패턴 상부에 다수의 신호 배선을 형성하는 단계; 및상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함하는 액정표시패널의 제조방법.
- 제 8 항에 있어서, 상기 더미 패턴은 제 2 절연막 및 제 1 절연막에 형성된 홀 내부에 소오스/드레인전극과 동일한 도전성 금속물질로 채워져 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
- 제 8 항에 있어서, 상기 더미 패턴은 각 신호 배선별로 엇갈리게 바 형태로 형성되는 것을 특징으로 하는 액정표시패널의 제조방법.
- 제 8 항에 있어서, 상기 더미 패턴은 각 신호 배선 하부에 등간격으로 배치되는 것을 특징으로 하는 액정표시패널의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040048688A KR101021693B1 (ko) | 2004-06-26 | 2004-06-26 | 액정표시패널 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040048688A KR101021693B1 (ko) | 2004-06-26 | 2004-06-26 | 액정표시패널 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050122989A true KR20050122989A (ko) | 2005-12-29 |
| KR101021693B1 KR101021693B1 (ko) | 2011-03-15 |
Family
ID=37294733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040048688A KR101021693B1 (ko) | 2004-06-26 | 2004-06-26 | 액정표시패널 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101021693B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150078590A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
| CN113204143A (zh) * | 2021-04-21 | 2021-08-03 | 滁州惠科光电科技有限公司 | 显示模组、显示面板以及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102127240B1 (ko) * | 2013-12-13 | 2020-06-26 | 엘지디스플레이 주식회사 | 표시장치 및 그 신호라인, 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2809200B2 (ja) * | 1996-06-03 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100569735B1 (ko) * | 1998-12-04 | 2006-09-22 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
-
2004
- 2004-06-26 KR KR1020040048688A patent/KR101021693B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150078590A (ko) * | 2013-12-31 | 2015-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
| CN113204143A (zh) * | 2021-04-21 | 2021-08-03 | 滁州惠科光电科技有限公司 | 显示模组、显示面板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101021693B1 (ko) | 2011-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358528B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
| WO2010032386A1 (ja) | 半導体装置 | |
| JP4126156B2 (ja) | 液晶表示装置 | |
| US7471350B2 (en) | Array substrate for liquid crystal display and fabrication method thereof | |
| KR101026808B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20070072207A (ko) | 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법 | |
| US7858450B2 (en) | Optic mask and manufacturing method of thin film transistor array panel using the same | |
| KR101021693B1 (ko) | 액정표시패널 및 그 제조방법 | |
| US6549252B1 (en) | Reflective liquid crystal display device having a TFT as a switching element and method for fabricating the same | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR101041265B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| KR101021777B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| KR101130938B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20070072208A (ko) | 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법 | |
| KR100631019B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof | |
| KR100803565B1 (ko) | 액정 표시 장치용 어레이 기판 | |
| KR100459211B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 | |
| KR101026801B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060135429A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |