JP2020076975A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2020076975A
JP2020076975A JP2019186586A JP2019186586A JP2020076975A JP 2020076975 A JP2020076975 A JP 2020076975A JP 2019186586 A JP2019186586 A JP 2019186586A JP 2019186586 A JP2019186586 A JP 2019186586A JP 2020076975 A JP2020076975 A JP 2020076975A
Authority
JP
Japan
Prior art keywords
layer
electrode
thin film
film transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019186586A
Other languages
English (en)
Other versions
JP6916256B2 (ja
Inventor
ジンチェ チョン
Jin Chae Jeon
ジンチェ チョン
ソヨン ノ
So Young Noh
ソヨン ノ
ウイジン チョン
Ui Jin Chung
ウイジン チョン
ウンスン キム
Eunsun Kim
ウンスン キム
ヒュンス シン
Hyun Soo Shin
ヒュンス シン
ウォンキュン キム
Won Kyung Kim
ウォンキュン キム
ジヒュン イ
Jei Hyun Lee
ジヒュン イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2020076975A publication Critical patent/JP2020076975A/ja
Application granted granted Critical
Publication of JP6916256B2 publication Critical patent/JP6916256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 画素の動作特性を改善した表示装置を提供する。【解決手段】 表示装置は、第１基板、第２基板、及び第１基板と第２基板との間に配置された無機絶縁層を含む基板と、基板上に配置され、ｎ個の層で構成される第１バッファ層と、第１バッファ層上に位置する第１薄膜トランジスタ、第２薄膜トランジスタ、及びストレージキャパシタ、第１薄膜トランジスタは、低温ポリシリコン物質からなる第１アクティブ層を含むことができる。そして、第２薄膜トランジスタは、酸化物半導体物質からなる第２アクティブ層を含むことができる。また、ストレージキャパシタは、第１キャパシタ電極及び第２キャパシタ電極を含むことができる。【選択図】図４

Description

本明細書は、表示装置に関し、より詳細には、複数の薄膜トランジスタが異なる半導体で形成された表示装置に関する。
近年、本格的な情報化時代に入るにつれ、電気的情報信号を視覚的に表現するディスプレイ分野が急速に発展してきており、それに応じて薄型化、軽量化、低消費電力化に関する優れた性能を有する様々な表示装置（Ｄｉｓｐｌａｙ Ａｐｐａｒａｔｕｓ）が開発されている。
このような表示装置の具体的な例としては、液晶表示装置（ＬＣＤ）、有機発光表示装置（ＯＬＥＤ）、及び量子ドット発光表示装置（ＱＬＥＤ）のような電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ Ａｐｐａｒａｔｕｓ）等が挙げられる。特に、電界発光表示装置は、自発光特性を有する次世代表示装置であって、液晶表示装置に比べて視野角、コントラスト（ｃｏｎｔｒａｓｔ）、応答速度、及び消費電力等の側面で優れた特性を有する。
電界発光表示装置は、映像を表示するための表示領域、及び表示領域に隣接して配置される非表示領域を含む。そして、画素領域は、画素回路及び発光素子を含む。画素回路には、複数の薄膜トランジスタが位置し、複数の画素に配置された発光素子を駆動させる。
薄膜トランジスタは、半導体層を構成する物質によって分類され得る。その中で、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：ＬＴＰＳ）薄膜トランジスタ及び酸化物半導体薄膜トランジスタが最も広く使用されている。一方、同じ基板上にＬＴＰＳ薄膜トランジスタと酸化物半導体薄膜トランジスタが形成された電界発光表示装置の技術開発が盛んになされている。
特表２００６−５２７４０６
本明細書の発明者は、表示装置の製造方法において、複数の薄膜トランジスタを互いに異なる半導体で形成することで画素の動作特性を改善できることを認知した。
そこで、本明細書の発明者は、複数の薄膜トランジスタを互いに異なる半導体で形成するために、複数の薄膜トランジスタの半導体それぞれを互いに異なる層に形成し、しかも、半導体素子の損傷を減らすことができる表示装置を発明した。
本明細書が解決しようとする課題は、複数の薄膜トランジスタを異なる半導体物質で形成し、表示装置の製造時に、半導体素子の損傷が減少した薄膜トランジスタ及び表示装置を提供することである。
本明細書の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。
本明細書の実施例に係る表示装置は、第１基板、第２基板、及び第１基板と第２基板との間に配置された無機絶縁層を含む基板と、ｎ個の層を含み、ｎは、奇数である、基板上の第１バッファ層と、第１バッファ層上に位置する第１薄膜トランジスタ、第２薄膜トランジスタ、及びストレージキャパシタとを含み、第１薄膜トランジスタは、低温ポリシリコン物質からなる第１アクティブ層を含み、第２薄膜トランジスタは、酸化物半導体物質からなる第２アクティブ層を含み、ストレージキャパシタは、第１キャパシタ電極及び第２キャパシタ電極を含むことができる。
本明細書の実施例に係る表示装置は、第１基板、第２基板、及び第１基板と第２基板との間に配置された無機絶縁層を含む基板、基板上にある第１バッファ層を含むことができる。また、低温ポリシリコン物質からなる第１アクティブ層、第１ゲート絶縁層を挟んで第１アクティブ層と重畳する第１ゲート電極、及び第１アクティブ層と電気的に連結される第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、酸化物半導体からなる第２アクティブ層、第２ゲート絶縁層を挟んで第２アクティブ層と重畳する第２ゲート電極、及び第２アクティブ層と電気的に連結される第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタとを含むことができる。そして、第１ゲート電極と同じ層の第１キャパシタ電極及び第１層間絶縁層を挟んで第１キャパシタ電極と重畳する第２キャパシタ電極を含むストレージキャパシタと、第２キャパシタ電極が延びて第２アクティブ層と重畳するように形成された第１遮断層を含むことができる。
その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
本明細書は、互いに異なる半導体物質を含む薄膜トランジスタを配置することで、表示装置の信頼性を向上できる。
そして、本明細書は、２つのポリイミド（ＰＩ）の間に無機膜を形成することで、下部に配置されたポリイミド（ＰＩ）にチャージ（ｃｈａｒｇｅ）された電荷を遮断し、製品の信頼性を向上させられる。そして、ポリイミド（ＰＩ）にチャージ（ｃｈａｒｇｅ）された電荷を遮断するために金属層を形成する工程を省略できるので、工程を単純化し、生産単価を節減できる。
そして、本明細書は、酸化物シリコン半導体物質を含む薄膜トランジスタのアクティブ層と重畳するようにキャパシタ電極と連結されて一体型に形成された遮断層を配置し、基板で発生する水素をアクティブ層に拡散することを防止できる。そして、遮断層とアクティブ層との間に配置されるバッファ層を、水素含量が相対的に低い上部バッファ層と、絶縁性が相対的に高い下部バッファ層とからなる多重層に形成することで、アクティブ層の下部面と接触する上部バッファ層は、酸化物シリコン半導体物質を含む薄膜トランジスタのアクティブ層に水素が拡散されることを防止できる。そして、遮断層と上部バッファ層との間に配置される下部バッファ層は、遮断層にチャージされた電荷が薄膜トランジスタのアクティブ層に伝達されることを防止できる。
本明細書に係る効果は、以上において例示された内容により制限されず、さらに様々な効果が本明細書内に含まれている。
本明細書の一実施例に係る表示装置を示す断面図である。 本明細書の他の実施例に係る表示装置を示す断面図である。 本明細書の他の実施例に係る表示装置を示す断面図である。 本明細書の他の実施例に係る表示装置を示す断面図である。 本明細書の他の実施例に係る表示装置を示す断面図である。
本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に限定されるものではなく、互いに異なる様々な形態で具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇により定義されるだけである。
本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に限定されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本明細書上において言及された「含む」、「有する」、「なされる」等が使用される場合、「〜だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。
位置関係についての説明である場合、例えば、「〜上に」、「〜上部に」、「〜下部に」、「〜隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。
素子または層が異なる素子または層の「上（ｏｎ）」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。
第１、第２等が様々な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。
明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。
図面で示された各構成の大きさ及び厚さは、説明の便宜のために示されたものであり、本発明は、示された構成の大きさ及び厚さに必ずしも限定されるものではない。
本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、当業者が十分に理解できるように技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であっても、関連関係で共に実施可能であってもよい。
以下、添付の図面を参照して、本発明の様々な実施例を説明する。
本明細書の表示装置は、有機発光表示装置（ＯＬＥＤ）または量子ドット発光表示装置（ＱＬＥＤ）のような電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ Ａｐｐａｒａｔｕｓ）に適用され得るが、これに制限されず、様々な表示装置に適用され得る。例えば、液晶表示装置（ＬＣＤ）にも適用され得る。
図１は、本明細書の一実施例に係る表示装置を示す断面図である。
図１を参照すると、本明細書の実施例に係る表示装置１００は、基板１１０、第１バッファ層１１１、第１薄膜トランジスタ１２０、第２薄膜トランジスタ１３０、ストレージキャパシタ１４０、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、第１電極１７０、連結電極１５０、バンク１８０、第１補助電極１６０、スペーサー１９０、発光構造物２００、第２電極２１０、及び封止部２２０を含むことができる。
基板１１０は、表示装置１００の様々な構成要素を支持できる。基板１１０は、ガラス、またはフレキシビリティ（ｆｌｅｘｉｂｉｌｉｔｙ）を有するプラスチック物質からなり得る。基板１１０がプラスチック物質からなる場合、例えば、ポリイミド（ＰＩ）からなってもよい。基板１１０がポリイミド（ＰＩ）からなる場合、基板１１０の下部にガラスからなる支持基板が配置された状況で表示装置製造工程が進行し、表示装置製造工程が完了した後、支持基板がリリース（ｒｅｌｅａｓｅ）され得る。また、支持基板がリリースされた後、基板１１０を支持するためのバックプレート（ｂａｃｋ ｐｌａｔｅ）が基板１１０の下部に配置されてもよい。
基板１１０がポリイミド（ＰＩ）からなる場合、水分がポリイミド（ＰＩ）からなる基板１１０を貫き、第１薄膜トランジスタ１２０または発光構造物２００まで透湿が進行し、表示装置１００の性能を低下させることがある。本明細書の一実施例に係る表示装置１００は、透湿による表示装置１００の性能の低下を防止するために、二重ポリイミド（ＰＩ）で構成し得る。そして、２つのポリイミド（ＰＩ）の間に無機膜を形成することで、水分が下部のポリイミド（ＰＩ）を貫通することを遮断し、製品性能の信頼性を向上させることができる。
また、２つのポリイミド（ＰＩ）の間に無機膜を形成する場合、下部に配置されたポリイミド（ＰＩ）にチャージ（ｃｈａｒｇｅ）された電荷がバックバイアス（Ｂａｃｋ Ｂｉａｓ）を形成し、第１薄膜トランジスタ１２０に影響を与え得る。従って、ポリイミド（ＰＩ）にチャージ（ｃｈａｒｇｅ）された電荷を遮断するために別途の金属層を形成する必要がある。しかし、本明細書の一実施例に係る表示装置１００は、２つのポリイミド（ＰＩ）の間に無機膜を形成することで、下部に配置されたポリイミド（ＰＩ）にチャージ（ｃｈａｒｇｅ）された電荷を遮断し、製品の信頼性を向上させることができる。そして、ポリイミド（ＰＩ）にチャージ（ｃｈａｒｇｅ）された電荷を遮断するために金属層を形成する工程を省略できるので、工程を単純化し、生産単価を節減できる。
ポリイミド（ＰＩ）を基板１１０として使用するフレキシブル表示装置の製品では、パネルの環境信頼性性能と性能の信頼性を確保することが非常に重要である。本明細書の一実施例に係る表示装置１００は、二重ポリイミド（ＰＩ）を基板として使用して製品の環境信頼性性能を確保するための構造を具現できる。例えば、図１に示す通り、表示装置１００の基板１１０は、第１ポリイミド層１１０ａ、第２ポリイミド層１１０ｃ、及び第１ポリイミド層１１０ａと第２ポリイミド層１１０ｃとの間に形成された無機絶縁層１１０ｂを含むことができる。無機絶縁層１１０ｂは、第１ポリイミド層１１０ａに電荷がチャージ（ｃｈａｒｇｅ）される場合、電荷が第２ポリイミド層１１０ｃを通して第１薄膜トランジスタ１２０に影響を与えることを遮断する役割を果たすことができる。そして、第１ポリイミド層１１０ａと第２ポリイミド層１１０ｃとの間に形成された無機絶縁層１１０ｂは、水分成分が第１ポリイミド層１１０ａを貫いて浸透することを遮断する役割を果たすこともできる。
無機絶縁層１１０ｂは、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層またはこれらの多重層となり得る。本明細書の一実施例に係る表示装置１００は、酸化シリコン（ＳｉＯｘ）物質を無機絶縁層１１０ｂに形成することができる。例えば、二酸化ケイ素（Ｓｉｌｉｃａ ｏｒ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ：ＳｉＯ２）物質を無機絶縁層１１０ｂに形成することができる。しかし、これには限定されず、無機絶縁層１１０ｂは、二酸化ケイ素（ＳｉＯ２）と窒化シリコン（ＳｉＮｘ）の二重層に形成されてもよい。
第１バッファ層１１１は、基板１１０の全体表面上に形成され得る。第１バッファ層１１１は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層またはこれらの多重層となり得る。第１バッファ層１１１は、第１バッファ層１１１上に形成される層と基板１１０との間の接着力を向上させ、基板１１０から流出されるアルカリ成分等を遮断する役割等を果たすことができる。そして、第１バッファ層１１１は、必須な構成要素ではなく、基板１１０の種類及び物質、薄膜トランジスタの構造及びタイプ等に基づいて省略されてもよい。
本明細書の一実施例によれば、第１バッファ層１１１は、二酸化ケイ素（ＳｉＯ２）と窒化シリコン（ＳｉＮｘ）が交互に形成された多重層に形成され得る。具体的に、第１バッファ層１１１は、ｎ個の層からなり得る。ここで、ｎは、奇数である。従って、ｎ＝１である場合、第１バッファ層１１１は、単一層に形成される。そして、第１バッファ層１１１は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）であってよい。ｎ＝３である場合、第１バッファ層１１１は、３重層に形成され得る。第１バッファ層１１１が３重層に形成される場合、上部層及び下部層は、酸化シリコン（ＳｉＯｘ）であってよく、上部層と下部層との間に配置される中間層は、窒化シリコン（ＳｉＮｘ）であってよい。そして、ｎ＝５である場合、第１バッファ層１１１は、５重層に形成され得る。第１バッファ層１１１が５重層に形成される場合、図１に示されたように、第１−ａバッファ層１１１ａを、基板１１０上に形成できる。また、第１−ａバッファ層１１１ａを、二酸化ケイ素（ＳｉＯ２）物質で形成できる。そして、第１−ｂバッファ層１１１ｂを窒化シリコン（ＳｉＮｘ）物質で形成でき、第１−ａバッファ層１１１ａ上に配置できる。そして、第１−ｃバッファ層１１１ｃを二酸化ケイ素（ＳｉＯ２）物質で形成でき、第１−ｂバッファ層１１１ｂ上に配置できる。そして、第１−ｄバッファ層１１１ｄを窒化シリコン（ＳｉＮｘ）物質で形成でき、第１−ｃバッファ層１１１ｃ上に配置できる。そして、第１−ｅバッファ層１１１ｅを二酸化ケイ素（ＳｉＯ２）物質で形成でき、第１−ｄバッファ層１１１ｄ上に配置できる。このように、ｎが２より大きいか同じ偶数である場合、第１バッファ層１１１は、酸化シリコン（ＳｉＯｘ）と窒化シリコン（ＳｉＮｘ）が交互に形成された多重層に形成され得る。そして、多重層になされた第１バッファ層１１１の最上部層及び最下部層を酸化シリコン（ＳｉＯｘ）物質で形成できる。例えば、複数個の層からなる第１バッファ層１１１は、第１薄膜トランジスタ１２０の第１アクティブ層１２１と接触する上部層、基板１１０と接触する下部層、及び上部層と下部層との間に位置する中間層を含むことができる。そして、上部層及び下部層を酸化シリコン（ＳｉＯｘ）物質で形成できる。そして、多重層に形成された第１バッファ層１１１の上部層を、下部層及び中間層の厚さよりさらに厚く形成できる。複数個の層からなる第１バッファ層１１１で第１薄膜トランジスタ１２０の第１アクティブ層１２１と接触する上部層の厚さは、第１バッファ層１１１の下部層及び中間層の厚さより大きくてよい。例えば、図１のように、第１バッファ層１１１が５重層である場合、第１アクティブ層１２１と接触している第１−ｅバッファ層１１１ｅが上部層であってよい。そして、基板１１０と接触している第１−ａバッファ層１１１ａは、下部層であってよい。また、第１−ａバッファ層１１１ａと第１−ｅバッファ層１１１ｅとの間に配置される第１−ｂバッファ層１１１ｂ、第１−ｃバッファ層１１１ｃ、及び第１−ｄバッファ層１１１ｄは、中間層であってよい。ここで、上部層である第１−ｅバッファ層１１１ｅの厚さは、下部層である第１−ａバッファ層１１１ａの厚さ、そして中間層である第１−ｂバッファ層１１１ｂ、第１−ｃバッファ層１１１ｃ、及び第１−ｄバッファ層１１１ｄのそれぞれの厚さよりさらに大きくてもよい。より具体的に、第１−ｅバッファ層１１１ｅの厚さを３０００Åとしてもよく、第１−ａバッファ層１１１ａを１０００Åに形成できる。そして、第１−ｂバッファ層１１１ｂ、第１−ｃバッファ層１１１ｃ、及び第１−ｄバッファ層１１１ｄの厚さをそれぞれ１０００Åに形成できる。
そして、複数個の層からなる第１バッファ層１１１で第１薄膜トランジスタ１２０の第１アクティブ層１２１と接触する上部層を除く複数の他の層は、いずれも同じ厚さを有し得る。例えば、第１アクティブ層１２１と接触している第１−ｅバッファ層１１１ｅを除く第１−ａバッファ層１１１ａ、第１−ｂバッファ層１１１ｂ、第１−ｃバッファ層１１１ｃ、及び第１−ｄバッファ層１１１ｄの厚さは、いずれも同じであってよい。
第１薄膜トランジスタ１２０は、第１バッファ層１１１上に配置され得る。第１薄膜トランジスタ１２０は、第１アクティブ層１２１、第１ゲート電極１２４、第１ソース電極１２２、及び第１ドレイン電極１２３を含むことができる。ここで、画素回路の設計によって、第１ソース電極１２２をドレイン電極とすることができ、第１ドレイン電極１２３をソース電極とできる。第１バッファ層１１１上には、第１薄膜トランジスタ１２０の第１アクティブ層１２１を配置できる。
第１アクティブ層１２１は、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ；ＬＴＰＳ）を含むことができる。ポリシリコン物質は、移動度が高くて（１００ｃｍ２／Ｖｓ以上）、エネルギー消費電力が低く、信頼性に優れるので、表示素子用薄膜トランジスタを駆動する駆動素子用ゲートドライバ及び／又はマルチプレクサ（ＭＵＸ）等に適用でき、実施例に係る表示装置で駆動薄膜トランジスタのアクティブ層に適用でき、これには限定されない。例えば、表示装置の特性によってスイッチング薄膜トランジスタのアクティブ層に適用されてもよい。第１バッファ層１１１上にアモルファスシリコン（ａ−Ｓｉ）物質を蒸着し、脱水素化工程及び結晶化工程を遂行する方式でポリシリコンを形成し、ポリシリコンをパターニングして第１アクティブ層１２１を形成できる。第１アクティブ層１２１は、第１薄膜トランジスタ１２０の駆動時、チャンネルが形成される第１チャンネル領域１２１ａ、第１チャンネル領域１２１ａの両側の第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃを含むことができる。第１ソース領域１２１ｂは、第１ソース電極１２２と連結された第１アクティブ層１２１の部分を意味し、第１ドレイン領域１２１ｃは、第１ドレイン電極１２３と連結された第１アクティブ層１２１の部分を意味する。第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃは、第１アクティブ層１２１のイオンドーピング（不純物ドーピング）により構成され得る。第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃは、ポリシリコン物質にイオンドーピングして生成され得、第１チャンネル領域１２１ａは、イオンドーピングされず、ポリシリコン物質として残された部分を意味し得る。
第１薄膜トランジスタ１２０の第１アクティブ層１２１上に第１ゲート絶縁層１１２を配置できる。第１ゲート絶縁層１１２は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層またはこれらの多重層を構成できる。第１ゲート絶縁層１１２には、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３のそれぞれが第１薄膜トランジスタ１２０の第１アクティブ層１２１の第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃそれぞれに連結されるためのコンタクトホールを形成できる。
第１ゲート絶縁層１１２上に第１薄膜トランジスタ１２０の第１ゲート電極１２４及びストレージキャパシタ１４０の第１キャパシタ電極１４１を配置できる。
第１ゲート電極１２４及び第１キャパシタ電極１４１は、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）のいずれか一つまたはこれらの合金からなる単一層または多重層を形成できる。第１ゲート電極１２４を、第１薄膜トランジスタ１２０の第１アクティブ層１２１の第１チャンネル領域１２１ａと重畳されるように第１ゲート絶縁層１１２上に形成できる。第１キャパシタ電極１４１は、表示装置１００の駆動特性と薄膜トランジスタの構造及びタイプ等に基づいて省略されてもよい。第１ゲート電極１２４と第１キャパシタ電極１４１を、同じ工程で形成できる。そして、第１ゲート電極１２４と第１キャパシタ電極１４１を同じ物質で形成でき、同じ層上に形成できる。
第１ゲート絶縁層１１２、第１ゲート電極１２４、及び第１キャパシタ電極１４１上に第１層間絶縁層１１３を配置できる。第１層間絶縁層１１３は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層またはこれらの多重層に構成され得る。第１層間絶縁層１１３には、第１薄膜トランジスタ１２０の第１アクティブ層１２１の第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃを露出させるためのコンタクトホールを形成できる。
第１層間絶縁層１１３上にストレージキャパシタ１４０の第２キャパシタ電極１４２を配置できる。第２キャパシタ電極１４２は、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）のいずれか一つまたはこれらの合金からなる単一層または多重層に形成され得る。第２キャパシタ電極１４２を、第１キャパシタ電極１４１と重畳されるように第１層間絶縁層１１３上に形成できる。そして、第２キャパシタ電極１４２を、第１キャパシタ電極１４１と同じ物質で形成できる。第２キャパシタ電極１４２は、表示装置１００の駆動特性と薄膜トランジスタの構造及びタイプ等に基づいて省略されてもよい。
第１層間絶縁層１１３及び第２キャパシタ電極１４２上に第２バッファ層１１４を配置できる。第１バッファ層１１４は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層またはこれらの多重層に構成され得る。第２バッファ層１１４には、第１薄膜トランジスタ１２０の第１アクティブ層１２１の第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃを露出させるためのコンタクトホールを形成され得る。そして、ストレージキャパシタ１４０の第２キャパシタ電極１４２を露出させるためのコンタクトホールを形成できる。
第２バッファ層１１４上には、第２薄膜トランジスタ１３０の第２アクティブ層１３１を配置できる。第２薄膜トランジスタ１３０は、第２アクティブ層１３１、第２ゲート絶縁層１１５、第２ゲート電極１３４、第２ソース電極１３２、及び第２ドレイン電極１３３を含むことができる。ここで、画素回路の設計によって、第２ソース電極１３２をドレイン電極とでき、第２ドレイン電極１３３をソース電極とできる。
第２アクティブ層１３１は、第２薄膜トランジスタ１３０の駆動時、チャンネルが形成される第２チャンネル領域１３１ａ、第２チャンネル領域１３１ａの両側の第２ソース領域１３１ｂ及び第２ドレイン領域１３１ｃを含むことができる。第２ソース領域１３１ｂは、第２ソース電極１３２と連結された第２アクティブ層１３１の部分を意味し、第２ドレイン領域１３１ｃは、第２ドレイン電極１３３と連結された第２アクティブ層１３１の部分を意味し得る。
第２アクティブ層１３１は、酸化物半導体からなり得る。酸化物半導体物質は、シリコン物質と比較してバンドギャップがさらに大きな物質であるので、オフ（Ｏｆｆ）状態で電子がバンドギャップを越えることができず、オフ−電流（Ｏｆｆ−Ｃｕｒｒｅｎｔ）が低い。従って、酸化物半導体からなるアクティブ層を含む薄膜トランジスタは、オン（Ｏｎ）時間が短く、オフ（Ｏｆｆ）時間を長く維持するスイッチング薄膜トランジスタに適するものの、これに限定されない。表示装置の特性によって、駆動薄膜トランジスタに適用されてもよい。オフ−電流が小さいため補助容量の大きさを減少できるので、高解像度表示素子に適している。例えば、第２アクティブ層１３１は、金属酸化物からなり、例えば、ＩＧＺＯ（ｉｎｄｉｕｍ−ｇａｌｌｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ）等のような様々な金属酸化物からなり得る。第２薄膜トランジスタ１３０の第２アクティブ層１３１は、様々な金属酸化物のうちＩＧＺＯからなることを仮定してＩＧＺＯ層を基に形成されるものと説明したが、これに制限されず、ＩＧＺＯでないＩＺＯ（ｉｎｄｉｕｍ−ｚｉｎｃ−ｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ−ｇａｌｌｉｕｍ−ｔｉｎ−ｏｘｉｄｅ）、またはＩＧＯ（ｉｎｄｉｕｍ−ｇａｌｌｉｕｍ−ｏｘｉｄｅ）等のような他の金属酸化物で形成されてもよい。
第２アクティブ層１３１を、金属酸化物を第２バッファ層１１４上に蒸着し、安定化のための熱処理工程を遂行した後、金属酸化物をパターニングして形成できる。
第２アクティブ層１３１を含む基板全体面に絶縁物質層及び金属物質層を順次に形成し、金属物質層上にフォトレジストパターンを形成することができる。
絶縁物質層は、ＰＥＣＶＤ法を利用して形成し、金属物質層は、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）法を利用して形成することができる。
フォトレジストパターン（ＰＲ）をマスクとして金属物質層を湿式食刻して第２ゲート電極１３４を形成することができる。金属物質層を食刻するための湿式食刻液は、金属物質層を構成するモリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）またはそれらの合金を選択的に食刻し、絶縁物質層を食刻しない物質が利用され得る。
フォトレジストパターン（ＰＲ）及び第２ゲート電極１３４をマスクとして絶縁物質層を乾式食刻して第２ゲート絶縁層１１５を形成することができる。
乾式食刻工程を通して、絶縁物質層が食刻され、第２アクティブ層１３１上に第２ゲート絶縁層１１５パターンを形成できる。そして、パターニングされた第２ゲート絶縁層１１５により露出された第２アクティブ層１３１の一部は、乾式食刻工程により導体化され得る。
第２ゲート電極１３４が形成された領域に対応して導体化されていない第２チャンネル領域１３１ａと、第２アクティブ層１３１の両端でそれぞれ導体化処理された第２ソース領域１３１ｂ及び第２ドレイン領域１３１ｃを含む第２アクティブ層１３１を形成できる。
導体化された第２アクティブ層１３１の第２ソース領域１３１ｂ及び第２ドレイン領域１３１ｃは、抵抗が低くなることで、第２薄膜トランジスタ１３０の素子性能を向上でき、これによって、本明細書の実施例に係る表示装置１００の信頼性を向上できる効果を得ることができる。
第２アクティブ層１３１の第２チャンネル領域１３１ａを、第２ゲート電極１３４と重畳して配置できる。そして、第２アクティブ層１３１の第２ソース領域１３１ｂ及び第２ドレイン領域１３１ｃを、第２チャンネル領域１３１ａの両側に配置できる。そして、第２ゲート絶縁層１１５を、第２ゲート電極１３４と第２アクティブ層１３１との間に配置できる。そして、第２ゲート絶縁層１１５を、第２ゲート電極１３４及び第２アクティブ層１３１の第２チャンネル領域１３１ａと重畳するように配置できる。
フォトレジストパターン（ＰＲ）をマスクとして絶縁物質層及び金属物質層を食刻することで、第２ゲート絶縁層１１５と第２ゲート電極１３４を同じパターンで形成できる。第２ゲート絶縁層１１５を、第２アクティブ層１３１上に配置できる。第２ゲート絶縁層１１５は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層またはこれらの多重層に構成され得る。第２ゲート絶縁層１１５を、第２アクティブ層１３１の第２チャンネル領域１３１ａと重畳されるようにパターニングできる。第２ゲート電極１３４を、第２ゲート絶縁層１１５上に配置できる。第２ゲート電極１３４は、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）のいずれか一つまたはこれらの合金からなる単一層または多重層に形成され得る。第２ゲート電極１３４を、第２アクティブ層１３１及び第２ゲート絶縁層１１５と重畳されるようにパターニングできる。第２ゲート電極１３４を、第２アクティブ層１３１の第２チャンネル領域１３１ａと重畳されるようにパターニングできる。そして、第２ゲート絶縁層１１５を、第２アクティブ層１３１の第２チャンネル領域１３１ａと重畳されるようにパターニングできる。従って、第２ゲート電極１３４及び第２ゲート絶縁層１１５は、第２アクティブ層１３１の第２チャンネル領域１３１ａと重畳できる。第２層間絶縁層１１６を、第２バッファ層１１４、第２アクティブ層１３１、第２ゲート電極１３４上に配置できる。第２層間絶縁層１１６には、第１薄膜トランジスタ１２０の第１アクティブ層１２１及び第２薄膜トランジスタ１３０の第２アクティブ層１３１を露出させるためのコンタクトホールを形成できる。例えば、第２層間絶縁層１１６には、第１薄膜トランジスタ１２０で第１アクティブ層１２１の第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃを露出するためのコンタクトホールを形成できる。そして、第２層間絶縁層１１６には、第２薄膜トランジスタ１３０で第２アクティブ層１３１の第２ソース領域１３１ｂ及び第２ドレイン領域１３１ｃを露出するためのコンタクトホールを形成できる。第２層間絶縁層１１６は、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の単一層またはこれらの多重層に構成され得る。
第２層間絶縁層１１６上には、連結電極１５０、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３、そして第２薄膜トランジスタ１３０の第２ソース電極１３２及び第２ドレイン電極１３３を配置できる。
第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３は、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、及び第２層間絶縁層１１６に形成されたコンタクトホールを通して第１薄膜トランジスタ１２０の第１アクティブ層１２１と連結され得る。従って、第１薄膜トランジスタ１２０の第１ソース電極１２２は、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、及び第２層間絶縁層１１６に形成されたコンタクトホールを通して第１アクティブ層１２１の第１ソース領域１２１ｂと連結され得る。そして、第１薄膜トランジスタ１２０の第１ドレイン電極１２３は、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、及び第２層間絶縁層１１６に形成されたコンタクトホールを通して第１アクティブ層１２１の第１ドレイン領域１２１ｃと連結され得る。
そして、連結電極１５０は、第２薄膜トランジスタ１３０の第２ドレイン電極１３３と電気的に連結され得る。そして、連結電極１５０は、第２バッファ層１１４及び第２層間絶縁層１１６に形成されたコンタクトホールを通してストレージキャパシタ１４０の第２キャパシタ電極１４２と電気的に連結され得る。従って、連結電極１５０は、ストレージキャパシタ１４０の第２キャパシタ電極１４２と第２薄膜トランジスタ１３０の第２ドレイン電極１３３を電気的に連結させる役割を果たすことができる。
そして、第２薄膜トランジスタ１３０の第２ソース電極１３２及び第２ドレイン電極１３３は、第２層間絶縁層１１６に形成されたコンタクトホールを通して第２アクティブ層１３１と連結され得る。従って、第２薄膜トランジスタ１３０の第２ソース電極１３２は、第２層間絶縁層１１６に形成されたコンタクトホールを通して第２アクティブ層１３１の第２ソース領域１３１ｂと連結され得、第２薄膜トランジスタ１３０の第２ドレイン電極１３３は、第２層間絶縁層１１６に形成されたコンタクトホールを通して第２アクティブ層１３１の第２ドレイン領域１３１ｃと連結され得る。
連結電極１５０、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３、そして第２薄膜トランジスタ１３０の第２ソース電極１３２及び第２ドレイン電極１３３を、同じ工程で形成できる。そして、連結電極１５０、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３、そして第２薄膜トランジスタ１３０の第２ソース電極１３２及び第２ドレイン電極１３３を、同じ物質で形成できる。連結電極１５０、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３、そして第２薄膜トランジスタ１３０の第２ソース電極１３２及び第２ドレイン電極１３３は、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）のいずれか一つまたはこれらの合金からなる単一層または多重層に形成され得る。例えば、連結電極１５０、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３、そして第２薄膜トランジスタ１３０の第２ソース電極１３２及び第２ドレイン電極１３３は、導電性金属物質からなるチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の３層構造になされ得るものの、これには限定されない。
連結電極１５０を、第２薄膜トランジスタ１３０の第２ドレイン電極１３３と互いに連結された一体型に形成できる。
第１平坦化層１１７を、連結電極１５０、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３、第２薄膜トランジスタ１３０の第２ソース電極１３２及び第２ドレイン電極１３３、そして第２層間絶縁層１１６上に配置できる。図１に示されたように、第１平坦化層１１７には、第２ドレイン電極１３３を露出させるためのコンタクトホールを形成でき、これには限定されない。例えば、第１平坦化層１１７には、第２薄膜トランジスタ１３０の第２ソース電極１３２を露出させるためのコンタクトホールを形成できる。または、第１平坦化層１１７には、第２薄膜トランジスタ１３０の第２ドレイン電極１３３と電気的に連結された連結電極１５０を露出させるためのコンタクトホールを形成してもよい。第１平坦化層１１７は、第１薄膜トランジスタ１２０、第２薄膜トランジスタ１３０の上部を平坦化し、保護するための有機物質層であってよい。例えば、平坦化層１１８は、アクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）等の有機物質で形成され得る。
補助電極１６０を、第１平坦化層１１７上に配置できる。そして、補助電極１６０は、第１平坦化層１１７のコンタクトホールを通して第２薄膜トランジスタ１３０の第２ドレイン電極１３３と連結され得る。補助電極１６０は、第２薄膜トランジスタ１３０と第１電極１７０を電気的に連結する役割を果たすことができる。補助電極１６０を、モリブデン（Ｍｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びネオジム（Ｎｄ）のいずれか一つまたはこれらの合金からなる単一層または多重層に形成できる。補助電極１６０を、第２薄膜トランジスタ１３０の第２ソース電極１３２及び第２ドレイン電極１３３と同じ物質で形成できる。
第２平坦化層１１８を、補助電極１６０及び第１平坦化層１１７上に配置できる。そして、図１に示されたように、第２平坦化層１１８には、補助電極１６０を露出させるためのコンタクトホールを形成できる。第２平坦化層１１８は、第１薄膜トランジスタ１２０及び第２薄膜トランジスタ１３０の上部を平坦化するための有機物質層であってよい。例えば、第２平坦化層１１８は、アクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、及びポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）等の有機物質で形成され得る。
第１電極１７０を、第２平坦化層１１８上に配置できる。第１電極１７０は、第２平坦化層１１８に形成されたコンタクトホールを通して補助電極１６０と電気的に連結され得る。従って、第１電極１７０は、第２平坦化層１１８に形成されたコンタクトホールを通して補助電極１６０と連結されることで、第２薄膜トランジスタ１３０と電気的に連結され得る。
第１電極１７０は、透明導電膜及び反射効率の高い不透明導電膜を含む多層構造に形成され得る。透明導電膜としては、インジウム−ティン−オキサイド（ＩＴＯ）またはインジウム−ジンク−オキサイド（ＩＺＯ）のような仕事関数値が比較的に大きな材質からなり得る。そして、不透明導電膜としては、Ａｌ、Ａｇ、Ｃｕ、Ｐｂ、Ｍｏ、Ｔｉまたはこれらの合金を含む単層または多層構造に形成され得る。例えば、第１電極１７０は、透明導電膜、不透明導電膜、及び透明導電膜が順次に積層された構造に形成され得る。しかし、これには限定されず、透明導電膜及び不透明導電膜が順次に積層された構造に形成してもよい。
本明細書の実施例に係る表示装置１００は、上部発光（Ｔｏｐ Ｅｍｉｓｓｉｏｎ）表示装置であるので、第１電極１７０は、アノード電極であってよい。表示装置１００が下部発光（Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ）である場合は、第２平坦化層１１８上に配置された第１電極１７０は、カソード電極であってよい。
第１電極１７０及び第２平坦化層１１８上には、バンク１８０を配置できる。バンク１８０には、第１電極１７０を露出するための開口部を形成できる。バンク１８０は、表示装置１００の発光領域を定義できるので、画素定義膜とも言える。バンク１８０上には、スペーサー１９０をさらに配置できる。そして、第１電極１７０上には、発光層を含む発光構造物２００をさらに配置できる。
発光構造物２００は、第１電極１７０上に正孔層、発光層、電子層の順に、または逆順に積層されて形成され得る。この他にも、発光構造物２００は、電荷生成層を挟んで対向する第１及び第２発光構造物を備えることもできる。この場合、第１及び第２発光構造物のいずれか一つの発光層は、青色光を生成し、第１及び第２発光構造物の残りの一つの発光層は、黄色−緑色光を生成することで、第１及び第２発光構造物を通して白色光が生成され得る。この発光構造物２００で生成された白色光は、発光構造物２００の上部に位置するカラーフィルタ（図示しない）に入射してカラー映像を具現できる。この他にも、別途のカラーフィルタなしに各発光構造物２００で各サブ画素に該当するカラー光を生成してカラー映像を具現することもできる。即ち、赤色（Ｒ）サブ画素の発光構造物２００は赤色光を、緑色（Ｇ）サブ画素の発光構造物２００は緑色光を、青色（Ｂ）サブ画素の発光構造物２００は青色光を生成することもできる。
発光構造物２００上には、第２電極２１０をさらに配置できる。第２電極２１０を、発光構造物２００を挟んで第１電極１７０と対向するように発光構造物２００上に配置できる。本明細書の実施例に係る表示装置１００で第２電極２１０はカソード電極であってよい。第２電極２１０上には、水分浸透を抑制する封止部２２０をさらに配置できる。
封止部２２０は、第１無機封止層２２０ａ、第２有機封止層２２０ｂ、及び第３無機封止層２２０ｃを含むことができる。封止部２２０の第１無機封止層２２０ａを、第２電極２１０上に配置できる。そして、第２有機封止層２２０ｂを、第１無機封止層２２０ａ上に配置できる。また、第３無機封止層２２０ｃを、第２有機封止層２２０ｂ上に配置できる。封止部２２０の第１無機封止層２２０ａ及び第３無機封止層２２０ｃを、窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）等の無機物質で形成できる。封止部２２０の第２有機封止層２２０ｂを、アクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、及びポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）等の有機物質で形成できる。
図２は、本明細書の他の実施例に係る表示装置１００を示す断面図である。図１を参照して説明し、重複した説明は、省略または簡略に説明する。例えば、基板１１０、第１バッファ層１１１、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、連結電極１５０、補助電極１６０、第１電極１７０、バンク１８０、スペーサー１９０、発光構造物２００、第２電極２１０、封止部２２０、第１薄膜トランジスタ１２０、及び第２薄膜トランジスタ１３０は、実質的に同一である。従って、図１と実質的に同一の図２の構成についての重複した説明は、省略または簡略に説明する。
図２を参照すると、本明細書の他の実施例に係る表示装置１００は、基板１１０、第１バッファ層１１１、第１薄膜トランジスタ１２０、第２薄膜トランジスタ１３０、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、ストレージキャパシタ１４０、遮断層３１０、連結電極１５０、バンク１８０、補助電極１６０、及び第１電極１７０、スペーサー１９０、発光構造物２００、第２電極２１０、及び封止部２２０を含むことができる。そして、第１薄膜トランジスタ１２０の第１アクティブ層１２１は、ＬＴＰＳからなり得、第２薄膜トランジスタ１３０の第２アクティブ層１３１は、酸化物半導体からなり得る。
表示装置１００の基板１１０の第１ポリイミド層１１０ａ及び第２ポリイミド層１１０ｃは、不純物と第２アクティブ層１３１の酸化物半導体特性に影響を及ぼす多量の水素を含む。
第１ポリイミド層１１０ａ及び第２ポリイミド層１１０ｃの内部に残留している多量の水素が酸化物半導体で構成された第２薄膜トランジスタ１３０の第２アクティブ層１３１に拡散され、輝点不良を発生させ得る。基板１１０として使用される物質であるポリイミド（ＰＩ）は、多量の水素を含む。基板１１０で発生する水素が酸化物半導体で構成された第２アクティブ層１３１の第２チャンネル領域１３１ａに流入すると、第２アクティブ層１３１の第２チャンネル領域１３１ａが導体化され得る。第２アクティブ層１３１の第２チャンネル領域１３１ａが導体化される場合、第２薄膜トランジスタ１３０が常にターンオン（Ｔｕｒｎ−Ｏｎ）状態となり、薄膜トランジスタとしての役割を失うようになり得る。そして、薄膜トランジスタとしての役割を失い、ターンオン（Ｔｕｒｎ−ｏｎ）状態となった第２薄膜トランジスタ１３０によって、輝点不良が発生するようになる。
本明細書の実施例に係る表示装置１００は、第２薄膜トランジスタ１３０の特性を低下させ得る水素の拡散を防止するために、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳される領域に遮断層３１０をさらに含むことができる。遮断層３１０は、ストレージキャパシタ１４０の第２キャパシタ電極１４２を形成するための工程時、共に形成され得る。そして、遮断層３１０は、ストレージキャパシタ１４０の第２キャパシタ電極１４２と同じ工程により形成されるので、第２キャパシタ電極１４２と連結された一体型に形成され得る。例えば、図２に示す通り、遮断層３１０を、ストレージキャパシタ１４０の第２キャパシタ電極１４２が第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳するように延びて形成できる。しかし、これには限定されず、遮断層３１０を、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳し、ストレージキャパシタ１４０の第２キャパシタ電極１４２と分離されて形成できる。このとき、遮断層３１０を、ストレージキャパシタ１４０の第２キャパシタ電極１４２が形成された同じ層上に形成できる。例えば、遮断層３１０を、第１層間絶縁層１１３上に形成できる。
ストレージキャパシタ１４０の第２キャパシタ電極１４２が延びて一体型に形成された遮断層３１０を、第２アクティブ層１３１の第２チャンネル領域１３１ａと重畳するように配置できる。遮断層３１０を、第１層間絶縁層１１３上に形成できる。そして、遮断層３１０を、第２アクティブ層１３１の下部に配置でき、第２アクティブ層１３１と重畳する領域に配置できる。遮断層３１０を、第２アクティブ層１３１の下部に配置し、第２アクティブ層１３１と重畳することで、基板１１０で発生する水素が第２薄膜トランジスタ１３０の第２アクティブ層１３１に拡散されることを遮断できる。
第２キャパシタ電極１４２と連結されて一体型に形成された遮断層３１０に電荷がチャージ（ｃｈａｒｇｅ）され得る。遮断層３１０にチャージ（ｃｈａｒｇｅ）された電荷が第２薄膜トランジスタ１３０の第２アクティブ層１３１に伝達されることを遮断するために、第２バッファ層１１４は、多重層に形成されることが好ましい。第２バッファ層１１４が多重層に形成される場合、第２アクティブ層１３１と接触する第２バッファ層１１４の最上部層は、水素含量の低い酸化シリコン（ＳｉＯｘ）物質で形成され得る。例えば、第２バッファ層１１４の最上部層は、二酸化ケイ素（ＳｉＯ２）物質で形成され得る。そして、酸化シリコン（ＳｉＯｘ）物質で形成された最上部層と遮断層３１０との間には、絶縁性の高い窒化シリコン（ＳｉＮｘ）物質層が少なくとも一つ配置され得る。例えば、図２に示されたように、第２バッファ層１１４が二重層に形成される場合、第２バッファ層１１４は、遮断層３１０上に配置された第２下部バッファ層１１４ａと、第２下部バッファ層１１４ａ上に配置された第２上部バッファ層１１４ｂを含むことができる。第２アクティブ層１３１の下部面と直接接触する第２上部バッファ層１１４ｂを、第２下部バッファ層１１４ａより水素含量が相対的に低くできる。そして、遮断層３１０と第２上部バッファ層１１４ｂとの間に配置される第２下部バッファ層１１４ａは、第２上部バッファ層１１４ｂより絶縁性が高くてよい。第２薄膜トランジスタ１３０の第２アクティブ層１３１と直接接触している第２バッファ層１１４の第２上部バッファ層１１４ｂを、酸化シリコン（ＳｉＯｘ）からなり得る。例えば、第２上部バッファ層１１４ｂは、二酸化ケイ素（ＳｉＯ２）からなり得る。そして、第２上部バッファ層１１４ｂと遮断層３１０との間に配置された第２下部バッファ層１１４ａは、窒化シリコン（ＳｉＮｘ）からなり得る。
酸化シリコン（ＳｉＯｘ）より絶縁性が相対的に高い窒化シリコン（ＳｉＮｘ）からなる第２下部バッファ層１１４ａを遮断層３１０上に配置することで、遮断層３１０にチャージされた電荷が第２薄膜トランジスタ１３０の第２アクティブ層１３１に伝達されることを防止できる。そして、窒化シリコン（ＳｉＮｘ）より水素含量が相対的に低い酸化シリコン（ＳｉＯｘ）からなる第２上部バッファ層１１４ｂは、第２薄膜トランジスタ１３０の第２アクティブ層１３１に水素が拡散されることを防止できる。
従って、本明細書の実施例に係る表示装置１００は、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳するように第２キャパシタ電極１４２と連結されて一体型に形成された遮断層３１０を配置し、基板１１０で発生する水素が第２アクティブ層１３１に拡散されることを防止できる。そして、遮断層３１０と第２アクティブ層１３１との間に配置される第２バッファ層１１４を、水素含量が相対的に低い第２上部バッファ層１１４ｂと、絶縁性が相対的に高い第２下部バッファ層１１４ａとからなる多重層に形成することができる。そして、第２上部バッファ層１１４ｂを第２アクティブ層１３１の下部面と接触するように配置することで、第２薄膜トランジスタ１３０の第２アクティブ層１３１に水素が拡散されることを防止できる。そして、第２下部バッファ層１１４ａを遮断層３１０と第２上部バッファ層１１４ｂとの間に配置することで、遮断層３１０にチャージされた電荷が第２薄膜トランジスタ１３０の第２アクティブ層１３１に伝達されることを防止できる。これによって、本明細書の実施例に係る表示装置１００の信頼性を向上できる効果を得ることができる。
図３は、本明細書の他の実施例に係る表示装置１００を示す断面図である。図２を参照して共に説明し、重複した説明は、省略または簡略に説明する。例えば、基板１１０、第１バッファ層１１１、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、連結電極１５０、補助電極１６０、第１電極１７０、バンク１８０、スペーサー１９０、発光構造物２００、第２電極２１０、封止部２２０、第１薄膜トランジスタ１２０、及び第２薄膜トランジスタ１３０は、実質的に同一である。従って、図２と実質的に同一の図３の構成についての重複した説明は、省略または簡略に説明する。
図３を参照すると、本明細書の他の実施例に係る表示装置１００は、基板１１０、第１バッファ層１１１、第１薄膜トランジスタ１２０、第２薄膜トランジスタ１３０、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、ストレージキャパシタ１４０、遮断層３１０、連結電極１５０、バンク１８０、補助電極１６０、第１電極１７０、スペーサー１９０、発光構造物２００、第２電極２１０、及び封止部２２０を含むことができる。そして、第１薄膜トランジスタ１２０の第１アクティブ層１２１は、ＬＴＰＳからなり得、第２薄膜トランジスタ１３０の第２アクティブ層１３１は、酸化物半導体からなり得る。
本明細書の実施例に係る表示装置１００は、第２薄膜トランジスタ１３０の特性を低下させ得る水素の拡散を防止するために、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳される領域に遮断層３１０をさらに含むことができる。遮断層３１０は、ストレージキャパシタ１４０の第１キャパシタ電極１４１を形成するための工程時、共に形成され得る。そして、遮断層３１０は、ストレージキャパシタ１４０の第１キャパシタ電極１４１と同じ工程により形成されるので、第１キャパシタ電極１４１と連結された一体型に形成され得る。例えば、図２に示す通り、遮断層３１０を、ストレージキャパシタ１４０の第１キャパシタ電極１４１が第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳するように延びて形成できる。しかし、これには限定されず、遮断層３１０を、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳し、ストレージキャパシタ１４０の第１キャパシタ電極１４１と分離して形成できる。このとき、遮断層３１０を、ストレージキャパシタ１４０の第１キャパシタ電極１４１が形成された同じ層上に形成できる。例えば、遮断層３１０を、第１ゲート絶縁層１１２上に形成できる。
ストレージキャパシタ１４０の第１キャパシタ電極１４１が延びて一体型に形成された遮断層３１０を、第２アクティブ層１３１の第２チャンネル領域１３１ａと重畳するように配置できる。遮断層３１０を、第１ゲート絶縁層１１２上に形成できる。そして、遮断層３１０を、第２アクティブ層１３１の下部に配置でき、第２アクティブ層１３１と重畳する領域に配置できる。遮断層３１０を、第２アクティブ層１３１の下部に配置し、第２アクティブ層１３１と重畳することで、基板１１０で発生する水素が第２薄膜トランジスタ１３０の第２アクティブ層１３１に拡散されることを遮断できる。
遮断層３１０と第１キャパシタ電極１４１は、第１薄膜トランジスタ１２０の第２ゲート電極１３４と同じ工程によって共に形成され得る。そして、遮断層３１０及び第１キャパシタ電極１４１を、第２ゲート電極１３４と同じ物質で形成できる。そして、遮断層３１０を、基板１１０と第２アクティブ層１３１との間に配置でき、第２アクティブ層１３１と重畳するように配置できる。
従って、本明細書の実施例に係る表示装置１００は、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳するように第１キャパシタ電極１４１と連結されて一体型に形成された遮断層３１０を配置し、基板１１０で発生する水素が第２アクティブ層１３１に拡散されることを防止できる。これによって、本明細書の実施例に係る表示装置１００の信頼性を向上できる効果を得ることができる。
図４は、本明細書の他の実施例に係る表示装置１００を示す断面図である。
図２を参照して共に説明し、重複した説明は、省略または簡略に説明する。例えば、基板１１０、第１バッファ層１１１、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、連結電極１５０、補助電極１６０、第１電極１７０、バンク１８０、スペーサー１９０、発光構造物２００、第２電極２１０、封止部２２０、第１薄膜トランジスタ１２０、及び第２薄膜トランジスタ１３０は、実質的に同一である。従って、図２と実質的に同一の図４の構成についての重複した説明は、省略または簡略に説明する。
図４を参照すると、本明細書の他の実施例に係る表示装置１００は、基板１１０、第１バッファ層１１１、第１薄膜トランジスタ１２０、第２薄膜トランジスタ１３０、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、ストレージキャパシタ１４０、遮断層３１０、連結電極１５０、バンク１８０、補助電極１６０、第１電極１７０、スペーサー１９０、発光構造物２００、第２電極２１０、及び封止部２２０を含むことができる。そして、第１薄膜トランジスタ１２０の第１アクティブ層１２１は、ＬＴＰＳからなり得、第２薄膜トランジスタ１３０の第２アクティブ層１３１は、酸化物半導体からなり得る。
本明細書の実施例に係る表示装置１００は、第２薄膜トランジスタ１３０の特性を低下させ得る水素の拡散を防止するために、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳される領域に遮断層３１０をさらに含むことができる。遮断層３１０は、第１遮断層３１１と、第１遮断層３１１の下部に配置された第２遮断層３１２とを含むことができる。そして、第１遮断層３１１は、ストレージキャパシタ１４０の第２キャパシタ電極１４２を形成するための工程時、共に形成され得る。第２遮断層３１２は、ストレージキャパシタ１４０の第１キャパシタ電極１４１を形成するための工程時、共に形成され得る。そして、第１遮断層３１１は、ストレージキャパシタ１４０の第２キャパシタ電極１４２と同じ工程により形成されるので、第２キャパシタ電極１４２と連結された一体型に形成され得る。第２遮断層３１２は、ストレージキャパシタ１４０の第１キャパシタ電極１４１と同じ工程により形成されるので、第１キャパシタ電極１４１と連結された一体型に形成され得る。例えば、図２に示す通り、第１遮断層３１１を、ストレージキャパシタ１４０の第２キャパシタ電極１４２が第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳するように延びて形成できる。そして、第２遮断層３１２を、ストレージキャパシタ１４０の第１キャパシタ電極１４１が第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳するように延びて形成できる。また、第１遮断層３１１と第２遮断層３１２を、キャパシタを形成するために互いに重畳するように配置できる。しかし、これには限定されず、第１遮断層３１１及び第２遮断層３１２は、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳し、ストレージキャパシタ１４０の第１キャパシタ電極１４１及び第２キャパシタ電極１４２と電気的に分離されて形成され得る。
ストレージキャパシタ１４０の第１キャパシタ電極１４１が延びて一体型に形成された第２遮断層３１２と、ストレージキャパシタ１４０の第２キャパシタ電極１４２が延びて一体型に形成された第１遮断層３１１とを、第２アクティブ層１３１の第２チャンネル領域１３１ａと重畳するように配置できる。第１遮断層３１１を、第１層間絶縁層１１３上に配置でき、第２遮断層３１２を、第１ゲート絶縁層１１２上に配置できる。そして、第１遮断層３１１及び第２遮断層３１２を、第２アクティブ層１３１の下部に配置でき、第２アクティブ層１３１と重畳する領域に配置できる。第１遮断層３１１を第２アクティブ層１３１と第２遮断層３１２との間に配置できれば、第２遮断層３１２を、第１遮断層３１１と基板１１０との間に配置できる。そして、第１遮断層３１１と第２遮断層３１２を、互いに重畳するように配置できる。また、第１遮断層３１１と第２遮断層３１２を、第２アクティブ層１３１と重畳するように配置できる。第１遮断層３１１及び第２遮断層３１２は、第２アクティブ層１３１の下部に配置され、第２アクティブ層１３１と重畳することで、基板１１０で発生する水素が第２薄膜トランジスタ１３０の第２アクティブ層１３１に拡散されることを防止できる。
第２遮断層３１２と第１キャパシタ電極１４１は、第１薄膜トランジスタ１２０の第１ゲート電極１２４と同じ工程によって共に形成され得る。そして、第２遮断層３１２及び第１キャパシタ電極１４１は、第１ゲート電極１２４と同じ物質で形成され得る。
第２キャパシタ電極１４２と連結されて一体型に形成された第１遮断層３１１に電荷がチャージ（ｃｈａｒｇｅ）され得る。第１遮断層３１１にチャージ（ｃｈａｒｇｅ）された電荷が第２薄膜トランジスタ１３０の第２アクティブ層１３１に伝達されることを遮断するために、第２バッファ層１１４は、多重層に形成されることが好ましい。第２バッファ層１１４が多重層に形成される場合、第２アクティブ層１３１と接触する第２バッファ層１１４の最上部層を、水素含量の低い酸化シリコン（ＳｉＯｘ）物質で形成できる。例えば、第２バッファ層１１４の最上部層を、二酸化ケイ素（ＳｉＯ２）物質で形成できる。そして、酸化シリコン（ＳｉＯｘ）物質で形成された最上部層と第１遮断層３１１との間には、絶縁性の高い窒化シリコン（ＳｉＮｘ）物質層を少なくとも一つ配置できる。例えば、図２に示す通り、第２バッファ層１１４が二重層に形成される場合、第２バッファ層１１４は、第１遮断層３１１上に配置された第２下部バッファ層１１４ａと、第２下部バッファ層１１４ａ上に配置された第２上部バッファ層１１４ｂを含むことができる。第２アクティブ層１３１の下部面と直接接触する第２上部バッファ層１１４ｂは、第２下部バッファ層１１４ａより水素含量が相対的に低くてよい。そして、第１遮断層３１１と第２上部バッファ層１１４ｂとの間に配置される第２下部バッファ層１１４ａは、第２上部バッファ層１１４ｂより絶縁性が高くてよい。第２薄膜トランジスタ１３０の第２アクティブ層１３１と直接接触している第２バッファ層１１４の第２上部バッファ層１１４ｂを、酸化シリコン（ＳｉＯｘ）から形成できる。例えば、第２上部バッファ層１１４ｂを、二酸化ケイ素（ＳｉＯ２）から形成できる。そして、第２上部バッファ層１１４ｂと第１遮断層３１１との間に配置された第２下部バッファ層１１４ａを窒化シリコン（ＳｉＮｘ）から形成できる。
酸化シリコン（ＳｉＯｘ）より絶縁性が相対的に高い窒化シリコン（ＳｉＮｘ）からなる第２下部バッファ層１１４ａは、第１遮断層３１１上に配置されることで、第１遮断層３１１にチャージされた電荷が第２薄膜トランジスタ１３０の第２アクティブ層１３１に伝達されることを防止できる。そして、窒化シリコン（ＳｉＮｘ）より水素含量が相対的に低い酸化シリコン（ＳｉＯｘ）からなる第２上部バッファ層１１４ｂは、第２薄膜トランジスタ１３０の第２アクティブ層１３１に水素が拡散されることを防止できる。
従って、本明細書の実施例に係る表示装置１００は、第２薄膜トランジスタ１３０の第２アクティブ層１３１と重畳するように第２キャパシタ電極１４２と連結されて一体型に形成された第１遮断層３１１及び第２遮断層３１２を配置し、基板１１０で発生する水素が第２アクティブ層１３１に拡散されることを防止できる。そして、第１遮断層３１０と第２アクティブ層１３１との間に配置される第２バッファ層１１４を、水素含量が相対的に低い第２上部バッファ層１１４ｂと、絶縁性が相対的に高い第２下部バッファ層１１４ａとからなる多重層に形成することができる。そして、第２上部バッファ層１１４ｂを第２アクティブ層１３１の下部面と接触するように配置することで、第２薄膜トランジスタ１３０の第２アクティブ層１３１に水素が拡散されることを防止できる。そして、第２下部バッファ層１１４ａを第１遮断層３１１と第２上部バッファ層１１４ｂとの間に配置することで、第１遮断層３１１にチャージされた電荷が第２薄膜トランジスタ１３０の第２アクティブ層１３１に伝達されることを防止できる。これによって、本明細書の実施例に係る表示装置１００の信頼性を向上する効果を得られる。
図５は、本明細書の他の実施例に係る表示装置１００を示す断面図である。
図４を参照して共に説明し、重複した説明は、省略または簡略に説明する。例えば、基板１１０、第１バッファ層１１１、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、補助電極１６０、第１電極１７０、バンク１８０、スペーサー１９０、発光構造物２００、第２電極２１０、封止部２２０、遮断層３１０、ストレージキャパシタ１４０、及び第２薄膜トランジスタ１３０は、実質的に同一である。従って、図４と実質的に同一の図５の構成についての重複した説明は、省略または簡略に説明する。
図５を参照すると、本明細書の他の実施例に係る表示装置１００は、基板１１０、第１バッファ層１１１、第１薄膜トランジスタ１２０、第２薄膜トランジスタ１３０、第１ゲート絶縁層１１２、第１層間絶縁層１１３、第２バッファ層１１４、第２ゲート絶縁層１１５、第２層間絶縁層１１６、第１平坦化層１１７、第２平坦化層１１８、ストレージキャパシタ１４０、遮断層３１０、連結電極１５０、バンク１８０、補助電極１６０、第１電極１７０、スペーサー１９０、発光構造物２００、第２電極２１０、及び封止部２２０を含むことができる。そして、第１薄膜トランジスタ１２０の第１アクティブ層１２１は、ＬＴＰＳからなり得、第２薄膜トランジスタ１３０の第２アクティブ層１３１は、酸化物半導体からなり得る。
本明細書の他の実施例に係る表示装置１００で連結電極１５０は、第１連結電極１５１及び第１連結電極１５１上に配置される第２連結電極１５２を含むことができる。そして、第２バッファ層１１４と第２キャパシタ電極１４２との間に配置される補助層間絶縁層１１９をさらに含むことができる。
また、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３を、第２バッファ層１１４の下部に配置できる。例えば、図５に示されたように、ストレージキャパシタ１４０の第２キャパシタ電極１４２及び遮断層３１０の第１遮断層３１１上には、補助層間絶縁層１１９を配置できる。補助層間絶縁層１１９には、第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３それぞれが第１薄膜トランジスタ１２０の第１アクティブ層１２１の第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃそれぞれに連結されるためのコンタクトホールを形成できる。そして、補助層間絶縁層１１９には、連結電極１５０の第１連結電極１５１が第２キャパシタ電極１４２に接続するためのコンタクトホールを形成できる。
補助層間絶縁層１１９を、第１補助層間絶縁層１１９ａ及び第２補助層間絶縁層１１９ｂを含む二重層に形成できる。補助層間絶縁層１１９が第１補助層間絶縁層１１９ａ及び第１補助層間絶縁層１１９ａ上にある第２補助層間絶縁層１１９ｂからなる二重層に形成される場合、第１補助層間絶縁層１１９ａは、酸化シリコン（ＳｉＯｘ）であってよい。そして、第２補助層間絶縁層１１９ｂは、窒化シリコン（ＳｉＮｘ）であってよい。第１補助層間絶縁層１１９ａ及び第２補助層間絶縁層１１９ｂには、第１ソース電極１２２及び第１ドレイン電極１２３それぞれが第１薄膜トランジスタ１２０の第１アクティブ層１２１の第１ソース領域１２１ｂ及び第１ドレイン領域１２１ｃそれぞれに連結されるためのコンタクトホールを形成できる。そして、第１補助層間絶縁層１１９ａ及び第２補助層間絶縁層１１９ｂには、連結電極１５０の第１連結電極１５１が第２キャパシタ電極１４２に接続するためのコンタクトホールを形成できる。そして、補助層間絶縁層１１９上には、第１連結電極１５１と第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３を配置できる。第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３は、第１ゲート絶縁層１１２、第１層間絶縁層１１３、補助層間絶縁層１１９に形成されたコンタクトホールを通して第１薄膜トランジスタ１２０の第１アクティブ層１２１と連結され得る。第１連結電極１５１は、第１ゲート絶縁層１１２、第１層間絶縁層１１３、補助層間絶縁層１１９に形成されたコンタクトホールを通してストレージキャパシタ１４０と連結され得る。従って、第１薄膜トランジスタ１２０の第１ソース電極１２２は、第１ゲート絶縁層１１２、第１層間絶縁層１１３、補助層間絶縁層１１９に形成されたコンタクトホールを通して第１アクティブ層１２１の第１ソース領域１２１ｂと連結され得る。そして、第１薄膜トランジスタ１２０の第１ドレイン電極１２３は、第１ゲート絶縁層１１２、第１層間絶縁層１１３、補助層間絶縁層１１９に形成されたコンタクトホールを通して第１アクティブ層１２１の第１ドレイン領域１２１ｃと連結され得る。そして、第１連結電極１５１は、第１ゲート絶縁層１１２、第１層間絶縁層１１３、補助層間絶縁層１１９に形成されたコンタクトホールを通してストレージキャパシタ１４０の第２キャパシタ電極１４２と連結され得る。
そして、第１連結電極１５１と第１薄膜トランジスタ１２０の第１ソース電極１２２及び第１ドレイン電極１２３上に第２バッファ層１１４を配置できる。そして、第２バッファ層１１４上に第２薄膜トランジスタ１３０を形成できる。
そして、第２連結電極１５２は、第２薄膜トランジスタ１３０の第２ドレイン電極１３３と電気的に連結され得る。そして、第２連結電極１５２は、第２バッファ層１１４及び第２層間絶縁層１１６に形成されたコンタクトホールを通して第１連結電極１５１と電気的に連結され得る。従って、連結電極１５０の第１連結電極１５１及び第２連結電極１５２は、ストレージキャパシタ１４０の第２キャパシタ電極１４２と第２薄膜トランジスタ１３０の第２ドレイン電極１３３を電気的に連結させる役割を果たすことができる。
図５によれば、第１薄膜トランジスタ１２０を、第２バッファ層１１４の下部に配置でき、第２薄膜トランジスタ１３０を、第２バッファ層１１４の上部に配置できる。
本明細書の実施例に係る表示装置を下記のように説明できる。
本明細書の実施例に係る表示装置は、第１基板、第２基板、及び第１基板と第２基板との間の無機絶縁層を含む基板と、ｎ個の層を含み、ｎは、奇数である、基板上の第１バッファ層と、第１バッファ層上の第１薄膜トランジスタ、第２薄膜トランジスタ、及びストレージキャパシタとを含み、第１薄膜トランジスタは、低温ポリシリコン物質からなる第１アクティブ層を含むことができる。そして、第２薄膜トランジスタは、酸化物半導体物質からなる第２アクティブ層を含むことができる。また、ストレージキャパシタは、第１キャパシタ電極及び第２キャパシタ電極を含むことができる。
本明細書の実施例によれば、第１キャパシタ電極及び第２キャパシタ電極の少なくともいずれか一つの延長部であり、前記第２アクティブ層と重畳する遮断層をさらに含むことができる。
本明細書の実施例によれば、無機絶縁層は、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）物質からなり得る。
本明細書の実施例によれば、ｎ＝０である場合、第１バッファ層は、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）物質からなる単一層であってよい。
本明細書の実施例によれば、ｎが２以上である場合、第１バッファ層は、酸化シリコン（ＳｉＯｘ）層と窒化シリコン（ＳｉＮｘ）層が交互に形成された多重層であってよい。
本明細書の実施例によれば、第１バッファ層のｎ個の層は、基板と接触し、酸化シリコン（ＳｉＯｘ）物質からなる下部層と、第１アクティブ層と接触し、酸化シリコン（ＳｉＯｘ）物質からなる上部層と、上部層と下部層との間の中間層とを含むことができる。
本明細書の実施例によれば、上部層の厚さは、中間層及び下部層のそれぞれの厚さより大きくてよい。
本明細書の実施例によれば、中間層のそれぞれの厚さと下部層の厚さは、同じであってよい。
本明細書の実施例に係る表示装置は、基板と、基板上の第１バッファ層とを含むことができる。また、低温ポリシリコン物質からなる第１アクティブ層、第１ゲート絶縁層を挟んで第１アクティブ層と重畳する第１ゲート電極、及び第１アクティブ層と電気的に連結される第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、酸化物半導体からなる第２アクティブ層、第２ゲート絶縁層を挟んで第２アクティブ層と重畳する第２ゲート電極、及び第２アクティブ層と電気的に連結される第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタとを含むことができる。そして、第１ゲート電極と同じ層の第１キャパシタ電極及び第１層間絶縁層を挟んで第１キャパシタ電極と重畳する第２キャパシタ電極を含むストレージキャパシタと、第２アクティブ層と重畳する第２キャパシタ電極の延長部である第１遮断層を含むことができる。
本明細書の実施例によれば、基板は、第１基板、第２基板、及び第１基板と第２基板との間に配置された無機絶縁層を含むことができる。
本明細書の実施例によれば、第１遮断層と第２アクティブ層との間に配置され、酸化シリコン（ＳｉＯｘ）層及び窒化シリコン（ＳｉＮｘ）層を含む複数の層からなる第２バッファ層をさらに含み、複数の層からなる第２バッファ層は、第２アクティブ層と接触する最上部層である酸化シリコン（ＳｉＯｘ）層及び最上部層と第１遮断層との間の少なくとも一つの窒化シリコン（ＳｉＮｘ）層を含むことができる。
本明細書の実施例によれば、第２アクティブ層及び第１遮断層と重畳する第１キャパシタ電極の延長部である第２遮断層をさらに含むことができる。
本明細書の実施例によれば、第２バッファ層は、第２上部バッファ層及び第２下部バッファ層を含み、第２上部バッファ層は、酸化シリコン（ＳｉＯｘ）層であり、第２下部バッファ層は、前記窒化シリコン（ＳｉＮｘ）層であってよい。
本明細書の実施例によれば、第２上部バッファ層は、二酸化ケイ素（ＳｉＯ２）層であってよい。
本明細書の実施例によれば、第１薄膜トランジスタの第１アクティブ層は、第１バッファ層上にあり、第１ゲート絶縁層は、第１アクティブ層及び第１バッファ層上にあり、第１薄膜トランジスタの第１ゲート電極とストレージキャパシタの第１キャパシタ電極は、第１ゲート絶縁層上にあり、第１層間絶縁層は、第１ゲート電極及び第１キャパシタ電極上にあり、第１キャパシタ電極と重畳するストレージキャパシタの第２キャパシタ電極及び第２アクティブ層と重畳する第１遮断層は、第１層間絶縁層上にあり、第２バッファ層は、第２キャパシタ電極、第１遮断層、及び第１層間絶縁層上にあり、第２薄膜トランジスタの第２アクティブ層は、第２バッファ層上にあり、第２ゲート絶縁層は、第２アクティブ層上にあり、第２薄膜トランジスタの第２ゲート電極は、第２ゲート絶縁層上にあり、第２層間絶縁層は、第２ゲート電極、第２アクティブ層、及び第２バッファ層上にあり、第１薄膜トランジスタの第１ソース電極及び第１ドレイン電極と、第２薄膜トランジスタの第２ソース電極及び第２ドレイン電極は、第２層間絶縁層上にあってよい。
本明細書の実施例によれば、第２ソース電極及び第２ドレイン電極は、第２層間絶縁層のコンタクトホールを通して第２アクティブ層と電気的に連結され得る。
本明細書の実施例によれば、第１ソース電極及び第１ドレイン電極は、第２層間絶縁層、第２バッファ層、第１層間絶縁層、及び第１ゲート絶縁層のコンタクトホールを通して第１アクティブ層と電気的に連結され得る。
本明細書の実施例によれば、第２層間絶縁層上に配置され、ストレージキャパシタの第２キャパシタ電極と第２薄膜トランジスタの第２ドレイン電極を電気的に連結する連結電極をさらに含み、連結電極は、第２ドレイン電極と互いに連結された一体型であってよい。
本明細書の実施例によれば、連結電極は、第２層間絶縁層及び第２バッファ層のコンタクトホールを通して第２キャパシタ電極と電気的に連結され得る。
本明細書の実施例によれば、第２層間絶縁層上に配置され、ストレージキャパシタの第２キャパシタ電極と第２薄膜トランジスタの第２ドレイン電極を電気的に連結する連結電極をさらに含み、連結電極は、第２ドレイン電極と一体型に連結された第２連結電極と、第２連結電極と第２キャパシタ電極を連結する第１連結電極を含むことができる。
本明細書の実施例によれば、第１連結電極と第２連結電極は、第２層間絶縁層及び第２バッファ層のコンタクトホールを通して第２キャパシタ電極と電気的に連結され得る。
本明細書の実施例に係る表示装置は、基板と、基板上の第１バッファ層とを含むことができる。また、低温ポリシリコン物質からなる第１アクティブ層、第１ゲート絶縁層を挟んで第１アクティブ層と重畳する第１ゲート電極、及び第１アクティブ層と電気的に連結される第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、酸化物半導体からなる第２アクティブ層、第２ゲート絶縁層を挟んで第２アクティブ層と重畳する第２ゲート電極、及び第２アクティブ層と電気的に連結される第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタを含むことができる。そして、第１ゲート電極と同じ層の第１キャパシタ電極および第１層間絶縁層を挟んで第１キャパシタ電極と重畳する第２キャパシタ電極を含むストレージキャパシタと、第２アクティブ層と重畳する第１キャパシタ電極の延長部である第１遮断層とを含むことができる。
本明細書の実施例に係る表示装置は、第２アクティブ層及び第１遮断層と重畳する第２キャパシタ電極の延長部である第２遮断層をさらに含むことができる。
以上、添付の図面を参照して、本明細書の実施例をさらに詳細に説明したが、本明細書は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本明細書に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、限定的ではないものと理解すべきである。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

Claims (23)

  1. 第１基板、第２基板、及び前記第１基板と前記第２基板との間の無機絶縁層を含む基板と、
    ｎ個の層を含み、ｎは、奇数である、前記基板上の第１バッファ層と、
    前記第１バッファ層上の第１薄膜トランジスタ、第２薄膜トランジスタ、及びストレージキャパシタとを含み、
    前記第１薄膜トランジスタは、低温ポリシリコン物質からなる第１アクティブ層を含み、
    前記第２薄膜トランジスタは、酸化物半導体物質からなる第２アクティブ層を含み、
    前記ストレージキャパシタは、第１キャパシタ電極及び第２キャパシタ電極を含む、表示装置。
  2. 前記第１キャパシタ電極及び前記第２キャパシタ電極の少なくともいずれか一つの延長部であり、前記第２アクティブ層と重畳する遮断層をさらに含む、請求項１に記載の表示装置。
  3. 前記無機絶縁層は、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）物質からなる、請求項１に記載の表示装置。
  4. ｎ＝１である場合、
    前記第１バッファ層は、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）物質からなる単一層である、請求項１に記載の表示装置。
  5. ｎが３以上である場合、
    前記第１バッファ層は、酸化シリコン（ＳｉＯｘ）層と窒化シリコン（ＳｉＮｘ）層が交互に形成された多重層である、請求項１に記載の表示装置。
  6. 前記第１バッファ層のｎ個の層は、
    前記基板と接触し、前記酸化シリコン（ＳｉＯｘ）物質からなる下部層と、
    前記第１アクティブ層と接触し、酸化シリコン（ＳｉＯｘ）物質からなる上部層と、
    前記上部層と前記下部層との間の中間層とを含む、請求項５に記載の表示装置。
  7. 前記上部層の厚さは、前記中間層及び前記下部層のそれぞれの厚さより大きい、請求項６に記載の表示装置。
  8. 前記中間層のそれぞれの厚さと前記下部層の厚さは、同じである、請求項７に記載の表示装置。
  9. 基板と、
    前記基板上の第１バッファ層と、
    低温ポリシリコン物質からなる第１アクティブ層、第１ゲート絶縁層を挟んで前記第１アクティブ層と重畳する第１ゲート電極、及び前記第１アクティブ層と電気的に連結される第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、
    酸化物半導体からなる第２アクティブ層、第２ゲート絶縁層を挟んで前記第２アクティブ層と重畳する第２ゲート電極、及び前記第２アクティブ層と電気的に連結される第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタと、
    前記第１ゲート電極と同じ層の第１キャパシタ電極及び第１層間絶縁層を挟んで前記第１キャパシタ電極と重畳する第２キャパシタ電極を含むストレージキャパシタと、
    前記第２アクティブ層と重畳する前記第２キャパシタ電極の延長部である第１遮断層を含む、表示装置。
  10. 前記基板は、第１基板、第２基板、及び前記第１基板と前記第２基板との間に配置された無機絶縁層を含む、請求項９に記載の表示装置。
  11. 前記第１遮断層と前記第２アクティブ層との間に配置され、酸化シリコン（ＳｉＯｘ）層及び窒化シリコン（ＳｉＮｘ）層を含む複数の層からなる第２バッファ層をさらに含み、
    前記第２バッファ層は、前記第２アクティブ層と接触する最上部層である酸化シリコン（ＳｉＯｘ）層及び前記最上部層と前記第１遮断層との間の少なくとも一つの窒化シリコン（ＳｉＮｘ）層を含む、請求項１０に記載の表示装置。
  12. 前記第２アクティブ層及び前記第１遮断層と重畳する前記第１キャパシタ電極の延長部である第２遮断層をさらに含む、請求項１０に記載の表示装置。
  13. 前記第２バッファ層は、第２上部バッファ層及び第２下部バッファ層を含み、
    前記第２上部バッファ層は、前記酸化シリコン（ＳｉＯｘ）層であり、前記第２下部バッファ層は、前記窒化シリコン（ＳｉＮｘ）層である、請求項１１に記載の表示装置。
  14. 前記第２上部バッファ層は、二酸化ケイ素（ＳｉＯ２）層である、請求項１３に記載の表示装置。
  15. 前記第１薄膜トランジスタの前記第１アクティブ層は、前記第１バッファ層上にあり、
    前記第１ゲート絶縁層は、前記第１アクティブ層及び前記第１バッファ層上にあり、
    前記第１薄膜トランジスタの前記第１ゲート電極及び前記ストレージキャパシタの前記第１キャパシタ電極は、前記第１ゲート絶縁層上にあり、
    前記第１層間絶縁層は、前記第１ゲート電極及び前記第１キャパシタ電極上にあり、
    前記第１キャパシタ電極と重畳する前記ストレージキャパシタの前記第２キャパシタ電極及び前記第２アクティブ層と重畳する前記第１遮断層は、前記第１層間絶縁層上にあり、
    前記第２バッファ層は、前記第２キャパシタ電極、前記第１遮断層、及び前記第１層間絶縁層上にあり、
    前記第２薄膜トランジスタの第２アクティブ層は、前記第２バッファ層上にあり、
    前記第２ゲート絶縁層は、前記第２アクティブ層上にあり、
    前記第２薄膜トランジスタの第２ゲート電極は、前記第２ゲート絶縁層上にあり、
    前記第２層間絶縁層は、前記第２ゲート電極、前記第２アクティブ層、及び前記第２バッファ層上にあり、前記第１薄膜トランジスタの前記第１ソース電極及び前記第１ドレイン電極と、前記第２薄膜トランジスタの前記第２ソース電極及び前記第２ドレイン電極は、前記第２層間絶縁層上にある、請求項１１に記載の表示装置。
  16. 前記第２ソース電極及び前記第２ドレイン電極は、前記第２層間絶縁層のコンタクトホールを通して前記第２アクティブ層と電気的に連結される、請求項１５に記載の表示装置。
  17. 前記第１ソース電極及び前記第１ドレイン電極は、前記第２層間絶縁層、前記第２バッファ層、前記第１層間絶縁層、及び前記第１ゲート絶縁層のコンタクトホールを通して前記第１アクティブ層と電気的に連結される、請求項１５に記載の表示装置。
  18. 前記第２層間絶縁層上に配置され、前記ストレージキャパシタの前記第２キャパシタ電極と前記第２薄膜トランジスタの前記第２ドレイン電極を電気的に連結する連結電極をさらに含み、前記連結電極は、前記第２ドレイン電極と互いに連結された一体型である、請求項１５に記載の表示装置。
  19. 前記連結電極は、前記第２層間絶縁層及び前記第２バッファ層のコンタクトホールを通して前記第２キャパシタ電極と電気的に連結される、請求項１８に記載の表示装置。
  20. 前記第２層間絶縁層上に配置され、前記ストレージキャパシタの前記第２キャパシタ電極と前記第２薄膜トランジスタの前記第２ドレイン電極を電気的に連結する連結電極をさらに含み、
    前記連結電極は、前記第２ドレイン電極と一体型に連結された第２連結電極と、前記第２連結電極と前記第２キャパシタ電極を連結する第１連結電極を含む、請求項１５に記載の表示装置。
  21. 前記第１連結電極と前記第２連結電極は、前記第２層間絶縁層及び前記第２バッファ層のコンタクトホールを通して前記第２キャパシタ電極と電気的に連結される、請求項２０に記載の表示装置。
  22. 基板と、
    前記基板上の第１バッファ層と、
    低温ポリシリコン物質からなる第１アクティブ層、第１ゲート絶縁層を挟んで前記第１アクティブ層と重畳する第１ゲート電極、及び前記第１アクティブ層と電気的に連結される第１ソース電極及び第１ドレイン電極を含む第１薄膜トランジスタと、
    酸化物半導体からなる第２アクティブ層、第２ゲート絶縁層を挟んで前記第２アクティブ層と重畳する第２ゲート電極、及び前記第２アクティブ層と電気的に連結される第２ソース電極及び第２ドレイン電極を含む第２薄膜トランジスタと、
    前記第１ゲート電極と同じ層の第１キャパシタ電極及び第１層間絶縁層を挟んで前記第１キャパシタ電極と重畳する第２キャパシタ電極を含むストレージキャパシタと、
    前記第２アクティブ層と重畳する前記第１キャパシタ電極の延長部である第１遮断層とを含む、表示装置。
  23. 前記第２アクティブ層及び前記第１遮断層と重畳する前記第２キャパシタ電極の延長部である第２遮断層をさらに含む、請求項２２に記載の表示装置。
JP2019186586A 2018-11-07 2019-10-10 表示装置 Active JP6916256B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180136203A KR20200052782A (ko) 2018-11-07 2018-11-07 표시 장치
KR10-2018-0136203 2018-11-07

Publications (2)

Publication Number Publication Date
JP2020076975A true JP2020076975A (ja) 2020-05-21
JP6916256B2 JP6916256B2 (ja) 2021-08-11

Family

ID=69062192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019186586A Active JP6916256B2 (ja) 2018-11-07 2019-10-10 表示装置

Country Status (7)

Country Link
US (1) US11063068B2 (ja)
JP (1) JP6916256B2 (ja)
KR (1) KR20200052782A (ja)
CN (2) CN116995080A (ja)
DE (1) DE102019129838A1 (ja)
GB (1) GB2580210B (ja)
TW (1) TWI729456B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060071A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
WO2020231398A1 (en) * 2019-05-13 2020-11-19 Hewlett-Packard Development Company, L.P. Thin-film transistors
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
KR102662726B1 (ko) * 2019-06-19 2024-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20210086345A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치
CN111933681A (zh) 2020-09-07 2020-11-13 深圳市华星光电半导体显示技术有限公司 顶发光amoled显示面板、制作方法以及显示装置
KR20220033638A (ko) 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치
CN112420954B (zh) * 2020-11-18 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN115280500B (zh) * 2020-12-21 2024-04-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20220095745A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20220096626A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치
CN114512548A (zh) * 2022-02-25 2022-05-17 武汉华星光电半导体显示技术有限公司 薄膜晶体管、oled显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010186A (ja) * 2008-06-24 2010-01-14 Kyodo Printing Co Ltd フレキシブル有機ｅｌディスプレイ及びその製造方法
WO2012144499A1 (ja) * 2011-04-22 2012-10-26 旭硝子株式会社 積層体、その製造方法及び用途
US20160064421A1 (en) * 2014-08-29 2016-03-03 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
US20170155000A1 (en) * 2015-11-26 2017-06-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
JP2017536646A (ja) * 2014-09-24 2017-12-07 アップル インコーポレイテッド シリコン及び半導体酸化物の薄膜トランジスタディスプレイ
JP2018117154A (ja) * 2013-08-26 2018-07-26 アップル インコーポレイテッド シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575777B (en) 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
KR101782557B1 (ko) * 2010-10-25 2017-09-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN105051906B (zh) * 2013-03-15 2018-12-07 应用材料公司 用于tft的金属氧化物半导体的缓冲层
JP6101357B2 (ja) * 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
KR102180037B1 (ko) 2013-11-06 2020-11-18 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
KR102414469B1 (ko) * 2014-03-14 2022-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
CN104078424B (zh) 2014-06-30 2017-02-15 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
KR102226236B1 (ko) 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
WO2017027704A1 (en) * 2015-08-11 2017-02-16 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US9985082B2 (en) * 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20180061723A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR20180076661A (ko) 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
KR20180136203A (ko) 2017-06-14 2018-12-24 강병환 블루투스 청각장애인 이어폰
CN107507841B (zh) * 2017-09-22 2021-01-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108198862B (zh) * 2017-12-28 2020-12-08 友达光电（昆山）有限公司 一种低温多晶硅晶体管及其显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010186A (ja) * 2008-06-24 2010-01-14 Kyodo Printing Co Ltd フレキシブル有機ｅｌディスプレイ及びその製造方法
WO2012144499A1 (ja) * 2011-04-22 2012-10-26 旭硝子株式会社 積層体、その製造方法及び用途
JP2018117154A (ja) * 2013-08-26 2018-07-26 アップル インコーポレイテッド シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
US20160064421A1 (en) * 2014-08-29 2016-03-03 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
JP2017536646A (ja) * 2014-09-24 2017-12-07 アップル インコーポレイテッド シリコン及び半導体酸化物の薄膜トランジスタディスプレイ
US20170155000A1 (en) * 2015-11-26 2017-06-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same

Also Published As

Publication number Publication date
CN116995080A (zh) 2023-11-03
US20200144309A1 (en) 2020-05-07
CN111162090B (zh) 2023-10-10
GB201916211D0 (en) 2019-12-25
DE102019129838A1 (de) 2020-05-07
TWI729456B (zh) 2021-06-01
TW202036895A (zh) 2020-10-01
GB2580210B (en) 2021-11-24
GB2580210A (en) 2020-07-15
JP6916256B2 (ja) 2021-08-11
CN111162090A (zh) 2020-05-15
US11063068B2 (en) 2021-07-13
KR20200052782A (ko) 2020-05-15

Similar Documents

Publication Publication Date Title
JP6916256B2 (ja) 表示装置
US10714557B2 (en) Substrate for display device and display device including the same
US11765937B2 (en) Display device
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US11765935B2 (en) Display apparatus
US20240090266A1 (en) Display Device
KR102050434B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR101878187B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20220115625A1 (en) Display Substrate and Preparation Method Thereof, and Display Device
KR20180068634A (ko) 유기 발광 표시 장치
KR101799034B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
US20230157089A1 (en) Display Apparatus
KR101484966B1 (ko) 어레이 기판 및 이의 제조방법
CN110299395B (zh) 基板、包括该基板的显示装置以及该显示装置的制造方法
JP7152448B2 (ja) ディスプレイ装置
KR20150059196A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20210004794A (ko) 표시 장치
KR102683138B1 (ko) 표시 장치
EP4398301A2 (en) Substrate for display device and display device including the same
KR20190069952A (ko) 표시 장치
KR20100041964A (ko) 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210715

R150 Certificate of patent or registration of utility model

Ref document number: 6916256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250