CN1549229A - 用于lcd或oeld的具有ldd区的结晶硅tft板 - Google Patents

Abstract

用于LCD或OELD的结晶硅TFT板。本发明涉及用于LCD或OELD的结晶硅TFT板。根据本发明，利用MILC方法，在TFT板的像素区形成包括结晶硅薄膜的像素晶体管和存储电容器，而且还在像素晶体管的沟道区周围同时形成具有1E14/cm²或更低杂质浓度的低浓度掺杂区，以有效降低像素晶体管的截止电流。因此，本发明的优点在于，可以利用较简单方法，同时制造TFT板的像素区和驱动电路区所需的半导体器件，因此，可以同时分别满足像素区和驱动电路区要求的截止电流特性和导通电流特性。

Description

用于LCD或OELD的具有LDD区的结晶硅TFT板

技术领域

本发明涉及用于TFT LCD或有机电致发光显示器(OELD)的结晶硅薄膜晶体管(TFT)板。更具体地说，本发明涉及用于TFT LCD或OELD的结晶硅TFT板，其中利用金属诱发横向晶化(MILC)方法，利用结晶硅同时形成位于TFT板的像素区上的像素晶体管和位于外围区的驱动晶体管，而且满足了像素区要求的晶体管的低截止电流(Ioff)特性和构成在外围区中形成的驱动电路的晶体管的高导通电流(Ion)特性。

背景技术

存在的问题是，在350℃或者更低的处理温度下，容易在玻璃基板上制造通常用于传统LCD和OELD的非晶硅TFT。然而，非晶硅TFT不能用于高速操作的电路，因为非晶硅的电子迁移率低。此外，在采用非晶硅TFT的LCD中，像素晶体管应该形成在基板上，而且还应该围绕基板、利用TCP(tape carrier package)驱动IC将玻璃基板和PCB互相连接在一起。因此，存在的另一个问题是，需要附加的驱动IC，而且提高了安装成本。此外，存在的又一个问题是，TCP驱动IC与PCB之间的连接部分，或者TCP驱动IC与玻璃基板之间的连接部分被机械和热冲击断开，或者连接部分的接触电阻升高。此外，存在的又一个问题是，TCP焊接本身变得困难，因为信号线与扫描线之间的焊接点间距随着LCD板分辨率的提高而降低。

然而，对于采用结晶硅TFT的LCD，可以将结晶硅用于LCD的开关器件等的驱动电路中，因为构成TFT的有源层的结晶硅具有良好电子迁移率。因此，可以将像素晶体管和驱动晶体管同时形成在TFT板上。此外，由于结晶硅TFT具有自对准结构，所以其电平移动电压低于非晶硅TFT的电平移动电压。此外，还可以形成CMOS电路，因为在结晶硅TFT内可以利用结晶硅形成N沟道和P沟道。而且，半导体生产线可以采用制造结晶硅TFT的工艺，因为它类似于硅晶片的标准CMOS工艺。

图1是在其上形成像素区11和外围区(即驱动电路区12)的用于LCD10的TFT板的示意图。在像素区11中形成包括像素晶体管、存储电容器等的多个像素的阵列，而在驱动电路区12中形成用于驱动像素的驱动器件。在结晶硅TFT LCD上，采用混合驱动方式，而不是将所有驱动器件形成在基板上，在混合驱动方式中，将利用结晶硅TFT难以制造的诸如运算放大器(OP放大器)或数模转换器(DAC)的模拟电路用作单独集成电路，而且将诸如多路转换器的开关器件形成在基板上。

图2是示出形成在用于LCD10的TFT板的像素区上的单元像素结构的等效电路图。每个单元像素分别包括：数据总线(Vd)；选通总线(gatebus line)(Vg)；像素晶体管21，其栅极连接到选通总线，而其源极和漏极连接到选通总线和像素电极；存储电容器22(Cst)，用于保持对像素晶体管21施加的信号的状态，直到施加下一个信号；以及液晶注入单元23(C_LC)，并联连接到存储电容器22。此时，存储电容器22和液晶注入单元23分别连接到公共电极24(Vcom)。

对于将像素区和驱动电路区同时形成在共同基板上的、用于LCD的结晶硅TFT板，为了有效驱动诸如开关器件的驱动器件，要求像素区具有低截止电流(Ioff)，即在不施加栅极电压的情况下流入像素晶体管的电流，而外围区具有高导通电流(Ion)，即在施加栅极电压的情况下，流入薄膜晶体管的电流。参考图2，特别是，如果像素晶体管21的截止电流高，则不能将对液晶注入单元23施加的驱动电压保持到下一个信号周期，因为在存储电容器22中累积的电荷被泄漏。因此，存在的问题是，明显降低了显示稳定性和均匀性。

通过在玻璃基板上形成非晶硅层，然后利用固相晶化方法、激光晶化方法、直接淀积方法、快速热退火方法等晶化非晶硅，制造用于结晶硅LCD的TFT板的薄膜晶体管。本发明的一个特征是，不是采用现有的晶化非晶硅的方法，而是采用一种利用金属诱发横向晶化(MILC)来晶化薄膜晶体管的有源层的方法。如果采用MILC方法，则其优势在于，与现有晶化方法相比，利用简单工艺以较低温度同时在像素区和外围区形成结晶硅TFT。然而，类似于利用另一种方法晶化的结晶硅，与非晶硅相比，利用MILC方法晶化的结晶硅具有高截止电流。实际上，为了保存在非选择时段期间在像素区内的各像素上累积的电信号而不发生任何损失，通常要求截止电流低于1E-11A。然而，利用MILC方法形成的结晶硅TFT具有良好的导通电流特性和糟糕的截止电流特性(即，截止电流较高)。因此，存在的另一个问题是，不能满足像素区要求的薄膜晶体管特性。

因此，需要一种同时将结晶硅TFT有效形成在用于LCD的TFT板的像素区和驱动电路区上，而且同时满足像素区要求的低截止电流和驱动电路区要求的高导通电流的结晶硅TFT板结构及其制造方法。

发明内容

为了解决现有技术存在的问题，提出本发明。本发明的目的在于提供一种薄膜晶体管(TFT)板，其中利用金属诱发横向晶化(MILC)方法，分别在用于LCD或OELD的TFT板的像素区和驱动电路区上同时形成包括结晶硅有源层的像素晶体管和驱动晶体管，而且同时满足像素区和驱动电路区分别要求的截止电流特性和导通电流特性。

附图说明

图1是示出用于LCD的TFT板的区域位置的示意图；

图2是示出位于用于LCD的TFT板上的单元像素结构的等效电路图；

图3a至3d是示出利用MILC方法制造薄膜晶体管的传统方法的剖视图；

图4是示出随利用MILC方法制造的TFT中注入金属偏移区的杂质浓度变化的漏极电流的曲线图；

图5a至5p是示出根据本发明制造用于LCD的结晶硅TFT板的制造方法的图；以及

图6a和6b是示出位于用于OELD的TFT板上的单元像素结构的等效电路图。

具体实施方式

以下将在解释本发明的具体内容之前，说明利用MILC方法形成结晶硅薄膜晶体管的过程。

通常，以如下方式构造用于诸如LCD的显示器中的薄膜晶体管，即，将硅淀积在由玻璃、石英等制造的透明基板上；在其上形成栅极和栅电极；将掺杂物注入到源极区和漏极区，并在退火过程中激活该掺杂物；然后，在其上形成绝缘层。通常，通过利用化学汽相淀积(CVD)方法、溅射方法等，在由玻璃制造的透明基板上淀积硅层，形成用于构造薄膜晶体管的源极区、漏极区以及沟道的有源层。然而，利用诸如CVD的方法直接淀积在基板上的硅层是非晶硅层，因此，其电子迁移率低。因为采用薄膜晶体管的显示器要求的操作速度高，而且被小型化，所以提高了驱动集成电路(IC)的集成度，而且降低了像素区的孔径比。因此，需要同时形成驱动电路和像素晶体管，而且需要通过提高硅层的电子迁移率来提高像素孔径比。为此，所采用的技术是，通过利用对其进行退火的方法晶化非晶硅层，来形成具有高电子迁移率的结晶硅层。

已经建议了多种用于将非晶硅层晶化为薄膜晶体管的多晶硅层的方法。固相晶化(SPC)方法是一种在约600℃或者更低的温度下，将非晶硅层退火几个小时至几十个小时的方法，该约600℃或者更低的温度是用于形成基板的玻璃的转变温度。由于SPC方法要求硅层热退火的时间周期长，因此存在的问题是，其生产率低。此外，如果基板的面积大，则即使在600℃或者更低温度的长时间热退火过程中，也会使基板变形。准分子激光器晶化方法是利用准分子激光束进行照射来扫描硅层以在非常短时间周期内在其局部产生高温，从而瞬间晶化硅层的方法。ELC方法的技术难题在于，难以对激光束扫描过程进行精确控制，而且一次只能制造一个基板。因此，存在的另一个问题在于，ELC方法的生产率比在退火炉内成批处理几个基板的情况下的生产率低。

为了克服用于晶化硅层的传统方法的缺陷，利用了以下这种现象：在使诸如镍、金以及铝的金属接触或者注入到非晶硅内时，即使在约200℃的低温下，仍可以导致非晶硅相变到多晶硅。这种现象被称为金属诱发晶化(MIC)。如果利用MIC现象制造薄膜晶体管，则在构成薄膜晶体管的有源层的多晶硅内保留任何金属。因此，存在的问题是，特别是在薄膜晶体管的沟道上出现电流泄漏现象。最近，建议了一种利用金属诱发横向晶化(MILC)晶化硅层的方法，在金属诱发横向晶化方法中，在金属与硅发生化学反应产生的硅化物连续、横向扩散时，连续导致硅晶化(S.W.Lee & S.K.Joo，IEEE Electron Device Letter，17(4)，p.160，1996)。已知镍、钯等是特别用于诱发MILC的金属。在利用MILC晶化硅层的情况下，用于诱发硅晶化的金属成分难以保留在通过MILC晶化的硅层内，因为在硅层的晶化扩散时，含有金属的硅化物界面横向扩散。因此，其优点在于，诸如Ni和Pd的金属不影响薄膜晶体管的有源层的电流泄漏特性以及其它操作特性。此外，利用MILC方法，即使在300℃至500℃的较低温度下，仍可以诱发硅的晶化。因此，另一个优点在于，可以使用退火炉，以便同时晶化几片基板，又不破坏基板。此外，在利用MILC现象的情况下，即使在300℃至600℃的较低温度下，仍可以诱发硅的晶化。因此，优点在于，即使采用一般玻璃基板，仍可以利用退火炉同时晶化几片基板，而不会破坏基板。

图3a至3d是示出利用MIC和MILC现象对构成TFT的硅层进行晶化的传统方法的剖视图。如图3a所示，将非晶硅层31淀积在其上形成了缓冲层(未示出)的绝缘层30上。然后，利用光刻法对非晶硅构图以形成有源层31。接着，利用通用方法将栅绝缘层32和栅电极33依次形成在有源层31上。如图3b所示，在把栅电极33用作掩模的状态下，通过将杂质掺杂到整个基板内，将源极区31S、沟道区31C以及漏极区31D形成在有源层31上。如图3c所示，形成光致抗蚀剂34(PR)，以便覆盖栅电极33和围绕栅电极的源极区31S和漏极区31D的某些部分。然后，在光致抗蚀剂的整个表面以及基板上淀积金属层35。如图3d所示，去除光致抗蚀剂34，然后在300℃至600℃的温度下，对整个基板进行退火。这样，利用MIC现象，可以对位于剩余金属层35正下方的源极和漏极区36进行晶化，而利用MILC现象，诱发位于栅电极正下方的源极和漏极区以及沟道区37的金属偏移部分(metal-offset portion)的晶化，该MILC现象将由剩余金属层35诱发。

在图3a至3d中，形成光致抗蚀剂以在栅电极33的两侧覆盖源极区31S和漏极区31D的原因是，如果对沟道区31C与源极区/漏极区31S、31D的边界淀积金属层，则MIC现象引入的金属成分残留在沟道区31C以及沟道区31C与源极区/漏极区31S、31D的边界上，并因此可能降低沟道区的泄漏电流和操作特性。为了解决上述问题，在沟道区周围形成金属偏移区，从而防止用于诱发结晶的金属被引入沟道区。由于根据其操作，剩余金属成分对沟道区之外的源极区和漏极区的影响不大，所以利用MIC现象晶化与沟道区分离开约0.01至5μm的源极区和漏极区，而利用MILC现象仅使沟道区和金属偏移区晶化，以便减少晶体管的有源层晶化所需的时间。

本发明具有的一个特征是，鉴于由图3a到3d所示方法制造的结晶硅TFT中的漏电流(即晶体管的导通电流和截止电流)依据注入沟道区域周围的杂质的浓度而变化的现象，对注入沟道区域周围的杂质的浓度进行控制以改善TFT板(特别是其像素区域)中的晶体管的截止电流特性。下面的表1显示了依据被注入通过MILC结晶的薄膜晶体管的沟道区域中的杂质的浓度而变化的截止电流和导通电流。

表1

	沟道区域周围的杂质浓度(/cm2)
						5.00E12	1.00E13	1.00E14	3.00E15
Ioff(A)	1.00E-12	5.00E-12	3.00E-11	5.00E-11
					Ion(A)	8.00E-15	2.00E-14	3.00E-04	5.00E-04
Ion/Ioff	8.00E07	4.00E07	1.00E07	1.00E07

(其测量条件是晶体管的宽度W＝10μm，晶体管的长度L＝6μm，V_D＝10V，Ion在栅极电压V_G＝20V时测量；Ioff在栅极电压V_G＝-5V时测量)

由表1的结果绘制的曲线在图4中显示。从表1可以看出，如果注入沟道区域周围的杂质的浓度增加，漏极的导通电流和截止电流都增加。例如，如果注入沟道区域周围的杂质的浓度是5.00E12/cm²，截止电流和导通电流分别是1.00E-12A和8.00E-05A，并且导通电流与截止电流的比率是8.00E07。此时，可以看出，如果注入杂质的浓度增加到3.00E15/cm²，截止电流和导通电流分别增加到5.00E-11A和5.00E-04A，并且导通电流与截止电流的比率减小到1.00E07。此外，可以看出，当注入沟道区域周围的杂质的浓度增加时，截止电流的增加程度高于导通电流的增加程度。

如图4所示，要求在LCD中使用的TFT板的像素区域形成的像素晶体管具有低于1E-11A的截止电流和高于1E-5A的导通电流。在形成薄膜晶体管中的源极和漏极的掺杂工艺中，通常把具有1E14/cm²或更高浓度的杂质注入源区和漏区。从表1和图4可以看出，具有该杂质浓度的晶体管的导通电流高于1E-5A。因此，即使通过一个普通的掺杂工艺把杂质注入沟道区域周围，也能实现像素晶体管的导通电流特性。但是，要求像素晶体管中的截止电流低于1E-11A的阈值，以便在像素的非选择时段期间维持所施加的电信号。可以看出，在作为注入杂质的通常浓度的1E14/cm²或更高的范围中，截止电流高于阈值。通常，如果LCD中使用的像素晶体管的截止电流高于1E-11A，则产生诸如闪烁或串扰的问题。因此，在使用MILC制造结晶硅TFT板时，在技术上需要把像素晶体管的截止电流保持为低于阈值。

从表1和图4可以看出，如果注入通过MILC结晶的薄膜晶体管的沟道区域周围的杂质的浓度是1.00E14/cm²或更小，则漏极的截止电流被减小到低于阈值1.00E-11A。因此，一个用于把像素晶体管的截止电流维持为低于阈值的有力方案是把注入沟道区域周围的杂质的浓度保持为低于1.00E14/cm²。但是，在薄膜晶体管的制造工艺中使用的普通掺杂工艺中，存在的一个问题是，如果使用该普通工艺，则难以把杂质的浓度保持为低于1.00E14/cm²，因为如上所述注入了具有1.00E14/cm²或更高浓度的杂质。为了解决该问题，本发明的特征在于，在晶体管的沟道区域周围形成一个低浓度掺杂区域(例如一个LDD(轻掺杂)区域)，在该区域中掺杂了低于其它有源层区域的浓度的杂质，使得在该区域的杂质的浓度保持为低于1.00E14/cm²。下面将参考优选实施例详细说明根据本发明的在TFT板中的像素晶体管和驱动晶体管的沟道区域周围形成低浓度掺杂区域的方法。

图5a至5p是显示根据本发明利用MILC方法在TFT板上同时形成像素晶体管和驱动晶体管的过程。尽管以下将说明在像素区上形成一个像素晶体管和一个存储电容器，而在驱动电路区上形成CMOS晶体管的例子，但是，显然，本发明并不局限于此。根据本发明，例如，可以在像素区形成两个或者更多个TFT，而且可以在驱动区形成P-MOS、N-MOS、CMOS或者它们的组合。此外，尽管在优选实施例中说明了将像素晶体管的硅层和存储电容器互相连接在一起的情况，但是，对于本技术领域内的熟练技术人员显而易见，不必将像素晶体管的硅层与存储电容器互相物理连接在一起，可以对它们进行配置以将它们互相电连接在一起。不仅如此，尽管在优选实施例中对由结晶硅形成存储电容器的电极的情况进行了说明，但是，诸如金属层的其它层可以代替电极。此外，对于本技术领域内的熟练技术人员显而易见，可以利用不同于栅绝缘层的材料构成的层，例如中间绝缘层来形成存储电容器的介质层。

图5a是示出将用于防止污染物从基板50扩散的屏蔽层51形成到基板50上的情况下的剖视图。在此，基板50由诸如非碱性玻璃、石英、氧化硅等的透明绝缘材料制成。通过利用诸如等离子增强化学汽相淀积(PECVD)方法、低压化学汽相淀积(LPCVD)方法、大气压化学汽相淀积(APCVD)方法或电子回旋谐振化学汽相淀积(ECR-CVD)方法的淀积方法，或者溅射方法，在约600℃或者更低的温度下淀积300至10,000厚度，更优选淀积500至3,000厚度的氧化硅(SiO₂)、氮化硅(SiNx)、氮氧化硅(SiO_xN_y)或者它们的复合材料，形成屏蔽层51。

如图5b所示，将构成薄膜晶体管的有源层的非晶硅层52(a-Si)形成在屏蔽层51上。通过利用PECVD、LPCVD或者溅射方法，淀积100至3,000厚度，更优选淀积500至1,000厚度的非晶硅，形成非晶硅层52。接着，为了如图5c所示在像素区形成N-MOS或P-MOS而在驱动电路区形成用作驱动器件的CMOS，采用使用蚀刻气体等离子体的干蚀刻方法，利用采用光刻法形成的图形，对非晶硅层构图。在图5b中，所示的像素区和驱动电路区互相邻接。然而，在实际使用的基板上，在像素区形成多个单元像素的阵列，并与该单元像素阵列间隔一定距离形成驱动电路。同时，应该注意，为了说明同时形成像素晶体管和驱动晶体管的方法，在该图中，所示的一个单元像素区与一个驱动电路区互相连接在一起。在优选实施例中，在像素区中形成一个用于形成N-MOS或P-MOS的非晶硅岛52P，而在驱动电路区中形成用于形成CMOS的两个非晶硅岛52D。尽管在优选实施例中对在驱动电路区形成CMOS的例子进行了说明，但是在需要时，可以在驱动电路区形成包括N-MOS、P-MOS、CMOS或者它们的组合的各种驱动电路。

在构图非晶硅52后，如图5c所示，形成将用于形成栅绝缘层的绝缘层53和将用于形成栅电极的金属层54。通过利用诸如PECVD、LPCVD、APCVD或者ECR CVD的淀积方法，淀积300至3,000厚度，优选淀积500至1,000厚度的氧化硅(SiO₂)、氮化硅(SiNx)、氮氧化硅(SiO_xN_y)或者它们的复合层，来形成绝缘层53。此外，通过利用诸如溅射、蒸发、PECVD、LPCVD、APCVD或者ECR CVD的方法，在绝缘层53上淀积1,000至8,000厚度，优选淀积2,000至4,000厚度的诸如掺杂多晶硅的金属材料或导电材料，来形成栅金属层54。

图5d和5e示出在利用光刻法，在位于将形成像素晶体管的非晶硅岛52P和将形成驱动晶体管的非晶硅岛52D之上的栅金属层54上，形成光致抗蚀剂图形55后，利用湿蚀刻方法或干蚀刻方法形成栅电极56和电容器电极57的方法。如图所示，在像素区形成3个电极，在位于驱动电路区左侧的非晶硅岛52D之上形成一个栅电极，并且利用光致抗蚀剂(PR)覆盖位于驱动电路区右侧的非晶硅岛区的整个表面，以形成CMOS。形成在像素区上的3个电极中的两个左侧电极56用于构成像素晶体管的双栅电极，而另一个右侧电极57用作与像素晶体管相连的存储电容器的电极。在优选实施例中，在像素晶体管内形成双栅电极的原因是，可以进一步降低截止电流，因为在使用多个栅极时，源极区与漏极区之间的结被扩展，而且对该结施加的电场强度被弱化。尽管在本实施例中显示了仅在像素晶体管内形成两个栅极的结构，但是，应该注意，可以使用多于或少于两个的栅极，并且甚至可以在驱动晶体管内使用多于两个栅极。

如图5e所示，通过以预定距离a向构图光致抗蚀剂内过蚀刻栅电极56，所配置的本发明优选实施例具有底切结构。如下所述，过蚀刻栅电极层，以便围绕位于晶体管的栅电极下面的沟道区形成LDD(轻掺杂漏极)区。

图5f示出通过利用构图光致抗蚀剂作为掩模，各向同性蚀刻绝缘层53，形成栅绝缘层58和电容器的介质层59。由于如上所述根据光致抗蚀剂过蚀刻栅电极，所以所形成的栅绝缘层58和介质层59的宽度大于栅电极56和电容器电极57的宽度，如图5f所示。

图5g示出在去除了光致抗蚀剂的状态下，利用栅电极作为掩模掺杂杂质的过程。首先，利用低能量，在像素晶体管和光致抗蚀剂未覆盖的左侧驱动晶体管之上掺杂高浓度杂质。例如，如果如图所示制造N-MOSTFT，则利用离子簇射掺杂方法(ion shower doping)或离子注入掺杂方法，采用10至100KeV(优选为：10至30KeV)的能量，以约1E14至1E22/cm³(优选为1E15至1E21/cm³)的剂量，掺杂诸如PH₃、P、或者As的掺杂物。另一方面，如果制造P-MOS TFT，则利用10至70KeV(优选为：10至30KeV)的能量，以约1E13至1E22/cm³(优选为1E14至1E21/cm³)的剂量，掺杂诸如B₂H₆、B、或者BH₃的掺杂物。图5g示出为了说明目的注入N型杂质的过程。由于利用低能量掺杂高浓度杂质，所以它不通过栅绝缘层。因此，在仅将杂质注入未被栅绝缘层覆盖的区域的状态下，形成薄膜晶体管的源极区和漏极区。根据本发明，由于像素晶体管内的栅绝缘层比栅电极宽，而且还用于防止利用低能量以高浓度掺杂的杂质被注入硅层，所以可以围绕沟道区形成低杂质浓度的低浓度掺杂区。此外，栅绝缘层还用于围绕沟道区形成金属偏移区，之后对此进行说明。

在进行低能高浓度掺杂后，进行高能低浓度掺杂。此时，如果将制造N-MOS TFT，则以这样的方式进行高能低浓度掺杂，即，利用离子簇射掺杂方法、离子注入方法或者其它离子注入方法，采用50至150KeV的能量掺杂1E11至1E20/cm³剂量的诸如PH₃、P和As的掺杂物。另一方面，如果制造P-MOS TFT，则以这样的方式进行高能低浓度掺杂，即利用20至100KeV的能量掺杂1E11至1E20/cm³剂量的诸如B₂H₆、B以及BH₃的掺杂物。由于利用足以使低浓度杂质通过栅绝缘层的能量级进行低浓度掺杂，所以在被栅绝缘层覆盖的栅电极驱动电路上形成以低浓度掺杂的低浓度掺杂区60。如上所述，如果控制以高能掺杂的杂质剂量，被注入低浓度掺杂区的杂质的浓度可以被控制为1E14/cm²或更小。

尽管已经对先进行低能高浓度掺杂，然后进行高能低浓度掺杂进行了说明，但是，对于本技术领域内的熟练技术人员显而易见的是，可以改变掺杂顺序。同时，如果利用高能注入高浓度杂质，则高浓度杂质通过栅绝缘层注入硅层。因此，不围绕沟道形成低浓度掺杂区。此外，如果从上述过程中省略高能低浓度掺杂过程，则可以不在低浓度掺杂区，而在薄膜晶体管的驱动电路区形成不注入杂质的偏移结(offsetjunction)。此外，为了形成低浓度掺杂区，可以采用低能高浓度掺杂方法，而不采用高能低浓度掺杂方法。在这种情况下，控制掺杂能量，以便将大多数杂质限制在绝缘层内，而且可以仅将部分杂质注入硅层。

如果在邻近沟道的漏极区形成低浓度掺杂区或偏移结，则可以降低晶体管的截止电流，而且还可以使其它电特性稳定。为了实现这些优势效果，最好使低浓度掺杂区或偏移结的宽度为1,000至20,000，优选为5,000至20,000。将注入低浓度掺杂区的杂质的浓度控制为1E14/cm²或更低以便将像素晶体管的截止电流降低到1E-11A或者更低。在优选实施例中，在像素晶体管和驱动晶体管上形成低浓度掺杂区。然而，应该注意，可以不将低浓度掺杂区形成在驱动晶体管上，因为与像素晶体管相比，精确限制驱动晶体管内的截止电流就显得不太必要。

完成图5g所示的过程后，为了在CMOS晶体管的一侧形成P型晶体管，在如图5h所示光致抗蚀剂(PR)覆盖整个像素区以及位于形成在驱动区中的CMOS晶体管另一侧的一个晶体管(在优选实施例中为N型晶体管)的状态下，利用参考图5d到5f说明的同样方法，形成栅绝缘层58和栅电极56。尽管在优选实施例中对为了形成驱动区的CMOS晶体管，首先形成N型晶体管，然后形成P型晶体管的情况进行了说明，但是，显然，可以改变形成各晶体管的顺序。如图5i所示，深蚀刻位于栅电极之上的光致抗蚀剂，以使光致抗蚀剂的宽度几乎等于栅电极的宽度。

参考图5j，在如图5i所示构图位于一侧的CMOS晶体管(即P型晶体管)的栅绝缘薄膜和栅电极后，以参考图5g说明的同样方式，首先利用低能以高浓度注入与构成CMOS晶体管的其它晶体管相反极性(即：P型)的杂质，然后利用高能以低浓度注入该杂质。如上所述，利用高能以低浓度掺杂的杂质通过栅绝缘层注入硅层，因此，围绕P型晶体管的沟道区形成低浓度掺杂区。当然，可以改变进行低能高浓度掺杂和高能低浓度掺杂的顺序。此外，通过省略高能掺杂过程，可以不围绕低浓度掺杂区，而围绕沟道形成偏移结。尽管在优选实施例中对在像素晶体管和驱动晶体管上形成低浓度掺杂区进行了说明，但是，应该注意，可以不在驱动晶体管上形成低浓度掺杂区，因为驱动晶体管不要求截止电流特性达到像素晶体管要求的程度。

图5k示出在掺杂过程中被用作掩模的光致抗蚀剂被去除的状态，而图5l示出从基板上的整个像素区和驱动区上去除光致抗蚀剂，然后涂覆用于诱发MILC的金属以晶化构成晶体管的有源层的非晶硅的过程。用于诱发非晶硅内的MILC现象的金属可以优选包括：镍(Ni)或钯(Pd)。此外，还可以使用Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Tr、Ru、Rh、Cd、Pt等。在优选实施例中，Ni用作诱发MILC的金属。可以利用溅射方法、蒸发方法、PECVD或者离子注入方法，将诸如Ni或Pd的用于诱发MILC的金属涂覆到有源层上。但是，通常采用溅射方法。此时，可以在足以诱发非晶硅层的MILC的范围内，即，约1至10,000，优选为10至200范围内，任意选择涂覆金属层的厚度。

如图5l所示，在基板上围绕每个晶体管的沟道区形成不在其上淀积用于诱发MILC的金属的金属偏移区61，因为栅绝缘层覆盖沟道区周围。正如参考图3a至3d所述，金属偏移区61用于防止金属成分在沟道区产生电流泄漏而且防止降低操作特性，其中利用在其上直接淀积了诸如Ni的用于诱发MILC的金属的区域内发生的MIC现象，该金属成分被引入到硅层内。在优选实施例中，已经被构图为其宽度比栅电极宽的栅绝缘层用于围绕沟道区同时形成低浓度掺杂区和金属偏移区。因此，在同一个区域形成低浓度掺杂区60和金属偏移区61。尽管在优选实施例中对利用构图栅绝缘层形成低浓度掺杂区和金属偏移区进行了说明，但是，应该注意，还可以利用在涂覆用于诱发MILC的金属之前形成的光致抗蚀剂掩模来形成金属偏移区，如图3所示。因此，低浓度掺杂区和金属偏移区不必互相重叠在同一个区域上，而且可以将低浓度掺杂区形成在部分金属偏移区上，反之亦然。

在将Ni涂覆到位于像素区和驱动区中的晶体管上后，进行用于晶化晶体管的有源层的退火过程，如图5m所示。根据可以对非晶硅诱发MILC现象的任何给定方法进行晶化—退火处理过程。例如，该方法可以包括：快速热退火(RTA)方法，其中利用钨卤或氙弧加热灯，在几秒至几分钟的短时间周期内以约500至1200℃的温度，加热有源层；或者ELC方法，其中利用准分子激光束，在非常短的时间周期内加热有源层。在优选实施例中，优选以400℃至600℃的温度在退火炉内使硅晶化0.1至50小时，更优选为0.5至20小时。由于在退火炉内晶化非晶硅的温度低于玻璃基板的玻璃转变温度，所以可以防止基板变形，或者防止破坏基板。此外，由于可以在退火炉内同时对许多基板进行退火，所以可以批量处理基板。因此，可以提高生产率。利用MIC现象，对通过退火过程直接施加了用于诱发MILC的金属的非晶硅区进行晶化，而利用从施加了金属的区域扩散的MILC现象，对未施加金属的部分进行晶化。此外，根据本发明，可以在一个处理过程中对有源层和掺杂物进行晶化，因为利用用于诱发MILC的金属对非晶硅进行晶化的退火条件类似于对注入有源层的掺杂物进行激活的退火条件。

通过退火过程同时对连接到像素晶体管的漏极并形成在像素晶体管的横向侧的、存储电容器区内的非晶硅层进行晶化。本发明的一个特征是，利用同一个处理过程，同时形成存储电容器和像素晶体管以具有同样的结构。该存储电容器具有良好的静态电容和静态特性，因为所配置的存储电容器具有这样的结构，即由与像素晶体管的栅绝缘层相同的材料构成的介质层59设置在具有良好电子迁移率的结晶硅层52P与由与栅电极相同材料构成的电容器电极57之间。

如图5n所示，对基板的像素区和驱动区上的晶体管的有源层进行晶化后，形成中间绝缘层62。通过利用诸如PECVD、LPCVD、APCVD、ECR CVD的淀积方法或者溅射方法，淀积1,000至15,000厚，更优选3,000至7,000厚的氧化硅、氮化硅、氮氧化硅或者它们的复合层，形成中间绝缘层62。

图5o示出形成接触电极63的状态。参考图5o，通过将利用光刻法形成的图形用作掩模，湿蚀刻或干蚀刻中间绝缘层，以形成接触孔。然后，形成用于将晶体管的源极、漏极以及栅极连接到外部电路的接触电极63。通过利用溅射、蒸发、CVD方法等，在整个中间绝缘层上淀积500至10,000厚，更优选2,000至6,000厚的诸如掺杂多晶硅的金属或导电材料，然后，利用干蚀刻方法或湿蚀刻方法，将该金属或导电材料构图为要求的形状，来形成接触电极63。

此后，根据通用方法，形成并构图用于覆盖接触电极的绝缘膜64。在像素晶体管区形成用于对LCD单元像素上的液晶施加电场的像素电极65。这样，完成了用于LCD的TFT板，如图5p所示。根据上述处理过程，利用MILC方法，在LCD基板的像素区形成具有两个栅电极的结晶像素晶体管和连接到该像素晶体管的存储电容器，并且利用低温处理过程，在驱动区同时形成诸如CMOS的结晶驱动晶体管。

以上针对用于LCD的TFT板，对本发明进行了说明。但是，应该注意，本发明原理可以应用于OELD的TFT板，而无需任何实质修改或者变更。

图6a示出形成在用于电压驱动型OELD的TFT板的像素区中的单元像素的等效电路实例。每个单元像素分别包括数据总线(Vd)、选通总线(Vg)以及寻址(开关)TFT71，该寻址TFT71的栅极连接到选通总线，而其源极和漏极连接到数据总线。此外，寻址TFT71的漏极并联到存储电容器72和像素驱动TFT73的栅极，存储电容器72用于保持对寻址TFT71施加的信号的状态，直到施加下一个信号，像素驱动TFT73用于接收基准电压(Vdd)以输出有机电致发光材料的驱动电压(Vc)。对于TFT LCD，在单元像素内仅使用一个像素TFT将电压施加到像素电极，因为TFT LCD不自发光。然而，对于OELD，因为OELD不能仅利用数据信号电压就获得足以诱发有机电致发光材料发光现象的预定电压电平，所以要附加使用像素驱动TFT73，用于接收作为栅极信号的寻址TFT71的输出。

图6b示出形成在用于电流驱动型OELD的TFT板的像素区中的单元像素的等效电路图的例子。在用于电流驱动型OELD的TFT板的单元像素中形成两个寻址TFT74、75、两个像素驱动TFT77、78、和一个存储电容器76。利用从第一选通总线(Vg1)获得的信号，导通第一寻址TFT74以从数据总线(Vd)接收信号。利用从第二选通总线(Vg2)获得的信号，导通第二寻址TFT75以将第一寻址TFT74的输出送到像素驱动TFT77、78的栅极以及存储电容器76。如果第一寻址TFT74和第二寻址TFT75被导通，则在存储电容器76中累积电荷，进而产生电压。然后，将驱动电压施加到第一和第二像素驱动TFT77、78的栅极。即使第二寻址TFT75被截止，对存储电容器施加的电压仍保持像素驱动晶体管77、78处于导通状态，直到下一个信号周期，因此可以持续将驱动电流送到OELD的单元像素。

对于在公共基板上同时形成像素区和外围区的OELD的结晶硅TFT板，要求像素区具有低截止电流(Ioff)，即，在不施加栅极电压的状态下，流入像素晶体管的电流(以下应该认为OELD的像素晶体管包括寻址TFT和像素驱动TFT，除非指出相反的意思。)，而外围区具有高导通电流(Ion)，即，在施加栅极电压的状态下，流入薄膜晶体管的电流，以有效驱动诸如开关器件的驱动器件。对于用于OELD的TFT板，用于直接将电流送到存储电容器的薄膜晶体管的截止电流应该优选低于1E-11A，具体地说，就象在图2a所示的寻址TFT71和图2b所示的第二寻址TFT75中那样。如果寻址TFT的截止电流大于1E-11A，则即使分别施加图2a所示的寻址TFT71的输出和图2b所示的第二寻址TFT75的输出以在存储电容器72、76中产生电势，仍不能使累积电荷保持到下一个信号周期。因此，存在的问题是，不能保持对像素驱动TFT施加的电势，并因此也不能使像素驱动TFT保持导通状态。

然而，如上所述，利用MILC方法晶化的多晶硅TFT具有较高的截止电流，尽管它具有良好的导通电流特性。根据本发明原理，通过在像素晶体管中形成LDD区，可以解决该问题。具体地说，通过仅在直接将电流送到像素区中的存储电容器的寻址TFT中设置LDD区，可以解决用于OELD的TFT板的截止电流问题。然后，寻址TFT可以在信号周期内保持存储电容器中产生的电压。利用图5a至5o所示的处理过程，可以制造用于OELD的TFT板。尽管在这些图中仅示出一个像素TFT，但是，可以以这些图所示的同样方式，在像素区内形成其它像素晶体管。

在上述处理过程中，将用于诱发低温晶化的Ni涂覆到非晶硅层上，然后，进行热处理以诱发非晶硅层的晶化。在本发明范围内，在以200-700℃范围内的温度加热基底时，可以将Ni涂覆到非晶硅层上。然后，在淀积过程中，涂覆到非晶硅上的Ni与硅发生反应以产生金属硅化物。同时，淀积到栅极氧化物层上的Ni和栅极金属保持金属状态。在随后进行的晶化热处理过程之前或在此期间，形成在非晶硅表面上的金属硅化物在暴露在空气中时不被氧化。因此，可以避免因为晶化诱发金属的氧化而导致的硅晶化质量下降问题。同时，利用传统蚀刻方法，可以选择性地去除淀积在其它部分上的Ni，因为它保持金属状态。

通过在淀积Ni层之后，立即进行蚀刻，可以形成非常薄、非常均匀的Ni层。在硅上淀积Ni层时，通过与硅发生反应，而形成一层非常薄的硅化镍层。在蚀刻过程中，去除那些未形成硅化镍的过量Ni。此时，完全去除淀积在诸如栅电极和基板的其它部分上的Ni层。已经发现，厚度约为1的非常薄的硅化镍足以造成非晶硅层的MILC。在蚀刻过程中使用的蚀刻剂应该具有在硅化镍与金属Ni之间的选择性。例如，氯化铁、1HNO₃/5HCl、150CH₃COOH/50HNO₃/3HCl可以用作蚀刻剂。利用这种方法，将残留在硅内的MILC源金属(即，Ni)的副作用降低到最小。

此外，已经发现，在进行热处理之前，在将特定数量的硼注入非晶硅时，可以显著改善利用MILC获得的晶化速度和晶化质量，例如晶粒大小和晶体的均匀性。因此，即使在制造N型TFT时，在注入N型杂质之前或之后，最好也将硼注入至少一部分非晶硅层。能有效提高MILC的晶化速度和质量的硼浓度的范围是高于1×10¹³/cm²。

尽管参考优选实施例对本发明进行了说明，但是它仅是本发明的例子，不应将它理解为是对本发明技术范围的限制。显然，对于本技术领域内的熟练技术人员，可以在本发明范围内，可以以各种方式对本发明进行修改和变更。

例如，尽管在优选实施例中对在像素晶体管内形成两个栅电极的情况进行了说明，但是，应该注意，在本发明范围内，在需要时，可以形成更多个栅电极。此外，尽管对在驱动区内形成CMOS的情况进行了说明，可以在驱动区内形成包括诸如P-MOS、N-MOS和CMOS或者它们的组合的各种类型薄膜晶体管的驱动电路。此外，尽管在优选实施例中对在驱动晶体管内形成一个栅电极的情况进行了说明，但是可以在其内形成两个或者更多个栅电极。此外，尽管对分别形成N-TFT和P-TFT的栅极图形，并将杂质分别注入N-TFT和P-TFT的情况进行了说明，但是，应该注意，可以同时形成栅极图形，并以这样的方式形成N-TFT和P-TFT，即，在将N-TFT杂质注入其内时，利用光致抗蚀剂等掩蔽P-TFT区，而且在将N-TFT杂质注入其内时，利用光致抗蚀剂掩蔽N-TFT区。当然，显然，如果仅利用一种类型的TFT形成诸如像素晶体管和驱动晶体管的所有TFT，则不需要附加的掩蔽过程。此外，尽管以上对利用结晶硅形成存储电容器的电极的情况进行了说明，但是可以利用诸如金属层的其它层代替电极。而且，显然，对于本技术领域内的熟练技术人员，可以利用不同于栅绝缘层材料的材料构成的层，例如中间绝缘层形成存储电容器的介质层。

如上所述，根据本发明，其优点在于，利用MILC、在不破坏用于诸如LCD或OELD的显示设备的基板的低温下，同时形成像素晶体管、存储电容器以及驱动器件。此外，由于在本发明的TFT板中的像素晶体管和驱动晶体管的沟道区周围形成低浓度掺杂区和金属偏移区，得到的一个优点是，可以实现LCD和OELD的像素晶体管和驱动器件中所需的导通电流特性，特别是，可以有效地把像素晶体管的截止电流降低到所需电平以下。

Claims (18)

1.一种用于TFT LCD或OELD的结晶硅薄膜晶体管(TFT)板，该薄膜晶体管板包括：

透明基板，包括具有多个单元像素的像素区和驱动电路区；

至少一个像素晶体管，形成在基板中的像素区的每个单元像素上，而且分别包括结晶硅有源层、栅绝缘层以及栅电极，所述有源层利用金属诱发横向晶化(MILC)方法被晶化；

存储电容器，形成在基板的每个单元像素上；以及

多个驱动晶体管，形成在基板的驱动电路区中，而且分别包括利用MILC方法晶化的结晶硅有源层、栅绝缘层以及栅电极，

其中在至少一个像素晶体管的沟道区周围形成被注入低浓度杂质的的低浓度掺杂区或未被注入杂质的偏移结。

2.根据权利要求1所述的TFT板，其中低浓度掺杂区在像素晶体管的栅绝缘层之下形成。

3.根据权利要求1所述的TFT板，其中低浓度掺杂区的宽度是1,000到20,000。

4.根据权利要求1所述的TFT板，其中被注入低浓度掺杂区的杂质的浓度是1E14/cm²或更低。

5.根据权利要求1所述的TFT板，其中在像素晶体管的沟道区周围形成有金属偏移区，该金属偏移区未被添加用于诱发MILC的金属材料。

6.根据权利要求1所述的TFT板，其中在驱动晶体管处也形成有低浓度掺杂区。

7.根据权利要求1所述的TFT板，其中在像素晶体管中形成两个或更多个栅电极。

8.根据权利要求1所述的TFT板，其中透明基板是玻璃基板。

9.根据权利要求1所述的TFT板，其中存储电容器包括通过MILC结晶的结晶硅层和依次形成在结晶硅层上的介质层和电容器电极，像素晶体管的结晶硅层和存储电容器的结晶硅层相互连接，由相同材料同时形成像素晶体管的栅绝缘层和电容器的介质层，并且由相同材料同时形成像素晶体管的栅电极和电容器电极。

10.根据权利要求1所述的TFT板，其中像素晶体管包括N-MOS或P-MOS，而驱动晶体管包括CMOS。

11.根据权利要求1所述的TFT板，其中像素晶体管中的栅绝缘层至少比栅电极宽，并且通过使用栅绝缘层作为掩模进行低能高浓度掺杂和使用栅电极作为掩模进行高能低浓度掺杂，来形成低浓度掺杂区。

12.根据权利要求1所述的TFT板，其中通过把用于诱发MILC的金属涂覆到非晶硅层上，并在把像素晶体管和驱动晶体管的栅绝缘层形成得比栅电极宽、然后把栅电极和栅绝缘层用作掩模的状态下对非晶硅层退火，以执行MILC。

13.根据权利要求12所述的TFT板，其中通过利用溅射方法、蒸发方法或CVD方法，将Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Tr、Ru、Rh、Cd和Pt的至少之一淀积为1至200厚，涂覆用于诱发MILC的金属，而且以400℃至600℃的温度，在退火炉内进行0.1至50小时的退火处理。

14.根据权利要求1所述的TFT板，其中在透明基板上形成用于防止杂质扩散的保护层。

15.根据权利要求1所述的TFT板，其中像素晶体管包括至少一个寻址晶体管和至少一个像素驱动晶体管，并且至少将电流提供到存储电容器的寻址晶体管具有多个栅电极。

16.根据权利要求1所述的TFT板，其中通过在200-700℃的温度范围内加热基板的同时淀积MILC源金属，并进行基板的热处理，从而使像素晶体管的有源层晶化。

17.根据权利要求1所述的TFT板，其中通过在像素晶体管的有源层上淀积Ni层；使用从包括氯化铁、1HNO₃/5HCl、150CH₃COOH/50HNO₃/3HCl的组中选择的蚀刻剂对淀积的Ni层进行蚀刻；以及对基板进行热处理，从而使像素晶体管的有源层晶化。

18.根据权利要求1所述的TFT板，其中在进行热处理之前，以高于1×10¹³/cm²的浓度将硼注入像素晶体管的有源层内，从而诱发有源层的MILC。

Images