CN101743629B - 具备薄膜晶体管的半导体装置及其制造方法 - Google Patents

具备薄膜晶体管的半导体装置及其制造方法 Download PDF

Info

Publication number
CN101743629B
CN101743629B CN2008800244757A CN200880024475A CN101743629B CN 101743629 B CN101743629 B CN 101743629B CN 2008800244757 A CN2008800244757 A CN 2008800244757A CN 200880024475 A CN200880024475 A CN 200880024475A CN 101743629 B CN101743629 B CN 101743629B
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
semiconductor device
rare gas
gas element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800244757A
Other languages
English (en)
Other versions
CN101743629A (zh
Inventor
牧田直树
桥本真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101743629A publication Critical patent/CN101743629A/zh
Application granted granted Critical
Publication of CN101743629B publication Critical patent/CN101743629B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体装置，其具备至少一个薄膜晶体管，所述薄膜晶体管具有沟道形成区域、包含源极区域和漏极区域的晶质半导体层、控制沟道形成区域的导电性的栅极电极、设置在半导体层与栅极电极之间的栅极绝缘膜以及分别连接源极区域和漏极区域的源极电极和漏极电极，源极区域和漏极区域中的至少一方区域包含成为施主或者受主的元素和稀有气体元素，沟道形成区域不包含稀有气体元素，稀有气体元素的原子量大于成为施主或者受主的元素的原子量，至少一方区域在厚度方向上的稀有气体元素浓度从至少一方区域的上表面向下表面连续降低。

Description

具备薄膜晶体管的半导体装置及其制造方法
技术领域
本发明涉及具备薄膜晶体管的半导体装置及其制造方法。 
背景技术
在有源矩阵型液晶显示装置中，薄膜晶体管(Thin FilmTransistor：TFT)作为对每个像素分别设置的开关元件被用于显示区域中，并且也被用于驱动电路中。特别是在驱动电路中通常利用导电性不同的TFT来构成CMOS(complementary metal oxidesemiconductor：互补金属氧化物半导体)电路，需要具有更高特性、可高速工作的TFT。 
但是，在以往的TFT中，源极/漏极区域的电阻值较高，会导致元件特性下降。 
一般地，TFT的源极/漏极区域是通过离子掺杂法对半导体膜注入杂质离子之后，进行用于使所注入的离子活化的热处理工序(活化退火工序)而形成的。另外，活化退火不仅使被离子注入半导体膜的元素活化，其目的还在于恢复由于离子注入工序而下降的结晶性。 
存在如下活化退火手法：利用普通暖炉(furnace)进行的加热处理、RTA(Rapid Thermal Annealing：快速热退火)处理以及利用准分子激光等进行激光照射的激光退火处理。另外，在RTA处理中存在通过UV或者IR灯照射的方式和对基板表面吹惰性气体进行瞬时升降温的方式。 
其中，利用暖炉的加热处理可利用于以小型母板玻璃等作为基板的情况，但是难以应用于使用了一条边超过500mm这样的大型玻璃基板的情况。这是由于热损坏较大，容易发生基板收缩(shrink)。另外，在通过激光退火处理的活化中利用了熔融固化过程，因此能够提高注入的离子的活化率，但是装置自身非常昂贵复杂，处理偏差也大。因此，若考虑生产效率、制造成本，除了确实必要的工序 (即半导体膜的结晶工序)以外，极不愿意使用如此昂贵复杂的装置。因此，现在在各公司生产的将大型玻璃基板作为母板的低温多晶硅TFT中，一般采用通过RTA处理的活化。但是，当采用通过RTA处理的活化退火时，特别在P型区域中，很难将注入的成为受主的元素高效地活化为载流子，以往仅有一成左右的元素发挥载流子的作用。 
这样，通过以往的源极/漏极区域的形成方法，在完成后的TFT(特别是p沟道型TFT)中，注入源极/漏极区域的元素活化率较低，其大部分都没有发挥载流子的作用，因此导致源极/漏极区域的电阻较高。如果对源极/漏极区域注入大量成为施主/受主的元素，即使活化率较低也能够减小源极/漏极区域的电阻，但是有可能引起生产效率的下降。另外，注入大量的元素会导致半导体膜的结晶性发生较大破坏，因此也存在无法通过活化退火充分地恢复结晶性的可能性。 
对此，专利文献1记载有如下的方法：对多晶半导体膜注入Si等IV族元素或稀有气体元素进行非晶化之后，注入赋予导电性的杂质离子，然后进行活化退火，由此形成源极/漏极区域。通过该方法，能够在活化工序中利用非晶相的晶化，因此与以往相比能提高注入源极/漏极区域的杂质离子的活化率。 
另外，专利文献1提出：通过IV族元素或稀有气体元素的注入，仅使半导体膜的上部非晶化而将其下部原样保留为多晶状态。记载了如下内容：根据该方法，在其后的活化退火工序中，存在于半导体膜下部的晶粒成为晶种，因此能够恢复半导体膜的结晶性。 
下面参照图1的(A)～(C)，说明专利文献1所记载的源极/漏极区域的形成方法。 
首先，如图1的(A)所示，在基板1的表面所形成的多晶态的IV族半导体膜4的上部离子注入IV族元素或稀有气体元素3。由此，仅半导体膜4的上部被非晶化而成为非晶质半导体层2A，半导体膜4的下部原样保留多晶态而成为多晶半导体层2B。 
下面，如图1的(B)所示，在图案化半导体膜4形成岛状半导 体层4’之后，在岛状半导体层4’上形成栅极绝缘膜9和栅极电极10。其后，对岛状半导体层4’中成为源极/漏极区域的部分进行赋予导电性的杂质5的离子注入。 
下面，如图1的(C)所示，进行活化退火，使杂质5活化，并且将半导体层2B作为晶种恢复岛状半导体层4’的结晶性来得到晶质岛状半导体层6。晶质岛状半导体层6的注入了杂质5的区域成为源极/漏极区域7，由栅极电极10覆盖而未注入杂质5的区域成为沟道区域11。 
另外，专利文献1记载有如下内容：缺陷残留在构成半导体层2A和半导体层2B的界面的区域8中(残留缺陷)，但是能够通过将杂质5注入到可以容纳区域8的深度来防止由残留缺陷引起的泄露电流。另外，“将杂质5注入到能容纳区域8的深度”是指在晶质岛状半导体层6中注入杂质5的深度范围内包含区域8的深度。换言之，可以认为：以在晶质岛状半导体层6中注入杂质5的区域(杂质注入区域)包含区域8的条件来进行杂质5的注入。 
专利文献1：日本特开2005-209978号公报 
发明内容
发明要解决的问题
本发明的发明人在研究中发现了如下问题：在图1所示的方法中，不能得到具有良好结晶性的晶质岛状半导体层6，因此不能使源极/漏极区域7充分地低电阻化。 
如图2所示，考虑到注入岛状半导体层4’的IV族元素或稀有气体元素3在厚度方向上的浓度分布(profile)在岛状半导体层4’的内部具有峰值(浓度的极大值)。因此，岛状半导体层4’的结晶性在上述峰值的深度(峰值深度)的上部大幅度降低。当在这种状态下进行活化退火时，将存在于岛状半导体层4’的下部的多晶半导体层2B作为晶种，从岛状半导体层4’的下方向上方进行晶化。此时，由晶化而得到的晶质岛状半导体层6的结晶性在晶质岛状半导体层6的下方被恢复而变高，但是在与峰值深度附近相比的上部未被充分 恢复而变低。 
这样，通过注入IV族元素或稀有气体元素3来使半导体膜4非晶化，由此能够改善注入的杂质5的活化率，提高载流子密度，但是难以通过活化退火充分地恢复非晶化部分的结晶性，不能充分地提高半导体膜中的载流子迁移率。源极/漏极区域的电阻与迁移率和载流子密度之积成反比，因此结果是不能有效地使源极/漏极区域低电阻化。 
并且，通过图1所示方法而形成的沟道区域11也是通过对半导体膜4注入IV族元素或稀有气体元素3而被非晶化之后，再通过活化退火而被再晶化的区域。因此，沟道区域11的结晶性低于半导体膜4的结晶性，所以无法得到可高速工作的具有较高的场效应迁移率和较高的开关比的TFT。另外，还存在由沟道区域11下部的残留缺陷而导致的TFT特性下降的问题。 
本发明是鉴于上述情况而完成的，其目的在于：在薄膜晶体管中提高源极/漏极区域和沟道形成区域的结晶性，并且提高注入源极/漏极区域的掺杂元素的活化率，降低源极/漏极区域的电阻。 
用于解决问题的方案
本发明的半导体装置具备至少一个薄膜晶体管，所述薄膜晶体管具有：基板；形成在上述基板上的包含沟道形成区域、源极区域以及漏极区域的晶质半导体层；控制上述沟道形成区域的导电性的栅极电极；设置在上述半导体层和上述栅极电极之间的栅极绝缘膜；以及分别连接上述源极区域和漏极区域的源极电极和漏极电极，其中，上述源极区域和漏极区域中的至少一方区域包含成为施主或者受主的元素和稀有气体元素，上述沟道形成区域不含有上述稀有气体元素，上述稀有气体元素的原子量大于上述成为施主或者受主的元素的原子量，上述至少一方区域在厚度方向上的上述稀有气体元素的浓度从上述至少一方区域的上表面向下表面连续降低。 
在一个优选的实施方式中，上述至少一方区域在厚度方向上的上述成为施主或者受主的元素的浓度分布在上述半导体层内具有峰值。 
在一个优选的实施方式中，上述至少一方区域的上述成为施主或者受主的元素浓度在下表面比上表面大。 
在一个优选的实施方式中，上述至少一方区域在厚度方向上的上述成为施主或者受主的元素的浓度从上述至少一方区域的上表面向下表面连续增加。 
也可以是上述栅极电极隔着上述栅极绝缘膜被配置在上述半导体层上，上述栅极绝缘膜中位于上述至少一方区域上的部分包含上述稀有气体元素，上述栅极绝缘膜和上述至少一方区域在厚度方向上的上述稀有气体元素的浓度分布在上述栅极绝缘膜内具有峰值。 
也可以是上述栅极电极被配置在上述基板与上述半导体层之间，还具备形成在上述半导体层上的层间绝缘膜，上述层间绝缘膜中位于上述至少一方区域上的部分含有上述稀有气体元素，上述层间绝缘膜和上述至少一方区域在厚度方向上的上述稀有气体元素的浓度分布在上述层间绝缘膜内具有峰值。 
上述稀有气体元素也可以包含从Ar、Kr以及Xe构成的组选择的一种或者多种元素。优选上述稀有气体元素包含Ar。 
也可以是上述成为施主或者受主的元素为施主，上述施主属于周期表第5族B且包含赋予n型的杂质元素。 
也可以是上述成为施主或者受主的元素为受主，上述受主属于周期表第3族B且包含赋予p型的杂质元素。优选上述受主包含硼。 
在一个优选的实施方式中，上述至少一个薄膜晶体管包含p沟道型薄膜晶体管和n型沟道型薄膜晶体管。 
也可以还具备形成在上述基板上的其它薄膜晶体管，上述其它薄膜晶体管的源极区域和漏极区域中都不包含上述稀有气体元素。 
在一个优选的实施方式中，上述至少一个薄膜晶体管包括p沟道型薄膜晶体管，上述其它的薄膜晶体管包含n沟道型薄膜晶体管。 
本发明的半导体装置的制造方法是具备薄膜晶体管的半导体装置的制造方法，包括如下工序：(a)准备形成有至少一个包含晶质区域的半导体层的基板的工序；(b)对上述半导体层的成为薄膜 晶体管的源极和漏极区域的区域中的至少一方区域添加成为施主或者受主的元素的工序；以及(c)对上述至少一方区域添加与上述成为施主或者受主的元素相比原子量更大的稀有气体元素的工序，在上述工序(c)之前还包括形成覆盖上述半导体层的绝缘膜的工序，上述工序(c)包括如下工序：从上述绝缘膜上对上述绝缘膜和上述至少一方区域添加上述稀有气体元素，使得上述至少一方区域的上述稀有气体元素的浓度是上表面比下表面大。 
在一个优选的实施方式中，上述工序(c)包括降低上述至少一方区域的结晶性的工序，在上述工序(b)和(c)之后还包括工序(d)，通过对上述基板进行热处理，使添加到上述至少一方区域的成为施主或者受主的元素活化，并且使上述至少一方区域再晶化。 
在一个优选的实施方式中，上述工序(c)包含如下工序：添加上述稀有气体元素，使得上述至少一方区域在厚度方向上的上述稀有气体元素的浓度从上述至少一方区域的上表面向下表面连续降低。 
优选上述工序(c)包含如下工序：添加上述稀有气体元素，使得上述绝缘膜和上述至少一方区域在厚度方向上的上述稀有气体元素的浓度分布在上述绝缘膜内具有峰值。 
在一个优选的实施方式中，上述工序(c)是以加速电压x(keV)对上述至少一方区域添加氩的工序，上述加速电压x与上述绝缘膜的厚度y(nm)满足y＞1.09x+5.24的关系。 
优选进行上述工序(b)和工序(c)使得上述稀有气体元素的浓度分布的峰值深度Rp1小于上述成为施主或者受主的元素的浓度分布的峰值深度Rp2。 
上述工序(b)也可以包括如下工序：添加上述成为施主或者受主的元素，使得上述至少一方区域在厚度方向上的上述成为施主或者受主的元素的浓度分布在上述半导体层内具有峰值。 
也可以在形成覆盖上述半导体层的绝缘膜的工序之后，还包括在上述绝缘膜上形成栅极电极的工序。 
上述工序(a)也可以包括在上述基板上形成栅极电极的工序、形成覆盖上述栅极电极的栅极绝缘膜的工序以及在上述栅极绝缘膜上形成上述半导体层的工序。 
上述工序(b)也可以在上述工序(c)之前进行。 
上述工序(c)也可以在上述工序(b)之前进行。 
上述工序(b)和(c)也可以在同一个离子掺杂工序中同时进行。 
上述同一个离子掺杂工序也可以包含以相同的加速能量对上述至少一方区域离子掺杂上述成为施主或者受主的元素和上述稀有气体元素的工序。 
也可以是上述至少一个半导体层包含成为p沟道型薄膜晶体管的活性层的第一半导体层和成为n沟道型薄膜晶体管的活性层的第二半导体层，上述工序(b)包括如下工序：对上述第一半导体层中成为源极和漏极区域的区域中的至少一方区域添加成为受主的元素的工序和对上述第二半导体层中成为源极和漏极区域的区域中的至少一方区域添加成为施主的元素的工序，在上述工序(c)中，对上述第一半导体层的上述至少一方区域和上述第二半导体层的上述至少一方区域同时添加上述稀有气体元素。 
本发明的电子设备具备上述任一方案记载的半导体装置。 
上述电子设备也可以具备具有上述半导体装置的显示部。 
发明效果
根据本发明，能够提高源极/漏极区域和沟道形成区域的结晶性，并且能够提高注入源极/漏极区域的成为施主或者受主的元素的活化率，因此能够实现源极/漏极区域的低电阻化，能够提供具备与以往相比具有更高特性、可高速工作的薄膜晶体管的半导体装置。 
另外，根据本发明，不用使制造工序复杂化或者增加制造成本就能够制造具备上述薄膜晶体管的半导体装置。 
根据本发明的半导体装置的制造方法，对半导体膜的成为源极/漏极区域的区域掺杂稀有气体元素，由此能够控制该区域的结晶 破坏的程度，因此在其后的加热处理工序(活化退火)中，能够高效地对注入成为源极/漏极区域的区域的成为施主或者受主的元素进行活化。另外，由于成为源极/漏极区域的区域由稀有气体元素引起的结晶破坏的程度从上表面向下表面变小，因此通过上述加热处理工序，能够高效地使从结晶破坏较小的下部朝着结晶破坏较大的上部进行再晶化。其结果是能够提高源极/漏极区域的载流子密度和载流子迁移率，因此与以往相比更能降低源极/漏极区域的电阻。 
附图说明
图1的(A)～(C)是用于说明现有技术的源极/漏极区域的形成方法的截面工序图。 
图2是表示现有技术中注入岛状半导体层的IV族元素或稀有气体元素的浓度分布的图。 
图3的(A)和(B)是用于说明本发明的优选实施方式的薄膜晶体管的示意图，(A)是薄膜晶体管的示意性截面图，(B)是表示薄膜晶体管在源极/漏极区域的厚度方向上的稀有气体元素的浓度分布的图。 
图4的(A)～(D)是用于说明本发明的优选实施方式的薄膜晶体管的源极/漏极区域的形成方法的截面工序图。 
图5的(A)～(C)是示例说明本发明的实施方式的薄膜晶体管的源极/漏极区域的杂质元素的浓度分布的图。 
图6的(A)～(H)是表示本发明的第一实施方式的薄膜晶体管的制造方法的示意性工序截面图。 
图7是表示本发明的第一实施方式中注入薄膜晶体管的源极/漏极区域的硼和氩的浓度分布的图。 
图8的(A)～(G)是表示本发明的第二实施方式的薄膜晶体管制造方法的示意性工序截面图。 
图9是表示本发明的第二实施方式的注入薄膜晶体管的源极/漏极区域的硼和氩的浓度分布的图。 
图10的(A)～(H)是表示本发明的第三实施方式的薄膜晶体管的制造方法的示意性工序截面图。 
图11是表示本发明的第三实施方式的注入薄膜晶体管的源极/漏极区域的硼和氩的浓度分布的图。 
图12是表示本发明的第四实施方式的注入薄膜晶体管的源极/漏极区域的硼和氩的浓度分布的图。 
图13是表示本发明的第五实施方式的注入薄膜晶体管的源极/漏极区域的硼和氩的浓度分布的图。 
图14的(A)和(B)分别是本发明的第六实施方式的半导体装置的框图。 
图15是用于说明对半导体层注入氩时，氩的加速电压与形成在半导体层上的栅极绝缘膜或者层间绝缘膜的厚度之间的关系的图。 
附图标记说明
105、120：晶质半导体层；101：基板；106：栅极绝缘膜；107：栅极电极；108：杂质元素(硼)；109、112：(成为源极/漏极区域的)区域；110：沟道形成区域；111：稀有气体元素(氩)；113：源极/漏极区域；114：层间绝缘膜；115：薄膜晶体管的电极、配线；116：薄膜晶体管；122：稀有气体元素的浓度分布。 
具体实施方式
下面参照附图说明本发明的一个优选实施方式的半导体装置。 
本实施方式的半导体装置具备至少一个薄膜晶体管。图3的(A)是表示本实施方式的薄膜晶体管的示意性截面图，图3的(B)是用于说明注入薄膜晶体管的源极/漏极区域的稀有气体元素的浓度分布的图。此外，本发明的半导体装置具备至少一个薄膜晶体管即可，是广泛包含有源矩阵基板等半导体装置、液晶显示装置、有机EL显示装置等电子设备的装置。 
本实施方式的薄膜晶体管116具备基板101、形成在基板101上的岛状晶质半导体层120、覆盖半导体层120而形成的栅极绝缘膜106以及设置在栅极绝缘膜106上的栅极电极107。栅极电极107和半 导体层120被层间绝缘膜114覆盖。晶质半导体层120包含沟道形成区域110和隔着沟道形成区域110配置的源极/漏极区域113，栅极电极107被配置成覆盖沟道形成区域110。在层间绝缘膜114上设有源极电极和漏极电极115，源极电极和漏极电极115通过形成在层间绝缘膜114中的接触孔分别与源极/漏极区域113电连接。 
源极/漏极区域113的至少一方区域包含成为施主或者受主的元素(下面也称为“杂质元素”)和比杂质元素原子量大的稀有气体元素(例如Ar)。在本实施方式中，不仅源极/漏极区域113含有稀有气体元素，栅极绝缘膜106中位于源极/漏极区域113上的部分也含有稀有气体元素，如图3的(B)所示，栅极绝缘膜106和源极/漏极区域113在厚度方向上的稀有气体元素的浓度分布122在栅极绝缘膜106的内部具有峰值P。因此，源极/漏极区域113中所包含的稀有气体元素的浓度从源极/漏极区域113的上表面向下表面连续地降低。 
并且，在本实施方式中，沟道形成区域110和栅极绝缘膜106中位于沟道形成区域110上的部分不含有稀有气体元素。 
图3的(A)示出的薄膜晶体管116的源极/漏极区域113例如如下那样形成。图4的(A)～(D)是用于说明源极/漏极区域113的形成方法的一个例子的示意性工序截面图。 
首先，如图4的(A)所示，在基板101上形成岛状晶质半导体层105之后，在晶质半导体层105的上方按顺序形成栅极绝缘膜106和栅极电极107。栅极电极107被配置成覆盖晶质半导体层105中成为沟道形成区域的区域。 
下面，如图4的(B)所示，将栅极电极107作为掩模，对晶质半导体层105离子注入杂质元素(例如硼)108。杂质元素108通过栅极绝缘膜106被注入晶质半导体层105，形成杂质离子注入区域109。晶质半导体层105中未注入杂质元素的区域110成为沟道形成区域。 
下面，如图4的(C)所示，将栅极电极107作为掩模，为了破坏晶质半导体层105的结晶性，离子注入至少比杂质元素108原子量大的稀有气体元素(例如Ar)111。稀有气体元素111通过栅极绝缘膜106被注入杂质离子注入区域109，成为破坏了结晶性的区域112。
此时，当选择稀有气体元素在深度方向上的浓度分布为在栅极绝缘膜106的内部具有峰值P这样的稀有气体元素的注入条件时，稀有气体元素被注入成具有从杂质离子注入区域109的上表面向下表面连续降低的浓度分布。根据该结构，能在最大程度地抑制下表面侧的结晶破坏的状态下以上表面侧为中心进行结晶破坏，因此能够得到越靠近上表面结晶性受到越大破坏的区域112。这样的区域112容易通过后面的活化退火工序恢复结晶，因此可以扩大制程范围(process margin)。 
此外，如上述专利文献1记载的方法所述，在将半导体膜的表面露出的状态下对半导体膜进行稀有气体元素等的离子注入(Baredoping)时，稀有气体元素的浓度分布的峰值位于比半导体膜的上表面更下方的位置，因此得不到从上表面向下表面连续降低的浓度分布。 
与此相对，在本实施方式中，通过栅极绝缘膜106对半导体层105注入稀有气体元素111，因此根据注入条件能够得到在形成于半导体层105上的栅极绝缘膜106的内部具有峰值、从半导体层105的上表面向下表面连续降低的浓度分布。此外，也可以代替栅极绝缘膜106而通过其它的膜对半导体层105注入稀有气体元素111。另外，优选区域112的靠近下表面的部分保持多晶态，由此，能够通过后面的活化退火工序将存在于保持多晶态的部分的结晶粒作为晶种进行区域112的再晶化。 
之后，进行如图4的(D)所示的活化退火，使注入区域112的杂质元素108活化并且进行区域112的再晶化，由此得到源极/漏极区域113。 
在活化退火工序中，区域112被再晶化，此时，当区域112由于注入了稀有气体元素111而发生了充分地结晶破坏时，在再晶化时容易将杂质原子取入构成半导体的元素(Si)的晶格之间，因此能够高效地进行活化，提高活化率。另外，区域112以如上所述的浓度分布含有稀有气体元素111，因此区域112的结晶破坏程度从上表面向下表面变小。因此，通过活化退火能够从区域112的下方向上方高效地恢复结晶性。并且，与以图2所示的浓度分布进行稀有气体元素掺杂的以往的方法相比，能够抑制区域112的结晶破坏，因此能够通过再晶化充分地恢复结晶性。其结果是能够形成具有良好结晶性的源极/漏极区域113。 
通过本实施方式，能够提高注入源极/漏极区域113的杂质元素活化率、增大载流子密度，并且能够提高源极/漏极区域113的结晶性，所以能够改善这些区域的载流子迁移率。其结果是与以往相比能够降低源极/漏极区域113的电阻。 
并且，通过本实施方式，不对沟道形成区域110注入稀有气体元素111，因此在沟道形成区域110中不会产生由稀有气体元素111的注入而导致的结晶性的降低，也不会产生如图1所示的由以往方法而产生的残留缺陷。因此，能够抑制由于沟道形成区域110的结晶性的降低、残留缺陷而导致的TFT特性的降低。 
此外，在本实施方式中，为了有效地实现源极/漏极区域113的低电阻化，由杂质元素108、稀有气体元素111的注入而导致的半导体层105(区域112)的结晶性破坏的程度很重要。本发明的发明人发现由活化退火而引起的结晶恢复作用与载流子活化作用并非分别单独发生作用，而是在它们之间存在很深的关联。即，在载流子的活化中，需要某种程度的适当的结晶破坏。这是由于通过杂质元素108、稀有气体元素111的离子注入而发生结晶破坏区域112在活化退火工序中进行再晶化时将杂质原子取入Si晶格之间，由此能够高效地活化杂质元素。因此，在结晶的破坏程度变小时，载流子的活化效率降低。另一方面，当在区域112中产生的结晶破坏过大时，难以通过活化退火充分地恢复其结晶性，会导致源极/漏极区域113的电阻反而变高。在本实施方式中，通过控制杂质元素108、稀有气体元素111的原子量、剂量以及加速电压等注入条件来控制注入这些元素的区域112的结晶性的破坏程度。 
这样，在上述方法中，利用稀有气体元素111是为了控制半导 体层105中成为源极/漏极区域的区域112的结晶破坏。由此，能够区别于由杂质元素108的掺杂引起的结晶破坏而另行控制区域112的结晶破坏状态，因此能够制作出最适合于载流子的活化、并且可恢复结晶的结晶破坏状态。当使用与杂质元素108相比原子量更大的种类的稀有气体元素111时，更容易引起结晶破坏，其控制也会变容易。但是当利用稀有气体元素111对成为源极/漏极区域的区域112进行完全结晶破坏时，难以通过后面的加热处理(活化退火)进行结晶恢复，因此优选在区域112的下表面附近最小限度地残留在结晶恢复时成为结晶核的部分。因此，需要注入稀有气体元素111使得稀有气体元素111在区域112的浓度是上表面比下表面大，由此，能够控制区域112的结晶破坏程度在上表面侧比下表面侧大。 
如前所述，区域112的结晶破坏程度不仅由稀有气体元素的注入条件决定，还由成为施主或者受主的元素108的注入条件所决定。因此，能够通过这两个注入工序(参数)来控制区域112在深度方向上的结晶破坏状态。 
下面，参照附图说明本实施方式中的注入源极/漏极区域113中的至少一方区域的杂质元素108在厚度方向上的浓度分布。 
在本实施方式中，如图5的(A)的线130、图5的(B)的线132所示，优选源极/漏极区域113中的至少一方区域在厚度方向上的杂质元素108的浓度分布在半导体层120的内部(即源极/漏极区域113的内部)具有峰值。通过这样的结构，能够提高源极/漏极区域113中的杂质元素108的浓度，因此能够提高掺杂效率。 
另外，关于源极/漏极区域113中的至少一方区域在厚度方向上的成为施主或者受主的元素108的浓度，也可以是源极/漏极区域113的下表面比上表面大。例如，如用图5的(B)的线132所示，当杂质元素108的浓度峰值位于源极/漏极区域113的下方时，能够提高源极/漏极区域113的成为施主或者受主的元素108的浓度，并且与在源极/漏极区域113厚度的中间附近具有峰值的情况相比，能够进一步提高由杂质元素的掺杂工序引起的结晶破坏的程度，因此能使注入稀有气体元素而带来的最终的结晶破坏状态的控制具有余 量。 
此外，如用图5的(C)的线134所示，成为施主或者受主的元素108的浓度也可以从源极/漏极区域113的上表面向下表面连续增加。在该结构中，杂质元素108的浓度峰值不位于源极/漏极区域113中，而是位于比源极/漏极区域113更靠下的层中，因此掺杂效率较低，但是能使由杂质元素的掺杂引起的结晶破坏的程度比图5的(A)、图5的(B)所示的结构更高，因此能使注入稀有气体元素111而带来的最终的结晶破坏状态的控制具有余量。 
在本实施方式中使用的稀有气体元素111优选包含从Ar、Kr以及Xe组成的组中选出的一种或者多种元素。通过使用这些元素能够对成为源极/漏极区域的区域112进行较大地结晶破坏，因此能够利用其再晶化来有效地提高注入区域112的杂质元素108的活化率。进一步优选稀有气体元素111包含氩。由于最廉价而具有成本优势，并且容易通过掺杂条件来进行浓度分布的控制，另外，也能够得到与比氩更重的其它元素大致等同的结晶破坏效果。 
杂质元素108没有特别限定，但是在n沟道型TFT的情况下，优选包含属于周期表第5族B并赋予n型的杂质元素作为施主的元素。另外，在p沟道型TFT的情况下，优选包含属于周期表第3族B并赋予p型的杂质元素作为成为受主的元素。当使用硼作为杂质元素(成为受主的元素)108时，在其注入工序中，作为受主最容易控制，价格便宜。另外，硼原子量小，因此很难由于其自身的掺杂而引起半导体层的结晶破坏，是最难以活化的元素之一，但是根据本发明能够大幅度地提高硼的活化率，因此有利。并且，在使用硼作为杂质元素108的情况下，几乎不会由于硼的注入而发生结晶破坏，因此能够仅通过稀有气体元素的注入来控制半导体层的结晶破坏状态，容易实现结晶破坏状态的最佳化。 
图3示出的薄膜晶体管116是顶栅构造，但是本实施方式的薄膜晶体管也可以是在半导体层的基板侧具有栅极电极的底栅构造。在该情况下，例如在半导体层上形成有层间绝缘膜的状态下，从层间绝缘膜的上方对半导体层中成为源极/漏极区域的区域注入稀有气 体元素，由此可以使源极/漏极区域中的稀有气体元素的浓度从上表面向下表面连续降低。另外，薄膜晶体管116也可以具有LDD(Lightly Doped Drain：轻掺杂漏区)区域。该情况优选在半导体层的成为沟道区域和LDD区域的区域中不注入稀有气体元素。 
本实施方式的半导体装置，也可以是将n沟道型TFT和p沟道型TFT的互补地构成的CMOS电路。在该情况下，只要n沟道型TFT和p沟道型TFT中的至少一方具有用参照图4在前面说明的方法所形成的源极/漏极区域即可。具体地说，既可以是p沟道型TFT的源极区域和漏极区域中的至少一方区域以规定的浓度分布包含稀有气体元素而n沟道型TFT的源极区域和漏极区域不包含稀有气体元素；也可以是n沟道型TFT的源极区域和漏极区域中的至少一方区域以规定的浓度分布包含稀有气体元素而p沟道型TFT的源极区域和漏极区域不包含稀有气体元素。这样，当将本发明应用于CMOS结构的TFT电路时，能够分别独立地控制n沟道型TFT和p沟道型TFT的源极/漏极区域的电阻，因此能够对应于所要求的TFT特性来考虑附加工序并分别实现最佳化。 
也可以在对n沟道型TFT和p沟道型TFT中的某一个源极/漏极区域注入稀有气体元素的情况下，当注入杂质元素时，使用抗蚀剂掩模等对n沟道型TFT和p沟道型TFT的源极/漏极区域掺杂不同的元素，当注入稀有气体元素时，在没有掩模的状态下对n沟道型TFT的源极/漏极区域和p沟道型TFT的源极/漏极区域这两方同时掺杂稀有气体元素。由此，能够高效地进行稀有气体元素的注入工序，因此生产率较高。 
另外，优选不对构成CMOS电路的n沟道型TFT的源极/漏极区域注入稀有气体元素，仅对p沟道型TFT的源极/漏极区域注入稀有气体元素。这是由于当对n沟道型TFT的源极/漏极区域注入磷作为杂质元素时，磷的原子量较大，具有较强的结晶破坏作用，因此有时源极/漏极区域的结晶会被充分破坏。在这种情况下，当对注入了磷的源极/漏极区域进一步注入稀有气体元素时，随着注入条件不同，有可能结晶破坏过大，通过其后的加热处理也不能充分地恢 复结晶性。 
本实施方式的TFT的源极/漏极区域的形成方法不限定于参照图4在前面说明的方法。在图4示出的方法中，在杂质元素108的离子注入之后进行稀有气体元素111的离子注入，但是也可以在进行杂质元素108的离子注入之前进行稀有气体元素111的离子注入。先进行杂质元素108的离子注入和稀有气体元素111的离子注入中的哪一个工序都能够得到本发明的作用效果。此外，与先进行稀有气体元素111的离子注入的情况相比，当先进行杂质元素108的离子注入时，能够通过稀有气体元素111的离子注入对在杂质元素108的离子注入结束的阶段所产生的不彻底的结合状态进行临时破坏并重置，因此具有能够在结晶恢复时进一步提高活化率的优点。并且，在同一块基板上形成多个TFT的过程中，在仅对成为TFT的活性区域的多个半导体层中的一部分半导体层选择性地进行离子注入的情况下，还具有如下的优点。 
通常，在进行上述离子注入的情况下，利用抗蚀剂来遮蔽不需要进行离子注入的半导体层，选择性地仅对未被光致抗蚀剂覆盖的一部分半导体层注入离子。此时，当在离子注入装置内存在颗粒等异物时，有可能出现这些异物也随着离子而带电并被加速而冲击基板的现象。被加速的异物有可能使不需要进行离子注入的半导体层上的光致抗蚀剂破损。在这种情况下，当先进行稀有气体元素111的离子注入时，由稀有气体元素111的注入而在光致抗蚀剂上产生破损所造成的结果是，在半导体层中本来应该被光致抗蚀剂覆盖的区域被注入杂质元素108，存在降低TFT的电气特性的问题。与此相对，当先进行杂质元素108的注入时，即使由该注入在光致抗蚀剂上产生破损，对半导体层本来应该被光致抗蚀剂覆盖的区域注入了稀有气体元素111，注入的稀有气体元素111也不会造成电气性的恶劣影响，因此不会成为不良的直接原因。因此，先进行杂质元素108的离子注入是有利的。 
另外，也能够在同一离子注入工序中同时对成为源极/漏极区域的区域注入杂质元素108和稀有气体元素111。由此，能够不新附 加稀有气体元素111的注入工序，而通过与现有办法相同的工序数量得到本发明的效果，因此能够得到更大的成本优势。在这种情况下，希望用相同的加速能量对成为源极/漏极区域的区域离子注入杂质元素108和稀有气体元素111。例如在形成p沟道型TFT的源极/漏极区域时，使受主元素和稀有气体元素在材料气体的状态下混合，对成为源极/漏极区域的区域同时进行掺杂。根据该方法，不增加工序的数目，生产时间(tact time)也与现有方法相同，能够确保较高的生产率并且得到本发明的效果。但是，掺杂时的加速电压条件需要与此时使用的杂质元素的材料气体种类、稀有气体的种类相对应地进行适当调整。 
下面参照附图更具体地说明本发明的半导体装置的实施方式。 
<第一实施方式> 
图6的(A)～(H)是用于说明本发明的第一实施方式的薄膜晶体管的制造方法的示意性工序截面图。在此，说明在玻璃基板上制造顶栅构造的p沟道型TFT的方法。本实施方式的TFT不仅能够用于有源矩阵型的液晶显示装置、有机EL显示装置的像素用开关元件、构成驱动器电路的元件，也能够用作构成薄膜集成电路的元件。 
首先，如图6的(A)所示，通过例如等离子CVD法在玻璃基板151上形成由厚度为100～500nm左右的氧化硅构成的基底膜152之后，形成厚度为20～80nm左右(例如50nm)的本征(I型)非晶质硅膜(a-Si膜)153。 
基底膜152是为了防止杂质从玻璃基板151扩散而设置的。也可以使用氮化硅膜等其它的膜来代替氧化硅膜作为基底膜152。或者基底膜152也可以具有氧化硅膜和氮化硅膜的层叠构造。非晶质硅膜153的结构、厚度、形成方法、形成条件没有特别限定，可以酌情进行选择。 
下面，如图6的(B)所示，通过对非晶质硅膜153照射激光154来使其晶化，形成晶质硅膜153a。激光154可以应用XeCl准分子激光(波长308nm，脉冲宽度40nsec)、KrF准分子激光(波长248nm)。激光154的光束尺寸在基板151的表面成型为长尺形状，能够通过沿 相对于长尺方向垂直的方向进行依次扫描来进行基板全部表面的晶化。此时，当使光束的一部分重叠来进行扫描时，在非晶质硅膜153的任意一点上都进行多次激光照射，因此能够提高均匀性。激光154的能量密度若过低则晶化不充分，若过高则反而发生非晶化，需要设定在适当的范围内。 
其后，如图6的(C)所示，除去晶质硅膜153a的多余部分进行元件间的分离，形成后来成为TFT活性区域(源极/漏极区域、沟道区域)的岛状半导体层155。 
下面，如图6的(D)所示，形成覆盖岛状半导体层155的栅极绝缘膜156，然后在栅极绝缘膜156上形成栅极电极157。 
在此，形成厚度是20～150nm(例如80nm)的氧化硅膜作为栅极绝缘膜156。氧化硅膜可以通过如下的方法形成：用TEO S(TetraEthoxy Ortho Silicate：原硅酸四乙酯)作为原料，通过RF等离子CVD法与氧气一起进行分解、堆积。此时的基板温度是150～600℃，优选300～450℃。或者氧化硅膜也可以用TEOS作为原料与臭氧气体一起使用减压CVD法或者常压CVD法形成，这种情况下的基板温度是350～600℃，优选400～550℃。另外，栅极绝缘膜156形成后，为了提高栅极绝缘膜156的体特性和晶质硅膜与栅极绝缘膜的界面特性，也可以在惰性环境下以500～6000℃的温度进行1～4小时的退火。 
栅极电极157例如由溅射法形成金属膜并对金属膜进行图案化而形成。从对后面的用于活化的热处理工序的耐热性的角度来看，作为金属膜希望是由钽(Ta)或者钨(W)、钼(Mo)、钛(Ti)等形成的高熔点金属或者其合金。在本实施方式中，使用厚度是300～600nm(例如400nm)的钨(W)。 
下面，如图6的(E)所示，将栅极电极157作为掩模，通过离子掺杂法对岛状半导体层155注入作为P型杂质的硼158。硼158通过厚度为80nm的栅极绝缘膜156被掺杂到半导体层155的未被栅极电极157覆盖的区域中。通过该工序，岛状半导体层155的从栅极电极157露出的区域被注入硼158，成为杂质离子注入区域159。另外， 被栅极电极157遮蔽而未注入硼158的区域成为TFT的沟道区域160。 
在本实施方式的硼158的注入工序中，使用乙硼烷(B2H6)作为掺杂气体，加速电压设为40～90kV(例如60kV)，剂量设为1×1015～8×1015cm-2(例如2×1013cm-2)。 
下面，如图6的(F)所示，将栅极电极157作为掩模，通过离子掺杂法对杂质离子注入区域159注入氩161，形成结晶性被破坏的区域162。此时也没有对栅极电极157下的沟道区域160注入氩161，因此保持了沟道区域160的结晶性。 
在本实施方式中，使用氩作为掺杂气体，加速电压设为20～70kV(例如50kV)，剂量设为1×1014～8×1015cm-2(例如1×1015cm-2)。 
此时氩161的加速电压根据掺杂时通过的栅极绝缘膜156的厚度来决定，使得氩161的峰值深度Rp位于栅极绝缘膜156中。参照图15具体地说明加速电压与栅极绝缘膜156的厚度的关系。在图15中，横轴x表示掺杂氩161时的加速电压(keV)，纵轴y表示半导体层上的栅极绝缘膜156的厚度(nm)。希望加速电压x和栅极绝缘膜156的厚度y处于满足y＞1.09x+5.24的关系的区域A的范围内。图示的一次函数Rp＝1.09x+5.24是表示对绝缘膜注入氩时的氩的加速电压x(keV)与峰值深度Rp(nm)之间的关系的图。能够通过选择加速电压x使栅极绝缘膜156的厚度y大于峰值深度Rp(y＞Rp)来使峰值深度Rp位于栅极绝缘膜156的内部。 
在此，在图7中示出硼158和氩161在半导体层155的深度方向上的的浓度分布。从图7可知，硼158的峰值深度Rp1为：从栅极绝缘膜156的表面开始的深度大约120nm，从岛状半导体层155的表面开始的深度大约40nm的位置。另外，氩161的峰值深度Rp2位于形成在半导体层155上的栅极绝缘膜156中，处于从栅极绝缘膜156的表面开始深度为大约60nm的位置。此时半导体层155中的氩161的浓度分布从半导体层155的上表面向下表面连续变低。 
此外，在此，在氩161的掺杂工序之前先进行了硼158的掺杂工序，但是也可以在硼158的掺杂工序之前先进行氩161的掺杂工序。 另外，在本实施方式中，为了产生结晶破坏而使用氩(Ar)161作为注入半导体层155的稀有气体元素，但是也可以使用氪(Kr)、氙(Xe)来代替。 
接着，在惰性环境下，例如在氮气环境中进行热处理(活化退火)。通过该热处理进行半导体层155中注入了硼158和氩161的区域162的再晶化。在该过程中，硼158被取入硅的晶格之间并高效地被活化。其结果是区域162被低电阻化，成为源极/漏极区域163(图6的(G))。 
用上述方法得到的源极/漏极区域163的片电阻是0.5～0.8kΩ/□左右。以往，在不掺杂氩而进行相同的处理的情况下，源极/漏极区域的片电阻是1.5～2.0kΩ/□左右，因此在本实施方式中，可知电阻可以减低到以往的1/3到1/2左右。在该热处理中，也可以使用一般的加热炉，但是优选进行RTA处理。特别地，使用对基板表面吹高温惰性气体来进行瞬时升降温的方式的RTA装置是有利的。 
下面，如图6的(H)所示，形成厚度是600nm左右的氧化硅膜或者氮化硅膜作为层间绝缘膜164。在使用氧化硅膜的情况下，当将TEOS作为原料，用其与氧气的等离子CVD法、与臭氧的减压CVD法、或者与臭氧的常压CVD法来形成层间绝缘膜164时，可得到台阶覆盖性优良的良好的层间绝缘膜164。另外，如果利用将SiH4和NH3作为原料气体通过等离子CVD法而形成的氮化硅膜，具有对活性区域和栅极绝缘膜的界面提供氢原子，减少使TFT特性劣化的不成对结合键的效果。 
接着，在层间绝缘膜164中形成接触孔，利用金属材料例如氮化钛和铝的两层膜形成TFT的电极、配线165。氮化钛膜被设为用于防止铝扩散到半导体层155的阻止膜。这样可以得到薄膜晶体管166。 
在使用薄膜晶体管166作为像素用开关元件的情况下，使电极、配线165中的一方(漏极电极)与由ITO等透明导电膜构成的像素电极电连接。另外，另一方电极构成源极总线，通过源极总线提供视频信号，根据栅极电极157所构成的栅极总线的栅极信号向像素电 极写入需要的电荷。另外，薄膜晶体管166也能够简单地应用于薄膜集成电路等。在这种情况下，只要在栅极电极157上也形成接触孔，设置所需的配线即可。 
最后，在氮气环境或者氢气环境中，进行400℃、1小时的退火来完成薄膜晶体管166。并且根据需要，为了保护薄膜晶体管166，也可以在薄膜晶体管166上设置由氮化硅膜等构成的保护膜。 
<第二实施方式> 
下面参照附图说明本发明的第二实施方式。在此，举例说明在玻璃基板上制作有源矩阵型液晶显示装置的外围驱动电路、用形成一般的薄膜集成电路的n沟道型TFT和p沟道型TFT互补地构成的CMOS构造的电路的工序。 
图8的(A)～(G)是用于说明本实施方式的n沟道型TFT和p沟道型TFT的制作方法的示意性工序截面图。 
首先，如图8的(A)所示，为了防止来自玻璃基板的杂质扩散，在基板201的表面形成第一和第二基底膜202、203，然后形成具有非晶质构造的硅膜(非晶质硅膜)204。 
在本实施方式中，使用低碱玻璃基板作为基板201。基板201也可以在比玻璃变形点低大约10～20℃的温度下事先进行热处理。另外，通过等离子CVD法使用SiH4、NH3、N2O的材料气体形成氮氧化硅膜作为下层的第一基底膜202，通过等离子CVD法使用SiH4、N2O的材料气体层叠形成氧化硅膜作为上层第二基底膜203。作为第一基底膜202的氮氧化硅膜的厚度为25～200nm(例如100nm)，作为第二基底膜203的氧化硅膜的厚度为25～300nm(例如100nm)。在本实施方式中使用了两层基底膜，但是也可以是单层氧化硅膜。 
硅膜(非晶质硅膜)204例如能够使用硅烷气体作为材料气体，通过等离子CVD法形成。非晶质硅膜204的厚度为20～150nm(优选30～80nm)。在本实施方式中形成了厚度为50nm的非晶质硅膜204。此外，也可以连续地形成基底膜202、203和非晶质硅膜204。在这种情况下，当使用多腔(multi-chamber)型的等离子CVD装置时，能够在形成基底膜202、203之后将基板201原样设置在腔 (chamber)内而形成非晶质硅膜204，因此能够防止基底膜203的表面暂时暴露在大气环境中而导致的表面污染，能够降低由这种污染引起的TFT特性偏差、阈值电压的变化。 
下面，如图8的(B)所示，对非晶质硅膜204照射激光205，由此使非晶质硅膜晶化得到晶质硅膜204a。在此，将XeCl准分子激光(波长308nm、脉冲宽度40nsec)作为激光205，以250～500mJ/cm2(例如400mJ/cm2)的能量密度进行照射。也可以在照射激光205时对基板201进行加热。光束形状被成型为在基板201的表面呈300mm×0.4mm的长尺形状，沿相对于长尺方向垂直的方向以0.02mm的步长进行顺序扫描。由此，在非晶质硅膜204的任意一点上都进行总计20次的激光照射。作为激光能够使用脉冲振荡型或者连续发光型的KrF准分子激光、XeCl准分子激光，YAG激光或者YVO4激光。此外，实施者也可以适当选择晶化的条件。 
其后，如图8的(C)所示，除去晶质硅膜204a的多余部分进行元件间分离，分别形成后来成为n沟道型TFT和p沟道型TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层206n、206p。 
在此，为了控制阈值电压，也可以以1×1016～5×1017/cm3左右的浓度对n沟道型TFT和p沟道型TFT的活性区域的全部表面添加赋予p型的杂质元素(例如硼(B))。硼的添加可以通过离子掺杂法进行，也可以在形成非晶硅膜204时同时添加硼。 
下面，如图8的(D)所示，形成栅极绝缘膜207使其覆盖岛状半导体层206n、206p，然后形成栅极电极208n、208p使其覆盖各岛状半导体层206n、206p中成为沟道区域的区域。在本实施方式中，形成厚度为20～150nm、在此是80nm的氧化硅膜作为栅极绝缘膜207。将TEOS作为原料，与氧在一起通过RF等离子CVD法分解、堆积来形成氧化硅膜。此时的基板温度设为300～450℃。此外，栅极绝缘膜207也可以是包含其它硅的绝缘膜，另外可以是单层的，也可以具有层叠构造。 
能够通过溅射法在栅极绝缘膜207上堆积高熔点金属并将其图案化来形成栅极电极208n、208p。作为高熔点金属，也可以是从钽 (Ta)或者钨(W)、钼(Mo)、钛(Ti)选出的元素，或者以上述元素为主要成分的合金，或者是上述元素组合的合金膜(具有代表性的是Mo-W合金膜、Mo-Ta合金膜)。或者也可以使用钨硅化物、钛硅化物、钼硅化物。在本实施方式中，利用钨(W)形成厚度为300～600nm，例如450nm的栅极电极208n、208p。此时，为了栅极电极208n、208p的低电阻化最好降低栅极电极208n、208p的杂质浓度，例如通过将氧浓度控制在30ppm以下就能够实现20μΩcm以下的电阻率。 
之后，将栅极电极208n、208p作为掩模，通过离子掺杂法对半导体层206n、206p注入低浓度的杂质(磷)209。使用磷化氢(PH3)作为掺杂气体。另外，加速电压设为50～90kV(例如80kV)，剂量设为1×1012～1×1014cm-2(例如2×1013cm-2)。通过该工序，岛状半导体层206n、206p中未覆盖栅极电极208n、208p的区域成为注入了低浓度的杂质209的区域210，被栅极电极208n、208p遮蔽而未注入杂质209的区域分别成为n沟道型TFT和p沟道型TFT的沟道区域211n、211p。 
下面，如图8的(E)所示，在后来的n沟道型TFT中，利用光致抗蚀剂设置掩模212n使其大一圈地覆盖栅极电极208n，在后来的p沟道型TFT中，利用光致抗蚀剂设置掩模212p使其覆盖半导体层206p整体。之后，使用掩模212n、212p作为掺杂掩模，通过离子掺杂法对半导体层206n、206p高浓度地注入杂质(磷)213。此时，使用磷化氢(PH3)作为掺杂气体，加速电压设为50～80kV，例如70kV，剂量设为2×1015～1×1016cm-2，例如5×1015cm-2。 
通过该工序，在后来成为n沟道型TFT活性区域的半导体层206n中，高浓度地注入杂质(磷)213的区域214成为后来的源极/漏极区域，被掩模212n覆盖而未掺杂高浓度磷213的区域215作为低浓度地注入磷的区域而保留，成为后来的LDD(Lightly DopedDrain：轻掺杂漏区)区域。此外，此时区域214中的n型杂质元素(磷)213的浓度为1×1019～1×1021/cm3。另外，区域215中的n型杂质元素(磷)209的浓度为1×1017～1×1020/cm3，处于上述范围时发 挥LDD区域的功能。此外，后来成为p沟道型TFT的活性区域的半导体层206p的全部区域被掩模212P覆盖，因此在本工序中未对半导体层206p注入杂质(磷)213。 
如图8的(F)所示，在除去掩模212n、212p之后，利用光致抗蚀剂新设置掩模216使其覆盖后来成为n沟道型TFT的活性区域的半导体层206n的整体。此时，在后来成为p沟道型TFT的活性区域的半导体层206p的上方不设置掩模。在该状态下，将掩模216和栅极电极208p作为掺杂掩模，通过离子掺杂法同时注入氩218和作为对半导体层206p赋予p型的杂质(p型杂质)的硼217。作为掺杂气体，使用乙硼烷(B2H6)和氩(Ar)的混合气体，加速电压设为20kV～70kV，例如60kV，剂量设为1×1014～1×1016cm-2，例如2.5×1015cm-2。若将半导体层上的想要注入氩218和硼217的栅极绝缘膜207的厚度设为y(nm)，如图15所示，优选将此时的加速电压(keV)适当选择为处于满足y＞1.09x+5.24的关系的区域A的范围内。由此，能够使氩218的峰值深度Rp位于栅极绝缘膜207的内部。 
由此，在后来成为p沟道型TFT的活性区域的半导体层206p中，对位于栅极电极208p下面的沟道区域211p以外的区域高浓度地注入硼217和氩218。注入的硼217使在前面的工序中被低浓度地注入的n型杂质磷209反转成为p型，成为后来的p沟道型TFT的源极/漏极区域219。氩218是惰性元素，因此不会对半导体的载流子分布造成影响，但是通过氩的掺杂破坏来促进区域219的结晶破坏。区域219中的硼217的浓度是1.5×1019～3×1021atoms/cm3，稀有气体元素(Ar)218的浓度是1×1019～1×1021atoms/cm3。 
在此，图9表示注入成为p沟道型TFT的活性区域的半导体层206p的硼217和氩218在深度方向上的浓度分布。从图9可知，硼217的峰值深度Rp1位于半导体层206p的下方，氩218的峰值深度Rp2位于比半导体层206p靠上的栅极绝缘膜207中。在本实施方式中，使用乙硼烷(B2H6)和氩(Ar)的混合气体，对半导体层206p同时注入硼217和氩218，但是也可以如上述第一实施方式所说明的那样分别注入硼217和氩218。另外，作为稀有气体元素可以使用从Ar、 Kr、Xe选出的一种或者多种稀有气体元素。 
此外，在n型杂质和p型杂质的掺杂中，这样用光致抗蚀剂覆盖不需要掺杂的区域，由此能够选择性地进行各个元素的掺杂，形成高浓度地注入n型杂质的区域214和注入p型杂质的区域219。此外，在本实施方式中，先对半导体层206p、206n进行了n型杂质元素的注入，但是注入工序的顺序不限于本实施方式，实施者适当决定即可。另外，如本实施方式所述，稀有气体元素的掺杂可以在n型、p型杂质元素的掺杂工序之前或者之后进行，也可以与任何一个杂质的掺杂工序同时进行。 
然后，除去掩模216之后，在惰性环境下例如氮气环境下进行热处理。本实施方式中，使用将每次一块基板201移动到高温环境中吹高温的氮气来进行高速升降温的方式的RTA处理。作为处理条件，以超过200℃/分的升降温的速度进行升降温。例如在650℃下进行10分钟的加热处理。此外，热处理方法没有特别限定，可以使用上述以外的方式，实施者也可以方便地设定处理条件。例如，也可以利用一般的扩散炉(加热(furnace)炉)或灯加热方式的RTA。 
通过该热处理方式，如图8的(G)所示，被掺杂到成为n沟道型TFT的活性区域的半导体层206n的区域214、215的n型杂质(磷)209、213和被掺杂到成为p沟道型TFT的活性区域的半导体层206p的区域219的p型杂质(硼)217被活化，分别成为n沟道型TFT的源极/漏极区域223、LDD区域224以及p沟道型TFT的源极/漏极区域225。在此，在成为p沟道型TFT的源极/漏极区域的区域219中，进行再晶化以修复由与杂质217同时掺杂的氩218引起的结晶破坏，此时硼217被取入Si晶格之间，由此硼217被更高效地活化。其结果为：n沟道型TFT的源极/漏极区域223的片电阻值是400～700Ω/□左右，LDD区域224的片电阻值是60～100kΩ/□左右，p沟道型TFT的源极/漏极区域225的片电阻值为0.7～1.0kΩ/□左右。 
接着，在栅极电极208n、208p上形成层间绝缘膜220、221后，形成各TFT的电极、配线222。 
作为层间绝缘膜221，以400～1500nm(具有代表性的是600～ 1000nm)的厚度形成例如氮化硅膜、氧化硅膜、或者氮氧化硅膜。在本实施方式中，按照顺序连续地形成厚度是200nm的氮化硅膜220和厚度是700nm的氧化硅膜221，成为两层的构造。另外，层间绝缘膜220、221的材料、结构不限于上述内容。层间绝缘膜220、221也可以是其它含硅的绝缘膜，可以是单层的，也可以具有层叠构造。 
进而，在300～500℃的温度下进行1小时左右的热处理，使半导体层氢化。由此，能够从层间绝缘膜(特别是氮化硅膜220)对活性区域和栅极绝缘膜207的界面提供氢原子，使令TFT特性劣化的不成对结合键(Dangling bond：不饱和键)终端化而成为惰性。在本实施方式中，在氮气环境下进行400℃、1小时的热处理。 
下面，在层间绝缘膜220、221中形成接触孔，由金属材料例如氮化钛和铝的两层膜形成TFT的电极、配线222。氮化钛膜被设置为防止铝向半导体层扩散的阻止膜。最后在350℃的温度下进行1小时的退火，完成n沟道型薄膜晶体管230和p沟道型薄膜晶体管231。并且根据需要，在栅极电极208n和208p上也设有接触孔，通过配线222连接所需的电极。另外，为了保护TFT，也可以分别在薄膜晶体管230、231上设置由氮化硅膜等构成的保护膜。 
<第三实施方式> 
下面，参照附图说明本发明的第三实施方式。在上述的实施方式中制作出了顶栅构造的TFT，但是在此，说明在玻璃基板上制作底栅构造的p沟道型TFT的方法。本实施方式的TFT不仅可以用于有源矩阵型的液晶显示装置、有机EL显示装置的像素用开关元件、构成驱动电路的元件，也可以用于构成薄膜集成电路的元件。 
图10的(A)～(H)是用于说明本实施方式的p沟道型TFT的制作方法的示意性截面图。 
首先，如图10的(A)所示，在玻璃基板301上形成栅极电极302。考虑到后续制造工序的热处理，优选使用作为高熔点金属的钽(Ta)、钨(W)或钼(Mo)等作为栅极电极302的材料。栅极电极302的厚度优选200～500nm。在本实施方式中，通过溅射法形 成Mo膜后，通过进行图案化，形成厚度是例如350nm的栅极电极302。 
接着，如图10的(B)所示，按顺序形成栅极绝缘膜303和本征(I)型的非晶质硅膜304，使其覆盖栅极电极302。 
在本实施方式中形成厚度为20～150nm(例如100nm)的氧化硅膜作为栅极绝缘膜303。氧化硅膜可以用TEO S为原料，通过RF等离子CVD法将TEOS与氧一起分解、堆积而形成。基板温度是300～450℃。非晶质硅膜(a-Si膜)304例如由等离子CVD法形成。非晶质硅膜304的厚度设为20～80nm左右，例如50nm。此时，使栅极绝缘膜303和非晶质硅膜304在同一个真空腔内连续成膜，由此能够使TFT完成后成为对TFT工作而言最重要的沟道界面的非晶质硅膜304与栅极绝缘膜303之间的界面保持清洁，因此能够提高界面特性。 
接着，如图10的(C)所示，通过对非晶质硅膜304照射激光305使非晶质硅膜304晶化，形成晶质硅膜304a。作为激光305，能够应用XeCl准分子激光(波长308nm、脉冲宽度40nsec)、KrF准分子激光(波长248nm)。激光305的光束尺寸在基板上301的表面成型为长尺形状，沿相对于长尺方向垂直的方向进行顺序扫描，能够进行基板全部表面的再晶化。此时，当光束的一部分重叠来进行扫描时，在非晶质硅膜304的任意一点中都进行了多次激光照射，能够提高均匀性。激光305的能量过低则晶化不充分，过高则反而发生非晶质化，因此需要在合适的范围内设定。 
其后，如图10的(D)所示，除去晶质硅膜304a的多余部分，进行元件间的分离，形成后来成为TFT活性区域(源极/漏极区域；沟道区域)的岛状半导体层306。之后，形成层间绝缘膜314使其覆盖岛状半导体层306。层间绝缘膜314没有特别限定，例如可以是厚度为10～100nm的氧化硅膜或者氮化硅膜等。在此，形成厚度是30nm的氧化硅膜。 
接着，如图10的(E)所示，在层间绝缘膜314上设置了由光致抗蚀剂构成的掩模307后，通过离子掺杂法，对岛状半导体层306 注入P型杂质(硼)308。 
在层间绝缘膜314上形成光致抗蚀剂膜使其覆盖岛状半导体层306后，以栅极电极302作为掩模从基板背面侧对光致抗蚀剂膜进行曝光，除去被曝光的区域，由此能够形成掩模307。掩模307自对准地形成在栅极电极302上，具有反映了其图案的形状。 
通过该工序，硼308通过层间绝缘膜314被掺杂到半导体层306的从掩模307露出的区域309。区域309成为后来的源极/漏极区域。岛状半导体层306中被掩模307覆盖而未注入硼308的区域310成为后来的TFT的沟道区域。在本实施方式中，使用乙硼烷(B2H6)作为掺杂气体，加速电压设为10～60kV(例如40kV)，剂量设为1×1014～8×1015cm-2(例如2×1015cm-2)。 
接着，如图10的(F)所示，以掩模307作为掺杂掩模，通过离子掺杂法对岛状半导体层306注入稀有气体元素(氩)311，由此降低区域309的结晶性得到区域312。在本实施方式中，使用氩作为掺杂气体，加速电压设为5～25kV(例如10kV)，剂量设为1×1013～8×1015cm-2(例如1×1015cm-2)。 
此时的氩311的加速电压根据掺杂时通过的层间绝缘膜314的厚度来决定，使得氩311的峰值深度Rp位于层间绝缘膜314中。具体地说，如图15所示，设掺杂氩311时的加速电压(keV)为x，半导体层上的层间绝缘膜314的厚度(nm)为y，希望加速电压x和层间绝缘膜314的厚度y处于满足y＞1.09x+5.24关系的区域A的范围内，适当选择加速电压x以满足上述关系。 
图11例示出在该掺杂工序中注入岛状半导体层306的硼308和氩311在深度方向上的浓度分布。如图所示，硼308的峰值深度Rp1处于从层间绝缘膜314的上表面起60nm、即从半导体层306的表面起大约30nm的位置。在本实施方式中，硼308的峰值深度Rp1位于半导体层306的内部，因此能够提高后来成为源极、栅极区域的区域312的硼浓度。另外，氩311的峰值深度Rp2位于层间绝缘膜314的内部。因此，氩311的浓度具有从半导体层306的上表面向下表面连续地降低的分布。由此，能够在区域312的下表面侧维持结晶性， 并且在上表面侧产生氩311引起的结晶破坏。 
另外，在本实施方式中，在氩311的掺杂工序之前进行了硼308的掺杂工序，但是也可以在硼308的掺杂工序之前进行氩311的掺杂工序。另外，在本实施方式中，使用了氩(Ar)作为稀有气体元素，但是也可以使用氪(Kr)、氙(Xe)来代替。 
之后，除去掩模307，在惰性环境下，例如在氮气环境下进行热处理。热处理可以使用一般的加热炉进行，但是优选进行RTA。特别地，最好能够使用对基板表面吹高温惰性气体来进行瞬时升降温的方式的RTA装置。 
通过该热处理注入硼308和氩311，在结晶性被破坏了的区域312中，以区域312的下表面侧残留的结晶粒作为晶种进行再晶化。在再晶化的时候，硼308被取入硅的晶格之间被高效地活化。其结果是如图10的(G)所示，区域312被低电阻化，成为TFT的源极/漏极区域313。 
得到的源极/漏极区域313的片电阻是0.5～0.8kΩ/□左右。以往，在不掺杂氩进行相同工艺的情况下，源极/漏极区域的片电阻是1.5～2.0kΩ/□左右，因此可知通过使用本实施方式能够使片电阻减低为以往的大约1/3到1/2程度。 
接着，如图10的(H)所示，在层间绝缘膜314上，进一步形成厚度是600nm左右的层间绝缘膜315。层间绝缘膜315也可以是氧化硅膜或者氮化硅膜。作为层间绝缘膜315，也可以将TEOS作为原料，将其与氧用等离子CVD法、与臭氧的减压CVD法或者与臭氧的常压CVD法进行分解、堆积，由此形成氧化硅膜，由此，可以得到具有优良台阶覆盖性的良好的层间绝缘膜315。另外，也可以使用SiH4和NH3作为原料气体，用等离子CVD法形成氮化硅膜，由此，对活性区域与栅极绝缘膜之间的界面提供氢原子，因此能够得到减少使TFT特性劣化的不成对结合键的效果。 
下面，在层间绝缘膜314、315中形成接触孔，由金属材料、例如氮化钛和铝的两层膜形成TFT的电极、配线316。氮化钛膜被设置为用于防止铝向半导体层扩散的阻止膜。在将得到的薄膜晶体管 用作像素用开关元件的情况下，使电极、配线316中的一方(漏极电极)与由ITO等透明导电膜构成的像素电极电连接。另外，由另一方电极构成源极总线，通过源极总线提供视频信号，根据栅极电极302所构成的栅极总线的栅极信号对像素电极写入所需的电荷。另外，在将得到的薄膜晶体管用于薄膜集成电路等的情况下，在由栅极电极302所构成的栅极总线上也形成接触孔并设置必要的配线即可。 
最后，在氮气环境或者氢气环境下进行400℃、1小时的退火，完成薄膜晶体管320。并且也可以根据需要，为了保护薄膜晶体管320而在薄膜晶体管320上设置由氮化硅膜等构成的保护膜。 
<第四实施方式> 
说明本发明的第四实施方式的薄膜晶体管的制作方法。在本实施方式中，除了以硼的浓度分布在半导体层的下方具有峰值的条件进行硼的掺杂这一点之外，也可以参照图6以与上述第一实施方式相同的方法制作薄膜晶体管。 
在本实施方式中，与第一实施方式相同地将栅极电极作为掩模，从栅极绝缘膜的上方按顺序掺杂硼和氩。在本实施方式的硼的掺杂工序中，加速电压设为40～90kV(例如80kV)，剂量设为1×1015～8×1015cm-2(例如2×1015cm-2)。氩的掺杂条件与第一实施方式相同。 
图12表示通过这些掺杂工序所得到的硼和氩在深度方向上的浓度分布。如图所示，硼在从栅极绝缘膜上表面起的深度大约为150nm的位置上具有峰值深度Rp1。该峰值Rp1位于从半导体层下表面起大约20nm的深度，因此硼的浓度具有从半导体层的上表面向下表面连续增加的分布。另一方面，与第一实施方式相同，氩的浓度在栅极绝缘膜中具有峰值Rp2，从半导体层的上表面向下表面连续减少。 
之后，用与第一实施方式相同的方法进行热处理(活化退火)。所得到的源极/漏极区域的片电阻是0.5～0.8kΩ/□左右。以往，在不掺杂氩进行相同工艺的情况下，片电阻是1.5～2.0kΩ/□左右，通过 使用本实施方式，能够将片电阻减少到以往的大约1/3到1/2左右。 
在本实施方式中，在氩的掺杂工序之前进行了硼的掺杂工序，但是也可以在硼的掺杂工序之前进行氩的掺杂工序。另外，在本实施方式中使用了氩(Ar)，但是也可使用氪(Kr)或者氙(Xe)来代替。 
<第五实施方式> 
说明本发明的第五实施方式的薄膜晶体管的制作方法。在本实施方式中，除了以硼的浓度分布在半导体层的下方具有峰值的条件下进行硼的掺杂的这一点之外，参照图10用与上述第三实施方式相同的方法制作薄膜晶体管。 
在本实施方式中，与第三实施方式同样，从抗蚀剂掩模的上方穿过层间绝缘膜对半导体层按顺序掺杂硼和氩。在本实施方式的硼的掺杂工序中，加速电压设为10～60kV(例如50kV)，剂量设为1×1014～8×1015cm-2(例如2×1015cm-2)。氩的掺杂条件与第三实施方式相同。 
图13表示由这些掺杂工序而得到的硼和氩在深度方向上的浓度分布。如图所示，硼在从层间绝缘膜上表面起的深度(注入深度)大约是95nm的位置具有峰值深度Rp1。该峰值深度Rp1位于从半导体层的下表面起15nm的深度，因此硼的浓度具有从半导体层的上表面向下表面连续增加的分布。另一方面，与第三实施方式相同，氩的浓度在层间绝缘膜中具有峰值Rp2，从半导体层的上表面向下表面连续减少。 
之后，用与第三实施方式相同的方法进行热处理(活化退火)。所得到的源极/漏极区域的片电阻是0.5～0.8kΩ/□左右。以往，在不掺杂氩进行相同工艺的情况下，片电阻是1.5～2.0kΩ/□左右，所以通过使用本实施方式，能够把片电阻减少到以往的大约1/3到1/2左右。 
在本实施方式中，在氩的掺杂工序之前进行了硼的掺杂工序，但是也可以在硼的掺杂工序之前进行氩的掺杂工序。另外，在本实施方式中使用了氩(Ar)，但是也可是使用氪(Kr)或者氙(Xe) 来代替。 
<第六实施方式> 
本实施方式是具备用在上述实施方式中说明的方法制作的薄膜晶体管的半导体装置。图14的(A)和(B)例示出本实施方式的半导体装置的框图。 
图14的(A)是具有用于进行模拟驱动的电路结构的显示装置的框图。图示的显示装置具备源极侧驱动电路90、像素部91以及栅极侧驱动电路92。此外，在本说明书中，驱动电路是指包含源极侧驱动电路和栅极侧驱动电路的总称。 
源极侧驱动电路90具有移位寄存器90a、缓冲器90b、采样电路(转移栅极)90c。另外，栅极侧驱动电路92具有移位寄存器92a、电平移位器92b以及缓冲器92c。在本实施方式中，像素部91由多个像素构成，该多个像素分别包含上述的薄膜晶体管。 
另外，若需要还可以在采样电路和移位寄存器之间设置电平移位器电路。另外，虽然没有图示，但是也可以隔着像素部91在栅极侧驱动电路92的相反侧另外设置栅极侧驱动电路。 
图14的(B)是具有用于进行数字驱动的电路结构的显示装置的框图。图示的显示装置具备源极侧驱动电路93、像素部94以及栅极侧驱动电路95。在进行数字驱动的情况下，如图14的(B)所示，设置锁存器(A)93b、锁存器(B)93c来代替采样电路即可。源极侧驱动电路93具有移位寄存器93a、锁存器(A)93b、锁存器(B)93c、D/A转换器93d以及缓冲器93e。如果需要，也可以在锁存器(B)93c和D/A转换器93d之间设置电平移位器电路。另外，栅极侧驱动电路95具有移位寄存器95a、电平移位器95b、缓冲器95c。 
另外，上述结构能够按照上述实施方式1～5示出的工序来实现。另外，此处仅示出了像素部和驱动电路的结构，但是如果按照本发明的制造工序，也能够形成存储器、微处理器。 
<第七实施方式> 
实施本发明而得到的CMOS电路、像素部能够应用于有源矩阵型液晶显示装置、有源矩阵型液晶显示装置等电子设备以及将它们 组装在显示部中的所有电器中。 
作为这样的电器可以举出摄像机、数字照相机、投影机(后置式或前置式)、头戴式显示器(护目镜式显示器)、个人计算机、便携信息终端(便携式计算机、移动电话或电子书等)等。 
如上所述，本发明的应用范围极其广泛，能够应用于所有领域的电器中。另外，本实施方式的电器能够利用实施方式1～6以及组合这些实施方式制作出的半导体装置而实现。 
上面具体地说明了本发明的实施方式，但是本发明不限于上述实施方式，根据本发明的技术思想可以完成各种变形。 
工业上的实用性
本发明能够广泛地应用于具备了以晶质半导体层为活性区域的薄膜晶体管的半导体装置。特别地，能够很好地应用于有源矩阵型的液晶显示装置、有机EL显示装置、接触式图像传感器，三维IC等。 

Claims (29)

1.一种半导体装置，其具备至少一个薄膜晶体管，所述薄膜晶体管具有：
基板；
晶质半导体层，其形成在上述基板上，包括沟道形成区域、源极区域以及漏极区域；
栅极电极，其控制上述沟道形成区域的导电性；
栅极绝缘膜，其设置在上述半导体层与上述栅极电极之间；以及
源极电极和漏极电极，其分别与上述源极区域和漏极区域连接，
上述源极区域和漏极区域中的至少一方区域包含成为施主或者受主的元素和稀有气体元素，
上述沟道形成区域不包含上述稀有气体元素，
上述稀有气体元素的原子量大于上述成为施主或者受主的元素的原子量，
上述至少一方区域在厚度方向上的上述稀有气体元素的浓度从上述至少一方区域的上表面向下表面连续降低。
2.根据权利要求1所述的半导体装置，
上述至少一方区域在厚度方向上的上述成为施主或者受主的元素的浓度分布在上述半导体层内具有峰值。
3.根据权利要求2所述的半导体装置，
上述至少一方区域的上述成为施主或者受主的元素的浓度是下表面比上表面大。
4.根据权利要求1所述的半导体装置，
上述至少一方区域在厚度方向上的上述成为施主或者受主的元素的浓度从上述至少一方区域的上表面向下表面连续增加。
5.根据权利要求1所述的半导体装置，
上述栅极电极隔着上述栅极绝缘膜被配置在上述半导体层上，
上述栅极绝缘膜中位于上述至少一方区域上的部分包含上述稀有气体元素， 
上述栅极绝缘膜和上述至少一方区域在厚度方向上的上述稀有气体元素的浓度分布在上述栅极绝缘膜内具有峰值。
6.根据权利要求1所述的半导体装置，
上述栅极电极被配置在上述基板和上述半导体层之间，
还具备形成在上述半导体层上的层间绝缘膜，
上述层间绝缘膜中位于上述至少一方区域上的部分包含上述稀有气体元素，
上述层间绝缘膜和上述至少一方区域在厚度方向上的上述稀有气体元素的浓度分布在上述层间绝缘膜内具有峰值。
7.根据权利要求1所述的半导体装置，
上述稀有气体元素包括从由Ar、Kr以及Xe构成的组中选出的一种或者多种元素。
8.根据权利要求7所述的半导体装置，
上述稀有气体元素包含氩。
9.根据权利要求1所述的半导体装置，
上述成为施主或者受主的元素为施主，上述施主属于周期表第5族B，包含赋予n型的杂质元素。
10.根据权利要求1所述的半导体装置，
上述成为施主或者受主的元素为受主，上述受主属于周期表第3族B，包含赋予p型的杂质元素。
11.根据权利要求10所述的半导体装置，
上述受主包含硼。
12.根据权利要求1所述的半导体装置，
上述至少一个薄膜晶体管包含p沟道型薄膜晶体管和n沟道型薄膜晶体管。
13.根据权利要求1所述的半导体装置，
还具备形成在上述基板上的其它薄膜晶体管，
在上述其它薄膜晶体管的源极和漏极区域中都不包含上述稀有气体元素。
14.根据权利要求13所述的半导体装置， 
上述至少一个薄膜晶体管包含p沟道型薄膜晶体管，
上述其它薄膜晶体管包含n沟道型薄膜晶体管。
15.一种半导体装置的制造方法，所述半导体装置具备薄膜晶体管，该制造方法包含以下工序：
(a)准备形成有至少一个包含晶质区域的半导体层的基板的工序；
(b)对上述半导体层的成为薄膜晶体管的源极和漏极区域的区域中的至少一方区域添加成为施主或者受主的元素的工序；以及
(c)对上述至少一方区域添加比上述成为施主或者受主的元素的原子量大的稀有气体元素的工序，
在上述工序(c)之前还包括形成覆盖上述半导体层的绝缘膜的工序，
上述工序(c)包括如下工序：从上述绝缘膜上对上述绝缘膜和上述至少一方区域添加上述稀有气体元素，使得上述至少一方区域的上述稀有气体元素的浓度是上表面比下表面大。
16.根据权利要求15所述的半导体装置的制造方法，
上述工序(c)包括降低上述至少一方区域的结晶性的工序，
在上述工序(b)和(c)之后，
还包括工序(d)，通过对上述基板进行热处理，使添加到上述至少一方区域的成为施主或者受主的元素活化，并且使上述至少一方区域再晶化。
17.根据权利要求15所述的半导体装置的制造方法，
上述工序(c)包括如下工序：添加上述稀有气体元素，使得上述至少一方区域在厚度方向上的上述稀有气体元素的浓度从上述至少一方区域的上表面向下表面连续降低。
18.根据权利要求15所述的半导体装置的制造方法，
上述工序(c)包括如下工序：添加上述稀有气体元素，使得上述绝缘膜和上述至少一方区域在厚度方向上的上述稀有气体元素的浓度分布在上述绝缘膜内具有峰值。
19.根据权利要求18所述的半导体装置的制造方法， 
上述工序(c)是以加速电压x(keV)对上述至少一方区域添加氩的工序，上述加速电压x与上述绝缘膜的厚度y(nm)满足y＞1.09x+5.24的关系。
20.根据权利要求15所述的半导体装置的制造方法，
进行上述工序(b)和工序(c)，使得上述稀有气体元素的浓度分布的峰值深度Rp1小于上述成为施主或者受主的元素的浓度分布的峰值Rp2。
21.根据权利要求15所述的半导体装置的制造方法，
上述工序(b)包括如下工序：添加上述成为施主或者受主的元素，使得上述至少一方区域在厚度方向上的上述成为施主或者受主的元素的浓度分布在上述半导体层内具有峰值。
22.根据权利要求15所述的半导体装置的制造方法，
在形成覆盖上述半导体层的绝缘膜的工序之后，还包括在上述绝缘膜上形成栅极电极的工序。
23.根据权利要求15所述的半导体装置的制造方法，
上述工序(a)包括如下工序：
在上述基板上形成栅极电极的工序，
形成覆盖上述栅极电极的栅极绝缘膜的工序，
在上述栅极绝缘膜上形成上述半导体层的工序。
24.根据权利要求15所述的半导体装置的制造方法，
上述工序(c)在上述工序(b)之前进行。
25.根据权利要求15所述的半导体装置的制造方法，
上述工序(b)和(c)在同一个离子掺杂工序中同时进行。
26.根据权利要求25所述的半导体装置的制造方法，
上述同一个离子掺杂工序包括以相同的加速能量对上述至少一方区域离子掺杂上述成为施主或者受主的元素和上述稀有气体元素的工序。
27.根据权利要求15所述的半导体装置的制造方法，
上述至少一个半导体层包含成为p沟道型薄膜晶体管的活性层的第一半导体层和成为n沟道型薄膜晶体管的活性层的第二半导体 层，
上述工序(b)包含如下工序：
对上述第一半导体层中成为源极和漏极区域的区域中的至少一方区域添加成为受主的元素的工序；以及
对上述第二半导体层中成为源极和漏极区域的区域中的至少一方区域添加成为施主的元素的工序，
在上述工序(c)中，对上述第一半导体层中的上述至少一方区域和上述第二半导体层中的上述至少一方区域同时添加上述稀有气体元素。
28.一种电子设备，
其具备权利要求1所述的半导体装置。
29.根据权利要求28所述的电子设备，
其具备具有上述半导体装置的显示部。 
CN2008800244757A 2007-07-17 2008-06-05 具备薄膜晶体管的半导体装置及其制造方法 Expired - Fee Related CN101743629B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007185909 2007-07-17
JP185909/2007 2007-07-17
PCT/JP2008/001435 WO2009011084A1 (ja) 2007-07-17 2008-06-05 薄膜トランジスタを備えた半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101743629A CN101743629A (zh) 2010-06-16
CN101743629B true CN101743629B (zh) 2012-06-13

Family

ID=40259432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800244757A Expired - Fee Related CN101743629B (zh) 2007-07-17 2008-06-05 具备薄膜晶体管的半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US8247273B2 (zh)
CN (1) CN101743629B (zh)
WO (1) WO2009011084A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080943A (ja) 2008-08-27 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN103151387A (zh) 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011102217A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
KR20200050093A (ko) * 2018-10-31 2020-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN110911281B (zh) * 2019-11-29 2022-07-29 绍兴中芯集成电路制造股份有限公司 具有沟槽型栅极的半导体器件及其制造方法
CN112542386B (zh) * 2020-11-03 2022-07-08 北海惠科光电技术有限公司 显示面板和薄膜晶体管的制造方法及其制造设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366341A (zh) * 2001-01-19 2002-08-28 株式会社半导体能源研究所 半导体器件及其制造方法
CN1734736A (zh) * 2004-08-03 2006-02-15 株式会社半导体能源研究所 电视机和电子设备以及半导体器件的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030875A (en) * 1997-12-19 2000-02-29 Advanced Micro Devices, Inc. Method for making semiconductor device having nitrogen-rich active region-channel interface
JP4014913B2 (ja) * 2001-04-13 2007-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6833313B2 (en) 2001-04-13 2004-12-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device by implanting rare gas ions
JP4377706B2 (ja) 2004-01-26 2009-12-02 シャープ株式会社 薄膜半導体装置の製造方法
JP4907063B2 (ja) 2004-05-25 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7875506B2 (en) * 2004-10-13 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of semiconductor device
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366341A (zh) * 2001-01-19 2002-08-28 株式会社半导体能源研究所 半导体器件及其制造方法
CN1734736A (zh) * 2004-08-03 2006-02-15 株式会社半导体能源研究所 电视机和电子设备以及半导体器件的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-45858A 2003.02.14
JP特开2005-340377A 2005.12.08

Also Published As

Publication number Publication date
WO2009011084A1 (ja) 2009-01-22
US8247273B2 (en) 2012-08-21
CN101743629A (zh) 2010-06-16
US20100181575A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
CN101743629B (zh) 具备薄膜晶体管的半导体装置及其制造方法
CN100594586C (zh) 薄膜半导体装置的制造方法
CN101350331B (zh) 显示装置的制造方法
KR100375289B1 (ko) 반도체장치와표시장치및그들의제조방법
EP0886319B1 (en) Method for making a thin film transistor
US5498904A (en) Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
US7691545B2 (en) Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
US20010019860A1 (en) Semiconductor device and method for manufacturing the same
CN100521072C (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
JPH05114724A (ja) 絶縁ゲイト型半導体装置およびその作製方法
KR100631349B1 (ko) 반도체막과 그의 제조방법, 반도체장치 및 그의 제조방법
US6790714B2 (en) Semiconductor device, display device and method of fabricating the same
KR20020089355A (ko) 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자
US20030143377A1 (en) Display apparatus having a light shielding layer
US6335232B1 (en) Method of manufacturing a thin film transistor
Suzuki Flat panel displays for ubiquitous product applications and related impurity doping technologies
JP3096640B2 (ja) 半導体装置及び表示装置
US6621101B2 (en) Thin-film transistor
JPH0974201A (ja) 薄膜トランジスタの製造方法及び液晶ディスプレイ
JPH0927624A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び液晶ディスプレイ
JPH0951100A (ja) 半導体装置の製造方法
US20030059989A1 (en) Method of manufacturing a thin-film transistor comprising a recombination center
JP4547857B2 (ja) トランジスタの製造方法
JP3765936B2 (ja) 半導体装置の作製方法
JPH1154755A (ja) 半導体素子の製造方法および薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20200605