JP3649033B2 - アクティブマトリクス基板の検査方法、およびアクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の検査方法、およびアクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP3649033B2 JP3649033B2 JP7789099A JP7789099A JP3649033B2 JP 3649033 B2 JP3649033 B2 JP 3649033B2 JP 7789099 A JP7789099 A JP 7789099A JP 7789099 A JP7789099 A JP 7789099A JP 3649033 B2 JP3649033 B2 JP 3649033B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- low
- drain region
- concentration drain
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置用のアクティブマトリクス基板などといった半導体装置として、あるいはこの半導体装置を製造する際の検査用基板として形成したアクティブマトリクス基板に対する検査方法、およびこの検査方法を用いた半導体装置の製造方法に関するものである。さらに詳しくは、当該アクティブマトリクス基板に形成したＬＤＤ構造の薄膜トランジスタ(以下、ＴＦＴという。）に対する検査技術に関するものである。
【０００２】
【従来の技術】
各種の半導体装置のうち、たとえば、ＴＦＴを電気光学装置のアクティブ素子等として用いたアクティブマトリクス基板では、各種の半導体プロセスを経てＴＦＴを形成する。この種の半導体装置に形成されるＴＦＴについては、オフリーク電流を小さくすることにより、コントラスト低下、表示むら、フリッカなどの発生を防止し、かつ、駆動回路の誤動作などを防止することを目的にＬＤＤ（Lightly Doped Drain）構造に形成することが多い。このＬＤＤ構造のＴＦＴを形成するには、図７（Ａ）に示すように、ゲート電極１４の端部にゲート絶縁膜１２を介して対峙する領域に低濃度ソース領域１６および低濃度ドレイン領域１７を形成するとともに、低濃度ソース領域１６および低濃度ドレイン領域１７にそれぞれ接続する高濃度ソース領域１８および高濃度ドレイン領域１９を形成する必要がある。それには、まず、基板５０上に下地保護膜５１、島状の半導体膜１００、ゲート絶縁膜１２およびゲート電極１４をこの順に形成した後、ゲート電極１４をマスクに半導体膜１００に低濃度の不純物を導入してゲート電極１４に対してセルフアライン的に低濃度領域を形成し、しかる後に、ゲート電極１４の端部を広めに覆うマスク３０１を形成して高濃度の不純物を導入する。その結果、高濃度ソース領域１８および高濃度ドレイン領域１９が形成されるとともに、先に形成しておいた低濃度領域のうち、レジストマスク３０１で覆われていた領域が低濃度ソース領域１６および低濃度ドレイン領域１７として残る。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような方法でＬＤＤ構造のＴＦＴ１０を製造するときに、レジストマスク３０１が、図７（Ｂ)に示すように、ゲート電極１４からみて矢印Ｌで示す方向（ドレイン領域を形成する方向）に大きくずれていると、ゲート電極１４に対して矢印Ｌの側に形成される低濃度ドレイン領域１７のチャネル長方向における寸法（ＬＤＤ長）が長くなりすぎてオン電流が小さくなってしまうという問題点がある。これに対して、図７（Ｃ)に示すように、ゲート電極１４からみて矢印Ｒで示す方向（ソース領域を形成する方向）に大きくずれていると、ゲート電極１４に対して矢印Ｒで示す方向とは反対の側に形成される低濃度ドレイン領域１７のチャネル長方向における寸法（ＬＤＤ長）が短くなりすぎてオフリーク電流を十分に低減できなくなってしまうという問題点がある。従って、アクティブマトリクス基板の製造を開始する前に、前もって検査用基板を工程に流して低濃度ドレイン領域１７のチャネル長方向における寸法が正確か否かを容易に検査できればよいが、このような検査を短時間のうちに正確に検査する方法は未だ確立されていない。
【０００４】
そこで、本発明の課題は、ＬＤＤ構造を備えるＴＦＴを形成したアクティブマトリクス基板において低濃度ドレイン領域のチャネル長方向の寸法が正常であるか否かを容易に、かつ正確に検査することのできるアクティブマトリクス基板の検査方法、およびこの方法を用いた半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明では、ゲート電極の端部にゲート絶縁膜を介して対峙する領域に低濃度ソース領域および低濃度ドレイン領域を備えるとともに、当該低濃度ソース領域および低濃度ドレイン領域にそれぞれに隣接して高濃度ソース領域および高濃度ドレイン領域を備えるＬＤＤ構造の薄膜トランジスタを形成したアクティブマトリクス基板の検査方法において、
前記基板上に前記ＬＤＤ構造を有する第１および第２の検査用薄膜トランジスタが形成されてなり、前記第１の検査用薄膜トランジスタと前記第２の検査用薄膜トランジスタとは低濃度ドレイン領域がゲート電極に対して反対側に位置するように線対称に形成されてなり、当該第１および第２の検査用薄膜トランジスタをオン状態にしたときの当該第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度をエミッション顕微鏡などで観察し、この観察結果に基づいて、前記基板上に形成した薄膜トランジスタの低濃度ドレイン領域のチャネル長方向の寸法を検査することを特徴とする。
【０００６】
この検査の結果、前記第１および第２の検査用ＴＦＴの各低濃度ドレイン領域での発光強度が同等であるときに前記低濃度ドレイン領域のチャネル長方向における寸法が正常であると判定し、前記第１および第２の検査用ＴＦＴの各低濃度ドレイン領域での発光強度に差があるときには、発光強度の強い方の低濃度ドレイン領域ではチャネル長方向における寸法が短過ぎると判定する一方、発光強度の弱い方の低濃度ドレイン領域ではチャネル長方向における寸法が長過ぎると判定する。
【０００７】
すなわち、本発明では、ＬＤＤ構造を備える第１および第２の検査用ＴＦＴを低濃度ドレイン領域がゲート電極に対して反対側に位置するように線対称に形成したので、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていなければ、第１の検査用ＴＦＴと第２の検査用ＴＦＴの間で低濃度ドレイン領域のチャネル長方向における寸法が同一である。従って、第１および第２の検査用ＴＦＴをオン状態にしたとき、各低濃度ドレイン領域でホットキャリアが発生する度合いは同等である。これに対して、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていれば、第１の検査用ＴＦＴの低濃度ドレイン領域、および第２の検査用ＴＦＴの低濃度ドレイン領域のうちの一方の低濃度ドレイン領域は、マスクのずれ分だけチャネル長方向における寸法が長く、他方の低濃度ドレイン領域は、マスクのずれ分だけチャネル長方向における寸法が短くなる。従って、第１および第２の検査用ＴＦＴをオン状態にしたとき、一方の低濃度ドレイン領域では、チャネル長方向における寸法が長い分、電界強度が弱いので、ホットキャリアが発生する度合いが小さいのに対して、他方の低濃度ドレイン領域では、チャネル長方向における寸法が短い分、電界強度が強いので、ホットキャリアが発生する度合いが大きい。それ故、第１の検査用ＴＦＴの低濃度ドレイン領域と、第２の検査用ＴＦＴの低濃度ドレイン領域との間でホットキャリアの発生する度合いを各低濃度ドレイン領域の発光強度から比較すれば、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていたか否か、ずれていたとすればチャネル長方向におけるいずれの方向にずれていたかを検査できる。また、第１および第２の検査用ＴＦＴでの発光強度を相対比較すればよく、絶対的な発光強度と比較する必要がないという便利さもある。
【０００８】
本発明において発光強度の観察にＣＣＤカメラあるいは光子計数型検出器を持つエミッション顕微鏡を用いると、高い感度での観察が可能である。それ故、数秒から数十秒間積算するだけで、発光状態を明瞭に認識できるので、低濃度ドレイン領域でホットキャリアに起因して起こる発光現象であっても精度よく観察できる。
【０００９】
このような検査方法は、液晶表示装置用のアクティブマトリクス基板などといった半導体装置を製造する際に工程条件が適正か否かを検査するのに適している。すなわち、本発明のアクティブマトリクス基板の製造方法は、ゲート電極の端部にゲート絶縁膜を介して対峙する領域に低濃度ソース領域および低濃度ドレイン領域を備えるとともに、前記低濃度ソース領域および低濃度ドレイン領域のそれぞれに隣接して形成された高濃度ソース領域および高濃度ドレイン領域を備えるＬＤＤ構造を有する画素を駆動するための薄膜トランジスタと、前記ＬＤＤ構造を有する第１および第２の検査用薄膜トランジスタとを含むアクティブマトリクス基板の製造方法において、前記第１の検査用薄膜トランジスタと前記第２の検査用薄膜トランジスタとを低濃度ドレイン領域がゲート電極に対して反対側に位置するように互いに線対称に配置し、かつ、ゲート電極を覆うように形成されたレジストマスクを介して高濃度の不純物イオンを打ち込むことにより、前記第１および第２の検査用薄膜トランジスタを形成した後、当該第１および第２の検査用薄膜トランジスタをオン状態にしたときの当該第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度を比較することにより、前記低濃度ドレイン領域のチャネル長方向のずれを検査し、当該検査結果に基づいて、前記レジストマスクのチャネル方向におけるずれを調整した後、前記画素を駆動するための薄膜トランジスタを形成することを特徴とする。
【００１０】
【発明の実施の形態】
本発明の実施の形態として、本発明を液晶表示装置のアクテティブマトリクス基板（半導体装置／アクティブマトリクス基板）を製造する際の工程条件の良否を判定するのに用いた例を説明する。
【００１１】
［アクティブマトリクス基板の全体構成］
図１（Ａ）、（Ｂ）は、電気光学装置のアクティブマトリクス基板の構成を模式的に示すブロック図、およびその駆動回路を構成するＣＯＭＳ回路の等価回路図である。
【００１２】
図１（Ａ）に示すように、アクティブマトリクス基板２００において、ガラス製などの透明な基板のうち、略中央領域に相当する画像表示領域８１では、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜、シリサイド膜、導電性半導体膜などで形成されたデータ線９０および走査線９１に接続した画素スイッチング用のＴＦＴ３０が画素毎に形成され、各画素には、画素スイッチング用のＴＦＴ３０を介して画像信号が入力される液晶容量９４（液晶セル）が形成されている。データ線９０に対しては、シフトレジスタ８４、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ側駆動回路６０が構成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査側駆動回路７０が構成されている。なお、各画素には、走査線９１と並行に延びる容量線９２との間に保持容量４０が形成され、この保持容量４０は、液晶容量９４での電荷の保持特性を高める機能を有している。この保持容量４０は、前段の走査線９１との間に形成されることもある。
【００１３】
［ＣＭＯＳ回路の基本構成］
データ側および走査側の駆動回路６０、７０では、図１（Ｂ）に示すように、Ｎ型のＴＦＴ２１とＰ型のＴＦＴ２２とによってＣＭＯＳ回路が構成されている。このようなＣＭＯＳ回路は、駆動回路６０、７０において１段あるいは２段以上でインバータ回路などを構成する。
【００１４】
［アクティブマトリクス基板および検査用基板の構成］
従って、アクティブマトリクス基板２００では、ガラス製の透明な基板の表面側に、駆動回路用のＮ型のＴＦＴ２１、駆動回路用のＰ型のＴＦＴ２２、および画素スイッチング用のＮ型のＴＦＴ３０からなる３種類のＴＦＴが複数、形成されている。このようなＴＦＴの全てをＬＤＤ構造にしてもよいが、Ｎ型のＴＦＴ２１、３０では、とりわけ、オフリーク電流が大きいことが問題となるため、本形態では、Ｎ型のＴＦＴ２１、３０についてのみＬＤＤ構造に形成する。但し、従来技術で説明したように、ＬＤＤ構造のＴＦＴにおいて、低濃度ドレイン領域のチャネル長方向における長さ寸法を規定する工程でマスク位置がずれてＬＤＤ長が長過ぎるとオン電流の低下が発生する一方、ＬＤＤ長が短過ぎるとオフリーク電流を十分に低減できない。
【００１５】
そこで、本形態では、アクティブマトリクス基板２００の製造を開始する前に、前もってアクティブマトリクス基板２００の製造工程に検査用基板を流すことにより、この検査用基板（アクティブマトリクス基板）を製造した際にマスクの位置ずれがあったか否かを検査し、この検査結果が良好であることが確認できてからアクティブマトリクス基板２００の製造を開始する。また、本形態では、アクティブマトリクス基板２００および検査用基板において検査対象とすべき検査用ＴＦＴを、以下に詳述するように線対称に配置することにより、上記の検査を短時間のうちに精度よく行えるようにする。
【００１６】
図２（Ａ）、（Ｂ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板に形成した検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図、図２（Ｃ）、（Ｄ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板を形成する際にレジストマスクが一方にずれていたときの検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図、図２（Ｅ）、（Ｆ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板を形成する際にレジストマスクが他方にずれていたときの検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図である。図３（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板に形成した検査用ＴＦＴの構成を示す断面図、検査用基板を形成する際にレジストマスクが一方にずれていたときの検査用ＴＦＴの構成を示す断面図、および検査用基板を形成する際にレジストマスクが他方にずれていたときの検査用ＴＦＴの構成を示す断面図である。
【００１７】
ここで、検査用基板は、あくまで検査用に製造される点でアクティブマトリクス基板２００と相違するだけで、検査用基板とアクティブマトリクス基板２００とは同一の構成を有し、アクティブマトリクス基板２００および検査用基板に形成される多数のＴＦＴの中に、以下のような構成の検査用ＴＦＴが含まれている。すなわち、検査用基板は、アクティブマトリクス基板２００の製造工程と同一の工程を経て、図２（Ａ）および図３（Ａ）に示すように、透明な基板５０上に、ＬＤＤ構造を備える第１の検査用ＴＦＴ１０Ａおよび第２の検査用ＴＦＴ１０Ｂを低濃度ドレイン領域１７Ａ、１７Ｂがゲート電極１４Ａ、１４Ｂに対して互いに反対側に位置するように線対称に形成される。すなわち、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂは、高濃度ソース領域１８およびソース電極５３を共通とし、その両側に向けて、低濃度ソース領域１６Ａ、１６Ｂ、チャネル領域１５Ａ、１５Ｂ、低濃度ドレイン領域１６Ａ、１６Ｂ、高濃度ドレイン領域１９Ａ、１９Ｂがこの順に並ぶように形成される。ここで、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂでは、全ての構成部分が同一サイズであり、かつ、同時に形成されたものである。また、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂの表面側には層間絶縁膜５２が形成され、この層間絶縁膜５２のコンタクトホールを介して、高濃度ソース領域１８および高濃度ドレイン領域１９Ａ、１９Ｂには、ソース電極５３およびドレイン電極５４Ａ、５４Ｂがそれぞれ電気的に接続している。なお、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂは、線対称に形成されていればよく、その向きは基板の縦方向および横方向のいずれの向きに並んでいてもよい。
【００１８】
このような構成の第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂは、画素スイッチング用のＮ型のＴＦＴ３０、および駆動回路用のＮ型のＴＦＴ２１と同様、以下の工程を経て製造される。
【００１９】
図４（Ａ）〜（Ｅ）は、図１に示すアクティブマトリクス基板の製造工程に検査用基板を流して検査用ＴＦＴを形成していく様子を示す工程断面図、図５（Ａ）〜（Ｃ）は、図４に示す工程に続いて行う各工程の様子を示す工程断面図である。なお、アクティブマトリクズ基板２００の製造方法も同様に表される。
【００２０】
まず、図４（Ａ）において、超音波洗浄等により清浄化したガラス製等の基板５０を準備した後、基板温度が約１５０℃から約４５０℃の温度条件下で、図４（Ｂ）に示すように、基板５０の全面に厚さが２０００オングストローム〜５０００オングストロームのシリコン酸化膜からなる下地保護膜５１をプラズマＣＶＤ法により形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳ（テトラエトキシシラン）と酸素、あるいはジシランとアンモニアを用いることができる。
【００２１】
次に、ガラス製の基板５０を熱変形させることなく、基板５０上に多結晶性の半導体膜を形成する必要がある。このような制約下で多結晶の半導体膜を形成するには、図４（Ｂ）に示すように、基板温度が約１５０℃から約４５０℃の温度条件下で基板５０の全面に厚さが３００オングストローム〜７００オングストロームの非晶質シリコン膜からなる半導体膜１００をプラズマＣＶＤ法により形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる（成膜工程）。なお、低温条件下で基板５０上に非晶質の半導体膜１００を形成する方法としては、プラズマＣＶＤ法に代えて、減圧ＣＶＤ法、ＥＢ蒸着法、スパッタ法などを用いてもよい。
【００２２】
次に、図４（Ｃ）に示すように、半導体膜１００に対してレーザアニールやランプ光を照射してレーザアニールやランプアニールを施す（結晶化工程）。その結果、非晶質の半導体膜１００は一度溶融し、冷却固化過程を経て多結晶化する。この際には、各領域へのレーザ光やランプ光の照射時間が非常に短時間であり、かつ、照射領域が基板全体に対して局所的であるため、基板５０全体が同時に高温に熱せられることがない。それ故、基板５０として用いたガラス基板は、石英基板と比較して耐熱性の面で劣るが、熱による変形や割れ等が生じない。なお、本形態において、結晶化工程は、窒素ガス雰囲気中、アルゴンガス雰囲気中、ヘリウムガス雰囲気中、水素ガス雰囲気中、あるいはこれらのガスの混合ガス雰囲気中など、非酸化性雰囲気中で行う。このため、半導体膜１００の表面に、ゲート絶縁膜としては膜質が好ましくない酸化膜が形成されることを防止することができる。
【００２３】
このようにして半導体膜１００を多結晶化した後、この半導体膜１００を用いてＴＦＴを形成していく。それにはまず、図４（Ｄ）に示すように、多結晶の半導体膜１００を島状にパターニングした後、その表面側に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが６００オングストローム〜１５００オングストロームのシリコン酸化膜からなるゲート絶縁膜１２を形成する（ゲート絶縁膜形成工程）。
【００２４】
次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどを含む導電膜をスパッタ法により形成した後、導電膜をパターニングし、図４（Ｅ）に示すように、各ＴＦＴのゲート電極１４Ａ、１４Ｂを形成する（ゲート電極形成工程）。
【００２５】
次に、図５（Ａ）に示すように、約１０13ｃｍ-2のドーズ量でリンイオンを打ち込むと、半導体膜１００にはゲート電極１４に対して自己整合的に不純物濃度が約１０18ｃｍ-3の低濃度Ｎ型領域１０１が形成される。なお、不純物が導入されなかった部分がチャネル領域１５Ａ、１５Ｂとなる。
【００２６】
次に、図５（Ｂ）に示すように、ゲート電極１４Ａ、１４Ｂを広めに覆うレジストマスク３０１を形成する。この状態で、低濃度Ｎ型領域１０１に約１０15ｃｍ-2のドーズ量でリンイオンを打ち込んで、不純物濃度が約１０20ｃｍ-3の高濃度ソース領域１８および高濃度ドレイン領域１９Ａ、１９Ｂを形成する。その結果、低濃度Ｎ型領域１０１のうち、レジストマスク３０１で覆われていた部分は、そのまま不純物濃度が約１０18ｃｍ-3の低濃度ソース領域１６Ａ、１６Ｂ、および低濃度ドレイン領域１７Ａ、１７Ｂとして残る。従って、この高濃度不純物の導入工程において、レジストマスク３０２がゲート電極１４Ａ、１４Ｂに対してチャネル長方向に正確に形成されていたか、あるいはずれていたかによって、低濃度ドレイン領域１７Ａ、１７Ｂのチャネル長方向における寸法（ＬＤＤ長）が左右される。
【００２７】
以降、図５（Ｃ）に示すように、層間絶縁膜５２を形成した後、活性化のためのアニールを行い、しかる後にコンタクトホールを形成した後、図２（Ａ）および図３（Ａ）に示すように、ソース電極５３およびドレイン電極５４Ａ、５４Ｂを形成すれば、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂを製造できる。
【００２８】
［検査方法］
このようにしてアクティブマトリクス基板２００と同一の構成の検査用基板を形成した後、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂをオン状態にする。その結果、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂの各低濃度ドレイン領域１７Ａ、１７Ｂでは、その電界強度に応じてホットエレクトロン（ホットキャリア）が発生する。そこで、本形態では、オン状態にある第２の検査用ＴＦＴ１０Ａ、１０Ｂをエミッション顕微鏡で観察する。その結果、図2（Ａ）に斜線を付した低濃度ドレイン領域１７Ａ、１７Ｂがホットエレクトロンで発熱している様子を観察できる。ここで、低濃度ドレイン領域のチャネル長方向における寸法を規定する高濃度不純物の導入工程でレジストマスク３０１がチャネル長方向でずれていなければ、第１の検査用ＴＦＴ１０Ａと第２の検査用ＴＦＴ１０Ｂの間で低濃度ドレイン領域１７Ａ、１７Ｂのチャネル長方向における寸法が同一である。従って、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂをオン状態にしたとき、各低濃度ドレイン領域１７Ａ、１７Ｂでホットエレクトロンが発生する度合いは同等である。それ故、エミッション顕微鏡での観察結果において、低濃度ドレイン領域１７Ａ、１７Ｂの発光強度は、図２（Ｂ）に示すように、同等である。よって、第１の検査用ＴＦＴ１０Ａと第２の検査用ＴＦＴ１０Ｂの間で低濃度ドレイン領域１７Ａ、１７Ｂのチャネル長方向における寸法が同一であること、すなわち、低濃度ドレイン領域のチャネル長方向における寸法を規定する高濃度不純物の導入工程でレジストマスク３０１がチャネル長方向でずれていないことを確認できてから、アクティブマトリクス基板２００の製造を開始する。
【００２９】
これに対して、図６（Ａ）に示すように、高濃度不純物の導入工程においてレジストマスク３０１がチャネル長方向で矢印Ｌで示す方向にずれていれば、図２（Ｃ）および図３（Ｂ）に示すように、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａは、レジストマスク３０１のずれ分だけチャネル長方向における寸法が長く、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂは、レジストマスク３０１のずれ分だけチャネル長方向における寸法が短くなる。従って、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂをオン状態にしたとき、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａでは、チャネル長方向における寸法が長い分、電界強度が弱いので、ホットキャリアが発生する度合いが小さい。これに対して、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂでは、チャネル長方向における寸法が短い分、電界強度が強いので、ホットキャリアが発生する度合いが大きい。それ故、エミッション顕微鏡での観察結果において、低濃度ドレイン領域１７Ａ、１７Ｂの発光強度は、図２（Ｄ）に示すように、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａで発光強度が弱く、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂで発光強度が強い。よって、高濃度不純物の導入工程で用いるレジストマスク３０１がチャネル長方向で矢印Ｌで示す方向にずれていることがわかるので、それを調整してから、アクティブマトリクズ基板２００の製造を開始する。
【００３０】
逆に、図６（Ｂ）に示すように、高濃度不純物の導入工程においてレジストマスク３０１がチャネル長方向で矢印Ｒで示す方向にずれていれば、図２（Ｅ）および図３（Ｃ）に示すように、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａは、レジストマスク３０１のずれ分だけチャネル長方向における寸法が短く、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂは、レジストマスク３０１のずれ分だけチャネル長方向における寸法が長くなる。従って、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂをオン状態にしたとき、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａでは、チャネル長方向における寸法が短い分、電界強度が強いので、ホットキャリアが発生する度合いが大きい。これに対して、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂでは、チャネル長方向における寸法が長い分、電界強度が弱いので、ホットキャリアが発生する度合いが小さい。それ故、エミッション顕微鏡での観察結果において、低濃度ドレイン領域１７Ａ、１７Ｂの発光強度は、図２（Ｆ）に示すように、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａで発光強度が強く、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂで発光強度が弱い。よって、高濃度不純物の導入工程で用いるレジストマスク３０１がチャネル長方向で矢印Ｒで示す方向にずれていることがわかるので、それを調整してから、アクティブマトリクス基板２００の製造を開始する。
【００３１】
このように、本形態では、アクティブマトリクス基板２００の製造に先行してアクティブマトリクス基板２００の製造工程に検査用基板を流して第１および第２のＴＦＴ１０Ａ、１０Ｂを線対称に形成し、これらの第１および第２のＴＦＴ１０Ａ、１０Ｂをオン状態にしたときの各低濃度ドレイン領域１７Ａ、１７Ｂでの発光強度を比較することにより、工程条件に不具合がないことを確認してからアクティブマトリクス基板２００の製造を開始する。よって、量産として製造されたアクティブマトリクス基板２００では、マスクの位置ずれに起因する不具合が発生しないので、歩留まりが向上するとともに、製造したアクティブマトリクス基板２００では安定した特性を得ることができる。
【００３２】
また、低濃度ドレイン領域１７Ａ、１７Ｂでの発光強度の観察にエミッション顕微鏡を用いたので、これらの発光強度の差を数秒から数十秒積算するだけで精度よく観察できる。
【００３３】
さらに、第１および第２の検査用ＴＦＴ１０Ａ，１０Ｂでの発光強度を相対比較すればよく、絶対的な発光強度と比較する必要がないという便利さもある。
【００３４】
［その他の形態］
なお、上記形態では、アクティブマトリクス基板を製造する場合を例にしたが、この検査方法は、アクティブマトリクス基板の製造に限らず、ＴＦＴを用いたメモリ回路などの半導体装置の製造に応用してもよい。
【００３５】
【発明の効果】
以上説明したように、本発明では、ＬＤＤ構造を備える第１および第２の検査用ＴＦＴを低濃度ドレイン領域がゲート電極に対して反対側に位置するように線対称に形成したので、低濃度ドレイン領域のチャネル長方向における寸法を規定するマスクがチャネル長方向でずれていなければ、第１の検査用ＴＦＴと第２の検査用ＴＦＴの間で低濃度ドレイン領域のチャネル長方向における寸法が同一である。従って、第１および第２の検査用ＴＦＴをオン状態にしたとき、各低濃度ドレイン領域でホットキャリアが発生する度合いは同等である。これに対して、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていれば、第１の検査用ＴＦＴの低濃度ドレイン領域、および第２の検査用ＴＦＴの低濃度ドレイン領域のうちの一方の低濃度ドレイン領域は、マスクのずれ分だけチャネル長方向における寸法が長く、他方の低濃度ドレイン領域は、マスクのずれ分だけチャネル長方向における寸法が短くなる。従って、第１および第２の検査用ＴＦＴをオン状態にしたとき、一方の低濃度ドレイン領域では、チャネル長方向における寸法が長い分、電界強度が弱いので、ホットキャリアが発生する度合いが小さいのに対して、他方の低濃度ドレイン領域では、チャネル長方向における寸法が短い分、電界強度が強いので、ホットキャリアが発生する度合いが大きい。それ故、第１の検査用ＴＦＴの低濃度ドレイン領域と、第２の検査用ＴＦＴの低濃度ドレイン領域との間でホットキャリアの発生する度合いを各低濃度ドレイン領域の発光強度から比較すれば、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていたか否か、ずれていたとすればチャネル長方向におけるいずれの方向にずれていたかを検査できる。さらに、第１および第２の検査用ＴＦＴでの発光強度を相対比較すればよく、絶対的な発光強度と比較する必要がないという便利さもある。
【図面の簡単な説明】
【図１】（Ａ）は、電気光学装置用のアクティブマトリクス基板のブロック図、（Ｂ）は、その駆動回路を構成するＣＭＯＳ回路の等価回路図である。
【図２】（Ａ）、（Ｂ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板に形成した検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図、（Ｃ）、（Ｄ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板を形成する際にレジストマスクが一方にずれていたときの検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図、（Ｅ）、（Ｆ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板を形成する際にレジストマスクが他方にずれていたときの検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板に形成した検査用ＴＦＴの構成を示す断面図、検査用基板を形成する際にレジストマスクが一方にずれていたときの検査用ＴＦＴの構成を示す断面図、および検査用基板を形成する際にレジストマスクが他方にずれていたときの検査用ＴＦＴの構成を示す断面図である。
【図４】（Ａ）〜（Ｅ）は、図１に示すアクティブマトリクス基板の製造工程に検査用基板を流して検査用ＴＦＴを形成していく様子を示す工程断面図である。
【図５】（Ａ）〜（Ｃ）は、図１に示すアクティブマトリクス基板の製造工程に検査用基板を流して検査用ＴＦＴを形成していく際に、図４に示す工程に続いて行う各工程の様子を示す工程断面図である。
【図６】（Ａ）、（Ｂ）はそれぞれ、図５（Ｂ）に示す工程でレジストマスクが一方にずれているときの様子を示す説明図、およびレジストマスクが他方にずれているときの様子を示す説明図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、ＬＤＤ構造のＴＦＴを製造する際の高濃度不純物を導入する様子を示す工程断面図、この高濃度不純物の導入工程でレジストマスクが一方にずれているときの様子を示す説明図、およびレジストマスクが他方にずれている様子を示す説明図である。
【符号の説明】
１ 液晶パネル
１０Ａ 第１の検査用ＴＦＴ
１０Ｂ 第２の検査用ＴＦＴ
１２ ゲート絶縁膜
１４Ａ、１４Ｂ ゲート電極
１５Ａ、１５Ｂ チャネル領域
１６Ａ、１６Ｂ 低濃度ソース領域
１７Ａ、１７Ｂ 低濃度ドレイン領域
１８ 高濃度ソース領域
１９Ａ、１９Ｂ 高濃度ドレイン領域
２１ 駆動回路用のＮ型のＴＦＴ
２２ 駆動回路用のＰ型のＴＦＴ
３０ 画素スイッチング用のＴＦＴ
５０ 基板
５１ 下地保護膜
５２ 層間絶縁膜
１００ 半導体膜
２００ アクティブマトリクス基板（半導体装置）
３０１ 高濃度不純物を導入する際のレジストマスク
【発明の属する技術分野】
本発明は、電気光学装置用のアクティブマトリクス基板などといった半導体装置として、あるいはこの半導体装置を製造する際の検査用基板として形成したアクティブマトリクス基板に対する検査方法、およびこの検査方法を用いた半導体装置の製造方法に関するものである。さらに詳しくは、当該アクティブマトリクス基板に形成したＬＤＤ構造の薄膜トランジスタ(以下、ＴＦＴという。）に対する検査技術に関するものである。
【０００２】
【従来の技術】
各種の半導体装置のうち、たとえば、ＴＦＴを電気光学装置のアクティブ素子等として用いたアクティブマトリクス基板では、各種の半導体プロセスを経てＴＦＴを形成する。この種の半導体装置に形成されるＴＦＴについては、オフリーク電流を小さくすることにより、コントラスト低下、表示むら、フリッカなどの発生を防止し、かつ、駆動回路の誤動作などを防止することを目的にＬＤＤ（Lightly Doped Drain）構造に形成することが多い。このＬＤＤ構造のＴＦＴを形成するには、図７（Ａ）に示すように、ゲート電極１４の端部にゲート絶縁膜１２を介して対峙する領域に低濃度ソース領域１６および低濃度ドレイン領域１７を形成するとともに、低濃度ソース領域１６および低濃度ドレイン領域１７にそれぞれ接続する高濃度ソース領域１８および高濃度ドレイン領域１９を形成する必要がある。それには、まず、基板５０上に下地保護膜５１、島状の半導体膜１００、ゲート絶縁膜１２およびゲート電極１４をこの順に形成した後、ゲート電極１４をマスクに半導体膜１００に低濃度の不純物を導入してゲート電極１４に対してセルフアライン的に低濃度領域を形成し、しかる後に、ゲート電極１４の端部を広めに覆うマスク３０１を形成して高濃度の不純物を導入する。その結果、高濃度ソース領域１８および高濃度ドレイン領域１９が形成されるとともに、先に形成しておいた低濃度領域のうち、レジストマスク３０１で覆われていた領域が低濃度ソース領域１６および低濃度ドレイン領域１７として残る。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような方法でＬＤＤ構造のＴＦＴ１０を製造するときに、レジストマスク３０１が、図７（Ｂ)に示すように、ゲート電極１４からみて矢印Ｌで示す方向（ドレイン領域を形成する方向）に大きくずれていると、ゲート電極１４に対して矢印Ｌの側に形成される低濃度ドレイン領域１７のチャネル長方向における寸法（ＬＤＤ長）が長くなりすぎてオン電流が小さくなってしまうという問題点がある。これに対して、図７（Ｃ)に示すように、ゲート電極１４からみて矢印Ｒで示す方向（ソース領域を形成する方向）に大きくずれていると、ゲート電極１４に対して矢印Ｒで示す方向とは反対の側に形成される低濃度ドレイン領域１７のチャネル長方向における寸法（ＬＤＤ長）が短くなりすぎてオフリーク電流を十分に低減できなくなってしまうという問題点がある。従って、アクティブマトリクス基板の製造を開始する前に、前もって検査用基板を工程に流して低濃度ドレイン領域１７のチャネル長方向における寸法が正確か否かを容易に検査できればよいが、このような検査を短時間のうちに正確に検査する方法は未だ確立されていない。
【０００４】
そこで、本発明の課題は、ＬＤＤ構造を備えるＴＦＴを形成したアクティブマトリクス基板において低濃度ドレイン領域のチャネル長方向の寸法が正常であるか否かを容易に、かつ正確に検査することのできるアクティブマトリクス基板の検査方法、およびこの方法を用いた半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明では、ゲート電極の端部にゲート絶縁膜を介して対峙する領域に低濃度ソース領域および低濃度ドレイン領域を備えるとともに、当該低濃度ソース領域および低濃度ドレイン領域にそれぞれに隣接して高濃度ソース領域および高濃度ドレイン領域を備えるＬＤＤ構造の薄膜トランジスタを形成したアクティブマトリクス基板の検査方法において、
前記基板上に前記ＬＤＤ構造を有する第１および第２の検査用薄膜トランジスタが形成されてなり、前記第１の検査用薄膜トランジスタと前記第２の検査用薄膜トランジスタとは低濃度ドレイン領域がゲート電極に対して反対側に位置するように線対称に形成されてなり、当該第１および第２の検査用薄膜トランジスタをオン状態にしたときの当該第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度をエミッション顕微鏡などで観察し、この観察結果に基づいて、前記基板上に形成した薄膜トランジスタの低濃度ドレイン領域のチャネル長方向の寸法を検査することを特徴とする。
【０００６】
この検査の結果、前記第１および第２の検査用ＴＦＴの各低濃度ドレイン領域での発光強度が同等であるときに前記低濃度ドレイン領域のチャネル長方向における寸法が正常であると判定し、前記第１および第２の検査用ＴＦＴの各低濃度ドレイン領域での発光強度に差があるときには、発光強度の強い方の低濃度ドレイン領域ではチャネル長方向における寸法が短過ぎると判定する一方、発光強度の弱い方の低濃度ドレイン領域ではチャネル長方向における寸法が長過ぎると判定する。
【０００７】
すなわち、本発明では、ＬＤＤ構造を備える第１および第２の検査用ＴＦＴを低濃度ドレイン領域がゲート電極に対して反対側に位置するように線対称に形成したので、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていなければ、第１の検査用ＴＦＴと第２の検査用ＴＦＴの間で低濃度ドレイン領域のチャネル長方向における寸法が同一である。従って、第１および第２の検査用ＴＦＴをオン状態にしたとき、各低濃度ドレイン領域でホットキャリアが発生する度合いは同等である。これに対して、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていれば、第１の検査用ＴＦＴの低濃度ドレイン領域、および第２の検査用ＴＦＴの低濃度ドレイン領域のうちの一方の低濃度ドレイン領域は、マスクのずれ分だけチャネル長方向における寸法が長く、他方の低濃度ドレイン領域は、マスクのずれ分だけチャネル長方向における寸法が短くなる。従って、第１および第２の検査用ＴＦＴをオン状態にしたとき、一方の低濃度ドレイン領域では、チャネル長方向における寸法が長い分、電界強度が弱いので、ホットキャリアが発生する度合いが小さいのに対して、他方の低濃度ドレイン領域では、チャネル長方向における寸法が短い分、電界強度が強いので、ホットキャリアが発生する度合いが大きい。それ故、第１の検査用ＴＦＴの低濃度ドレイン領域と、第２の検査用ＴＦＴの低濃度ドレイン領域との間でホットキャリアの発生する度合いを各低濃度ドレイン領域の発光強度から比較すれば、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていたか否か、ずれていたとすればチャネル長方向におけるいずれの方向にずれていたかを検査できる。また、第１および第２の検査用ＴＦＴでの発光強度を相対比較すればよく、絶対的な発光強度と比較する必要がないという便利さもある。
【０００８】
本発明において発光強度の観察にＣＣＤカメラあるいは光子計数型検出器を持つエミッション顕微鏡を用いると、高い感度での観察が可能である。それ故、数秒から数十秒間積算するだけで、発光状態を明瞭に認識できるので、低濃度ドレイン領域でホットキャリアに起因して起こる発光現象であっても精度よく観察できる。
【０００９】
このような検査方法は、液晶表示装置用のアクティブマトリクス基板などといった半導体装置を製造する際に工程条件が適正か否かを検査するのに適している。すなわち、本発明のアクティブマトリクス基板の製造方法は、ゲート電極の端部にゲート絶縁膜を介して対峙する領域に低濃度ソース領域および低濃度ドレイン領域を備えるとともに、前記低濃度ソース領域および低濃度ドレイン領域のそれぞれに隣接して形成された高濃度ソース領域および高濃度ドレイン領域を備えるＬＤＤ構造を有する画素を駆動するための薄膜トランジスタと、前記ＬＤＤ構造を有する第１および第２の検査用薄膜トランジスタとを含むアクティブマトリクス基板の製造方法において、前記第１の検査用薄膜トランジスタと前記第２の検査用薄膜トランジスタとを低濃度ドレイン領域がゲート電極に対して反対側に位置するように互いに線対称に配置し、かつ、ゲート電極を覆うように形成されたレジストマスクを介して高濃度の不純物イオンを打ち込むことにより、前記第１および第２の検査用薄膜トランジスタを形成した後、当該第１および第２の検査用薄膜トランジスタをオン状態にしたときの当該第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度を比較することにより、前記低濃度ドレイン領域のチャネル長方向のずれを検査し、当該検査結果に基づいて、前記レジストマスクのチャネル方向におけるずれを調整した後、前記画素を駆動するための薄膜トランジスタを形成することを特徴とする。
【００１０】
【発明の実施の形態】
本発明の実施の形態として、本発明を液晶表示装置のアクテティブマトリクス基板（半導体装置／アクティブマトリクス基板）を製造する際の工程条件の良否を判定するのに用いた例を説明する。
【００１１】
［アクティブマトリクス基板の全体構成］
図１（Ａ）、（Ｂ）は、電気光学装置のアクティブマトリクス基板の構成を模式的に示すブロック図、およびその駆動回路を構成するＣＯＭＳ回路の等価回路図である。
【００１２】
図１（Ａ）に示すように、アクティブマトリクス基板２００において、ガラス製などの透明な基板のうち、略中央領域に相当する画像表示領域８１では、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜、シリサイド膜、導電性半導体膜などで形成されたデータ線９０および走査線９１に接続した画素スイッチング用のＴＦＴ３０が画素毎に形成され、各画素には、画素スイッチング用のＴＦＴ３０を介して画像信号が入力される液晶容量９４（液晶セル）が形成されている。データ線９０に対しては、シフトレジスタ８４、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ側駆動回路６０が構成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査側駆動回路７０が構成されている。なお、各画素には、走査線９１と並行に延びる容量線９２との間に保持容量４０が形成され、この保持容量４０は、液晶容量９４での電荷の保持特性を高める機能を有している。この保持容量４０は、前段の走査線９１との間に形成されることもある。
【００１３】
［ＣＭＯＳ回路の基本構成］
データ側および走査側の駆動回路６０、７０では、図１（Ｂ）に示すように、Ｎ型のＴＦＴ２１とＰ型のＴＦＴ２２とによってＣＭＯＳ回路が構成されている。このようなＣＭＯＳ回路は、駆動回路６０、７０において１段あるいは２段以上でインバータ回路などを構成する。
【００１４】
［アクティブマトリクス基板および検査用基板の構成］
従って、アクティブマトリクス基板２００では、ガラス製の透明な基板の表面側に、駆動回路用のＮ型のＴＦＴ２１、駆動回路用のＰ型のＴＦＴ２２、および画素スイッチング用のＮ型のＴＦＴ３０からなる３種類のＴＦＴが複数、形成されている。このようなＴＦＴの全てをＬＤＤ構造にしてもよいが、Ｎ型のＴＦＴ２１、３０では、とりわけ、オフリーク電流が大きいことが問題となるため、本形態では、Ｎ型のＴＦＴ２１、３０についてのみＬＤＤ構造に形成する。但し、従来技術で説明したように、ＬＤＤ構造のＴＦＴにおいて、低濃度ドレイン領域のチャネル長方向における長さ寸法を規定する工程でマスク位置がずれてＬＤＤ長が長過ぎるとオン電流の低下が発生する一方、ＬＤＤ長が短過ぎるとオフリーク電流を十分に低減できない。
【００１５】
そこで、本形態では、アクティブマトリクス基板２００の製造を開始する前に、前もってアクティブマトリクス基板２００の製造工程に検査用基板を流すことにより、この検査用基板（アクティブマトリクス基板）を製造した際にマスクの位置ずれがあったか否かを検査し、この検査結果が良好であることが確認できてからアクティブマトリクス基板２００の製造を開始する。また、本形態では、アクティブマトリクス基板２００および検査用基板において検査対象とすべき検査用ＴＦＴを、以下に詳述するように線対称に配置することにより、上記の検査を短時間のうちに精度よく行えるようにする。
【００１６】
図２（Ａ）、（Ｂ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板に形成した検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図、図２（Ｃ）、（Ｄ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板を形成する際にレジストマスクが一方にずれていたときの検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図、図２（Ｅ）、（Ｆ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板を形成する際にレジストマスクが他方にずれていたときの検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図である。図３（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板に形成した検査用ＴＦＴの構成を示す断面図、検査用基板を形成する際にレジストマスクが一方にずれていたときの検査用ＴＦＴの構成を示す断面図、および検査用基板を形成する際にレジストマスクが他方にずれていたときの検査用ＴＦＴの構成を示す断面図である。
【００１７】
ここで、検査用基板は、あくまで検査用に製造される点でアクティブマトリクス基板２００と相違するだけで、検査用基板とアクティブマトリクス基板２００とは同一の構成を有し、アクティブマトリクス基板２００および検査用基板に形成される多数のＴＦＴの中に、以下のような構成の検査用ＴＦＴが含まれている。すなわち、検査用基板は、アクティブマトリクス基板２００の製造工程と同一の工程を経て、図２（Ａ）および図３（Ａ）に示すように、透明な基板５０上に、ＬＤＤ構造を備える第１の検査用ＴＦＴ１０Ａおよび第２の検査用ＴＦＴ１０Ｂを低濃度ドレイン領域１７Ａ、１７Ｂがゲート電極１４Ａ、１４Ｂに対して互いに反対側に位置するように線対称に形成される。すなわち、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂは、高濃度ソース領域１８およびソース電極５３を共通とし、その両側に向けて、低濃度ソース領域１６Ａ、１６Ｂ、チャネル領域１５Ａ、１５Ｂ、低濃度ドレイン領域１６Ａ、１６Ｂ、高濃度ドレイン領域１９Ａ、１９Ｂがこの順に並ぶように形成される。ここで、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂでは、全ての構成部分が同一サイズであり、かつ、同時に形成されたものである。また、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂの表面側には層間絶縁膜５２が形成され、この層間絶縁膜５２のコンタクトホールを介して、高濃度ソース領域１８および高濃度ドレイン領域１９Ａ、１９Ｂには、ソース電極５３およびドレイン電極５４Ａ、５４Ｂがそれぞれ電気的に接続している。なお、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂは、線対称に形成されていればよく、その向きは基板の縦方向および横方向のいずれの向きに並んでいてもよい。
【００１８】
このような構成の第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂは、画素スイッチング用のＮ型のＴＦＴ３０、および駆動回路用のＮ型のＴＦＴ２１と同様、以下の工程を経て製造される。
【００１９】
図４（Ａ）〜（Ｅ）は、図１に示すアクティブマトリクス基板の製造工程に検査用基板を流して検査用ＴＦＴを形成していく様子を示す工程断面図、図５（Ａ）〜（Ｃ）は、図４に示す工程に続いて行う各工程の様子を示す工程断面図である。なお、アクティブマトリクズ基板２００の製造方法も同様に表される。
【００２０】
まず、図４（Ａ）において、超音波洗浄等により清浄化したガラス製等の基板５０を準備した後、基板温度が約１５０℃から約４５０℃の温度条件下で、図４（Ｂ）に示すように、基板５０の全面に厚さが２０００オングストローム〜５０００オングストロームのシリコン酸化膜からなる下地保護膜５１をプラズマＣＶＤ法により形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳ（テトラエトキシシラン）と酸素、あるいはジシランとアンモニアを用いることができる。
【００２１】
次に、ガラス製の基板５０を熱変形させることなく、基板５０上に多結晶性の半導体膜を形成する必要がある。このような制約下で多結晶の半導体膜を形成するには、図４（Ｂ）に示すように、基板温度が約１５０℃から約４５０℃の温度条件下で基板５０の全面に厚さが３００オングストローム〜７００オングストロームの非晶質シリコン膜からなる半導体膜１００をプラズマＣＶＤ法により形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる（成膜工程）。なお、低温条件下で基板５０上に非晶質の半導体膜１００を形成する方法としては、プラズマＣＶＤ法に代えて、減圧ＣＶＤ法、ＥＢ蒸着法、スパッタ法などを用いてもよい。
【００２２】
次に、図４（Ｃ）に示すように、半導体膜１００に対してレーザアニールやランプ光を照射してレーザアニールやランプアニールを施す（結晶化工程）。その結果、非晶質の半導体膜１００は一度溶融し、冷却固化過程を経て多結晶化する。この際には、各領域へのレーザ光やランプ光の照射時間が非常に短時間であり、かつ、照射領域が基板全体に対して局所的であるため、基板５０全体が同時に高温に熱せられることがない。それ故、基板５０として用いたガラス基板は、石英基板と比較して耐熱性の面で劣るが、熱による変形や割れ等が生じない。なお、本形態において、結晶化工程は、窒素ガス雰囲気中、アルゴンガス雰囲気中、ヘリウムガス雰囲気中、水素ガス雰囲気中、あるいはこれらのガスの混合ガス雰囲気中など、非酸化性雰囲気中で行う。このため、半導体膜１００の表面に、ゲート絶縁膜としては膜質が好ましくない酸化膜が形成されることを防止することができる。
【００２３】
このようにして半導体膜１００を多結晶化した後、この半導体膜１００を用いてＴＦＴを形成していく。それにはまず、図４（Ｄ）に示すように、多結晶の半導体膜１００を島状にパターニングした後、その表面側に対して、ＴＥＯＳ（テトラエトキシシラン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法により厚さが６００オングストローム〜１５００オングストロームのシリコン酸化膜からなるゲート絶縁膜１２を形成する（ゲート絶縁膜形成工程）。
【００２４】
次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどを含む導電膜をスパッタ法により形成した後、導電膜をパターニングし、図４（Ｅ）に示すように、各ＴＦＴのゲート電極１４Ａ、１４Ｂを形成する（ゲート電極形成工程）。
【００２５】
次に、図５（Ａ）に示すように、約１０13ｃｍ-2のドーズ量でリンイオンを打ち込むと、半導体膜１００にはゲート電極１４に対して自己整合的に不純物濃度が約１０18ｃｍ-3の低濃度Ｎ型領域１０１が形成される。なお、不純物が導入されなかった部分がチャネル領域１５Ａ、１５Ｂとなる。
【００２６】
次に、図５（Ｂ）に示すように、ゲート電極１４Ａ、１４Ｂを広めに覆うレジストマスク３０１を形成する。この状態で、低濃度Ｎ型領域１０１に約１０15ｃｍ-2のドーズ量でリンイオンを打ち込んで、不純物濃度が約１０20ｃｍ-3の高濃度ソース領域１８および高濃度ドレイン領域１９Ａ、１９Ｂを形成する。その結果、低濃度Ｎ型領域１０１のうち、レジストマスク３０１で覆われていた部分は、そのまま不純物濃度が約１０18ｃｍ-3の低濃度ソース領域１６Ａ、１６Ｂ、および低濃度ドレイン領域１７Ａ、１７Ｂとして残る。従って、この高濃度不純物の導入工程において、レジストマスク３０２がゲート電極１４Ａ、１４Ｂに対してチャネル長方向に正確に形成されていたか、あるいはずれていたかによって、低濃度ドレイン領域１７Ａ、１７Ｂのチャネル長方向における寸法（ＬＤＤ長）が左右される。
【００２７】
以降、図５（Ｃ）に示すように、層間絶縁膜５２を形成した後、活性化のためのアニールを行い、しかる後にコンタクトホールを形成した後、図２（Ａ）および図３（Ａ）に示すように、ソース電極５３およびドレイン電極５４Ａ、５４Ｂを形成すれば、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂを製造できる。
【００２８】
［検査方法］
このようにしてアクティブマトリクス基板２００と同一の構成の検査用基板を形成した後、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂをオン状態にする。その結果、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂの各低濃度ドレイン領域１７Ａ、１７Ｂでは、その電界強度に応じてホットエレクトロン（ホットキャリア）が発生する。そこで、本形態では、オン状態にある第２の検査用ＴＦＴ１０Ａ、１０Ｂをエミッション顕微鏡で観察する。その結果、図2（Ａ）に斜線を付した低濃度ドレイン領域１７Ａ、１７Ｂがホットエレクトロンで発熱している様子を観察できる。ここで、低濃度ドレイン領域のチャネル長方向における寸法を規定する高濃度不純物の導入工程でレジストマスク３０１がチャネル長方向でずれていなければ、第１の検査用ＴＦＴ１０Ａと第２の検査用ＴＦＴ１０Ｂの間で低濃度ドレイン領域１７Ａ、１７Ｂのチャネル長方向における寸法が同一である。従って、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂをオン状態にしたとき、各低濃度ドレイン領域１７Ａ、１７Ｂでホットエレクトロンが発生する度合いは同等である。それ故、エミッション顕微鏡での観察結果において、低濃度ドレイン領域１７Ａ、１７Ｂの発光強度は、図２（Ｂ）に示すように、同等である。よって、第１の検査用ＴＦＴ１０Ａと第２の検査用ＴＦＴ１０Ｂの間で低濃度ドレイン領域１７Ａ、１７Ｂのチャネル長方向における寸法が同一であること、すなわち、低濃度ドレイン領域のチャネル長方向における寸法を規定する高濃度不純物の導入工程でレジストマスク３０１がチャネル長方向でずれていないことを確認できてから、アクティブマトリクス基板２００の製造を開始する。
【００２９】
これに対して、図６（Ａ）に示すように、高濃度不純物の導入工程においてレジストマスク３０１がチャネル長方向で矢印Ｌで示す方向にずれていれば、図２（Ｃ）および図３（Ｂ）に示すように、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａは、レジストマスク３０１のずれ分だけチャネル長方向における寸法が長く、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂは、レジストマスク３０１のずれ分だけチャネル長方向における寸法が短くなる。従って、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂをオン状態にしたとき、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａでは、チャネル長方向における寸法が長い分、電界強度が弱いので、ホットキャリアが発生する度合いが小さい。これに対して、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂでは、チャネル長方向における寸法が短い分、電界強度が強いので、ホットキャリアが発生する度合いが大きい。それ故、エミッション顕微鏡での観察結果において、低濃度ドレイン領域１７Ａ、１７Ｂの発光強度は、図２（Ｄ）に示すように、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａで発光強度が弱く、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂで発光強度が強い。よって、高濃度不純物の導入工程で用いるレジストマスク３０１がチャネル長方向で矢印Ｌで示す方向にずれていることがわかるので、それを調整してから、アクティブマトリクズ基板２００の製造を開始する。
【００３０】
逆に、図６（Ｂ）に示すように、高濃度不純物の導入工程においてレジストマスク３０１がチャネル長方向で矢印Ｒで示す方向にずれていれば、図２（Ｅ）および図３（Ｃ）に示すように、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａは、レジストマスク３０１のずれ分だけチャネル長方向における寸法が短く、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂは、レジストマスク３０１のずれ分だけチャネル長方向における寸法が長くなる。従って、第１および第２の検査用ＴＦＴ１０Ａ、１０Ｂをオン状態にしたとき、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａでは、チャネル長方向における寸法が短い分、電界強度が強いので、ホットキャリアが発生する度合いが大きい。これに対して、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂでは、チャネル長方向における寸法が長い分、電界強度が弱いので、ホットキャリアが発生する度合いが小さい。それ故、エミッション顕微鏡での観察結果において、低濃度ドレイン領域１７Ａ、１７Ｂの発光強度は、図２（Ｆ）に示すように、第１の検査用ＴＦＴ１０Ａの低濃度ドレイン領域１７Ａで発光強度が強く、第２の検査用ＴＦＴ１０Ｂの低濃度ドレイン領域１７Ｂで発光強度が弱い。よって、高濃度不純物の導入工程で用いるレジストマスク３０１がチャネル長方向で矢印Ｒで示す方向にずれていることがわかるので、それを調整してから、アクティブマトリクス基板２００の製造を開始する。
【００３１】
このように、本形態では、アクティブマトリクス基板２００の製造に先行してアクティブマトリクス基板２００の製造工程に検査用基板を流して第１および第２のＴＦＴ１０Ａ、１０Ｂを線対称に形成し、これらの第１および第２のＴＦＴ１０Ａ、１０Ｂをオン状態にしたときの各低濃度ドレイン領域１７Ａ、１７Ｂでの発光強度を比較することにより、工程条件に不具合がないことを確認してからアクティブマトリクス基板２００の製造を開始する。よって、量産として製造されたアクティブマトリクス基板２００では、マスクの位置ずれに起因する不具合が発生しないので、歩留まりが向上するとともに、製造したアクティブマトリクス基板２００では安定した特性を得ることができる。
【００３２】
また、低濃度ドレイン領域１７Ａ、１７Ｂでの発光強度の観察にエミッション顕微鏡を用いたので、これらの発光強度の差を数秒から数十秒積算するだけで精度よく観察できる。
【００３３】
さらに、第１および第２の検査用ＴＦＴ１０Ａ，１０Ｂでの発光強度を相対比較すればよく、絶対的な発光強度と比較する必要がないという便利さもある。
【００３４】
［その他の形態］
なお、上記形態では、アクティブマトリクス基板を製造する場合を例にしたが、この検査方法は、アクティブマトリクス基板の製造に限らず、ＴＦＴを用いたメモリ回路などの半導体装置の製造に応用してもよい。
【００３５】
【発明の効果】
以上説明したように、本発明では、ＬＤＤ構造を備える第１および第２の検査用ＴＦＴを低濃度ドレイン領域がゲート電極に対して反対側に位置するように線対称に形成したので、低濃度ドレイン領域のチャネル長方向における寸法を規定するマスクがチャネル長方向でずれていなければ、第１の検査用ＴＦＴと第２の検査用ＴＦＴの間で低濃度ドレイン領域のチャネル長方向における寸法が同一である。従って、第１および第２の検査用ＴＦＴをオン状態にしたとき、各低濃度ドレイン領域でホットキャリアが発生する度合いは同等である。これに対して、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていれば、第１の検査用ＴＦＴの低濃度ドレイン領域、および第２の検査用ＴＦＴの低濃度ドレイン領域のうちの一方の低濃度ドレイン領域は、マスクのずれ分だけチャネル長方向における寸法が長く、他方の低濃度ドレイン領域は、マスクのずれ分だけチャネル長方向における寸法が短くなる。従って、第１および第２の検査用ＴＦＴをオン状態にしたとき、一方の低濃度ドレイン領域では、チャネル長方向における寸法が長い分、電界強度が弱いので、ホットキャリアが発生する度合いが小さいのに対して、他方の低濃度ドレイン領域では、チャネル長方向における寸法が短い分、電界強度が強いので、ホットキャリアが発生する度合いが大きい。それ故、第１の検査用ＴＦＴの低濃度ドレイン領域と、第２の検査用ＴＦＴの低濃度ドレイン領域との間でホットキャリアの発生する度合いを各低濃度ドレイン領域の発光強度から比較すれば、低濃度ドレイン領域のチャネル長方向における寸法を規定する工程でマスクがチャネル長方向でずれていたか否か、ずれていたとすればチャネル長方向におけるいずれの方向にずれていたかを検査できる。さらに、第１および第２の検査用ＴＦＴでの発光強度を相対比較すればよく、絶対的な発光強度と比較する必要がないという便利さもある。
【図面の簡単な説明】
【図１】（Ａ）は、電気光学装置用のアクティブマトリクス基板のブロック図、（Ｂ）は、その駆動回路を構成するＣＭＯＳ回路の等価回路図である。
【図２】（Ａ）、（Ｂ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板に形成した検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図、（Ｃ）、（Ｄ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板を形成する際にレジストマスクが一方にずれていたときの検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図、（Ｅ）、（Ｆ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板を形成する際にレジストマスクが他方にずれていたときの検査用ＴＦＴの構成を示す平面図およびその発光強度の観察結果を示す説明図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、図１に示すアクティブマトリクス基板に対する検査用基板に形成した検査用ＴＦＴの構成を示す断面図、検査用基板を形成する際にレジストマスクが一方にずれていたときの検査用ＴＦＴの構成を示す断面図、および検査用基板を形成する際にレジストマスクが他方にずれていたときの検査用ＴＦＴの構成を示す断面図である。
【図４】（Ａ）〜（Ｅ）は、図１に示すアクティブマトリクス基板の製造工程に検査用基板を流して検査用ＴＦＴを形成していく様子を示す工程断面図である。
【図５】（Ａ）〜（Ｃ）は、図１に示すアクティブマトリクス基板の製造工程に検査用基板を流して検査用ＴＦＴを形成していく際に、図４に示す工程に続いて行う各工程の様子を示す工程断面図である。
【図６】（Ａ）、（Ｂ）はそれぞれ、図５（Ｂ）に示す工程でレジストマスクが一方にずれているときの様子を示す説明図、およびレジストマスクが他方にずれているときの様子を示す説明図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、ＬＤＤ構造のＴＦＴを製造する際の高濃度不純物を導入する様子を示す工程断面図、この高濃度不純物の導入工程でレジストマスクが一方にずれているときの様子を示す説明図、およびレジストマスクが他方にずれている様子を示す説明図である。
【符号の説明】
１ 液晶パネル
１０Ａ 第１の検査用ＴＦＴ
１０Ｂ 第２の検査用ＴＦＴ
１２ ゲート絶縁膜
１４Ａ、１４Ｂ ゲート電極
１５Ａ、１５Ｂ チャネル領域
１６Ａ、１６Ｂ 低濃度ソース領域
１７Ａ、１７Ｂ 低濃度ドレイン領域
１８ 高濃度ソース領域
１９Ａ、１９Ｂ 高濃度ドレイン領域
２１ 駆動回路用のＮ型のＴＦＴ
２２ 駆動回路用のＰ型のＴＦＴ
３０ 画素スイッチング用のＴＦＴ
５０ 基板
５１ 下地保護膜
５２ 層間絶縁膜
１００ 半導体膜
２００ アクティブマトリクス基板（半導体装置）
３０１ 高濃度不純物を導入する際のレジストマスク
Claims (4)
- ゲート電極の端部にゲート絶縁膜を介して対峙する領域に低濃度ソース領域および低濃度ドレイン領域を備えるとともに、当該低濃度ソース領域および低濃度ドレイン領域にそれぞれに隣接して高濃度ソース領域および高濃度ドレイン領域を備えるＬＤＤ構造の薄膜トランジスタを形成したアクティブマトリクス基板の検査方法において、
前記基板上に前記ＬＤＤ構造を有する第１および第２の検査用薄膜トランジスタが形成されてなり、前記第１の検査用薄膜トランジスタと前記第２の検査用薄膜トランジスタとは低濃度ドレイン領域がゲート電極に対して反対側に位置するように線対称に形成されてなり、当該第１および第２の検査用薄膜トランジスタをオン状態にしたときの当該第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度に基づいて、前記基板上に形成した薄膜トランジスタの低濃度ドレイン領域のチャネル長方向の寸法を検査することを特徴とするアクティブマトリクス基板の検査方法。 - 請求項１において、前記第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度を比較するにあたっては、該発光強度をエミッション顕微鏡で観察することを特徴とするアクティブマトリクス基板の検査方法。
- 請求項１または２において、前記発光強度の比較結果において、
前記第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度が同等であるときに前記低濃度ドレイン領域のチャネル長方向における寸法が正常であると判定し、前記第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度に差があるときには、発光強度の強い方の低濃度ドレイン領域ではチャネル長方向における寸法が短いと判定する一方、発光強度の弱い方の低濃度ドレイン領域ではチャネル長方向における寸法が長いと判定することを特徴とするアクティブマトリクス基板の検査方法。 - ゲート電極の端部にゲート絶縁膜を介して対峙する領域に低濃度ソース領域および低濃度ドレイン領域を備えるとともに、前記低濃度ソース領域および低濃度ドレイン領域のそれぞれに隣接して形成された高濃度ソース領域および高濃度ドレイン領域を備えるＬＤＤ構造を有する画素を駆動するための薄膜トランジスタと、前記ＬＤＤ構造を有する第１および第２の検査用薄膜トランジスタとを含むアクティブマトリクス基板の製造方法において、
前記第１の検査用薄膜トランジスタと前記第２の検査用薄膜トランジスタとを低濃度ドレイン領域がゲート電極に対して反対側に位置するように互いに線対称に配置し、かつ、ゲート電極を覆うように形成されたレジストマスクを介して高濃度の不純物イオンを打ち込むことにより、前記第１および第２の検査用薄膜トランジスタを形成した後、
当該第１および第２の検査用薄膜トランジスタをオン状態にしたときの当該第１および第２の検査用薄膜トランジスタの各低濃度ドレイン領域での発光強度を比較することにより、前記低濃度ドレイン領域のチャネル長方向のずれを検査し、
当該検査結果に基づいて、前記レジストマスクのチャネル方向におけるずれを調整した後、前記画素を駆動するための薄膜トランジスタを形成することを特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7789099A JP3649033B2 (ja) | 1999-03-23 | 1999-03-23 | アクティブマトリクス基板の検査方法、およびアクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7789099A JP3649033B2 (ja) | 1999-03-23 | 1999-03-23 | アクティブマトリクス基板の検査方法、およびアクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277740A JP2000277740A (ja) | 2000-10-06 |
| JP3649033B2 true JP3649033B2 (ja) | 2005-05-18 |
Family
ID=13646679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7789099A Expired - Fee Related JP3649033B2 (ja) | 1999-03-23 | 1999-03-23 | アクティブマトリクス基板の検査方法、およびアクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3649033B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647691B1 (ko) | 2005-04-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
| KR100941835B1 (ko) * | 2008-05-14 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
-
1999
- 1999-03-23 JP JP7789099A patent/JP3649033B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000277740A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904512B2 (ja) | 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器 | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| US20120268681A1 (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| US20030124782A1 (en) | Insulated gate semiconductor device and process for fabricating the same | |
| JPH10242476A (ja) | 半導体装置の作製方法 | |
| JPH1184418A (ja) | 表示装置 | |
| US7049183B2 (en) | Semiconductor film, method for manufacturing semiconductor film, semiconductor device, and method for manufacturing semiconductor device | |
| US7309625B2 (en) | Method for fabricating metal oxide semiconductor with lightly doped drain | |
| US20050253195A1 (en) | Semiconductor device and image display device | |
| US7052944B2 (en) | Thin-film transistor and method of manufacture thereof | |
| KR100246984B1 (ko) | 반도체 장치의 제조 방법 및 액정표시장치의 제조방법 | |
| KR20060062139A (ko) | 이중 열처리에 의한 다결정 박막트랜지스터 제조방법 | |
| US6781154B2 (en) | Semiconductor apparatus | |
| JP4209619B2 (ja) | 半導体装置の作製方法 | |
| JP3649033B2 (ja) | アクティブマトリクス基板の検査方法、およびアクティブマトリクス基板の製造方法 | |
| US6639245B2 (en) | Active matrix display device having high intensity and high precision and manufacturing method thereof | |
| JP3861997B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3547353B2 (ja) | 半導体装置の製造方法 | |
| JP2014033136A (ja) | 表示装置およびその製造方法 | |
| KR101234213B1 (ko) | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 | |
| JP2002076349A (ja) | 半導体装置の製造方法 | |
| JP2001036097A (ja) | 半導体装置 | |
| JPH10189991A (ja) | 半導体装置の製造方法 | |
| JP2004214546A (ja) | トランジスタの製造方法、トランジスタ、半導体集積回路、表示装置 | |
| JP3874825B2 (ja) | 半導体装置及び電気光学装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |