JPH10189991A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10189991A JPH10189991A JP35070896A JP35070896A JPH10189991A JP H10189991 A JPH10189991 A JP H10189991A JP 35070896 A JP35070896 A JP 35070896A JP 35070896 A JP35070896 A JP 35070896A JP H10189991 A JPH10189991 A JP H10189991A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- silicon film
- transparent
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】低温プロセスにおけるボトムゲート型多結晶シ
リコン薄膜トランジスタ（ＴＦＴ）のチャネル領域の非
晶質シリコン膜の上に選択的に反射防止膜を設けるに際
し、レーザーアニール時に、反射防止膜の下の非晶質シ
リコン膜にガス抜けによる穴が形成されることを防止す
る。 【解決手段】非晶質シリコン膜５及び反射防止膜６を、
夫々、ガスの混入が少ない電子ビーム蒸着法やヘリウム
スパッタ法で成膜する。反射防止膜６をゲート電極２に
自己整合的にパターニングした後、全面にパルスレーザ
ー８を照射して、非晶質シリコン膜５の結晶化を行う。
リコン薄膜トランジスタ（ＴＦＴ）のチャネル領域の非
晶質シリコン膜の上に選択的に反射防止膜を設けるに際
し、レーザーアニール時に、反射防止膜の下の非晶質シ
リコン膜にガス抜けによる穴が形成されることを防止す
る。 【解決手段】非晶質シリコン膜５及び反射防止膜６を、
夫々、ガスの混入が少ない電子ビーム蒸着法やヘリウム
スパッタ法で成膜する。反射防止膜６をゲート電極２に
自己整合的にパターニングした後、全面にパルスレーザ
ー８を照射して、非晶質シリコン膜５の結晶化を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ボトムゲート型多
結晶シリコン薄膜トランジスタ（ＴＦＴ）等の半導体装
置の製造方法に関する。
結晶シリコン薄膜トランジスタ（ＴＦＴ）等の半導体装
置の製造方法に関する。
【０００２】
【従来の技術】高解像度ディスプレイ用として、スイッ
チング素子に多結晶シリコン薄膜トランジスタ（ＴＦ
Ｔ）を用いた小型、高精細のアクティブマトリクス型液
晶表示（ＬＣＤ）パネルが開発されている。ＬＣＤのア
クティブエレメントに多結晶シリコンＴＦＴを用いる
と、同一透明絶縁基板上に画素アレイ部と駆動アレイ部
とを同一プロセスで作製できるため、ワイヤーボンディ
ングや駆動ＩＣの実装等の工程を削減できる利点が有
る。
チング素子に多結晶シリコン薄膜トランジスタ（ＴＦ
Ｔ）を用いた小型、高精細のアクティブマトリクス型液
晶表示（ＬＣＤ）パネルが開発されている。ＬＣＤのア
クティブエレメントに多結晶シリコンＴＦＴを用いる
と、同一透明絶縁基板上に画素アレイ部と駆動アレイ部
とを同一プロセスで作製できるため、ワイヤーボンディ
ングや駆動ＩＣの実装等の工程を削減できる利点が有
る。
【０００３】一方、多結晶シリコンＴＦＴを用いて大型
且つ高精細のＬＣＤパネルを実現するために低温化技術
が注目されている。この低温化技術は、プロセス温度を
６００℃以下まで下げたもので、この温度領域であれ
ば、安価で大面積のハードガラス基板が使えるため、駆
動回路一体型の大型ＬＣＤやより低コストの小型ＬＣＤ
が実現できる。
且つ高精細のＬＣＤパネルを実現するために低温化技術
が注目されている。この低温化技術は、プロセス温度を
６００℃以下まで下げたもので、この温度領域であれ
ば、安価で大面積のハードガラス基板が使えるため、駆
動回路一体型の大型ＬＣＤやより低コストの小型ＬＣＤ
が実現できる。
【０００４】しかしながら、この温度領域で高性能の多
結晶シリコンＴＦＴを作ることは技術的に容易ではな
く、従来、種々の手法が試みられている。例えば、化学
気相成長（ＣＶＤ）法で形成した非晶質シリコン薄膜若
しくはＣＶＤ法で形成した多結晶シリコン薄膜にシリコ
ンをイオン注入して非晶質化したものに、例えば、パル
スレーザー等のレーザーエネルギーを照射して結晶化さ
せるレーザーアニール法は、結晶粒径（グレイン）の成
長を促進させて結晶性を高め、これにより、ＴＦＴの移
動度を改善しようとするものである。
結晶シリコンＴＦＴを作ることは技術的に容易ではな
く、従来、種々の手法が試みられている。例えば、化学
気相成長（ＣＶＤ）法で形成した非晶質シリコン薄膜若
しくはＣＶＤ法で形成した多結晶シリコン薄膜にシリコ
ンをイオン注入して非晶質化したものに、例えば、パル
スレーザー等のレーザーエネルギーを照射して結晶化さ
せるレーザーアニール法は、結晶粒径（グレイン）の成
長を促進させて結晶性を高め、これにより、ＴＦＴの移
動度を改善しようとするものである。
【０００５】
【発明が解決しようとする課題】特に、ボトムゲート型
多結晶シリコンＴＦＴの場合、レーザーアニールにより
非晶質シリコン膜を結晶化する際、ゲート電極上とそれ
以外の部分とで非晶質シリコン膜の結晶化に要するエネ
ルギーが異なる。即ち、熱伝導率の高い金属膜であるゲ
ート電極が下に存在するチャネル部分では、非晶質シリ
コン膜の結晶化に必要な熱の一部がそのゲート電極を通
して逃げるため、結晶化に必要なレーザーエネルギーが
他の部分よりも大きくなる。このため、このチャネル部
分でのシリコン膜の結晶性を良くすべく全体のレーザー
エネルギーを大きくすると、下にゲート電極が無い部分
で過剰のエネルギーが供給されて、その部分のシリコン
膜に表面荒れが発生したり、膜が破壊されたりするとい
う問題が有った。
多結晶シリコンＴＦＴの場合、レーザーアニールにより
非晶質シリコン膜を結晶化する際、ゲート電極上とそれ
以外の部分とで非晶質シリコン膜の結晶化に要するエネ
ルギーが異なる。即ち、熱伝導率の高い金属膜であるゲ
ート電極が下に存在するチャネル部分では、非晶質シリ
コン膜の結晶化に必要な熱の一部がそのゲート電極を通
して逃げるため、結晶化に必要なレーザーエネルギーが
他の部分よりも大きくなる。このため、このチャネル部
分でのシリコン膜の結晶性を良くすべく全体のレーザー
エネルギーを大きくすると、下にゲート電極が無い部分
で過剰のエネルギーが供給されて、その部分のシリコン
膜に表面荒れが発生したり、膜が破壊されたりするとい
う問題が有った。
【０００６】そこで、この問題を解決するために、チャ
ネル領域の非晶質シリコン膜の上に、反射防止膜として
酸化シリコン（ＳｉＯ2 ）膜等の透明膜を設け、これに
より、チャネル領域の部分の非晶質シリコン膜に吸収さ
れるレーザーエネルギーを相対的に大きくして、チャネ
ル領域とそれ以外の部分とでの結晶化エネルギーの不均
一を補償することが有効である。
ネル領域の非晶質シリコン膜の上に、反射防止膜として
酸化シリコン（ＳｉＯ2 ）膜等の透明膜を設け、これに
より、チャネル領域の部分の非晶質シリコン膜に吸収さ
れるレーザーエネルギーを相対的に大きくして、チャネ
ル領域とそれ以外の部分とでの結晶化エネルギーの不均
一を補償することが有効である。
【０００７】また、特に、ボトムゲート型多結晶シリコ
ンＴＦＴの場合には、ＴＦＴのソース／ドレインとなる
領域に非晶質シリコン膜の状態で不純物を導入してお
き、その後のレーザーアニールにより、非晶質シリコン
膜の結晶化と、その非晶質シリコン膜に導入した不純物
の活性化とを同時に行うのが簡便である。
ンＴＦＴの場合には、ＴＦＴのソース／ドレインとなる
領域に非晶質シリコン膜の状態で不純物を導入してお
き、その後のレーザーアニールにより、非晶質シリコン
膜の結晶化と、その非晶質シリコン膜に導入した不純物
の活性化とを同時に行うのが簡便である。
【０００８】しかしながら、この場合にも、不純物を導
入した部分における不純物の活性化に必要なエネルギー
と、それ以外の部分での非晶質シリコン膜の結晶化に必
要なエネルギーとが異なる。即ち、不純物を導入した部
分は導入していない部分を結晶化するエネルギーよりも
低い値でシリコン膜にアブレーション（abrasion) を起
こすので、その部分に、不純物を導入していない部分の
結晶化に必要な高いエネルギーを照射すると膜の破壊が
発生する。
入した部分における不純物の活性化に必要なエネルギー
と、それ以外の部分での非晶質シリコン膜の結晶化に必
要なエネルギーとが異なる。即ち、不純物を導入した部
分は導入していない部分を結晶化するエネルギーよりも
低い値でシリコン膜にアブレーション（abrasion) を起
こすので、その部分に、不純物を導入していない部分の
結晶化に必要な高いエネルギーを照射すると膜の破壊が
発生する。
【０００９】そこで、この場合にも、不純物を導入しな
いチャネル領域の部分の非晶質シリコン膜の上に、反射
防止膜としてＳｉＯ2 膜等の透明膜を設け、これによ
り、チャネル領域の部分の非晶質シリコン膜に吸収され
るレーザーエネルギーを相対的に大きくして、その結晶
化エネルギーと不純物の活性化に必要なエネルギーとの
差を補償することが有効である。
いチャネル領域の部分の非晶質シリコン膜の上に、反射
防止膜としてＳｉＯ2 膜等の透明膜を設け、これによ
り、チャネル領域の部分の非晶質シリコン膜に吸収され
るレーザーエネルギーを相対的に大きくして、その結晶
化エネルギーと不純物の活性化に必要なエネルギーとの
差を補償することが有効である。
【００１０】即ち、ボトムゲート型多結晶シリコンＴＦ
Ｔのゲート電極上とそれ以外の部分での非晶質シリコン
膜の結晶化エネルギーの不均一を補償するために、或い
は、非晶質シリコン膜の結晶化と不純物の活性化を同時
に行う場合の結晶化エネルギーと活性化エネルギーの差
を補償するために、チャネル領域の非晶質シリコン膜の
上に、反射防止膜としてＳｉＯ2 膜等の透明膜を設ける
ことが有効である。
Ｔのゲート電極上とそれ以外の部分での非晶質シリコン
膜の結晶化エネルギーの不均一を補償するために、或い
は、非晶質シリコン膜の結晶化と不純物の活性化を同時
に行う場合の結晶化エネルギーと活性化エネルギーの差
を補償するために、チャネル領域の非晶質シリコン膜の
上に、反射防止膜としてＳｉＯ2 膜等の透明膜を設ける
ことが有効である。
【００１１】ところが、上述のいずれの場合にも、レー
ザーアニール前の非晶質シリコン膜中及び透明膜中に水
素（Ｈ2 ）等のガスが存在すると、レーザーアニール時
に、透明膜の下のシリコン膜に、それらのガス放出に起
因する穴が形成されてしまうという問題が有った。これ
らの穴は、結晶化で得られる多結晶シリコン膜の膜質を
低下させ、そこに形成されるＴＦＴの特性を劣化させる
原因となっていた。
ザーアニール前の非晶質シリコン膜中及び透明膜中に水
素（Ｈ2 ）等のガスが存在すると、レーザーアニール時
に、透明膜の下のシリコン膜に、それらのガス放出に起
因する穴が形成されてしまうという問題が有った。これ
らの穴は、結晶化で得られる多結晶シリコン膜の膜質を
低下させ、そこに形成されるＴＦＴの特性を劣化させる
原因となっていた。
【００１２】このような膜中へのガス混入の問題は、成
膜に、ＬＰＣＶＤ法や８００℃以上の高温酸化法のよう
な高温プロセスを用いれば解消されるが、その場合に
は、大面積のガラス基板等を使うことが困難になり、従
って、大型ＬＣＤ等の製造が困難になる。
膜に、ＬＰＣＶＤ法や８００℃以上の高温酸化法のよう
な高温プロセスを用いれば解消されるが、その場合に
は、大面積のガラス基板等を使うことが困難になり、従
って、大型ＬＣＤ等の製造が困難になる。
【００１３】そこで、本発明の目的は、例えば、低温プ
ロセスの場合でも、レーザーアニール時に、透明膜の下
のシリコン膜に穴が形成されることが効果的に防止され
て、ボトムゲート型多結晶シリコンＴＦＴにおける非晶
質シリコン膜の均一な結晶化、又は、非晶質シリコン膜
の結晶化と不純物の活性化との同時処理を好適に行うこ
とができる半導体装置の製造方法を提供することであ
る。
ロセスの場合でも、レーザーアニール時に、透明膜の下
のシリコン膜に穴が形成されることが効果的に防止され
て、ボトムゲート型多結晶シリコンＴＦＴにおける非晶
質シリコン膜の均一な結晶化、又は、非晶質シリコン膜
の結晶化と不純物の活性化との同時処理を好適に行うこ
とができる半導体装置の製造方法を提供することであ
る。
【００１４】
【課題を解決するための手段】上述した課題を解決する
本発明の半導体装置の製造方法は、絶縁基板上に、薄膜
トランジスタのゲート電極となる金属膜をパターン形成
する工程と、前記金属膜の上に、前記薄膜トランジスタ
のゲート絶縁膜となる絶縁膜を形成する工程と、前記絶
縁膜の上に、蒸着法又は不活性ガスによるスパッタ法
で、非晶質シリコン膜を形成する工程と、前記非晶質シ
リコン膜の上に、蒸着法又は不活性ガスによるスパッタ
法で、透明膜を形成する工程と、を有する。
本発明の半導体装置の製造方法は、絶縁基板上に、薄膜
トランジスタのゲート電極となる金属膜をパターン形成
する工程と、前記金属膜の上に、前記薄膜トランジスタ
のゲート絶縁膜となる絶縁膜を形成する工程と、前記絶
縁膜の上に、蒸着法又は不活性ガスによるスパッタ法
で、非晶質シリコン膜を形成する工程と、前記非晶質シ
リコン膜の上に、蒸着法又は不活性ガスによるスパッタ
法で、透明膜を形成する工程と、を有する。
【００１５】本発明において、好ましくは、前記透明膜
を、少なくとも前記金属膜の直上位置の前記非晶質シリ
コン膜の上に残るようにパターニングした後、その透明
膜の下の前記非晶質シリコン膜を含む前記非晶質シリコ
ン膜の全面にレーザーエネルギーを照射して、前記非晶
質シリコン膜を結晶化する工程を更に有する。
を、少なくとも前記金属膜の直上位置の前記非晶質シリ
コン膜の上に残るようにパターニングした後、その透明
膜の下の前記非晶質シリコン膜を含む前記非晶質シリコ
ン膜の全面にレーザーエネルギーを照射して、前記非晶
質シリコン膜を結晶化する工程を更に有する。
【００１６】或いは、前記透明膜を、実質的に前記金属
膜の直上位置の前記非晶質シリコン膜の上にのみ残るよ
うにパターニングした後、その透明膜の両側の前記非晶
質シリコン膜中に不純物を導入する工程と、前記透明膜
の下の前記非晶質シリコン膜を含む前記非晶質シリコン
膜の全面にレーザーエネルギーを照射して、少なくとも
前記透明膜の下の前記非晶質シリコン膜を結晶化すると
ともに、前記非晶質シリコン膜中に導入した前記不純物
を活性化させる工程とを更に有する。
膜の直上位置の前記非晶質シリコン膜の上にのみ残るよ
うにパターニングした後、その透明膜の両側の前記非晶
質シリコン膜中に不純物を導入する工程と、前記透明膜
の下の前記非晶質シリコン膜を含む前記非晶質シリコン
膜の全面にレーザーエネルギーを照射して、少なくとも
前記透明膜の下の前記非晶質シリコン膜を結晶化すると
ともに、前記非晶質シリコン膜中に導入した前記不純物
を活性化させる工程とを更に有する。
【００１７】
【発明の実施の形態】以下、図１〜図４を参照して、Ｎ
チャネル型のボトムゲート型多結晶シリコン薄膜トラン
ジスタ（ＴＦＴ）の製造方法に本発明を適用した実施の
形態を説明する。
チャネル型のボトムゲート型多結晶シリコン薄膜トラン
ジスタ（ＴＦＴ）の製造方法に本発明を適用した実施の
形態を説明する。
【００１８】まず、図１（ａ）に示すように、ガラス基
板等の透明絶縁基板１上に、Ｍｏ、Ｔａ、Ｍｏ−Ｔａ等
の金属からなる膜厚２００ｎｍ程度のゲート電極２を所
定パターンに形成する。
板等の透明絶縁基板１上に、Ｍｏ、Ｔａ、Ｍｏ−Ｔａ等
の金属からなる膜厚２００ｎｍ程度のゲート電極２を所
定パターンに形成する。
【００１９】次に、図１（ｂ）に示すように、ゲート電
極２上を含む透明絶縁基板１上の全面に、プラズマＣＶ
Ｄ（化学気相成長）法により、ゲート絶縁膜となる、膜
厚５０ｎｍ程度の窒化シリコン（ＳｉＮx ）膜３及びそ
の上に膜厚１００ｎｍ程度の酸化シリコン（ＳｉＯ2 ）
膜４を順次形成する。
極２上を含む透明絶縁基板１上の全面に、プラズマＣＶ
Ｄ（化学気相成長）法により、ゲート絶縁膜となる、膜
厚５０ｎｍ程度の窒化シリコン（ＳｉＮx ）膜３及びそ
の上に膜厚１００ｎｍ程度の酸化シリコン（ＳｉＯ2 ）
膜４を順次形成する。
【００２０】次に、図１（ｃ）に示すように、酸化シリ
コン膜４の上に、ガスの混入が比較的少ない成膜法で非
晶質シリコン膜５を形成する。例えば、電子ビーム蒸着
法やヘリウムスパッタ法等で非晶質シリコン膜５を成膜
する。なお、蒸着法としては、例えば、抵抗加熱による
真空蒸着法を用いることもできる。また、スパッタ法
は、上述のヘリウムによるスパッタ法が、ヘリウム原子
が小さいために好ましいが、アルゴン等の他の不活性ガ
スによるスパッタ法を用いても良い。また、非晶質シリ
コン膜５の成膜温度は、２００〜５５０℃の範囲とす
る。
コン膜４の上に、ガスの混入が比較的少ない成膜法で非
晶質シリコン膜５を形成する。例えば、電子ビーム蒸着
法やヘリウムスパッタ法等で非晶質シリコン膜５を成膜
する。なお、蒸着法としては、例えば、抵抗加熱による
真空蒸着法を用いることもできる。また、スパッタ法
は、上述のヘリウムによるスパッタ法が、ヘリウム原子
が小さいために好ましいが、アルゴン等の他の不活性ガ
スによるスパッタ法を用いても良い。また、非晶質シリ
コン膜５の成膜温度は、２００〜５５０℃の範囲とす
る。
【００２１】次に、図２（ａ）に示すように、非晶質シ
リコン膜５上の全面に、やはりガスの混入が比較的少な
い成膜法で酸化シリコン（ＳｉＯ2 ）膜６を形成する。
例えば、電子ビーム蒸着法やヘリウムスパッタ法等で酸
化シリコン膜６を成膜する。なお、蒸着法としては、例
えば、抵抗加熱による真空蒸着法を用いることもでき
る。また、スパッタ法は、上述のヘリウムによるスパッ
タ法が、ヘリウム原子が小さいために好ましいが、アル
ゴン等の他の不活性ガスによるスパッタ法を用いても良
い。また、酸化シリコン膜６の膜厚は、後のレーザーア
ニール時に、非晶質シリコン膜５表面でのレーザー光の
反射率が低減する所定の値に設定する。
リコン膜５上の全面に、やはりガスの混入が比較的少な
い成膜法で酸化シリコン（ＳｉＯ2 ）膜６を形成する。
例えば、電子ビーム蒸着法やヘリウムスパッタ法等で酸
化シリコン膜６を成膜する。なお、蒸着法としては、例
えば、抵抗加熱による真空蒸着法を用いることもでき
る。また、スパッタ法は、上述のヘリウムによるスパッ
タ法が、ヘリウム原子が小さいために好ましいが、アル
ゴン等の他の不活性ガスによるスパッタ法を用いても良
い。また、酸化シリコン膜６の膜厚は、後のレーザーア
ニール時に、非晶質シリコン膜５表面でのレーザー光の
反射率が低減する所定の値に設定する。
【００２２】次に、図２（ｂ）に示すように、酸化シリ
コン膜６上の全面に形成したフォトレジスト７を、ゲー
ト電極２をマスクとして透明絶縁基板１の裏面側から露
光し、現像して、図示の如く、ゲート電極２に対し自己
整合的にフォトレジスト７のパターンを残す。
コン膜６上の全面に形成したフォトレジスト７を、ゲー
ト電極２をマスクとして透明絶縁基板１の裏面側から露
光し、現像して、図示の如く、ゲート電極２に対し自己
整合的にフォトレジスト７のパターンを残す。
【００２３】次に、図２（ｃ）に示すように、そのパタ
ーニングされたフォトレジスト７をマスクとして酸化シ
リコン膜６をドライエッチングし、図示の如く、酸化シ
リコン膜６をゲート電極２に対応したパターンに残した
後、アッシングによりフォトレジスト７を除去する。し
かる後、全面にパルスレーザー８を照射して、非晶質シ
リコン膜６を多結晶シリコン膜９に結晶化する。
ーニングされたフォトレジスト７をマスクとして酸化シ
リコン膜６をドライエッチングし、図示の如く、酸化シ
リコン膜６をゲート電極２に対応したパターンに残した
後、アッシングによりフォトレジスト７を除去する。し
かる後、全面にパルスレーザー８を照射して、非晶質シ
リコン膜６を多結晶シリコン膜９に結晶化する。
【００２４】この時、本実施の形態では、ゲート電極２
の直上位置に設けた酸化シリコン膜６により、ゲート電
極２から放散され易い熱エネルギーが酸化シリコン膜６
の蓄熱作用（レーザー光反射防止作用）で補償され、こ
れによりゲート電極２部分とそれ以外の部分でのシリコ
ン膜の結晶化エネルギーの不均一が補償されて、非晶質
シリコン膜５の全体がほぼ均一に結晶化される。また、
非晶質シリコン膜５及び酸化シリコン膜６を、夫々、ガ
スの混入が少ない成膜方法で形成したので、レーザーア
ニール時に、酸化シリコン膜６の下の非晶質シリコン膜
５に穴が形成されることが無い。従って、膜質の良い多
結晶シリコン膜９が得られる。
の直上位置に設けた酸化シリコン膜６により、ゲート電
極２から放散され易い熱エネルギーが酸化シリコン膜６
の蓄熱作用（レーザー光反射防止作用）で補償され、こ
れによりゲート電極２部分とそれ以外の部分でのシリコ
ン膜の結晶化エネルギーの不均一が補償されて、非晶質
シリコン膜５の全体がほぼ均一に結晶化される。また、
非晶質シリコン膜５及び酸化シリコン膜６を、夫々、ガ
スの混入が少ない成膜方法で形成したので、レーザーア
ニール時に、酸化シリコン膜６の下の非晶質シリコン膜
５に穴が形成されることが無い。従って、膜質の良い多
結晶シリコン膜９が得られる。
【００２５】次に、図３（ａ）に示すように、ゲート電
極２の直上位置に設けた酸化シリコン膜６をイオン注入
マスクとして用い、例えば、ＰＨ3 により、多結晶シリ
コン膜９にゲート電極２と自己整合的にＮ型不純物１
０、例えば、リン（Ｐ）を比較的低濃度にイオン注入
し、例えば、１０18〜１０19／ｃｍ3 程度の濃度のＮ型
低濃度拡散層１１を形成する。
極２の直上位置に設けた酸化シリコン膜６をイオン注入
マスクとして用い、例えば、ＰＨ3 により、多結晶シリ
コン膜９にゲート電極２と自己整合的にＮ型不純物１
０、例えば、リン（Ｐ）を比較的低濃度にイオン注入
し、例えば、１０18〜１０19／ｃｍ3 程度の濃度のＮ型
低濃度拡散層１１を形成する。
【００２６】次に、図３（ｂ）に示すように、酸化シリ
コン膜６、即ち、ゲート電極２を含む比較的幅広の領域
にフォトレジスト１２を形成し、このフォトレジスト１
２をイオン注入マスクとして用いて、例えば、ＰＨ3 に
より、多結晶シリコン膜９にＮ型不純物１０、例えば、
リン（Ｐ）を比較的高濃度にイオン注入し、例えば、１
０19〜１０21／ｃｍ3 程度の濃度のＮ型高濃度拡散層１
３を形成する。これにより、ＴＦＴのソース／ドレイン
を主として構成するＮ型高濃度拡散層１３の内側にＮ型
低濃度拡散層１１が設けられたＬＤＤ（Lightly Doped
Drain)構造が形成される。
コン膜６、即ち、ゲート電極２を含む比較的幅広の領域
にフォトレジスト１２を形成し、このフォトレジスト１
２をイオン注入マスクとして用いて、例えば、ＰＨ3 に
より、多結晶シリコン膜９にＮ型不純物１０、例えば、
リン（Ｐ）を比較的高濃度にイオン注入し、例えば、１
０19〜１０21／ｃｍ3 程度の濃度のＮ型高濃度拡散層１
３を形成する。これにより、ＴＦＴのソース／ドレイン
を主として構成するＮ型高濃度拡散層１３の内側にＮ型
低濃度拡散層１１が設けられたＬＤＤ（Lightly Doped
Drain)構造が形成される。
【００２７】次に、図３（ｃ）に示すように、フォトレ
ジスト１２をアッシングして除去した後、全面にパルス
レーザー１４を照射し、多結晶シリコン膜９に注入した
Ｎ型不純物を活性化させる。
ジスト１２をアッシングして除去した後、全面にパルス
レーザー１４を照射し、多結晶シリコン膜９に注入した
Ｎ型不純物を活性化させる。
【００２８】なお、ボトムゲート型ＴＦＴの場合には、
既述した非晶質シリコン膜５の結晶化工程と上述の不純
物活性化工程を１回のレーザーアニール処理により同時
に行うことが簡便である。即ち、非晶質シリコン膜５の
状態で、各不純物のイオン注入工程までを行い、その
後、パルスレーザーを照射して、非晶質シリコン膜５の
結晶化とそれに注入された不純物の活性化を同時に行
う。これにより、例えば、図２（ｃ）の工程を省略し
て、工程を簡略化することができる。そして、その場
合、本実施の形態では、ゲート電極２の直上位置の非晶
質シリコン膜の上に設けた酸化シリコン膜６により、不
純物を注入したソース／ドレイン部分における不純物の
活性化のためのエネルギーと、不純物を注入しなかった
チャネル部分における非晶質シリコン膜の結晶化エネル
ギーとの差が補償されるので、非晶質シリコン膜の結晶
化処理と不純物の活性化処理の同時処理を好適に行うこ
とができる。また、非晶質シリコン膜５及び酸化シリコ
ン膜６を、夫々、ガスの混入が少ない成膜方法で形成し
たので、レーザーアニール時に、酸化シリコン膜６の下
の非晶質シリコン膜５に穴が形成されることが無い。従
って、膜質の良い多結晶シリコン膜９が得られる。
既述した非晶質シリコン膜５の結晶化工程と上述の不純
物活性化工程を１回のレーザーアニール処理により同時
に行うことが簡便である。即ち、非晶質シリコン膜５の
状態で、各不純物のイオン注入工程までを行い、その
後、パルスレーザーを照射して、非晶質シリコン膜５の
結晶化とそれに注入された不純物の活性化を同時に行
う。これにより、例えば、図２（ｃ）の工程を省略し
て、工程を簡略化することができる。そして、その場
合、本実施の形態では、ゲート電極２の直上位置の非晶
質シリコン膜の上に設けた酸化シリコン膜６により、不
純物を注入したソース／ドレイン部分における不純物の
活性化のためのエネルギーと、不純物を注入しなかった
チャネル部分における非晶質シリコン膜の結晶化エネル
ギーとの差が補償されるので、非晶質シリコン膜の結晶
化処理と不純物の活性化処理の同時処理を好適に行うこ
とができる。また、非晶質シリコン膜５及び酸化シリコ
ン膜６を、夫々、ガスの混入が少ない成膜方法で形成し
たので、レーザーアニール時に、酸化シリコン膜６の下
の非晶質シリコン膜５に穴が形成されることが無い。従
って、膜質の良い多結晶シリコン膜９が得られる。
【００２９】次に、図４（ａ）に示すように、フォトリ
ソグラフィー法でレジストマスク（不図示）を形成した
後、例えば、ＢＨＦ（バッファードフッ酸）によるウェ
ットエッチングでゲート電極上の酸化シリコン膜６を各
ＴＦＴの領域毎に島状に切り離し（図４（ａ）の紙面に
垂直な方向）、その後、ＳＦ6 等のガスでドライエッチ
ングして多結晶シリコン膜９を各ＴＦＴの領域毎に島状
に切り離し、各ＴＦＴを電気的に分離する。この後、上
述のレジストマスクを除去する。
ソグラフィー法でレジストマスク（不図示）を形成した
後、例えば、ＢＨＦ（バッファードフッ酸）によるウェ
ットエッチングでゲート電極上の酸化シリコン膜６を各
ＴＦＴの領域毎に島状に切り離し（図４（ａ）の紙面に
垂直な方向）、その後、ＳＦ6 等のガスでドライエッチ
ングして多結晶シリコン膜９を各ＴＦＴの領域毎に島状
に切り離し、各ＴＦＴを電気的に分離する。この後、上
述のレジストマスクを除去する。
【００３０】次に、図４（ｂ）に示すように、層間絶縁
膜として膜厚１００ｎｍ程度の酸化シリコン（Ｓｉ
Ｏ2 ）膜１５、及び、その上にパッシベーション膜とし
て膜厚２００ｎｍ程度の窒化シリコン（ＳｉＮx ）膜１
６を順次形成する。この後、３５０℃程度で窒素アニー
ルを行い、各膜中の欠陥準位を低減する。次いで、フォ
トリソグラフィー及びドライエッチングにより、窒化シ
リコン膜１６及び酸化シリコン膜１５にＮ型高濃度拡散
層１３にまで達する開孔１７を形成する。
膜として膜厚１００ｎｍ程度の酸化シリコン（Ｓｉ
Ｏ2 ）膜１５、及び、その上にパッシベーション膜とし
て膜厚２００ｎｍ程度の窒化シリコン（ＳｉＮx ）膜１
６を順次形成する。この後、３５０℃程度で窒素アニー
ルを行い、各膜中の欠陥準位を低減する。次いで、フォ
トリソグラフィー及びドライエッチングにより、窒化シ
リコン膜１６及び酸化シリコン膜１５にＮ型高濃度拡散
層１３にまで達する開孔１７を形成する。
【００３１】次に、図４（ｃ）に示すように、開孔１７
内を含む全面に膜厚５００ｎｍ程度のアルミ（Ａｌ）膜
１８を形成した後、フォトリソグラフィー及びドライエ
ッチングにより、このＡｌ膜１８をパターニングして、
図示の如く、開孔１８の位置でＴＦＴのソース／ドレイ
ンであるＮ型高濃度拡散層１３に夫々電気的に接続する
Ａｌ配線１８を形成する。この後、全面に有機膜等から
なる平坦化膜１９を形成する。
内を含む全面に膜厚５００ｎｍ程度のアルミ（Ａｌ）膜
１８を形成した後、フォトリソグラフィー及びドライエ
ッチングにより、このＡｌ膜１８をパターニングして、
図示の如く、開孔１８の位置でＴＦＴのソース／ドレイ
ンであるＮ型高濃度拡散層１３に夫々電気的に接続する
Ａｌ配線１８を形成する。この後、全面に有機膜等から
なる平坦化膜１９を形成する。
【００３２】以上の工程により、Ｎチャネル型のボトム
ゲート型多結晶シリコンＴＦＴが製造される。なお、Ｎ
チャネル型多結晶シリコンＴＦＴのソース／ドレイン領
域に導入するＮ型不純物としては、上述の例のリン
（Ｐ）に限らず、ヒ素（Ａｓ）を用いても良い。また、
Ｐチャネル型多結晶シリコンＴＦＴの場合には、そのソ
ース／ドレイン領域に導入する不純物としてＰ型不純
物、例えば、ボロン（Ｂ）を用いることにより、上述の
Ｎチャネル型多結晶シリコンＴＦＴとほぼ同様の工程で
製造することができる。
ゲート型多結晶シリコンＴＦＴが製造される。なお、Ｎ
チャネル型多結晶シリコンＴＦＴのソース／ドレイン領
域に導入するＮ型不純物としては、上述の例のリン
（Ｐ）に限らず、ヒ素（Ａｓ）を用いても良い。また、
Ｐチャネル型多結晶シリコンＴＦＴの場合には、そのソ
ース／ドレイン領域に導入する不純物としてＰ型不純
物、例えば、ボロン（Ｂ）を用いることにより、上述の
Ｎチャネル型多結晶シリコンＴＦＴとほぼ同様の工程で
製造することができる。
【００３３】なお、以上に説明した実施の形態では、チ
ャネル領域の部分の非晶質シリコン膜５の上に設ける反
射防止のための透明膜として酸化シリコン膜６を用いた
が、この反射防止のための透明膜としては、窒化シリコ
ン膜や酸化シリコン膜と窒化シリコン膜の積層膜を用い
ても良い。
ャネル領域の部分の非晶質シリコン膜５の上に設ける反
射防止のための透明膜として酸化シリコン膜６を用いた
が、この反射防止のための透明膜としては、窒化シリコ
ン膜や酸化シリコン膜と窒化シリコン膜の積層膜を用い
ても良い。
【００３４】
【発明の効果】本発明においては、例えば、多結晶シリ
コンＴＦＴのチャネル領域となる部分の非晶質シリコン
膜の上に反射防止のための透明膜を設けるに際し、非晶
質シリコン膜及び透明膜を、電子ビーム蒸着法等の蒸着
法やヘリウムスパッタ法等の不活性ガスによるスパッタ
法のようなガスの混入が少ない成膜法で形成する。従っ
て、その後の、例えば、レーザーアニール時に、透明膜
の下の非晶質シリコン膜に穴が形成されることが効果的
に防止され、その非晶質シリコン膜の結晶化により膜質
の良い多結晶シリコン膜を得ることができる。
コンＴＦＴのチャネル領域となる部分の非晶質シリコン
膜の上に反射防止のための透明膜を設けるに際し、非晶
質シリコン膜及び透明膜を、電子ビーム蒸着法等の蒸着
法やヘリウムスパッタ法等の不活性ガスによるスパッタ
法のようなガスの混入が少ない成膜法で形成する。従っ
て、その後の、例えば、レーザーアニール時に、透明膜
の下の非晶質シリコン膜に穴が形成されることが効果的
に防止され、その非晶質シリコン膜の結晶化により膜質
の良い多結晶シリコン膜を得ることができる。
【００３５】従って、例えば、ボトムゲート型ＴＦＴの
ゲート電極上とそれ以外の部分とでのシリコンの結晶化
エネルギーの不均一を補償して、全体にほぼ均一に結晶
化された多結晶シリコン膜を得ることができる。或い
は、非晶質シリコン膜の結晶化とその非晶質シリコン膜
に導入した不純物の活性化を同時に行うことにより、工
程を簡略化することができる。
ゲート電極上とそれ以外の部分とでのシリコンの結晶化
エネルギーの不均一を補償して、全体にほぼ均一に結晶
化された多結晶シリコン膜を得ることができる。或い
は、非晶質シリコン膜の結晶化とその非晶質シリコン膜
に導入した不純物の活性化を同時に行うことにより、工
程を簡略化することができる。
【図１】本発明の実施の形態によるボトムゲート型多結
晶シリコンＴＦＴの製造方法を工程順に示す断面図であ
る。
晶シリコンＴＦＴの製造方法を工程順に示す断面図であ
る。
【図２】本発明の実施の形態によるボトムゲート型多結
晶シリコンＴＦＴの製造方法を工程順に示す断面図であ
る。
晶シリコンＴＦＴの製造方法を工程順に示す断面図であ
る。
【図３】本発明の実施の形態によるボトムゲート型多結
晶シリコンＴＦＴの製造方法を工程順に示す断面図であ
る。
晶シリコンＴＦＴの製造方法を工程順に示す断面図であ
る。
【図４】本発明の実施の形態によるボトムゲート型多結
晶シリコンＴＦＴの製造方法を工程順に示す断面図であ
る。
晶シリコンＴＦＴの製造方法を工程順に示す断面図であ
る。
１…透明絶縁基板、２…ゲート電極、３…窒化シリコン
膜、４…酸化シリコン膜、５…非晶質シリコン膜、６…
酸化シリコン膜（透明膜）、７、１２…フォトレジス
ト、８、１４…パルスレーザー、９…多結晶シリコン
膜、１０…Ｎ型不純物、１１…Ｎ型低濃度拡散層、１３
…Ｎ型高濃度拡散層、１５…酸化シリコン膜、１６…窒
化シリコン膜、１８…アルミ配線、１９…平坦化膜
膜、４…酸化シリコン膜、５…非晶質シリコン膜、６…
酸化シリコン膜（透明膜）、７、１２…フォトレジス
ト、８、１４…パルスレーザー、９…多結晶シリコン
膜、１０…Ｎ型不純物、１１…Ｎ型低濃度拡散層、１３
…Ｎ型高濃度拡散層、１５…酸化シリコン膜、１６…窒
化シリコン膜、１８…アルミ配線、１９…平坦化膜
Claims (6)
- 【請求項１】 絶縁基板上に、薄膜トランジスタのゲー
ト電極となる金属膜をパターン形成する工程と、 前記金属膜の上に、前記薄膜トランジスタのゲート絶縁
膜となる絶縁膜を形成する工程と、 前記絶縁膜の上に、蒸着法又は不活性ガスによるスパッ
タ法で、非晶質シリコン膜を形成する工程と、 前記非晶質シリコン膜の上に、蒸着法又は不活性ガスに
よるスパッタ法で、透明膜を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記透明膜を、少なくとも前記金属膜の
直上位置の前記非晶質シリコン膜の上に残るようにパタ
ーニングした後、その透明膜の下の前記非晶質シリコン
膜を含む前記非晶質シリコン膜の全面にレーザーエネル
ギーを照射して、前記非晶質シリコン膜を結晶化する工
程を更に有する、請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 前記透明膜を、実質的に前記金属膜の直
上位置の前記非晶質シリコン膜の上にのみ残るようにパ
ターニングした後、その透明膜の両側の前記非晶質シリ
コン膜中に不純物を導入する工程と、前記透明膜の下の
前記非晶質シリコン膜を含む前記非晶質シリコン膜の全
面にレーザーエネルギーを照射して、少なくとも前記透
明膜の下の前記非晶質シリコン膜を結晶化するととも
に、前記非晶質シリコン膜中に導入した前記不純物を活
性化させる工程とを更に有する、請求項１に記載の半導
体装置の製造方法。 - 【請求項４】 前記透明膜が、酸化シリコン膜及び窒化
シリコン膜からなる群より選ばれた少なくとも１種であ
る、請求項１に記載の半導体装置の製造方法。 - 【請求項５】 前記蒸着法として、電子ビーム蒸着法を
用いる、請求項１に記載の半導体装置の製造方法。 - 【請求項６】 前記不活性ガスによるスパッタ法とし
て、ヘリウムによるスパッタ法を用いる、請求項１に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35070896A JP3465772B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35070896A JP3465772B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189991A true JPH10189991A (ja) | 1998-07-21 |
| JP3465772B2 JP3465772B2 (ja) | 2003-11-10 |
Family
ID=18412318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35070896A Expired - Fee Related JP3465772B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3465772B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011004624A1 (ja) * | 2009-07-09 | 2011-01-13 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| US8148743B2 (en) | 1998-10-13 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor circuit made from semiconductor element and manufacturing method thereof |
| US8912054B2 (en) | 2011-10-28 | 2014-12-16 | Panasonic Corporation | Thin-film semiconductor device and method of manufacturing the same |
-
1996
- 1996-12-27 JP JP35070896A patent/JP3465772B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148743B2 (en) | 1998-10-13 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor circuit made from semiconductor element and manufacturing method thereof |
| US8421114B2 (en) | 1998-10-13 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electroluminescent device within resin sealed housing |
| US8969906B2 (en) | 1998-10-13 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electroluminescent device within resin sealed housing |
| WO2011004624A1 (ja) * | 2009-07-09 | 2011-01-13 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| US8492212B2 (en) | 2009-07-09 | 2013-07-23 | Sharp Kabushiki Kaisha | Thin-film transistor producing method |
| US8912054B2 (en) | 2011-10-28 | 2014-12-16 | Panasonic Corporation | Thin-film semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3465772B2 (ja) | 2003-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US8017506B2 (en) | Semiconductor device and method for forming the same | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US6566754B2 (en) | Polycrystalline semiconductor device and its manufacture method | |
| JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| US5834827A (en) | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| JPH04250617A (ja) | 半導体における不純物のドーピング方法および半導体装置の製造方法 | |
| JP3460962B2 (ja) | 半導体装置の製造方法 | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP4514908B2 (ja) | 半導体装置の製造方法 | |
| JPH11330487A (ja) | 薄膜トランジスタ、固体装置、表示装置および薄膜トランジスタの製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100220855B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH10189499A (ja) | 半導体装置の製造方法 | |
| JPH04305939A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |