JP2013168632A - 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法 - Google Patents

薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法 Download PDF

Info

Publication number
JP2013168632A
JP2013168632A JP2012268197A JP2012268197A JP2013168632A JP 2013168632 A JP2013168632 A JP 2013168632A JP 2012268197 A JP2012268197 A JP 2012268197A JP 2012268197 A JP2012268197 A JP 2012268197A JP 2013168632 A JP2013168632 A JP 2013168632A
Authority
JP
Japan
Prior art keywords
layer
copper
gate insulating
film transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012268197A
Other languages
English (en)
Other versions
JP5642142B2 (ja
Inventor
Hyun-Sik Seo
ヒュンシク ソ
Bong-Chul Kim
ポンチュル キム
Dae-Won Kim
テウォン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2013168632A publication Critical patent/JP2013168632A/ja
Application granted granted Critical
Publication of JP5642142B2 publication Critical patent/JP5642142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ゲート電極に銅配線を用いる薄膜トランジスタ及びその製造方法を改善する。
【解決手段】本発明の薄膜トランジスタを製造する方法は、基板上に第１金属層及び該第１金属層上に銅からなる第２金属層を連続して形成する工程と、前記第２金属層上に窒化銅層を形成するプラズマ処理工程と、前記窒化銅層、前記第２金属層及び前記第１金属層をパターニングしてゲート電極を形成する工程と、前記ゲート電極を含む基板上に窒化シリコンからなる第１ゲート絶縁層を形成する工程と、前記第１ゲート絶縁層上に酸化シリコンからなる第２ゲート絶縁層を形成する工程と、前記第２ゲート絶縁層上に酸化半導体材料で形成された半導体層を形成する工程と、前記半導体層上に、互いに離隔されたソース電極及びドレイン電極を形成する工程を備える。
【選択図】図１

Description

本発明は薄膜トランジスタ（ＴＦＴ）及びＴＦＴアレイ基板に関し、特に銅信号配線を用いる薄膜トランジスタ及びＴＦＴアレイ基板並びにそれらの製造方法に関する。
近来、本格的な情報化時代に入るにつれて、大量の情報を処理及び表示するディスプレイ分野が急速に発展しており、それに応じて様々な平面型表示装置が開発され、脚光を浴びている。
このような平面型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）の具体的例として、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、有機発光素子（ＯＬＥＤ）などを挙げられるが、これらの平面型表示装置は薄型化、軽量化、低消費電力化といった優れた性能から従来のブラウン管（ＣＲＴ）を素早く代替している。
一方、最近、かかる平面型表示装置は大面積化及び高解像度を具現するため、信号配線幅を減少させ、信号配線の長さを増加させるが、そのため配線抵抗が急増加することになる。配線抵抗が増加すると電圧降下によって画素に印加される電流、または電圧が不均一となる不具合が発生したり、画質が低下したりする。
そのため、配線抵抗の減少が絶対的に求められ、銅（Ｃｕ）、銀（Ａｇ）などといった抵抗の低い物質を用いてゲート配線などの金属配線を形成している。
特に、銅（Ｃｕ）は銀（Ａｇ）に比べてパターニング工程がしやすく、薄膜状態における比抵抗（２．１〜２．３μΩcm）が現在、広く使われているアルミニウム（Ａｌ）の比抵抗（３．１μΩcm）より３０％以上が低く、アルミニウム（Ａｌ）に比べてヒロック耐性に優れた長所を持っている。したがって、銅（Ｃｕ）は次世代の平面型表示装置の配線材料として大きく注目されている。
しかし、一般的に銅（Ｃｕ）はガラスとの接着性（ａｄｈｅｓｉｏｎ）が悪く、銅イオンのサイズが小さいため、酸化シリコン（ＳｉＯ２）の中に拡散しやすい特性を持つ。
そのため、酸化シリコン（ＳｉＯ２）からなる絶縁基板上に銅（Ｃｕ）を用いて配線を形成すると、ガラスからなる基板から銅配線が剥離するという不具合が発生することになる。
また、銅配線の上部に酸化シリコン（ＳｉＯ２）からなるゲート絶縁膜が形成される場合、銅配線の銅イオンがゲート絶縁膜の中に拡散することによってゲート絶縁膜の絶縁特性が低下することになる。
更に、銅（Ｃｕ）は酸化性が強いため、空気中にさらされると酸化しやすい。銅（Ｃｕ）が酸化すると配線の抵抗及びストレスが増加し、配線の電気特性が劣化する原因となり得る。
本発明は、従来技術での制約や不利益による問題点の１つ以上を解決する薄膜トランジスタ及びその製造方法を提供することを目的とする。
また、本発明は改善された特性のアレイ基板を提供することを課題とする。
本発明はまた、特に、ゲート電極に銅配線を用いることによって電圧降下の問題を防止できる平板型表示装置を提供することを課題とする。
より具体的には、本発明は以下の課題に対処するものである。
第１に、Ｃｕを含むゲート電極から、ＳｉＯ２からなる絶縁層が剥離するという問題がある。これは、ＳｉＯ２とＣｕの間の低い接着性に起因する。これによってＣｕイオンのＳｉＯ２への拡散がもたらされ、絶縁特性が低下してしまう。第２に、Ｃｕを含むゲート電極が基板から剥離するという他の剥離の問題がある。この問題はＣｕと、ガラス、プラスチック等からなる基板との間の低い接着性に起因する。第３に、Ｃｕは酸化され易いため、Ｃｕを含むゲート電極の酸素及び水（Ｈ２Ｏ）に対する耐性を改善する必要がある。本発明は上記の問題を解決するものである。
前述したような目的を達成するための本発明の薄膜トランジスタを製造する方法は、基板上に第１金属層及び該第１金属層上に銅からなる第２金属層を連続して形成する工程と、前記第２金属層上に窒化銅層を形成するプラズマ処理工程と、前記窒化銅層、前記第２金属層及び前記第１金属層をパターニングしてゲート電極を形成する工程と、前記ゲート電極を含む前記基板上に窒化シリコンからなる第１ゲート絶縁層を形成する工程と、前記第１ゲート絶縁層上に酸化シリコンからなる第２ゲート絶縁層を形成する工程と、前記第２ゲート絶縁層上に酸化半導体材料で形成された半導体層を形成する工程と、前記半導体層上に、互いに離隔されたソース電極及びドレイン電極を形成する工程を備える。
前記第１ゲート絶縁層を形成する工程は、前記第１ゲート絶縁層が２０ｗｔ％以下の含有率で水素を含むように窒素ガス及びシランガスを用いて窒化シリコンを蒸着する工程を含む。
前記第１金属層はモリブデン（Ｍｏ）、チタン（Ｔｉ）及びモリチタン（ＭｏＴｉ）合金のうちのいずれかの一つからなる。
前記プラズマ処理工程は、アンモニアガスと窒素ガスの混合ガス、アンモニアガス、又は窒素ガスを用いるものである。
本発明の薄膜トランジスタ（ＴＦＴ）アレイ基板を製造する方法は、基板上に第１金属層及び該第１金属層上に銅からなる第２金属層に連続して形成する工程と、前記第２金属層上に窒化銅層を形成するプラズマ処理工程と、前記窒化銅層、前記第２金属層及び前記第１金属層をパターニングしてゲート配線及びゲート電極を形成する工程と、前記ゲート配線及び前記ゲート電極を含む前記基板上に窒化シリコンからなる第１ゲート絶縁層を形成する工程と、前記第１ゲート絶縁層上に酸化シリコンからなる第２ゲート絶縁層を形成する工程と、前記第２ゲート絶縁層上に酸化半導体材料で形成された半導体層を形成する工程と、前記半導体層にエッチストッパーを形成する工程と、前記半導体層上にソース電極及びドレイン電極を形成し、前記第２ゲート絶縁層上にデータ配線を形成する工程であって、該ソース電極は該ドレイン電極から前記エッチストッパーを挟んで離隔されるとともに該データ配線に接続される、工程と、前記データ配線に接続される画素電極を形成する工程を備える。
前記第１ゲート絶縁層を形成する工程は、前記第１ゲート絶縁層が２０ｗｔ％以下の含有率で水素を含むように窒素ガス及びシランガスを用いて窒化シリコンを蒸着する工程を含む。
前記第１金属層はモリブデン（Ｍｏ）、チタン（Ｔｉ）及びモリチタン（ＭｏＴｉ）合金のうちのいずれかの一つからなる。
前記プラズマ処理工程は、アンモニアガスと窒素ガスの混合ガス、アンモニアガス、又は窒素ガスを用いるものである。
本発明の薄膜トランジスタは、基板上に形成され、銅からなる第１層と該第１層上の窒化銅からなる第２層を含むゲート電極と、前記ゲート電極を含む前記基板上に位置し、窒化シリコンからなる第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に位置し、酸化シリコンからなる第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に位置し、酸化半導体材料からなる半導体層と、前記半導体層上に形成されたエッチストッパーと、前記エッチストッパー上に形成され、相互に離隔するソース電極及びドレイン電極とを備える。
前記第１ゲート絶縁膜は２０ｗｔ％以下の含有量の水素を含む。
前記ゲート電極は、前記基板と前記第１層の間に位置し、モリブデン、チタン、またはモリブデン・チタン合金からなる第３層を更に備える。
本発明の薄膜トランジスタ（ＴＦＴ）アレイ基板は、上記の薄膜トランジスタ及び前記基板と、前記ゲート電極に接続されたゲート配線と、前記第２ゲート絶縁層上に配置され、前記ソース電極に接続されたデータ配線と、前記ドレイン電極に接続された画素電極とを備える。
さらに、前記ソース電極、前記ドレイン電極及び前記データ配線上に位置し、前記ドレイン電極を露出するドレインコンタクトホールを有する保護層を備え、前記画素電極は前記保護層上に位置し、前記ドレインコンタクトホールを介して前記ドレイン電極に接続する。
前記ソース電極、前記ドレイン電極及び前記データ配線はモリブデン、チタン、またはモリブデン・チタン合金からなる第３層と、銅からなる第４層及び窒化銅からなる第５層を備え、前記第４層は前記第３層及び前記第５層の間に位置し、前記保護層は酸化シリコン、または窒化シリコンからなる。
前述した通りに、本発明によると駆動薄膜トランジスタのゲート電極及びゲート配線を低抵抗特性の銅から形成することで、表示素子が大面積化・高解像度化されても信号配線による信号遅れを防止することができ、電圧降下によって画素に印加される電流、または電圧が不均一となる不具合が発生したり、画質が低下したりする問題を防止できる効果がある。
また、従来の配線と抵抗が同じなら配線幅を著しく低減することができ、それによる開口率を改善できる効果がある。
また、銅層の下部にバッファー層を形成することで、銅と基板との接着性低下による配線の剥離不具合を防止できる効果があり、配線の酸化がもたらす抵抗及びストレス増加を抑えることができて、配線の電気特性が劣化する問題を防止できる効果がある。
更に、本発明の窒化シリコンからなる第１ゲート絶縁膜は、その水素含量が２０ｗｔ％以下となるようにすることで、空気中の酸素が第１ゲート絶縁膜の中に浸透することを防止できる効果がある。
それによって銅層が水分によって酸化することを防止できる効果があり、薄膜トランジスタの素子性能が水分によって低下することを防止できる効果がある。
また、酸化物半導体層が導電体となる問題を防止できる効果がある。
本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域を概略に示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。 本発明の第１実施例の他の実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域を概略に示す断面図である。 本発明の第２実施例に係るＯＬＥＤを概略に示す断面図である。 図４の一部を拡大して示す断面図である。
以下、図面を参照しながら本発明に係る実施例を詳しく説明する。
＜第１実施例＞
図１は、本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域を概略に示す断面図である。
図１に示すようにアレイ基板１０１は、所定の間隔で離隔し、平行に配置された多数のゲート配線（不図示）とゲート配線（不図示）と交差して画素領域Ｐを定義するデータ配線１３３を有する。
各画素領域Ｐのゲート配線（不図示）とデータ配線１３３の交差点周辺のスイッチング領域ＴｒＡには薄膜トランジスタＴが形成され、実際に画像が具現化される表示領域Ａには画素電極１２９が形成されている。
薄膜トランジスタ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ：Ｔ）はゲート電極１１０、第１及び第２ゲート絶縁膜１２１、１２３、酸化物半導体層１１５、ソース及びドレイン電極１１７、１１９からなる。
酸化物半導体層１１５の上部にはソース及びドレイン電極１１７、１１９をパターニングする過程で、エッチング液に酸化物半導体層１１５がさらされることを防止するため、酸化物半導体層１１５の中央部の上部にエッチストッパー１１６が位置する。
そして、薄膜トランジスタＴを備えるアレイ基板１０１の全面には保護層１２５が形成されており、画素電極１２９は保護層１２５のドレインコンタクトホール１２７を介して薄膜トランジスタＴのドレイン電極１１９に電気的に接続する。
酸化物半導体層１１５を有する薄膜トランジスタＴは非晶質シリコンからなる薄膜トランジスタに比べ、電界効果移動度が何倍ないし何百倍大きい。
例えば、非晶質構造を持つ酸化亜鉛（Ｚｉｎｃ ｏｘｉｄｅ）、酸化スズ（Ｔｉｎ ｏｘｉｄｅ）、酸化ガリウムインジウム亜鉛（Ｇａ−Ｉｎ−Ｚｎ ｏｘｉｄｅ）、酸化インジウムスズ（Ｉｎ−Ｓｎ ｏｘｉｄｅ）及びこれらにアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、またはチタン（Ｔｉ）をドーピングした物質からなる酸化物半導体を用いると、非晶質シリコンの電界効果移動度に比べ、電界移動度が２０倍以上向上できる。
そして、酸化物半導体層１１５は低温で成膜しても高移動度を得ることができ、信頼性にも優れている。
ゲート電極１１０とゲート配線（不図示）はモリブデン（Ｍｏ）、チタン（Ｔｉ）、またはモリチタン（ＭｏＴｉ）からなるバッファー層１１１と、その上部に低抵抗特性の銅（Ｃｕ）層１１３及び前記銅（Ｃｕ）層１１３表面の窒化銅層１１４からなる。
バッファー層１１１のモリブデン（Ｍｏ）、チタン（Ｔｉ）、またはモリチタン（ＭｏＴｉ）はガラス材質からなるアレイ基板１０１との接着性に優れて、銅層１１３とその下部のアレイ基板１０１との接触性を向上させる役割をする。
即ち、抵抗の低い銅をゲート電極１１０及びゲート配線に用いる場合、ガラスからなる基板１０１と接触、または接着性が悪いため、剥離（ｐｅｅｌｉｎｇ）問題が発生する。しかし、本発明ではガラス基板１０１及び銅層、両方に対して良好な接触、または接着性を持つモリブデン（Ｍｏ）、チタン（Ｔｉ）、またはモリチタン（ＭｏＴｉ）を基板１０１と銅層の間に形成することでかかる問題を解決する。
そして、第１ゲート絶縁膜１２１は窒化シリコン（ＳｉＮｘ）からなり、第２ゲート絶縁膜１２３は酸化シリコン（ＳｉＯ２）からなる。
窒化シリコン（ＳｉＮｘ）はその誘電率が酸化シリコン（ＳｉＯ２）に比べ大きいため、ストレージ領域のキャパシター容量の確保に有利であり、絶縁特性は酸化シリコン（ＳｉＯ２）が優れているので、窒化シリコン（ＳｉＮｘ ）からなる第１ゲート絶縁膜１２１の上に酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３を更に形成することで、キャパシターの容量を確保し、絶縁層としての条件を満足させることができる。
より詳しく説明すると、ゲート電極と半導体層の間には絶縁特性に優れた酸化シリコンからなるゲート絶縁膜を形成することになる。しかし、本発明のように銅をゲート電極及びゲート配線に用いる場合、銅と酸化シリコンとの接触、または接着性が悪くて酸化シリコンのゲート絶縁膜が剥離してしまう問題が発生する。
かかる問題を解決するため、本発明ではゲート電極１１０及びゲート配線と酸化シリコンからなる第２ゲート絶縁膜１２３の間に窒化シリコンからなる第１ゲート絶縁膜１２１を形成することが特徴である。窒化シリコンは銅及び酸化シリコン、両方に対して優れた接触、または接着性を持つため、かかる問題を防止することができる。
また、窒化シリコン（ＳｉＮｘ ）からなる第１ゲート絶縁膜１２１は、ゲート配線（不図示）とゲート電極１１０の銅層１１３が第２ゲート絶縁膜１２３に接触することを防止する役割をすることで、銅層１１３の銅イオンが酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３の中に拡散することを防止する。
即ち、第１ゲート絶縁膜１２１は銅層１１３の拡散防止膜としての役割を果たすことになる。そのため、銅層１１３の銅イオンが酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３の中に拡散して、第２ゲート絶縁膜１２３の絶縁特性が低下することを防止することができる。
また、銅層１１３は酸化しやすい特性があるため、第１ゲート絶縁膜１２１により、銅層１１３が第２ゲート絶縁膜１２３の酸化シリコン（ＳｉＯ２）の酸化物によって酸化することを防止することができる。
一方、アンモニア（ＮＨ３）ガス、アンモニア（ＮＨ３）と窒素（Ｎ２）の混合ガス、または窒素（Ｎ２）ガスをイオン化し、銅層１１３の表面にプラズマ処理を行い、熱処理工程の際に銅層１１３の表面を構成する結晶粒が小さく稠密に結晶化されるようにすることを特徴とする。
即ち、プラズマ処理を通じて銅層１１３の表面上に形成された酸化銅（ＣｕＯ）を銅（Ｃｕ）に還元させ、その上に窒化銅（ＣｕＮ）層１１４を形成する。
したがって、ゲート電極１１０とゲート配線（不図示）は、Ｍｏ／Ｃｕ／ＣｕＮからなるか、Ｔｉ／Ｃｕ／ＣｕＮ、またはＭｏＴｉ／Ｃｕ／ＣｕＮの多層からなる。
このように、銅層１１３の表面に形成された窒化銅（ＣｕＮ）層１１４は保護膜として働き、銅層１１３の酸化を更に防止することができる。
その結果、銅からなるゲート配線（不図示）及びゲート電極１１０の抵抗及びストレスが増加して配線の電気特性が劣化する問題を防止することができる。
また、銅層１１３内の銅シリサイドの形成を抑えることができ、電気抵抗の増加を防止することができる。
即ち、窒化シリコンの第１ゲート絶縁膜１２１を銅層１１３と酸化シリコンの第２ゲート絶縁膜１２３の間に形成する場合、銅と窒化シリコンが反応して、銅層１１３内に銅シリサイドが形成し得る。銅シリサイドは銅層１１３の漏れ電流及びブレイクダウンを引き起こし、配線の信頼性が低下する問題をもたらす。
しかし、本発明の銅層１１３はプラズマ処理で形成された窒化銅（ＣｕＮ）層１１４を介して銅層１１３の上部に形成される窒化シリコン（ＳｉＮｘ）と銅（Ｃｕ）が反応することを防止することで、銅層１１３内の銅シリサイド層の形成を抑制する役割をする。
また、本発明の窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜１２１は、その水素（Ｈ２）含量が２０ｗｔ％以下となることを特徴とするが、それによって空気中の酸素（Ｏ２）が第１ゲート絶縁膜１２１の中に浸透することを防止することができる。
その結果、第１ゲート絶縁膜１２１の内部の水素（Ｈ２）が空気中の酸素（Ｏ２）、または第２ゲート絶縁膜１２３の酸素（Ｏ２）と結合して水分（Ｈ２Ｏ）が形成することを防止して、水分（Ｈ２Ｏ）による銅層１１３の酸化を防止することができ、薄膜トランジスタＴの素子性能が水分（Ｈ２Ｏ）によって低下することを防止することができる。
特に、酸化物半導体層１１５は水素（Ｈ２）との反応で水素原子が半導体層１１５内でキャリアーとして役割をすることになり、酸化物半導体層１１５が導電体となる問題が発生するが、本発明は第１ゲート絶縁膜１２１の内部の水素（Ｈ２）含量を減らすことで、酸化物半導体層１１５が導電体となる問題を防止することができる。
したがって、本発明の第１実施例に係る薄膜トランジスタＴはゲート電極１１０及びゲート配線（不図示）を低抵抗特性の銅（Ｃｕ）から形成することによって、表示素子が大面積化・高解像度化されても信号配線による信号遅れを防止することができ、電圧降下によって画素に印加される電流、または電圧が不均一となる不具合が発生したり、画質が低下したりする問題を防止することができる。
また、従来の配線と抵抗が同じなら配線幅を著しく低減することができ、それによる開口率を改善することができる。
また、銅層１１３の下部にバッファー層１１１を形成することで、銅（Ｃｕ）と基板１０１との接着性低下による配線の剥離不具合を防止することができ、配線の酸化がもたらす抵抗及びストレス増加を抑えることができて、配線の電気特性が劣化する問題を防止することができる。
また、銅層１１３に接触する窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜１２１は、その水素（Ｈ２）含量が２０ｗｔ％以下となるようにすることで、空気中の酸素が第１ゲート絶縁膜１２１の中に浸透することを防止できる効果がある。
その結果、水分（Ｈ２Ｏ）による銅層１１３の酸化を防止することができ、薄膜トランジスタＴの素子性能が水分（Ｈ２Ｏ）によって低下することを防止することができる。
更に、酸化物半導体層１１５が導電体となる問題を防止することができる。
これに関して、本発明の液晶表示装置用アレイ基板の製造方法を参照しながらより詳しく説明する。
図２Ａ〜２Ｉは、本発明の第１実施例に係る薄膜トランジスタを備えるアレイ基板の一つの画素領域の一部に関する製造工程各段階を示す断面図である。
説明の便宜上、各画素領域Ｐ内の薄膜トランジスタ（図２のＴ）が形成される部分をスイッチング領域ＴｒＡと定義する。
まず、図２Ａに示すように透明な基板１０１上にモリブデン（Ｍｏ）、チタン（Ｔｉ）、またはモリチタン（ＭｏＴｉ）を全面蒸着して第１金属層１１０ａを形成する。次に、第１金属層１１０ａが形成された基板１０１の全面に低抵抗特性の銅（Ｃｕ）を蒸着して第２金属層１１３ａを形成する。
第１金属層１１０ａは、銅（Ｃｕ）からなる第２金属層１１３ａとガラス材質の基板１０１との接触性を向上させる役割をする。即ち、ガラスからなる基板上に銅を形成する場合、銅とガラスの接触、または 接着性が悪いため、銅層の剥離（ｐｅｅｌｉｎｇ）問題が発生し得る。しかし、本発明では基板１０１上に基板１０１及び銅の第２金属層１１３ａ、両方に対して良好な接触、または接着性を持つＭｏ、Ｔｉ、ＭｏＴｉのうち、いずれの一つからなる第１金属層１１０ａを形成することで、銅からなる第２金属層１１３ａの剥離問題を防止することができる。
次に、図２Ｂに示すように第２金属層１１３ａが形成された基板１０１を、プラズマ形成可能なチャンバー（不図示）の内部に位置させた後、アンモニア（ＮＨ３）ガス、アンモニア（ＮＨ３）と窒素（Ｎ２）の混合ガス、または窒素（Ｎ２）ガスを用いてプラズマ処理を行う。
アンモニア（ＮＨ３）と窒素（Ｎ２）の混合ガスを用いることで、銅（Ｃｕ）からなる第２金属層１１３ａの上部に、第２金属層１１３ａの表面に損傷を与えずに良質の窒化銅（ＣｕＮ）物質層１１４ａを形成することができる。
プラズマ処理は、一例として８０〜１２０ｍＴｏｒｒの真空度を持つチャンバー（不図示）内部で８００〜１０００Ｗ程度のパワーを加え、アンモニア（ＮＨ３）ガスを５０〜５０００ｓｃｃｍ（ｓｃｃｍはガス流量単位であって、１ｓｃｃｍは１cm3に該当）で、窒素（Ｎ２）ガスを１０〜５０００ｓｃｃｍ程度の流量で供給する状態で、１〜１００秒間、プラズマ状態を維持するように行う。
アンモニアと窒素の混合ガスを用いるプラズマ処理の他の例では、８０〜１２０ｍＴｏｒｒの真空度を持つチャンバー内部で５ｋ〜１５ｋＷ程度のパワーを加え、アンモニアガスを１５０００〜３００００ｓｃｃｍで、窒素ガスを３５０００〜４５０００ｓｃｃｍ程度の流量で供給する状態で、５〜１００秒間、プラズマ状態を維持するように行う。
前述したように、窒素ガスのみを用いて、第２金属層１１３ａが形成された基板１０１にプラズマ処理を行うこともできる。例えば、８０〜１２０ｍＴｏｒｒの真空度を持つチャンバー内部で１ｋ〜５ｋＷ程度のパワーを加え、窒素ガスを２００００〜４００００ｓｃｃｍ程度の流量で供給する状態で、５〜１００秒間、プラズマ状態を維持するように行う。この窒素ガスを用いるプラズマ処理を用いれば、窒化銅（ＣｕＮ）層１１４中の水素（Ｈ２）を減少又は除去することができる。
第２金属層１１３ａの上部に窒化銅（ＣｕＮ）物質層１１４ａを形成することで、窒化銅（ＣｕＮ）物質層１１４ａが銅（Ｃｕ）からなる第２金属層１１３ａの保護膜として働き、第２金属層１１３ａの酸化を防止することができる。
次に、図２Ｃに示すようにフォトレジスト（不図示）の塗布、フォトマスク（不図示）を用いた露光、露光されたフォトレジスト（不図示）の現像、第１及び第２金属層（図２Ｂの１１０ａ、１１３ａ）のエッチング及びフォトレジスト（不図示）のストリップなどといった一連の単位工程を有する第１マスク工程を行い、第１及び第２金属層（図２Ｂの１１０ａ、１１３ａ）、そして窒化銅（ＣｕＮ）物質層（図２Ｂの１１４ａ）をパターニングすることで、第１金属層（図２Ｂの１１０ａ）からなるバッファー層１１１と第２金属層（図２Ｂの１１３ａ）からなる銅層１１３で構成されるゲート配線（不図示）とゲート電極１１０を形成する。
ゲート配線（不図示）は第１方向に延長して形成され、ゲート電極１１０はスイッチング領域ＴｒＡでゲート配線（不図示）に接続してスイッチング領域ＴｒＡに形成される。
図２Ｂ、２Ｃはプラズマ処理後に、窒化銅物質層１１４ａ、第２金属層１１３ａ及び第１金属層１１０ａをパターニングすることを示す。これと異なって、第２金属層１１３ａ及び第１金属層１１０ａをパターニングした後にプラズマ処理を行うこともできる。その場合、銅層１１３の上部面のみならず、側面にも窒化銅層が形成し、銅イオンが酸化シリコン層の中に拡散することを更に防止する。
次に、ゲート配線（不図示）とゲート電極１１０の上部に窒化シリコン（ＳｉＮｘ）を蒸着して基板１０１全面に第１ゲート絶縁膜１２１を形成する。
第１ゲート絶縁膜１２１はプラズマ化学気相蒸着（ＣＶＤ）を用いて形成するが、第１ゲート絶縁膜１２１は、窒素（Ｎ２）ガスとシラン（ＳｉＨ４）ガスを用いてプラズマ蒸着することによって形成される。
プラズマ蒸着は、一例として８０〜１２０ｍＴｏｒｒの真空度を持つチャンバー（不図示）内部で１５００〜１７００Ｗ程度のパワーを加え、６００〜８００ｓｃｃｍの窒素（Ｎ２）ガスと１３０〜１５０ｓｃｃｍのシラン（ＳｉＨ４）ガスを供給して行う。
窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜１２１は銅層１１３の拡散防止膜として働く。
本発明の第１実施例に係る第１ゲート絶縁膜１２１は、シラン（ＳｉＨ４）ガスと窒素ガス（Ｎ２）を用いて蒸着することで、第１ゲート絶縁膜１２１内の水素（Ｈ２）含量が２０ｗｔ％以下で存在することになる。
これによって空気中の酸素（Ｏ２）が第１ゲート絶縁膜１２１の中に浸透することを防止することができ、水分（Ｈ２Ｏ）による銅層１１３の酸化を防止することができる。
ゲート電極１１０及びゲート配線（不図示）の銅層１１３上部に窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜１２１を形成する場合、銅（Ｃｕ）と窒化シリコン（ＳｉＮｘ）の反応によって銅層１１３内に銅シリサイドが形成し得るが、本発明の第１実施例に係る薄膜トランジスタは銅層１１３の表面をプラズマ処理することで、銅層１１３の表面に形成された窒化銅（ＣｕＮ）層１１４を介して銅層（Ｃｕ）上部に形成される窒化シリコン（ＳｉＮｘ）と銅（Ｃｕ）が反応することを防止し、銅層１１３内の銅シリサイド層の形成を抑えることができる。
第１ゲート絶縁膜１２１は５０〜４０００Åの厚さを有するように形成することが望ましいが、特に第１ゲート絶縁膜１２１は誘電率の高い無機物質であるため、ストレージ容量を考えて厚さを調節することが望ましい。
一例として、酸化物半導体層１１５からなる薄膜トランジスタにおいては、ストレージ容量による素子信頼性の向上のため、窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜１２１をできるだけ薄く形成することが望ましい。次に、図２Ｄに示すように、第１ゲート絶縁膜１２１の上部に酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３を形成する。
第２ゲート絶縁膜１２３は５００〜４０００Åの厚さを有するように形成することが望ましく、前記第１ゲート絶縁膜１２１より大きい厚さを有することができる。
ゲート電極１１０及びゲート配線（不図示）の銅層１１３は、第１ゲート絶縁膜１２１によって第２ゲート絶縁膜に接触しないため、銅層１１３の銅イオンが酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３の中に拡散することを防止することができる。
銅層１１３も第２ゲート絶縁膜１２３に接触しないことで、第２ゲート絶縁膜１２３の酸化物による酸化を防止することができる。
次に、図２Ｅに示すように第２ゲート絶縁膜１２３の上に酸化物半導体物質、例えばアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、またはチタン（Ｔｉ）がドーピングされた非晶質構造を持つ酸化亜鉛（Ｚｉｎｃ ｏｘｉｄｅ）、酸化スズ（Ｔｉｎ ｏｘｉｄｅ）、酸化ガリウムインジウム亜鉛（Ｇａ−Ｉｎ−Ｚｎ ｏｘｉｄｅ）、酸化インジウムスズ（Ｉｎ−Ｓｎ ｏｘｉｄｅ）をスパッタリングで蒸着した後に、マスク工程を通じてパターニングすることで、スイッチング領域ＴｒＡに備えられたゲート電極１１０に対し、それと重なるようにアイランド状の酸化物半導体層１１５を形成する。
酸化物半導体層１１５が窒化シリコンからなる第１ゲート絶縁膜１２１の上に直接形成される場合、酸化物半導体層の酸化物半導体物質は第１ゲート絶縁膜１２１内の水素によって導電性を持つように変化されることができる。しかし、本発明では第１ゲート絶縁膜１２１が２０ｗｔ％以下の水素を有し、第２ゲート絶縁膜１２３によって水素原子が酸化物半導体層１１５の中に拡散することが防止されるため、かかる問題は防がれる。
次に、図２Ｆに示すように酸化物半導体層１１５の上部に無機絶縁物質を形成した後、マスク工程でパターニングすることで酸化物半導体層の上部にエッチストッパー１１６を形成する。
次に、基板１０１の全面にアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、銅合金（Ｃｕ ａｌｌｏｙ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）のうち、一つまたは二つ以上の物質を蒸着することで第３金属層（不図示）を形成する。
続いて、第３金属層（不図示）をマスク工程でパターニングすることで、図２Ｇに示すように第２ゲート絶縁膜１２３の上にゲート配線（不図示）と交差して画素領域Ｐを定義するデータ配線１３３を形成すると同時に、スイッチング領域ＴｒＡにはエッチストッパー１１６の上部で相互離隔するソース及びドレイン電極１１７、１１９を形成する。
前記の酸化物半導体層１１５はエッチストッパー１１６によって覆われているため、前記ソース電極１１７と前記ドレイン電極１１９のエッチング工程で前記酸化物半導体層１１５は損傷しない。
次に、図２Ｈに示すようにソース及びドレイン電極１１７、１１９が形成された基板１０１の全面に無機絶縁物質、例えば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）を蒸着し、または有機絶縁物質、例えばベンゾシクロブテン（ＢＣＢ）またはフォトアクリルを塗布（コーティング）して保護層１２５を形成し、それをマスク工程でパターニングすることでドレイン電極１１９を露出するドレインコンタクトホール１２７を形成する。
次に、図２Ｉに示すようにドレインコンタクトホール１２７を備えた保護層１２５の上に透明な導電性物質、例えば金属物質ＩＴＯ、またはＩＺＯを全面蒸着して透明な導電性物質層（不図示）を形成する。
その後、透明な導電性物質層（不図示）をマスク工程でパターニングすることで、画素領域Ｐ毎にドレインコンタクトホール１２７を介してドレイン電極１１９に接触する画素電極１２９を形成し、それによって本発明の第１実施例に係るアレイ基板１０１が完成する。
一方、ソース及びドレイン電極１１７、１１９とデータ配線１３３においても配線幅の減少と配線長さの増加による電圧降下を防止するため、銅（Ｃｕ）を用いることができる。このような場合、図３に示すようにソース及びドレイン電極１１７、１１９とデータ配線１３３はモリブデン（Ｍｏ）、チタン（Ｔｉ）、またはモリチタン（ＭｏＴｉ）からなるバッファー層１１７ａ、１１９ａ、１３３ａと、その上部に低抵抗特性の銅（Ｃｕ）層１１７ｂ、１１９ｂ、１３３ｂ及び窒化銅層１１７ｃ、１１９ｃ、１３３ｃからなるようにする。
バッファー層１１７ａ、１１９ａ、１３３ａは銅層１１７ｂ、１１９ｂ、１３３ｂの銅イオンが酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３の中に拡散することを防止する役割をする。
そして、ソース及びドレイン電極１１７、１１９とデータ配線１３３の銅層１１７ｂ、１１９ｂ、１３３ｂに対して、アンモニア（ＮＨ３）またはアンモニア（ＮＨ３）と窒素（Ｎ２）の混合ガスを用いたプラズマ処理を行い、熱処理工程時に銅（Ｃｕ）の表面を構成する結晶粒が小さく稠密に結晶化されるようにすることができる。
即ち、プラズマ処理で、銅（Ｃｕ）からなるソース及びドレイン電極１１７、１１９とデータ配線１３３が銅層１１７ｂ、１１９ｂ、１３３ｂの表面上に形成された酸化銅（ＣｕＯ）を銅（ｃＵ）に還元させ、その上に窒化銅（ＣｕＮ）層１１７ｃ、１１９ｃ、１３３ｃを形成することである。
したがって、保護層１２５が酸化シリコン（ＳｉＯ２）からなる場合、銅（Ｃｕ）が保護層１２５の酸化シリコン（ＳｉＯ２）の酸化物によって酸化することを防止することができる。
これにより、銅（Ｃｕ）からなるソース及びドレイン電極１１７、１１９の抵抗及びストレスが増加して配線の電気特性が劣化する問題を防止することができる。
また、保護層１２５が窒化シリコンからなる場合、前記窒化銅層１１７ｃ、１１９ｃ、１３３ｃによって、銅層１１７ｂ、１１９ｂ、１３３ｂと保護層１２５の接触が遮断され、ソース及びドレイン電極１１７、１１９とデータ配線１３３の銅層１１７ｂ、１１９ｂ、１３３ｂ内の銅シリサイドの形成を抑えることができる。その結果、電気抵抗の増加を防止することができる。
そして、保護層１２５が窒化シリコン（ＳｉＮｘ）からなる場合には、窒化シリコン（ＳｉＮｘ）内部の水素（Ｈ２）が空気中の酸素（Ｏ２）と容易に結合して水分（Ｈ２Ｏ）が形成し得るが、窒化銅層１１７ｃ、１１９ｃ、１３３ｃが銅層１１７ｂ、１１９ｂ、１３３ｂと保護層１２５の間に位置するため、銅層１１７ｂ、１１９ｂ、１３３ｂ内の銅が水分（Ｈ２Ｏ）によって酸化することを防止することができる。したがって、薄膜トランジスタＴの素子性能が水分（Ｈ２Ｏ）によって低下することを防止することができる。
＜第２実施例＞
平面型表示装置の中で有機発光素子（以下、ＯＬＥＤと言う）は自発光素子であって、非発光素子の液晶表示装置に用いられるバックライトが要らないため、軽量・薄型が可能である。
そして、液層表示装置に比べ視野角及びコントラスト比に優れ、消費電力の点からも有利であり、直流の低電圧駆動が可能で応答速度が早く、内部構成要素が固体なため、外部からの衝撃に強く、使用可能な温度範囲も広いといった長所を持っている。
特に製造工程が単純なため、生産原価を従来の液晶表示装置より大幅に削減できるという長所がある。
図４は本発明の第２実施例に係るＯＬＥＤを概略に示す断面図であり、図５は図４の一部を拡大して示す断面図である。
一方、ＯＬＥＤ２００は発光された光の透過方向によって上部発光方式（ｔｏｐ ｅｍｉｓｓｉｏｎ ｔｙｐｅ）と下部発光方式（ｂｏｔｔｏｍ ｅｍｉｓｓｉｏｎ ｔｙｐｅ）とに分けられるが、以下の本発明では下部発行方式を一例として説明する。
図４に示すように、本発明の第２実施例に係るＯＬＥＤ２００は、駆動及びスイッチング薄膜トランジスタＤＴｒ（不図示）と有機電界発光ダイオードＥが形成されたベース基板１０１と、エンキャプシュレーションのための封止（ｅｎｃａｐ）基板１０２からなる。
かかるＯＬＥＤ２００は一つの画素領域Ｐが多数のサブ画素ＳＰからなり、各サブ画素ＳＰは駆動薄膜トランジスタＤＴｒが形成される駆動領域ＤＡ、バンク２１１が形成される非画素領域ＮＡ、そしてカラーフィルター１３１が形成される発光領域ＰＡからなる。
基板１０１上の各サブ画素ＳＰの駆動領域ＤＡには駆動薄膜トランジスタＤＴｒが形成されるが、駆動薄膜トランジスタＤＴｒはゲート電極１１０、第１及び第２ゲート絶縁膜１２１、１２３、酸化物半導体層１１５、そしてソース及びドレイン電極１１７、１１９からなる。
そして、図面には示していないが、ゲート電極１１０から一方向に延長するゲート配線（不図示）が形成されている。
酸化物半導体層１１５の上部にはソース及びドレイン電極１１７、１１９をパターニングする過程で、エッチング液に酸化物半導体層１１５がさらされることを防止するため、酸化物半導体層１１５の中央部の上部にエッチストッパー１１６が位置する。
酸化物半導体層１１５を有する駆動薄膜トランジスタＤＴｒは、非晶質シリコンからなる薄膜トランジスタに比べ、電界効果移動度が何倍ないし何百倍大きい。
例えば、非晶質構造を持つ酸化亜鉛（Ｚｉｎｃ ｏｘｉｄｅ）、酸化スズ（Ｔｉｎ ｏｘｉｄｅ）、酸化ガリウムインジウム亜鉛（Ｇａ−Ｉｎ−Ｚｎ ｏｘｉｄｅ）、酸化インジウムスズ（Ｉｎ−Ｓｎ ｏｘｉｄｅ）及びこれらにアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ハフにウム（Ｈｆ）、またはチタン（Ｔｉ）をドーピングした物質からなる酸化物半導体を用いると、非晶質シリコンの電界効果移動度に比べ、電界移動度が２０倍以上向上できる。
酸化物半導体層１１５は低温で成膜しても高移動度を得ることができ、信頼性にも優れている。
ゲート電極１１０とゲート配線（不図示）はモリブデン（Ｍｏ）、チタン（Ｔｉ）、またはモリチタン（ＭｏＴｉ）からなるバッファー層１１１と、その上部に低抵抗特性の銅（Ｃｕ）層１１３からなる銅配線で形成される。
バッファー層１１１のモリブデン（Ｍｏ）、チタン（Ｔｉ）、またはモリチタン（ＭｏＴｉ）はガラス材質からなるアレイ基板１０１との接着性に優れて、銅層１１３とその下部のアレイ基板１０１との接触性を向上させる役割をする。
そして、第１ゲート絶縁膜１２１は窒化シリコン（ＳｉＮｘ）からなり、第２ゲート絶縁膜１２３は酸化シリコン（ＳｉＯ２）からなる。
窒化シリコン（ＳｉＮｘ）はその誘電率が酸化シリコン（ＳｉＯ２）に比べ大きいため、ストレージ領域のキャパシター容量の確保に有利であり、絶縁特性は酸化シリコン（ＳｉＯ２）が優れているので、窒化シリコン（ＳｉＮｘ ）からなる第１ゲート絶縁膜１２１の上に酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３を更に形成することで、キャパシターの容量を確保し、絶縁層としての条件を満足させることができる。
また、窒化シリコン（ＳｉＮｘ ）からなる第１ゲート絶縁膜１２１は、ゲート配線（不図示）とゲート電極１１０の銅層１１３が第２ゲート絶縁膜１２３に接触することを防止する役割をすることで、銅層１１３の銅イオンが酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３の中に拡散することを防止する。
即ち、第１ゲート絶縁膜１２１は銅層１１３の拡散防止膜として働く。
そのため、銅層１１３の銅イオンが酸化シリコン（ＳｉＯ２）からなる第２ゲート絶縁膜１２３の中に拡散して、第２ゲート絶縁膜１２３の絶縁特性が低下することを防止することができる。
また、銅層１１３は酸化しやすい特性があるため、第１ゲート絶縁膜１２１により、銅層１１３が第２ゲート絶縁膜１２３の酸化シリコン（ＳｉＯ２）の酸化物によって酸化することを防止することができる。
アンモニア（ＮＨ３）、またはアンモニア（ＮＨ３）と窒素（Ｎ２）の混合ガスをイオン化し、銅層１１３の表面にプラズマ処理を行い、熱処理工程の際に銅層１１３の表面を構成する結晶粒が小さく稠密に結晶化されるようにすることを特徴とする。
即ち、プラズマ処理を通じて銅層１１３の表面上に形成された酸化銅（ＣｕＯ）を銅（Ｃｕ）に還元させ、その上に窒化銅（ＣｕＮ）層１１４を形成する。
したがって、ゲート電極１１０とゲート配線（不図示）は、Ｃｕ／Ｍｏ／ＣｕＮからなるか、Ｃｕ／Ｔｉ／ＣｕＮ、またはＣｕ／ＭｏＴｉ／ＣｕＮの多層からなる。
このように、銅層１１３の表面に形成された窒化銅（ＣｕＮ）層１１４は保護膜として働き、銅層１１３の酸化を更に防止することができる。
その結果、銅配線の抵抗及びストレスが増加して配線の電気特性が劣化する問題を防止することができる。
また、銅層１１３内の銅シリサイドの形成を抑えることができ、電気抵抗の増加を防止することができる。
即ち、銅層１１３の上部に、銅層１１３の拡散防止のため、窒化シリコン（ＳｉＮ２）からなる第１ゲート絶縁膜１２１を形成することで、銅（Ｃｕ）と窒化シリコン（ＳｉＯ２）が反応して、銅層１１３内に銅シリサイドが形成し得るが、銅層１１３内の銅シリサイドは銅層１１３の漏れ電流及びブレイクダウンを引き起こし、配線の信頼性が低下する問題をもたらす。
しかし、本発明の銅層１１３はプラズマ処理で形成された窒化銅（ＣｕＮ）層１１４を介して銅層１１３の上部に形成される窒化シリコン（ＳｉＮｘ）と銅（Ｃｕ）が反応することを防止することで、銅層１１３内の銅シリサイド層の形成を抑制する役割をする。
また、本発明の窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜１２１は、その水素（Ｈ２）含量が２０ｗｔ％以下であることを特徴とするが、それによって空気中の酸素（Ｏ２）が第１ゲート絶縁膜１２１の中に浸透することを防止することができる。
その結果、第１ゲート絶縁膜１２１の内部の水素（Ｈ２）が空気中の酸素（Ｏ２）、または第２ゲート絶縁膜１２３の酸素（Ｏ２）と容易に結合して水分（Ｈ２Ｏ）が形成することを防止して、水分（Ｈ２Ｏ）による銅層１１３の酸化を防止することができ、駆動薄膜トランジスタＤＴｒの素子性能が水分（Ｈ２Ｏ）によって低下することを防止することができる。
特に、酸化物半導体層１１５は水素（Ｈ２）との反応で水素原子が半導体層内でキャリアーとして働くことになり、酸化物半導体層１１５が導電体となる問題が発生するが、本発明は第１ゲート絶縁膜１２１の内部の水素（Ｈ２）含量を減らすことで、かかる問題を防止することができる。
図面には示していないが、ゲート配線（不図示）と交差して画素領域Ｐを定義するデータ配線（不図示）が形成されている。そして、スイッチング薄膜トランジスタ（不図示）は駆動薄膜トランジスタＤＴｒと同じ構造で、駆動薄膜トランジスタＤＴｒに接続する。
そして、駆動薄膜トランジスタＤＴｒを備える基板１０１の全面には保護層１２５が形成されており、スイッチング及び駆動薄膜トランジスタＤＴｒ（不図示）が形成される領域である駆動領域ＤＡの一側の発光領域ＰＡには、保護層１２５の上部にサブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ毎に赤Ｒ、緑Ｇ、青Ｂのカラーフィルター１３１が形成されている。
したがって、本発明の第２実施例に係るＯＬＥＤ２００はＲ、Ｇ、Ｂのサブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ毎にＲ、Ｇ、Ｂのカラーを発し、フルカラー化を実現する。
特に、本発明のＯＬＥＤ２００は高い白色輝度を得るためにＲ、Ｇ、Ｂのサブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰに白色Ｗカラーを発するサブ画素Ｗ−ＳＰを更に加え、４個のサブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ、Ｗ−ＳＰが一つの画素領域Ｐを構成することになる。
即ち、本発明のフルカラーＯＬＥＤ２００は、Ｒ、Ｇ、Ｂ、Ｗのサブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ、Ｗ−ＳＰが一つの画素Ｐを構成する。
Ｗサブ画素Ｗ−ＳＰは別個の白色カラーフィルターを備えず、有機電界発光ダイオードＥから発光される光で白色カラーを具現する。
また、かかるサブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ毎にカラーフィルター１３１が形成された保護層１２５の上部にオーバーコート層１３４を形成するが、オーバーコート層１３４はカラーフィルター１３１を保護する役割をする。
そして、オーバーコート層１３４の上部には光路調整層１３５（ｏｐｔｉｃａｌ ｐａｔｈ ｃｏｎｔｒｏｌ ｌａｙｅｒ）が形成されるが、光路調整層１３５を通じて有機電界発光ダイオードＥはマイクロキャビティー効果を具現化する。
それにより、有機電界発光ダイオードＥから発生される白色光の品質が向上する。
光路調整層１３５は光路調整層１３５での反射を減らすために、その屈折率が有機電界発光ダイオードＥの有機発光層２０３の屈折率に類似したものが望ましい。一例として、光路調整層１３５の屈折率は可視光領域で約１．６〜２．４であることが望ましい。
そして、光路調整層１３５内部での光損失を最小化するため、光路調整層１３５は光透過度に優れたものが良い。一例として、光路調整層１３５の光透過度は可視光領域で凡そ９０％以上であることが望ましい。
例えば、かかる光路調整層１３５は窒化シリコン（ＳｉＮｘ）からなり、その水素（Ｈ２）含量が２０ｗｔ％以下であることを特徴とするが、それによって空気中の酸素（Ｏ２）が光路調整層１３５の中に浸透することを防止することができる。
その結果、光路調整層１３５の内部の水素（Ｈ２）が空気中の酸素（Ｏ２）と容易に結合して水分（Ｈ２Ｏ）が形成することを防止し、水分（Ｈ２Ｏ）及び酸素（Ｏ２）に非常に敏感な有機電界発光ダイオードＥの特性変化を防止することができる。
即ち、有機電界発光ダイオードＥの有機発光層２０３は、水分（Ｈ２Ｏ）と酸素（Ｏ２）によって発光特性が低下する可能性があり、有機発光層２０３の寿命が短縮される可能性がある。
したがって、有機電界発光ダイオードＥに隣接して位置する光路調整層１３５内部の水素（Ｈ２）含量を減らすことで、光路調整層１３５内部の水素（Ｈ２）が空気中の酸素（Ｏ２）と容易に結合して水分（Ｈ２Ｏ）が形成することを防止し、水分（Ｈ２Ｏ）及び酸素（Ｏ２）に非常に敏感な有機電界発光ダイオードＥの特性変化を防止することができる。
保護層１２５とオーバーコート層１３４、そして光路調整層１３５には、ドレイン電極１１９を露出するドレインコンタクトホール１２７が形成されている。
そして、光路調整層１３５上部の実際に画層を表示する領域には、有機電界発光ダイオードＥを構成する第１電極２０１と有機発光層２０３、そして第２電極２０５が順次形成されている。
第１電極２０１はサブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ、Ｗ‐ＳＰ毎に形成される。サブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ、Ｗ‐ＳＰ毎に形成された第１電極２０１間の非画素領域ＮＡにはバンク２１１が位置する。
即ち、バンク２１１は格子構造で形成され、そのバンク２１１を各サブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ、Ｗ‐ＳＰの境部として、第１電極２０１がサブ画素Ｒ‐ＳＰ、Ｇ‐ＳＰ、Ｂ‐ＳＰ、Ｗ‐ＳＰ毎に分離された構造になっている。
かかる第１電極２０１は保護層１２５とオーバーコート層１３４、そして光路調整層１３５に形成されたドレインコンタクトホールを介して、駆動薄膜トランジスタＤＴｒのドレイン電極１１９に接続する。
このような場合、第１電極２０１はアノード電極の役割をするように仕事関数値が比較的に高い酸化インジウムスズＩＴＯからなることが望ましい。
そして第２電極２０５はキャソードの役割をするため、仕事関数値が比較的に低い金属物質のアルミニウム（Ａｌ）、またはアルミニウム合金（ＡｌＮｄ）からなるようにする。
したがって、有機発光層２０３から発光された光は第１電極２０１に向かって出射される下部発光方式で駆動される。
そして、有機発光層２０３は発光物質からなる単層構成にしても良く、発光効率を高めるために正孔注入層（ｈｏｌｅ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）、正孔輸送層（ｈｏｌｅ ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ）、発光層（ｅｍｉｔｔｉｎｇ ｍａｔｅｒｉａｌ ｌａｙｅｒ）、電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ）及び電子注入層（ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）の多層にしても良い。
かかるＯＬＥＤ２００は選択された色信号によって、第１電極２０１と第２電極２０５に所定の電圧が印加されると、第１電極２０１から注入された正孔と第２電極２０５から印加された電子が有機発光層２０３に輸送されてエキシトンを形成し、このようなエキシトンが励起状態から基底状態に遷移する際に、光を可視光で出射する。
発光された光は透明な第１電極２０１を介して外部に出ていくので、ＯＬＥＤ２００は任意の画像を実現することになる。
かかる駆動薄膜トランジスタＤＴｒは有機電界発光ダイオードＥの上部に封止基板１０２を備え、基板１０１と封止基板１０２は接着性を持つ接着層１３０を介して相互離隔して貼り合わせられる。
これにより、ＯＬＥＤ２００はエンキャプシュレーションされる。
前述した通りに、本発明の実施例に係るＯＬＥＤ２００は、駆動薄膜トランジスタＤＴｒのゲート電極１１０及びゲート配線（不図示）を低抵抗特性の銅（Ｃｕ）から形成することで、表示素子が大面積化・高解像度化されても信号配線による信号遅れを防止することができ、電圧降下によって画素に印加される電流、または電圧が不均一となる不具合が発生したり、画質が低下したりする問題を防止することができる。
また、従来の配線と抵抗が同じなら配線幅を著しく低減することができ、それによる開口率を改善することができる。
また、銅層１１３の下部にバッファー層１１１を形成することで、銅（Ｃｕ）と基板１０１との接着性低下による配線の剥離不具合を防止することができ、配線の酸化がもたらす抵抗及びストレス増加を抑えることができて、配線の電気特性が劣化する問題を防止することができる。
更に、銅層１１３に接触する、窒化シリコン（ＳｉＮｘ）からなる第１ゲート絶縁膜１２１の水素（Ｈ２）含量が２０ｗｔ％以下となるようにすることで、第１ゲート絶縁膜１２１内部の水素（Ｈ２）含量を減らし、空気中の酸素（Ｏ２）が第１ゲート絶縁膜１２１の中に浸透することを防止することができる。
これによって水分（Ｈ２Ｏ）による銅層１１３の酸化を防止することができ、駆動薄膜トランジスタＤＴｒの素子性能が水分（Ｈ２Ｏ）によって低下することを防止することができる。
また、酸化物半導体層１１５が導電体となる問題を防止することができる。
本発明は前記の実施例に限らず、本発明の精神から離れない範囲であれば適宜変更可能である。
２００ ＯＬＥＤ、１０１ 基板、１０２ 封止基板、１１０ ゲート電極、１１１ バッファー層、１１３ 銅層、１１５ 酸化物半導体層、１１６ エッチストッパー、１１７ ソース電極、１１９ ドレイン電極、１２１ 第１ゲート絶縁膜、１２３ 第２ゲート絶縁膜、１２５ 保護層、１２７ ドレインコンタクトホール、１３０ 接着層、１３１ カラーフィルター、１３４ オーバーコート層、１３５ 光路調整層、２０１ 第１電極、２０３ 有機発光層、２０５ 第２電極、２１１ バンク

Claims (14)

  1. 薄膜トランジスタを製造する方法であって、
    基板上に第１金属層及び該第１金属層上に銅からなる第２金属層を連続して形成する工程と、
    前記第２金属層上に窒化銅層を形成するプラズマ処理工程と、
    前記窒化銅層、前記第２金属層及び前記第１金属層をパターニングしてゲート電極を形成する工程と、
    前記ゲート電極を含む前記基板上に窒化シリコンからなる第１ゲート絶縁層を形成する工程と、
    前記第１ゲート絶縁層上に酸化シリコンからなる第２ゲート絶縁層を形成する工程と、
    前記第２ゲート絶縁層上に酸化半導体材料で形成された半導体層を形成する工程と、
    前記半導体層上に、互いに離隔されたソース電極及びドレイン電極を形成する工程
    を備える方法。
  2. 前記第１ゲート絶縁層を形成する工程が、前記第１ゲート絶縁層が２０ｗｔ％以下の含有率で水素を含むように窒素ガス及びシランガスを用いて窒化シリコンを蒸着する工程を含む、請求項１に記載の方法。
  3. 前記第１金属層はモリブデン（Ｍｏ）、チタン（Ｔｉ）及びモリチタン（ＭｏＴｉ）合金のうちのいずれかの一つからなる、請求項１又は２に記載の方法。
  4. 前記プラズマ処理工程は、アンモニアガスと窒素ガスの混合ガス、アンモニアガス、又は窒素ガスを用いるものである、請求項１から３のいずれか一項に記載の方法。
  5. 薄膜トランジスタ（ＴＦＴ）アレイ基板を製造する方法であって、
    基板上に第１金属層及び該第１金属層上に銅からなる第２金属層を連続して形成する工程と、
    前記第２金属層上に窒化銅層を形成するプラズマ処理工程と、
    前記窒化銅層、前記第２金属層及び前記第１金属層をパターニングしてゲート配線及びゲート電極を形成する工程と、
    前記ゲート配線及び前記ゲート電極を含む前記基板上に窒化シリコンからなる第１ゲート絶縁層を形成する工程と、
    前記第１ゲート絶縁層上に酸化シリコンからなる第２ゲート絶縁層を形成する工程と、
    前記第２ゲート絶縁層上に酸化半導体材料で形成された半導体層を形成する工程と、
    前記半導体層にエッチストッパーを形成する工程と、
    前記半導体層上にソース電極及びドレイン電極を形成し、前記第２ゲート絶縁層上にデータ配線を形成する工程であって、該ソース電極は該ドレイン電極から前記エッチストッパーを挟んで離隔されるとともに該データ配線に接続される、工程と、
    前記データ配線に接続される画素電極を形成する工程
    を備える方法。
  6. 前記第１ゲート絶縁層を形成する工程が、前記第１ゲート絶縁層が２０ｗｔ％以下の含有率で水素を含むように窒素ガス及びシランガスを用いて窒化シリコンを蒸着する工程を含む、請求項５に記載の方法。
  7. 前記第１金属層はモリブデン（Ｍｏ）、チタン（Ｔｉ）及びモリチタン（ＭｏＴｉ）合金のうちのいずれかの一つからなる、請求項５又は６に記載の方法。
  8. 前記プラズマ処理工程は、アンモニアガスと窒素ガスの混合ガス、アンモニアガス、又は窒素ガスを用いるものである、請求項５から７のいずれか一項に記載の方法。
  9. 薄膜トランジスタであって、
    基板上に形成され、銅からなる第１層と該第１層上の窒化銅からなる第２層を含むゲート電極と、
    前記ゲート電極を含む前記基板上に位置し、窒化シリコンからなる第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜上に位置し、酸化シリコンからなる第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜上に位置し、酸化半導体材料からなる半導体層と、
    前記半導体層上に形成されたエッチストッパーと、
    前記エッチストッパー上に形成され、相互に離隔するソース電極及びドレイン電極と
    を備えた薄膜トランジスタ。
  10. 前記第１ゲート絶縁膜は２０ｗｔ％以下の含有量の水素を含む、請求項９に記載の薄膜トランジスタ。
  11. 前記ゲート電極が、前記基板と前記第１層の間に位置し、モリブデン、チタン、またはモリブデン・チタン合金からなる第３層を更に備えた請求項９又は１０に記載の薄膜トランジスタ。
  12. 薄膜トランジスタ（ＴＦＴ）アレイ基板であって、
    請求項９から１１のいずれか一項に記載の薄膜トランジスタ及び前記基板と、
    前記ゲート電極に接続されたゲート配線と、
    前記第２ゲート絶縁層上に配置され、前記ソース電極に接続されたデータ配線と、
    前記ドレイン電極に接続された画素電極と
    を備えたＴＦＴアレイ基板。
  13. 前記ソース電極、前記ドレイン電極及び前記データ配線上に位置し、前記ドレイン電極を露出するドレインコンタクトホールを有する保護層を更に備え、前記画素電極は前記保護層上に位置し、前記ドレインコンタクトホールを介して前記ドレイン電極に接続することを特徴とする請求項１２に記載のＴＦＴアレイ基板。
  14. 前記ソース電極、前記ドレイン電極及び前記データ配線はモリブデン、チタン、またはモリブデン・チタン合金からなる第３層と、銅からなる第４層及び窒化銅からなる第５層を備え、前記第４層は前記第３層及び前記第５層の間に位置し、前記保護層は酸化シリコン、または窒化シリコンからなることを特徴とする請求項１３に記載のＴＦＴアレイ基板。
JP2012268197A 2012-02-15 2012-12-07 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法 Active JP5642142B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0015290 2012-02-15
KR20120015290 2012-02-15

Publications (2)

Publication Number Publication Date
JP2013168632A true JP2013168632A (ja) 2013-08-29
JP5642142B2 JP5642142B2 (ja) 2014-12-17

Family

ID=48944878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012268197A Active JP5642142B2 (ja) 2012-02-15 2012-12-07 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法

Country Status (4)

Country Link
US (1) US8937311B2 (ja)
JP (1) JP5642142B2 (ja)
KR (1) KR102068956B1 (ja)
CN (1) CN103258743B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜半導体基板の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050434B1 (ko) * 2012-10-31 2019-11-29 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조방법
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR102132412B1 (ko) * 2013-10-17 2020-07-09 엘지디스플레이 주식회사 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102118461B1 (ko) * 2013-11-25 2020-06-09 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법
CN104022160B (zh) * 2014-06-20 2017-04-05 华北水利水电大学 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104716195A (zh) * 2015-03-13 2015-06-17 北京大学 一种掺钼氧化锌薄膜晶体管及其制备方法
CN104716201A (zh) * 2015-04-03 2015-06-17 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示设备
KR102458864B1 (ko) * 2015-10-16 2022-10-26 엘지디스플레이 주식회사 유기발광 표시장치
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102517127B1 (ko) 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
CN105742189B (zh) * 2016-01-27 2019-07-23 青岛中微创芯电子有限公司 一种氧化物半导体薄膜晶体管的制备方法
CN105914227A (zh) * 2016-06-01 2016-08-31 京东方科技集团股份有限公司 一种走线结构、阵列基板及其制备方法、显示面板
CN107452748B (zh) * 2016-06-01 2020-03-17 群创光电股份有限公司 元件基板以及显示装置
CN107068895B (zh) * 2016-12-28 2019-09-24 上海天马微电子有限公司 一种显示面板及其显示器
KR20180076689A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치
CN106990592A (zh) 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
CN107482019A (zh) * 2017-08-10 2017-12-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法和液晶面板
KR20190114158A (ko) 2018-03-29 2019-10-10 한국과학기술원 악성 임베디드 펌웨어 분석 및 탐지를 위한 동적 분석 방법
CN108598174A (zh) * 2018-05-09 2018-09-28 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法
KR20200092508A (ko) 2019-01-15 2020-08-04 한국과학기술원 IoT 기기 악성코드 분석을 위한 대규모 허니팟 시스템
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
KR102092550B1 (ko) * 2019-11-14 2020-03-24 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
CN115241204A (zh) * 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置
CN114188388A (zh) * 2021-12-09 2022-03-15 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置以及显示面板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法
JP2008066678A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2010062229A (ja) * 2008-09-01 2010-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び薄膜トランジスタの作製方法
JP2011139049A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011258941A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
CN1285107C (zh) * 2003-06-12 2006-11-15 统宝光电股份有限公司 低温多晶硅薄膜晶体管的制造方法
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101318436B1 (ko) * 2006-06-14 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
US7678715B2 (en) * 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法
JP2008066678A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2010062229A (ja) * 2008-09-01 2010-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及び薄膜トランジスタの作製方法
JP2011139049A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011258941A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜半導体基板の製造方法

Also Published As

Publication number Publication date
US8937311B2 (en) 2015-01-20
KR20130094161A (ko) 2013-08-23
JP5642142B2 (ja) 2014-12-17
US20130207110A1 (en) 2013-08-15
KR102068956B1 (ko) 2020-01-23
CN103258743B (zh) 2016-04-06
CN103258743A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5642142B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法
JP3999205B2 (ja) アクティブマトリックス型有機電界発光表示装置及びその製造方法
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US6873100B2 (en) Organic electro luminescent display device and method of fabricating the same
JP6021770B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
US8404509B2 (en) Organic electroluminescent display device and method for fabricating the same
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
KR102199696B1 (ko) 어레이 기판 및 이의 제조방법
WO2016176886A1 (zh) 柔性oled及其制作方法
US8729538B2 (en) Organic light emitting diode device and method for fabricating the same
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US20200303428A1 (en) Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate
WO2019080252A1 (zh) Oled背板的制作方法
US20160336386A1 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
KR20070034769A (ko) 양면 발광 유기전계발광표시장치 및 그 제조 방법
US10573205B2 (en) Flexible display device and method for manufacturing flexible display device
KR20030095765A (ko) 유기 전계발광장치
KR20150011868A (ko) 유기발광다이오드소자 및 이의 제조방법
US9048458B2 (en) Method of fabricating pixel structure for organic light-emitting display
KR20110081522A (ko) 유기전계발광표시장치 및 그의 제조방법
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
US7663310B2 (en) Organic electro luminescence display and method of fabricating the same
US8927970B2 (en) Organic electroluminescence device and method for manufacturing the same
KR20160058297A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140801

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141028

R150 Certificate of patent or registration of utility model

Ref document number: 5642142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250